JP2012134296A - 素子搭載基板の製造方法 - Google Patents

素子搭載基板の製造方法 Download PDF

Info

Publication number
JP2012134296A
JP2012134296A JP2010284561A JP2010284561A JP2012134296A JP 2012134296 A JP2012134296 A JP 2012134296A JP 2010284561 A JP2010284561 A JP 2010284561A JP 2010284561 A JP2010284561 A JP 2010284561A JP 2012134296 A JP2012134296 A JP 2012134296A
Authority
JP
Japan
Prior art keywords
element mounting
electrode
tie bar
lead frame
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010284561A
Other languages
English (en)
Other versions
JP5779876B2 (ja
Inventor
Susumu Maniwa
進 馬庭
Junko Toda
順子 戸田
Masashi Sawadaishi
将士 澤田石
Ryuji Ueda
龍二 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2010284561A priority Critical patent/JP5779876B2/ja
Publication of JP2012134296A publication Critical patent/JP2012134296A/ja
Application granted granted Critical
Publication of JP5779876B2 publication Critical patent/JP5779876B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】電極間の絶縁を確保して個片化が出来る手段を提供する。
【解決手段】マトリクス上に形成された複数のタイバー30と、タイバーの内側に設けられた素子搭載部2及び電極部3と、素子接続部20と、電極接続部21と、素子搭載部と電極部及び接続部を固定する絶縁樹脂からなる固定部4と、を含む素子搭載基板フレーム1を、前記マトリクス状のタイバーと同一の縦横間隔であり、かつ、当該マトリクス形状と平行となるようなマトリクス状の切断ラインによって切断することで、個別の素子搭載基板を製造する方法であって、切断ラインが、各開口部内の全ての素子接続部を切断するか、又は、全ての電極接続部を分断するラインであることを特徴とする素子搭載基板製造方法。
【選択図】図2

Description

本発明は、素子搭載基板の製造方法にかかり、特にLED(Light Emitting Diode)等の素子を担持、搭載する素子搭載リードフレームの切断方法に特徴を有するものである。
一般的に、LED発光素子を担持、搭載するためのリードフレームは、板状の鉄―ニッケル等の合金薄板、銅―ニッケル―錫等の合金薄板からなるリードフレーム用金属材料を、その片面又は両面から塩化第二鉄等のエッチャントを用いてフォトエッチング加工して製造され、LED素子を搭載するための素子搭載部と、LED発光素子の陰極、陽極とそれぞれ電気的に接続が行われる電極部を備えている。例えば、LED発光素子の底面が陰極または陽極のいずれか一方となっている場合においては、素子搭載部が一方の電極を兼ねる場合もある。
上記リードフレームの素子搭載部は、その表面側にLED発光素子を載置するための搭載部(搭載面)と、その裏面側には、LED発光素子などから発生する駆動熱や、LED発光素子周囲の環境条件による熱を放散されるための放熱部(放熱板)を備えたものがあり、電子素子側に熱が蓄積されないように、阻止搭載部裏面側の放熱部から外界側に熱が放出されるように設計されている。
LED発光素子用の素子担持体用の基板として、例えば、セラミック基板を用いた場合は、放熱特性は良好であり、信頼性も優秀であるが、価格が高いという欠点がある。また素子担持体用(及びリード用)の基板として、プリント基板を用いた場合は、プリント基板の基材であるエポキシ樹脂が、熱放散性に劣るという欠点があり、それを解消するため、基板の内層に銅、あるいはアルミからなる金属板を挿入したプリント基板を採用せざるを得ない。また、LED光源の高光反射率を確保するために、基板を介して形成される発光素子の光反射表面に光反射性のセラミックインクを塗布する工程を必要としている。
また、LED発光素子用の素子担持用(及びリード用)の基板として、合金薄板からなるリードフレーム基板を用いる場合、熱放散性に欠けるという欠点のほかに、LED光源の高い光利得(光照射方向への高い光反射率)を確保するために、リードフレーム基板を介して形成される発光素子の光反射面に、特殊な複合樹脂(セラミックインク+Si樹脂)からなる複合材を積層して欠点をカバーする必要があり、また、リードフレーム基板方式を用いているにも関わらず、LEDモジュールから実装基板面への放熱面の十分な確保ができず、放熱性能が不足する欠点がある。
また、セラミック基板以外のプリント基板、あるいはリードフレーム基板方式は、何れも放熱特性が劣るだけでなく、セラミック基板を用いたLED発光素子の製造方法に比較して、その製法や工程が複雑になる欠点がある。
そのような欠点を解消するための方法として、下記のような構造の金属製リードフレームと絶縁樹脂の複合体としてLED発光素子用リードフレームを構成することがあげられる。
この方法は、少なくともLEDチップを搭載するための一つ乃至複数の素子搭載部と、前記LEDチップと電気的接続を行うための電極部を、同一平面に備えたLED発光素子用リードフレームにおいて、パッドと電極部の間、またそれらとリードフレーム外周部の間の空隙を樹脂によって埋め、かつ前記素子搭載部のLEDチップ搭載表面Aの面積S1と、該搭載表面と対向する放熱用裏面Bの面積S2との関係は、0<S1<S2となるようにし、かつ前記電極部の接続用表面Cの面積S3と、該接続用表面と対向する放熱用裏面Dの面積S4の関係は、0<S3<S4とし、かつ前記素子搭載部と前記電極部それぞれにおいて、その表面と裏面との間の側面部には、表面から裏面の方向に拡がる、段差状またはテーパー状部が形成するものである。
この方法によれば、LED発光素子用リードフレームにおける素子搭載部のLEDチップ搭載用表面の面積S1と搭載用表面と対向する放熱用裏面の面積S2が0<S1<S2の関係にあり、また、電極部の接続用表面の面積S3と放熱用裏面Dの面積が0<S3<S4の関係にあるため、リードフレーム裏面における高い放熱性が得られる。
また、LED発光素子用リードフレームの素子搭載部と電極部において、その表面と裏面の間の側面部に、表面から裏面の方向に拡がる、段差上またはテーパー状部が形成されるため、リードフレームと充填樹脂の確実な密着性が得られ、リードフレームと充填樹脂との分離や、リードフレームからの充填樹脂の離脱などを防止して、耐離脱性を向上できる。
特開2010−135718号広報
上記のような、金属製リードフレームと絶縁樹脂の複合体としてLED用基板を構成する場合、生産性を高めるために、LED用基板は、単独で生産されず、途中の工程までは、複数のLED基板が繋がった形態で同時に加工され、その後でダイシング、ブレイキングなどの方法で一つ一つの基板に個片化されるという方法がとられるのが通常である。
また、金属製リードフレームを構成する、素子搭載部、電極部などの表面には、後にワイヤボンディング、チップボンディングなどの方法で、電気的接続をする場合の接続性確保のために、金、銀、パラジウムなどのメッキ膜を生成する工程が取られることが通常である。これが電解メッキ法である場合においては、フレーム全体に電気的導通がとられている必要があるため、少なくともメッキ工程までは、フレームの個片化は行われない。あるいは、無電解メッキ法を採用する場合においても、その前処理に、フレームの電解脱脂処理などが含まれる場合、フレームの導通確保が必要なのは同様である。
あるいは、メッキ工程に導通の必要がない場合においても、加工時のハンドリング性の観点から、個片化はなるべく後、基板が完成に近づいた段階でなされるのが通常である。
個片化がなされる前の段階でのLED基板フレームにおいて、素子搭載部と一つまたは複数の電極部は、一枚の金属板をエッチング加工して形成するため、タイバーと呼ばれる枠状の部分を介してすべてが繋がっている。一方、個片化がなされた後のLED基板においては、電極部はそれぞれが絶縁されていないと、LED発光素子を接続した場合に短絡をしてしまい、用をなさない。
したがって、個片化の前の段階で、電極部間の導通を切る必要があるが、これには一般的に、電極間の接続を、タイバーを介したものに設定しておいて、個片化の際に、切断ラインをタイバーの位置と一致させ、かつ切断用のブレードの巾をタイバーの巾よりも大きく取ることによって、個片化の際に、タイバーを切除してしまい、電極間の接続を絶つ方法が取られる。(図7、図8参照)
しかし、この場合、個片化の際に、僅かに切断ラインの位置がずれるなどの原因により、タイバーの一部が切除されずに残ってしまう可能性がある。その残った部分によって、電極間が繋がっていれば、電極間の絶縁は確保されず、短絡が起こる。(図9、図10参照)
また、個片化の方法としては、ブレードを用いないで、切断ラインの位置に予め切り込みを入れておいて、その両側に力を加えることによって、切断ラインの位置で基板フレームを折ることによるものもある。この場合は、個片化によってタイバーを切除するのは、さらに難しくなる。
本発明は、上記問題点に鑑みてなされたものであり、基板フレームの個片化に際して、タイバーが完全に除去されないために、電極間の短絡が起こる危険を避け、簡便かつ確実に、電極間の絶縁を確保して個片化ができることを目的とするものである。
本発明の請求項1に係る発明は、金属よりなり、マトリクス上に形成されたタイバーと、前記タイバーの内側に設けられた素子搭載部と、前記タイバーの内側に設けられた前記素子搭載部と絶縁された電極部と、前記タイバーと前記素子搭載部を電気的に接続する2つ以上の素子接続部と、前記タイバーと前記電極部を電気的に接続する2つ以上の電極接続部と、前記素子搭載部と前記電極部及び前記接続部を固定する、絶縁樹脂からなる固定部と、を含む素子搭載基板フレームを、前記マトリクス状のタイバーと同一の縦横間隔であり、かつ、当該マトリクス形状と平行となるようなマトリクス状の切断ラインによって切断することで、個別の素子搭載基板を製造する方法であって、前記切断ラインが、各前記開口部内の全ての前記素子接続部を切断するか、又は、全ての前記電極接続部を分断するラインであることを特徴とする素子搭載基板製造方法としたものである。
本発明の請求項2に係る発明は、前記タイバー、前記素子搭載部、前記電極部、前記素子接続部及び前記電極接続部が、同一の金属にて構成されていることを特徴とする、請求項1に記載の素子搭載基板製造方法としたものである。
本発明の請求項3に係る発明は、前記素子搭載基板の少なくとも片面に、前記絶縁樹脂からつながった構造にて、キャビティ構造が形成されており、その底面に当たる部分に、前記素子搭載部と前記電極部が位置することを特徴とする、請求項1又は2に記載の素子搭載基板製造方法としたものである。
本発明の請求項4に係る発明は、前記切断ラインに位置する絶縁樹脂、金属部の少なくとも一方に、前記切断ラインに沿った切り込みがあることを特徴とする、請求項1〜3に記載の素子搭載基板製造方法としたものである。
本発明の、請求項1の発明によれば、素子搭載基板フレームの固片化に際し、電極間の絶縁の確保を、タイバーを完全に切除することに依存していないため、高いマージンを持って、電極間の絶縁を達成できる。
更に、本発明の請求項2の発明によれば、一枚に金属板を加工することにより、素子搭載基板の金属部すべてを得ることができるため、簡単な加工が可能となる。
また、本発明の請求項3の発明によれば、キャビティ構造内壁の形状を適切に設定することにより、LED素子からの発光を所望の方向に効率的に反射させることができる。また、LED素子やボンディングワイヤを透明樹脂によって封止する際に、液体状態の透明封止樹脂をキャビティ構造によって保持し、流出を防ぐことができる。
そして、本発明の請求項4の発明によれば、予め切り込みを入れておくことによって、より簡単に、また歩留まりよく固片化加工を行うことが可能となる。
本発明の実施例におけるLED発光素子用リードフレームの上面図。 本発明の実施例におけるLED発光素子用リードフレームを個片化した状態の上面図。 本発明の実施例におけるLED発光素子用リードフレームを個片化して状態のX1−X1側断面図。 本発明の実施例におけるLED発光素子用リードフレームを個片化した状態のX2−X2側断面図。 本発明の実施例におけるLED発光素子用リードフレームを個片化した状態のY−Y側断面図。 本発明の実施例におけるLED発光素子用リードフレームを個片化した状態の裏面図。 従来技術におけるLED発光素子用リードフレームをタイバーに合わせて個片化した場合の上面図。 従来技術におけるLED発光素子用リードフレームをタイバーに合わせて個片化した場合の個片の上面図。 従来技術におけるLED発光素子用リードフレームを個片化する際、タイバーの位置からわずかにずれた場合の上面図。 従来技術におけるLED発光素子用リードフレームを個片化する際、タイバーの位置から僅かにずれた場合の個片の上面図。 従来技術におけるLED発光素子用リードフレームを、本発明における方法にて個片化した場合の上面図。 従来技術におけるLED発光素子用リードフレームを、本発明における方法にて個片化した場合の個片の上面図。 金型を用いたリードフレームへの樹脂モールドの一例を説明する側断面図。
本発明を実施の形態に基づいて以下に詳細に説明する。図1は、本発明に係わるLED基板の製造方法の一部を示した上面図であり、図中Gは、固片化の際に切断する線を示している。また図2は、そこから個片化した、LED基板を示した上面図である。また図3は、図2のX1−X1線における側断面図、図4は図2のX2−X2線における側断面図、図5は、図2のY−Y線における側断面図を各々示す。
本発明の実施例におけるLED基板リードフレームは、金属合金製の板状の基材をフォトエッチングすることにより形成され、図3及び図5に示すように、LEDチップを搭載するための、一つ乃至複数箇所に形成された厚さt1の素子搭載部2を備える。該素子搭載部は、厚さt2の上部構造と、その素子搭載部2の裏面側に、上部構造と一体である、厚さt3の放熱部である下部構造とを備えている。なお、図5中、Wはボンディングワイヤーの一例を示し、素子搭載部2の搭載用表面AのLEDチップ10と、電極部3の電気的接続エリアCとの間を結線している。
図2、図3、図5に示すように、素子搭載部の表面(上面)は、LEDチップ10を搭載するための面積S1の搭載用表面Aとなっており、素子搭載部2の上面(搭載用表面A)と対向する裏面側の放熱部Bの外面は、LEDチップ10から発生する駆動熱や、LEDチップ10の周囲環境条件から熱を放散させて、LEDチップ10に熱が蓄積されないように、素子搭載部2裏面側から外界側に熱を放散させるように形成され、また、その面積はS2となっている。
また、図2、図3、図5に示すように、合金製の板状の基材をフォトエッチング加工することにより、形成された前記素子搭載部2に対して、所定の間隔をおいて離反して隣接する位置には、一つ乃至複数箇所に形成された厚さt1の電極部3を備えている。該電極部は、厚さt2の上部構造体と、該上部構造体と対向する下部に、該上部構造部と一体である、厚さt3の放熱部である下部構造部を備えている。電極部3は、板状の基材のフォトエッチング加工時に、前記素子搭載部2の形成と同時に形成される。該電極部3の表面は、ワイヤーボンディングやチップボンディング等により、LEDチップ10と電極部3との電気的接続を行う際に、接続性を向上させるため、銀メッキ等が施された面積S3の電気的接続エリアとなっていて、該電極部3の、電気的接続エリアと対向する裏面側は、面積S4の放熱用裏面Dとなっている。
前記素子搭載部2の搭載用表面Aと、電極部3の電気的接続エリアCの表面とは、同一の板状基材から形成されるため、高さにおいて、略同一平面内にある。電極部3の電気的接続エリアCは、素子搭載部2の搭載用表面A上に実装されるLEDチップ10に対して、ワイヤーボンディングやチップボンディングによって接続される。なお、電気的接続エリアCへのメッキは、銀メッキ、金メッキ、パラジウムメッキなどの中から、用途に合わせて事由に選んでよい。また、電気的接続エリアに銀メッキ、金めっき、パラジウムメッキなどを施すのに先立ち、熱拡散性に優れたニッケルメッキ等の下地メッキを行ってもかまわない。このようにすることによって接続性を向上させることが可能となる。
本発明の実施例においては、図3に示すように、素子搭載部2の搭載用表面Aの面積S1と、該表面と対向する前記放熱用裏面Bの面積S2との関係が、S1<S2となるように設定されている。また図4に示すように、電極部3の前記電気的接続エリアCの面積S3と、該エリアと対向する前記放熱用裏面Dの面積S4との関係が、S3<S4となるように設定されている。
ここで、図2などに示している、本発明の実施例に係わるLED基板の製造方法においては、LEDチップ搭載用素子搭載部(素子搭載部)は、電極部のうちの一つを兼ねている。そして、搭載されるLEDチップにおいては、その電極の一つが底面にあり、そちら側を下にして、導電性ペーストなどの導電体にて素子搭載部の搭載用表面Aに搭載することによって、電極のうちのひとつは、LED基板と電気的導通がとれる。そして、もう一方の電極は、LED基板の電極部と、ワイヤーボンディング等により接続することによって、電気的導通がとれる。
また、図3に示すように、前記素子搭載部2の搭載用表面Aと放熱用裏面Bのとの間における該素子搭載部2の側面部は、その素子搭載部2が搭載用表面Aから放熱用裏面Bの方向に進むにつれて広がる、段差状部E又はテーパー状部Fとして形成されている。後にモールド加工によってフレームに樹脂を充填する場合、この段差状部E又はテーパー状部Fは、樹脂がフレーム表面側からフレーム裏面側の方向に脱落しないように保持するのに有利である。
また、図4に示すように、前記電極部3の電気的接続エリアCと放熱用裏面Dとの間における該電極部3の側面部は、その該電極部3が電気的接続エリアCから放熱用裏面Dの方向に拡がる、段差状部E又はテーパー状部Fとして形成されている。後にモールド加工によってフレームに樹脂を充填する場合、この段差状部E又はテーパー状部Fは、樹脂がフレーム表面側からフレーム裏面側の方向に脱落しないように保持するのに有利である。
図5に示すように、前記電極部3の表面は、前記素子搭載部部2の搭載用表面Aと同一面の電気的接続エリアCとなっていて、素子搭載部の搭載用表面Aに搭載したLEDチップ10と接続するためのワイヤーがボンディング加工される領域、または、LEDチップ10に形成された接続用電極と半田などを介してチップボンディングされる領域となっており、前記電気的接続エリアCと対向して、前記素子搭載部2の放熱用裏面Bと略同一平面上になる放熱用裏面Dを備えている。
本発明の上記LED発光素子用リードフレーム1は、板状の鉄―ニッケル等の合金薄板または銅―ニッケル―錫等の合金薄板を金属材料として用いることが可能であるが、熱伝導性の高い銅または銅合金を金属材料として用いるほうが、リードフレームの放熱性が向上し、熱が蓄積されないため望ましい。銅合金の例として、C194(Cu−Fe合金)やC151(Cu−Zr合金)等があげられる。
さらに、本発明の絶縁樹脂は、エポキシ樹脂、変性エポキシ樹脂、シリコーン樹脂、アクリル樹脂、ポリカーボネート樹脂、ポリフタルアミド、それらのうち二種又はそれ以上の混合系などが使用可能であり、好ましくは、耐熱性が良好であることから、変性エポキシ樹脂又はシリコーン系樹脂を使用することが良い。
本発明に係わるLED基板は、リードフレーム用金属板の表裏面にフォトレジストを塗布し、フォトレジストへのパターン露光と現像処理をすることにより、レジストパターンを形成した後、その表裏両面から塩化第二鉄等のエッチャントをもちいて、レジスト非形成部をエッチング加工することにより、LED素子を搭載するための素子搭載部2と、該素子搭載部2とは絶縁状態に離反している電極部3が形成されている。
本発明に係るLED基板1は、それを加工する最初の段階から、個片化の工程に至るまでの間、複数の基板が、一枚のリードフレーム上に、マトリックス状に割り付けられた状態になっている。各基板においては、素子搭載部2と電極部3が素子接続部20及び電極接続部21によってタイバー30に連結されて支持された状態になっているが、タイバー30と、素子接続部20及び電極接続部21と、素子搭載部2や電極部3の位置関係には、制約がある。
図11に示すように、素子搭載部2と電極部3の両方が、タイバー30の対辺とつながるようにした場合、これをタイバー30と同一のピッチにて、タイバー30上を外して切断した場合、素子搭載部2と電極部3の絶縁はなされない(図12参照)。したがって、本発明において、この位置関係は採用されない。
一方、図1に示すように、素子搭載部のほうは、タイバー30の対辺とつなぎ、電極部のほうは、タイバー30のうちの接している二辺とそれぞれつなぎ、切断の際に、電極部3とタイバー30をつないだ電極接続部21を、それぞれの中途で切断するように切断ラインを設定すると、素子搭載部2と電極部3の絶縁が確保される(図2参照)。したがって、本発明においては、こちらの位置関係を採用する。
上記は一例であり、例えば、電極部3のほうを、タイバー30の対辺とつなぎ、素子搭載部のほうを、タイバー30の接する二辺とつないでもよく、また、素子搭載部2、電極部3の両方を、タイバー30の接する二辺とつないでも、素子搭載部2と電極部3の絶縁関係が満たされているので良い。
本発明によるLED発光素子用リードフレームにおいては、金属部は、素子搭載部2と電極部3、タイバー30、素子接続部20及び電極接続部21からなっているが、それらの間の空隙は、すべてあるいは部分的に、絶縁性樹脂4にて埋められている。また、金属部の表面、裏面、またはその両方の上に、絶縁性樹脂4からなる成型部が設けられる場合もある。絶縁性樹脂4は、素子搭載部2と電極部3の両方に関して、少なくともその一部を露出させる形状にて成型されねばならない。また、将来、LED発光素子用リードフレーム1を個片化する際に、タイバー30、素子接続部20及び電極接続部21の一部またはすべては切除されるが、その場合において、絶縁性樹脂4は金属部が離散しないように、保持すべく成型されていなければならない。例として、金属部のうち、エッチング加工にて、もとの金属板から欠損した部分を、そのまま絶縁性樹脂4にて埋めるように成型すること、またはそのうえで、金属部の表面の上に、対となった素子搭載部2と電極部3を囲んで、周囲から隔絶するように絶縁性樹脂4での成型部を設けること、などが挙げられる。
金属部の、少なくとも電極として用いられる部分には、メッキ加工が施される。メッキ加工の厚さ、材質などには、とくに制限はなく、目的に応じて、適宜選択してよい。
LED発光素子用リードフレーム1は、上記までの段階で完成となるが、このあとに通常は、LED発行素子の搭載、ワイヤーボンディングなどの方法による結線、透明封止樹脂5による封止加工などを経て、個片化が行われる。
前述したとおり、本発明においては、個片化のための切断ラインは、タイバー30の位置とは一致せず、タイバー30のピッチと一致して、かつタイバー30と平行な、タイバー30の位置から外れたラインをもって、切断ラインとする。このように切断ラインを設定した場合、素子搭載部2には、タイバー30、素子接続部20及、隣接する基板に属する接続部などがつながったままの状態になっているが、電極部のほうが周囲から隔絶された状態になるため、素子搭載部2と電極部3の間の絶縁は確保される。
次に、LED発光素子用リードフレームの製造方法を説明する。まず、鉄―ニッケル等の合金または、銅―ニッケル−錫等の合金製の板状のリードフレーム用金属材料の表面に、フォトレジストを塗布して、フォトレジスト層を形成する。次いで、素子搭載部2の面積S1からなる搭載用表面A、および電極部3の面積S3からなる電気的接続エリアCにレジストパターンを形成するために、所定のパターンを有するパターン露光用フォトマスクを介して、フォトレジスト層にパターンを露光し、次いで、フォトレジスト層に現像、必要に応じて硬膜処理を行う。これにより、素子搭載部2の搭載用表面Aおよび電極部3の電気的接続エリアCとなる部分を残して、フォトレジストが現像除去され、素子搭載部2の搭載用表面Aを形成する部位および電極部3の電気的接続エリアCを形成する部位にレジストパターンが形成される。
同様に、該金属材料の裏面にもフォトレジストを塗布してフォトレジスト層を形成後、パターン露光、現像という一連の処理を行う。パターン露光にあたっては、素子搭載部2の面積S2からなる放熱用裏面Bおよび電極部の面積S4からなる放熱用裏面Dを形成するためのパターンを露光する。これにより、素子搭載部2の放熱用裏面Bとなるための部分、および電極部3の放熱用裏面Dとなるための部分を残して、フォトレジストが現像除去され、素子搭載部2の放熱用裏面Bの形成部位および電極部3の放熱用裏面Dの形成部位にレジストパターンが形成される。これにより、前記リードフレーム用金属の表裏面の各々フォトレジスト非形成部の面積の差分(ΔSp=S2―S1、ΔSp>0、ΔSl=S4−S3、ΔSl>0)を有するレジストパターンが形成される。
なお、レジストパターンは、下記にて説明するエッチング加工によって現れる銅パターンと略同一の形状をしているので、レジストパターン設計の段階で、素子搭載部、電極部とタイバー、素子接続部及び電極接続部の位置関係は、前記したようになされなければならない。
次に該金属材料の裏面に、耐腐食用の樹脂フィルムを貼着し、該金属材料の表面側から表面のフォトレジスト非成型部を所定の深度(例えば、図3、図4、図5における厚さt2)まで、塩化第二鉄のエッチャントを用いて、エッチング加工処理(ハーフエッチング処理)した後、洗浄などを行い、その表面に耐腐食用の樹脂フィルムを貼着する。
次に、該金属材料の裏面の耐腐食用の樹脂フィルムを剥がし、該金属材料の表面側から裏面のフォトレジスト非成型部を所定の深度(例えば、図3、図4、図5における厚さt3)まで、塩化第二鉄等のエッチャントを用いて、エッチング加工処理を行う。これにより、表面、裏面に各々対応する、レジストパターンが形成されていない金属部位に貫通部が形成され、搭載用表面Aの面積S1と放熱用裏面Bの面積S2との関係が、S1<S2となる素子搭載部2と電気的接続エリアCの面積S3と前記放熱用裏面Bの面積S4との関係がS3<S4となる電極部3からなるLED発光素子用リードフレーム1が形成される。
そして、その搭載用表面Aと放熱用裏面Bとの間における前記素子搭載部2の側面側に、その搭載用表面Aから放熱用裏面Bの方向に拡がるモールド充填樹脂4を保持するための段差状部Eまたはテーパー状部Fが形成され、電気的接続エリアCと放熱用裏面Dとの間における前記電極部3の側面側には、その電気的接続エリアCから放熱用裏面Dの方向に拡がる、モールド時に充填される樹脂4を保持するための段差状部Eまたはテーパー状部Fが形成されたLED発光素子用リードフレーム1が形成される。次いで、リードフレームに以下の例に記す一連の樹脂モールド加工を行う。
すなわち、リードフレームを収める所定の内部形状とした凹部を予め有している金型の凹部内に、リードフレームを装填する。なお、金型としては、図13に示すように、蓋となる板状の上金型40と、溶融する充填樹脂4を注入する注入口42と連通するリードフレーム1(多面付けリードフレーム)を装填可能な凹部43を内部空間として形成した下金型41との2枚構成とし、下金型41と凹部43にリードフレーム(多面付けリードフレーム)を装填後に、上金型40で下金型41に蓋をして型締めするものが一般的である。
次いで、注入口42から、凹部43内に過熱溶融した充填樹脂4を注入して、装填されたリードフレーム1(多面付けリードフレーム)に充填樹脂4が充填されて成型されたLED発光素子用リードフレーム1が得られる。成型後、冷却して上金型40を外し、リードフレームを下金型41から取り外す。これにより、搭載用表面Aと放熱用裏面Bのそれぞれの面、及び電気的接続エリアCと放熱用裏面Dのそれぞれの面とが各々充填樹脂4から外面に露呈し、かつ、素子搭載部2と電極部3との間に充填樹脂が充填されたLED発光素子用リードフレーム1が形成される。
なお、図2などに示す素子接続部20及び電極接続部21は、エッチング加工処理後に、素子搭載部2および電極部3が金属材料から脱落するのを防止するために、必要な期間、素子搭載部2及び電極部3を金属材料に連結保持しておくために形成しているものであるが、側断面図において、その図示は省略されている。また、上述した説明では、エッチング加工は、表裏の面に各々1回ずつ行っているが、表裏から同時に行う1回のエッチングで金属材料にエッチング加工を行ってもよい。
絶縁性樹脂4の充填加工においては、金型の寸法の交差、型締めの不完全などの理由により、樹脂バリとよばれる、絶縁性樹脂の漏れが生じるのが通常である。本来、金属が露出していなければならない位置に樹脂バリがあると、このあと行うメッキ加工の阻害、電気的導通の阻害などの問題を引き起こす可能性があるため、絶縁樹脂の充填工程において樹脂バリが発生している場合は、バリ除去加工を行うのが通常である。バリ除去加工の方法は、化学的に樹脂バリを溶解させる、物理的研磨によって、樹脂バリを削り落とす、などが挙げられるが、本発明においては、方法に制限はなく、目的に合わせて自由に選択してよい。
次に、電気的接続を担う部分に、メッキ加工を行う。具体的には、電極部2と、素子搭載部3のそれぞれ表裏となるが、一般的に、金属が露出している部分のうち、これらの部分のみに選択的にメッキを施すのは困難であり、工程の煩雑さ、コストなどを考慮すると、金属が露出している部分全体にメッキを施すほうが有利である。ただし、本発明においては、それは必須ではなく、目的に合わせて、自由に選択してよい。
メッキの方法についても、無電解メッキ法、電解メッキ法、またはその組み合わせなどの中から自由に選択してよいが、本発明においては、メッキ工程の段階で、まだ金属部全体は導通がとれているので、電解メッキ法を用いるのが簡便であるが、この方法に限るものではない。
メッキの材質については、前述したように、銀メッキ、金メッキ、パラジウムメッキなどの中から、用途に合わせて事由に選んでよい。また、電気的接続エリアに銀メッキ、金めっき、パラジウムメッキなどを施すのに先立ち、熱拡散性に優れたニッケルメッキ等の下地メッキを行ってもかまわない。
なお、本発明の説明においては、上述したようにLED用チップを載せるためのLED用基板フレームの切断方法及び基板について具体的に説明してきたが、本発明は、LED用のみに限定されるものではない。
A・・・搭載用表面
B・・・放熱用裏面
C・・・ワイヤーボンディングエリア
D・・・放熱用裏面
E・・・段差状部またはテーパー状部
F・・・テーパー状部
G・・・ダイシングライン
1・・・リードフレーム
2・・・素子搭載部
3・・・電極部
4・・・充填樹脂(固定部)
5・・・透明封止樹脂
6・・・放熱部
10・・・LEDチップ
20・・・素子接続部
21・・・電極接続部
30・・・タイバー
40・・・上金型
41・・・下金型
42・・・樹脂注入口
43・・・金型内凹部
W・・・ボンディングワイヤー

Claims (4)

  1. 金属よりなり、マトリクス上に形成されたタイバーと、前記タイバーの内側に設けられた素子搭載部と、前記タイバーの内側に設けられた前記素子搭載部と絶縁された電極部と、前記タイバーと前記素子搭載部を電気的に接続する2つ以上の素子接続部と、前記タイバーと前記電極部を電気的に接続する2つ以上の電極接続部と、前記素子搭載部と前記電極部及び前記接続部を固定する、絶縁樹脂からなる固定部と、を含む素子搭載基板フレームを、前記マトリクス状のタイバーと同一の縦横間隔であり、かつ、当該マトリクス形状と平行となるようなマトリクス状の切断ラインによって切断することで、個別の素子搭載基板を製造する方法であって、前記切断ラインが、各前記開口部内の全ての前記素子接続部を切断するか、又は、全ての前記電極接続部を分断するラインであることを特徴とする素子搭載基板製造方法。
  2. 前記タイバー、前記素子搭載部、前記電極部、前記素子接続部及び前記電極接続部が、同一の金属にて構成されていることを特徴とする、請求項1に記載の素子搭載基板製造方法。
  3. 前記素子搭載基板の少なくとも片面に、前記絶縁樹脂からつながった構造にて、キャビティ構造が形成されており、その底面に当たる部分に、前記素子搭載部と前記電極部が位置することを特徴とする、請求項1又は2に記載の素子搭載基板製造方法。
  4. 前記切断ラインに位置する絶縁樹脂、金属部の少なくとも一方に、前記切断ラインに沿った切り込みがあることを特徴とする、請求項1〜3に記載の素子搭載基板製造方法。
JP2010284561A 2010-12-21 2010-12-21 素子搭載基板の製造方法 Expired - Fee Related JP5779876B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010284561A JP5779876B2 (ja) 2010-12-21 2010-12-21 素子搭載基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010284561A JP5779876B2 (ja) 2010-12-21 2010-12-21 素子搭載基板の製造方法

Publications (2)

Publication Number Publication Date
JP2012134296A true JP2012134296A (ja) 2012-07-12
JP5779876B2 JP5779876B2 (ja) 2015-09-16

Family

ID=46649559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010284561A Expired - Fee Related JP5779876B2 (ja) 2010-12-21 2010-12-21 素子搭載基板の製造方法

Country Status (1)

Country Link
JP (1) JP5779876B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031524A (ja) * 2001-07-13 2003-01-31 Rohm Co Ltd 半導体装置およびその製造方法
JP2010272565A (ja) * 2009-05-19 2010-12-02 Toppan Printing Co Ltd リードフレーム及びその製造方法及びそれを用いた半導体発光装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031524A (ja) * 2001-07-13 2003-01-31 Rohm Co Ltd 半導体装置およびその製造方法
JP2010272565A (ja) * 2009-05-19 2010-12-02 Toppan Printing Co Ltd リードフレーム及びその製造方法及びそれを用いた半導体発光装置

Also Published As

Publication number Publication date
JP5779876B2 (ja) 2015-09-16

Similar Documents

Publication Publication Date Title
JP5304314B2 (ja) Led発光素子用リードフレーム及びその製造方法及びそれを用いたled発光素子
JP3227295B2 (ja) 発光ダイオードの製造方法
TWI471995B (zh) 導線架及其製造方法、以及使用該導線架之半導體發光裝置
JP4910220B1 (ja) Ledモジュール装置及びその製造方法
TWI403234B (zh) 安裝基板及使用該基板之薄型發光裝置的製造方法
KR20090072644A (ko) 고출력 엘이디 패키지 및 그 제조방법
JP2012204754A (ja) Led発光素子用リードフレーム、およびその製造方法、並びにそれを用いたledパッケージ
JP5381563B2 (ja) 発光素子用リードフレーム基板の製造方法
JP2958692B2 (ja) ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法
JP2015185619A (ja) 半導体装置用基板、当該基板の製造方法、半導体装置、及び半導体装置の製造方法
JP2011108998A (ja) Led発光素子用リードフレーム
JP2019523560A (ja) 発光デバイス及びその製造方法
JP2012104542A (ja) Led発光素子用リードフレーム及びそれを用いたledパッケージ、およびその製造方法
JP5779876B2 (ja) 素子搭載基板の製造方法
JP5370050B2 (ja) Led発光素子用リードフレーム
JP2022168143A (ja) 半導体装置用基板、および半導体装置
JP5509878B2 (ja) Led発光素子用リードフレーム基板の製造方法
US11710684B2 (en) Package with separate substrate sections
JP2014022582A (ja) 半導体装置の製造方法、及び半導体装置
JP2012182207A (ja) Led素子用リードフレームおよびその製造方法
JP5359135B2 (ja) 発光装置
JP2010087442A (ja) 半導体装置及びその製造方法
JP2014236040A (ja) Led発光素子用のリードフレーム基板
JP2001127228A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JPH1146061A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150629

R150 Certificate of patent or registration of utility model

Ref document number: 5779876

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees