JP2012134256A - Flip chip mount structure - Google Patents

Flip chip mount structure Download PDF

Info

Publication number
JP2012134256A
JP2012134256A JP2010283763A JP2010283763A JP2012134256A JP 2012134256 A JP2012134256 A JP 2012134256A JP 2010283763 A JP2010283763 A JP 2010283763A JP 2010283763 A JP2010283763 A JP 2010283763A JP 2012134256 A JP2012134256 A JP 2012134256A
Authority
JP
Japan
Prior art keywords
semiconductor element
flexible substrate
flip chip
land
chip mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010283763A
Other languages
Japanese (ja)
Inventor
Kunihiko Minegishi
邦彦 峰岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2010283763A priority Critical patent/JP2012134256A/en
Publication of JP2012134256A publication Critical patent/JP2012134256A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

PROBLEM TO BE SOLVED: To provide a flip chip mount structure which improves heat radiation without hindering the compact and thin structure by using low-cost means in a semiconductor device in which a semiconductor element is mounted on a flexible substrate with the semiconductor element faced down.SOLUTION: In a flip chip mount structure, a semiconductor element 1 is joined to a flexible substrate 10 through bumps 2, and a space between the semiconductor element and the flexible substrate is sealed with a sealing resin 9. Rands 3 are formed on a part of a surface of the flexible substrate which faces the semiconductor element. The flexible substrate bends at the inner side of a region defined by the flexible substrate joining with the bumps. At this time, a gap formed between the rands and the semiconductor element is smaller than a gap formed between the semiconductor element which is joined to the bumps and the rands.

Description

本発明は、フレキシブル基板に半導体素子をフェイスダウンで実装したフリップチップ実装構造に関するものである。   The present invention relates to a flip chip mounting structure in which a semiconductor element is mounted face-down on a flexible substrate.

近年、デジタルカメラや携帯電話に代表される電子機器の小型化・高性能化が進んでいる。この小型化・高性能化に対応するため、機器内に搭載される半導体パッケージの実装形態として、フリップチップ実装型のパッケージ構造が多く採用されている。   In recent years, electronic devices typified by digital cameras and mobile phones have been reduced in size and performance. In order to cope with this downsizing and high performance, a flip chip mounting type package structure is often adopted as a mounting form of a semiconductor package mounted in a device.

フリップチップ実装では、半導体素子と配線基板とをバンプを介して直接電気的に接合する。そのためワイヤーボンディングが不要となることで高周波特性に優れ、高速伝送特性が向上し、電子機器の高性能化に寄与している。ワイヤーボンディングがなくなる分、配線基板側のボンディングパッドを半導体素子の下側に設置するので、半導体パッケージの小型化が可能となり、そのため実装面積も低減できる。   In flip chip mounting, a semiconductor element and a wiring board are directly electrically connected via bumps. For this reason, wire bonding is not required, which is excellent in high frequency characteristics, improved in high speed transmission characteristics, and contributes to higher performance of electronic devices. Since there is no wire bonding, the bonding pad on the wiring board side is placed below the semiconductor element, so that the semiconductor package can be miniaturized and the mounting area can also be reduced.

半導体素子の樹脂による保護も、半導体素子全体をモールドする方法と異なり、フリップチップ実装では半導体素子と配線基板の間を封止樹脂で封止する構造であるため、薄型化を可能にしている。   Unlike the method of molding the entire semiconductor element, the semiconductor element is protected by resin because flip-chip mounting has a structure in which a gap between the semiconductor element and the wiring substrate is sealed with a sealing resin, thereby enabling a reduction in thickness.

このフリップチップ実装の一つとして、半導体素子をフレキシブル基板にフリップチップ実装する技術が知られている。半導体素子をフレキシブル基板にフリップチップ実装するＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）やＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）と呼ばれる実装技術は、主に液晶ドライバやＩＣタグの実装などに用いられている。   As one of the flip chip mounting, a technique of flip chip mounting a semiconductor element on a flexible substrate is known. Mounting technology called TAB (Tape Automated Bonding) or COF (Chip On Film) for flip-chip mounting a semiconductor element on a flexible substrate is mainly used for mounting liquid crystal drivers and IC tags.

さらに近年では、デジタルカメラなどに搭載されるイメージセンサユニットを、このＴＡＢやＣＯＦの実装技術を用いて高周波特性を向上させつつ薄型化し、筐体サイズを小型・薄型化する実装構造も開発されている。   In recent years, mounting structures have been developed that reduce the thickness of image sensor units mounted on digital cameras, etc., while improving high-frequency characteristics using the mounting technology of TAB and COF, and reducing the size of the housing. Yes.

一方、近年の半導体素子の高集積化と消費電力の増大に伴い、その発熱量の増加が問題となっている。イメージセンサにおいては、撮像素子の発熱により出力信号にノイズが発生し、撮影した画像が劣化するという問題が発生する。   On the other hand, with the recent high integration of semiconductor elements and the increase in power consumption, an increase in the amount of generated heat has become a problem. In the image sensor, noise is generated in the output signal due to heat generated by the image sensor, and the captured image is deteriorated.

従来、フリップチップ実装を含め一般的な半導体パッケージの放熱手段として、ヒートシンクのような放熱部材を設置して、半導体素子を冷却する方法がある。しかし、デジタルカメラや携帯電話のような、その筐体サイズに制限がある機器内にヒートシンクを設置することは望ましくない。また、ヒートシンクの部材費や設置プロセスが増加し、コストアップに繋がる。   Conventionally, there is a method of cooling a semiconductor element by installing a heat radiating member such as a heat sink as a heat radiating means for a general semiconductor package including flip chip mounting. However, it is not desirable to install a heat sink in a device such as a digital camera or mobile phone that has a limited housing size. Further, the material cost of the heat sink and the installation process increase, leading to an increase in cost.

このフレキシブル基板にフリップチップ実装した半導体素子の放熱性向上という課題に対し、特許文献１では、画像表示ドライバの半導体素子にダミーバンプを設け、フレキシブル基板に形成された大面積の金属箔と接続し放熱させる方法が提案されている。   In response to the problem of improving the heat dissipation of the semiconductor element flip-chip mounted on the flexible substrate, in Patent Document 1, dummy bumps are provided on the semiconductor element of the image display driver and connected to a large-area metal foil formed on the flexible substrate. There is a proposed method.

特開２００８−２７５８０３号公報JP 2008-275803 A

しかし、特許文献１の方法は、放熱性を高めるためには金属箔の面積を大きくする必要があり、その結果フレキシブル基板の面積が大きくなるという課題がある。そのため、筐体サイズの大きいディスプレイなどには有効な方法であるが、小型機器に搭載する場合には不利である。   However, the method of Patent Document 1 has a problem that it is necessary to increase the area of the metal foil in order to improve heat dissipation, and as a result, the area of the flexible substrate increases. Therefore, it is an effective method for a display with a large housing size, but it is disadvantageous when mounted on a small device.

また、画像表示ドライバのような細型の半導体素子と異なり、半導体素子の面積が大きく、ダミーバンプと半導体素子上の発熱源との距離が大きい場合や、発熱源が複数ある場合は、熱が半導体素子全面に拡散するという課題がある。   Also, unlike a thin semiconductor element such as an image display driver, when the area of the semiconductor element is large and the distance between the dummy bump and the heat source on the semiconductor element is large, or when there are multiple heat sources, heat is generated from the semiconductor element. There is a problem of spreading over the entire surface.

本発明は上記の課題を解決するもので、フレキシブル基板に半導体素子をフェイスダウンで実装したフリップチップ実装構造において、低コストな手段で、小型・薄型構造を妨げずに放熱性を高めることを目的としている。   SUMMARY OF THE INVENTION The present invention solves the above-described problems, and aims to increase heat dissipation without hindering a small and thin structure in a flip chip mounting structure in which semiconductor elements are mounted face-down on a flexible substrate. It is said.

本発明のフリップチップ実装構造は、半導体素子とフレキシブル基板とがバンプを介して接合され、前記半導体素子と前記フレキシブル基板との間が封止樹脂により封止されたフリップチップ実装構造において、前記フレキシブル基板には、前記半導体素子と対向する面の一部にランドが形成され、前記フレキシブル基板は、前記バンプと接合されることで画定される領域の内側で屈曲し、このときの前記ランドと前記半導体素子との間隔が、前記バンプと接合後の前記半導体素子と前記ランドとの間隔よりも狭小であることを特徴とする。   The flip chip mounting structure of the present invention is the flip chip mounting structure in which a semiconductor element and a flexible substrate are joined via bumps, and a gap between the semiconductor element and the flexible substrate is sealed with a sealing resin. A land is formed on a part of a surface of the substrate facing the semiconductor element, and the flexible substrate is bent inside a region defined by being bonded to the bump, and the land at this time and the land The distance between the semiconductor element and the semiconductor element is smaller than the distance between the semiconductor element after bonding with the bump and the land.

本発明の一態様によれば、フレキシブル基板が屈曲し、半導体素子と対抗する面に設けられたランドが半導体素子の表面に近接または接触することにより、半導体素子の熱がバンプからだけでなく、ランドを介してフレキシブル基板へ伝熱される。これにより、半導体素子の面積が大きい場合や、発熱源が半導体素子上に複数ある場合でも、半導体素子の表面からフレキシブル基板へ伝熱されるため、半導体素子から効率よく放熱することができる。   According to one aspect of the present invention, the flexible substrate is bent, and the land provided on the surface facing the semiconductor element approaches or contacts the surface of the semiconductor element, so that the heat of the semiconductor element is not only from the bumps, Heat is transferred to the flexible substrate through the land. As a result, even when the area of the semiconductor element is large or when there are a plurality of heat sources on the semiconductor element, heat is transferred from the surface of the semiconductor element to the flexible substrate, so that heat can be efficiently radiated from the semiconductor element.

その結果、ヒートシンクなどの放熱部材を設けることなく、半導体素子の放熱特性を向上することができるため、コストダウンが可能になると同時に、フリップチップ実装構造の薄型構造を妨げることがない。   As a result, since the heat dissipation characteristics of the semiconductor element can be improved without providing a heat dissipation member such as a heat sink, the cost can be reduced and the thin structure of the flip chip mounting structure is not hindered.

また、ランドは、フレキシブル基板の製造時に他の配線と同時に形成することが可能であり、低コストに形成可能である。   The land can be formed at the same time as other wirings at the time of manufacturing the flexible substrate, and can be formed at low cost.

本発明の別の態様によれば、前記ランドはフレキシブル基板の配線と接続されることにより、配線を介して放熱できるので、新たに放熱用の金属箔などを設ける必要が無く、フレキシブル基板の大型化を防ぐことができる。このとき、ランドと接続される配線はグランド配線のような広面積な配線であれば、より放熱性を高めることができ、かつフレキシブル基板が大型化しない。   According to another aspect of the present invention, since the land can be radiated through the wiring by being connected to the wiring of the flexible substrate, there is no need to newly provide a metal foil for radiating heat, and the large size of the flexible substrate. Can be prevented. At this time, if the wiring connected to the land is a wide area wiring such as a ground wiring, the heat dissipation can be further improved, and the flexible substrate does not increase in size.

さらに、本発明の別の態様によれば、フレキシブル基板のバンプと接続されることで画定される領域内にスリットがあるため、フレキシブル基板の屈曲時にバンプに応力が加わることを防止しつつ、ランドを半導体素子の表面に近接させることができる。   Furthermore, according to another aspect of the present invention, since there is a slit in a region defined by being connected to the bump of the flexible substrate, the land is prevented from being stressed when the flexible substrate is bent. Can be brought close to the surface of the semiconductor element.

（ａ）本発明の実施形態におけるフリップチップ実装構造の断面図である。（ｂ）本発明の実施形態に使用するフレキシブル基板の上面模式図である。(A) It is sectional drawing of the flip-chip mounting structure in embodiment of this invention. (B) It is an upper surface schematic diagram of the flexible substrate used for embodiment of this invention. （ａ）本発明のフリップチップ実装構造を用いたイメージセンサユニットの断面図である。（ｂ）本発明のフリップチップ実装構造を用いたイメージセンサユニットに使用されるフレキシブル基板の上面模式図である。(A) It is sectional drawing of the image sensor unit using the flip chip mounting structure of this invention. (B) It is an upper surface schematic diagram of the flexible substrate used for the image sensor unit using the flip chip mounting structure of this invention. 従来のフリップチップ実装構造を示す断面図である。It is sectional drawing which shows the conventional flip chip mounting structure.

本発明の実施形態を図面に基づいて説明する。   Embodiments of the present invention will be described with reference to the drawings.

[実施形態１]
図１（ａ）は本発明の実施形態であるフリップチップ実装構造の断面図であり、図１（ｂ）は、本発明の実施形態に使用されるフレキシブル基板の半導体素子搭載部周辺を示す上面図である。 [Embodiment 1]
FIG. 1A is a cross-sectional view of a flip chip mounting structure according to an embodiment of the present invention, and FIG. 1B is an upper surface showing the periphery of a semiconductor element mounting portion of a flexible substrate used in the embodiment of the present invention. FIG.

半導体素子１とフレキシブル基板１０は、バンプ２と接続パッド８を介して電気的に接続され、半導体素子１とフレキシブル基板１０との間に形成される空間、およびバンプ２と接続パッド８の周囲は封止樹脂９により封止、保護されている。
さらに、フレキシブル基板１０は、屈曲部１２ａ、１２ｂで屈曲することにより、ビア４を介して、グランド配線５と接続されたランド３が半導体素子１の表面に近接している。
なお、ランドは、フレキシブル基板の製造プロセス時に、他の接続用パッドや配線パターンと同時にエッチングで形成される。具体的には、樹脂フィルムをベースとした銅張積層板の接続用パッドや配線パターンが形成される部分に、印刷や露光によりエッチングレジストを形成する。このとき、ランドが形成される部分にもエッジングレジストを形成しておく。その後、銅張積層板をエッチングすることで、接続用パッドや配線パターンと同様に、エッチングレジストで保護された銅がランドとして形成される。従って、フレキシブル基板の製造プロセスに別途ランドを設けるプロセスを加える必要がない。そのため、ランドを形成することによるコストアップがない。 The semiconductor element 1 and the flexible substrate 10 are electrically connected via the bump 2 and the connection pad 8, and the space formed between the semiconductor element 1 and the flexible substrate 10 and the periphery of the bump 2 and the connection pad 8 are Sealed and protected by a sealing resin 9.
Further, the flexible substrate 10 is bent at the bent portions 12 a and 12 b, so that the land 3 connected to the ground wiring 5 through the via 4 is close to the surface of the semiconductor element 1.
The lands are formed by etching simultaneously with other connection pads and wiring patterns during the manufacturing process of the flexible substrate. Specifically, an etching resist is formed by printing or exposure on a portion where a connection pad or a wiring pattern of a copper-clad laminate based on a resin film is formed. At this time, an edging resist is also formed on the portion where the land is formed. Thereafter, the copper-clad laminate is etched, so that the copper protected by the etching resist is formed as a land in the same manner as the connection pad and the wiring pattern. Therefore, it is not necessary to add a process of providing a land separately to the manufacturing process of the flexible substrate. Therefore, there is no cost increase due to the formation of lands.

このとき、ランド３と半導体素子１とが、バンプと接合後の半導体素子とランドとの間隔より近接して狭小であることにより、半導体素子１で発生した熱はランド３を介してグランド配線へと伝熱される。さらに、ランド３の一部が半導体素子１と接している場合には、より伝熱効率を高めることができる。その結果、半導体素子１は動作時の熱を表面から効率よく放熱できるため、発熱による誤動作などを防止することができる。   At this time, since the land 3 and the semiconductor element 1 are narrower and closer than the distance between the bump and bonded semiconductor element and the land, the heat generated in the semiconductor element 1 passes through the land 3 to the ground wiring. Heat is transferred. Furthermore, when a part of the land 3 is in contact with the semiconductor element 1, the heat transfer efficiency can be further increased. As a result, since the semiconductor element 1 can efficiently dissipate heat during operation from the surface, malfunction due to heat generation can be prevented.

屈曲部１２ａ、１２ｂは、半導体素子１とフレキシブル基板１０を封止樹脂９により封止する工程で形成することができる。具体的には、まず半導体素子１とフレキシブル基板１０の間隔に封止樹脂９を注入する。次にフレキシブル基板１０の、半導体素子１のバンプ２で画定される領域の内側を、半導体素子１と反対側の面から複数のピン状の突起を有する治具でフレキシブル基板１０を押し込み、屈曲部１２ａ、１２ｂを屈曲させる。さらにこの屈曲部１２ａ、１２ｂが屈曲した状態で加熱し、封止樹脂９を硬化させる。結果、屈曲部１２ａ、１２ｂが形成され半導体素子１とランド３を近接、または接触させることが可能になる。
また、このとき、複数の突起を有する治具で加圧することにより、封止樹脂９を少なくとも一本のスリット１１（図１では一本）から、半導体素子搭載面の反対側の面へと染み出す。 The bent portions 12 a and 12 b can be formed in a process of sealing the semiconductor element 1 and the flexible substrate 10 with the sealing resin 9. Specifically, first, the sealing resin 9 is injected into the space between the semiconductor element 1 and the flexible substrate 10. Next, the flexible substrate 10 is pushed inside the area defined by the bumps 2 of the semiconductor element 1 of the flexible substrate 10 with a jig having a plurality of pin-shaped protrusions from the surface opposite to the semiconductor element 1 to bend the bent portion. 12a and 12b are bent. Further, the sealing resin 9 is cured by heating with the bent portions 12a and 12b bent. As a result, the bent portions 12a and 12b are formed, and the semiconductor element 1 and the land 3 can be brought close to or in contact with each other.
At this time, by applying pressure with a jig having a plurality of protrusions, the sealing resin 9 penetrates from at least one slit 11 (one in FIG. 1) to the surface opposite to the semiconductor element mounting surface. put out.

その結果、スリット１１の縁部は、フレキシブル基板の半導体素子側とは反対側に染み出した封止樹脂９のアンカー効果により密着強度が高まり、スリット１１からの剥離を防止でき、ひいては本発明のフリップチップ実装構造の信頼性を高めることができる。   As a result, the edge portion of the slit 11 has an increased adhesion strength due to the anchor effect of the sealing resin 9 that oozes out on the side opposite to the semiconductor element side of the flexible substrate, and can be prevented from peeling off from the slit 11. The reliability of the flip chip mounting structure can be improved.

[実施形態２]
図２（ａ）は本発明の実施形態におけるフリップチップ実装構造を用いたイメージセンサユニットの断面図である。図２（ｂ）は、本発明の実施形態におけるフリップチップ実装構造を用いたイメージセンサに使用されるフレキシブル基板の撮像素子搭載部周辺を示す上面図である。 [Embodiment 2]
FIG. 2A is a cross-sectional view of an image sensor unit using a flip chip mounting structure according to an embodiment of the present invention. FIG. 2B is a top view showing the periphery of the image sensor mounting portion of the flexible substrate used in the image sensor using the flip chip mounting structure in the embodiment of the present invention.

半導体素子として撮像素子１０１が、受光部１０２と対向する位置に開口部１０５が形成されたフレキシブル基板１０にフリップチップ実装され、バンプ２と接続パッド８の周囲は封止樹脂９により封止、保護されている。また、撮像素子１０１を異物や水分から保護するための保護ガラス１０３が接着剤１０４により接着され、イメージセンサユニットを構成している。   An imaging element 101 as a semiconductor element is flip-chip mounted on a flexible substrate 10 having an opening 105 formed at a position facing the light receiving portion 102, and the periphery of the bump 2 and the connection pad 8 is sealed and protected by a sealing resin 9. Has been. Further, a protective glass 103 for protecting the image sensor 101 from foreign matter and moisture is adhered by an adhesive 104 to constitute an image sensor unit.

このイメージセンサユニットは、フレキシブル基板１０の屈曲部１２ａ、１２ｂで屈曲することにより、ビア４を介して、グランド配線５と接続されたランド３が撮像素子１０１の表面に近接している。ランド３と撮像素子１０１とが近接していることにより、撮像素子１０１で発生した熱はランド３を介してグランド配線５へと伝熱される。さらに、ランド３の一部が撮像素子１０１と接している場合には、より伝熱効率を高めることができる。その結果、撮像素子１０１は動作時の熱を効率よく放熱できるため、発熱によって発生する画像信号のノイズを低減することができる。   The image sensor unit is bent at the bent portions 12 a and 12 b of the flexible substrate 10, so that the land 3 connected to the ground wiring 5 is close to the surface of the image sensor 101 via the via 4. Since the land 3 and the image sensor 101 are close to each other, heat generated in the image sensor 101 is transferred to the ground wiring 5 through the land 3. Furthermore, when a part of the land 3 is in contact with the image sensor 101, the heat transfer efficiency can be further increased. As a result, the image sensor 101 can efficiently dissipate heat during operation, and thus noise of an image signal generated by heat generation can be reduced.

また、このイメージセンサユニットの製造時に、フレキシブル基板１０を屈曲させた状態で封止樹脂９を注入すると、余剰な封止樹脂９は、スリット１１から毛細管現象により、撮像素子搭載面と反対側の方向へと染み出す。これにより、受光部１０２へ封止樹脂１０９が流出することを防止する効果を得ることができる。   In addition, when the sealing resin 9 is injected while the flexible substrate 10 is bent at the time of manufacturing the image sensor unit, the excess sealing resin 9 is separated from the imaging element mounting surface by a capillary phenomenon from the slit 11. It exudes in the direction. Thereby, the effect of preventing the sealing resin 109 from flowing out to the light receiving unit 102 can be obtained.

本発明の効果を確認すべく、シミュレーションを行った。
図３に示す従来のフリップチップ実装構造のモデルと、図１（ａ）に示す本発明のフリップチップ実装構造のモデルとの半導体素子温度を比較した。図３中、図１と同じ符号は図１と同じ部材を表す。 A simulation was performed to confirm the effect of the present invention.
The semiconductor element temperatures of the conventional flip chip mounting structure model shown in FIG. 3 and the flip chip mounting structure model of the present invention shown in FIG. 1A were compared. 3, the same reference numerals as those in FIG. 1 represent the same members as those in FIG.

このときの従来のフリップチップ実装構造のモデルサイズを以下に示す。半導体素子のサイズは、５．０×５．０ｍｍで、厚さは０．１ｍｍである。フレキシブル基板と接続されるバンプはＡｕバンプであり、サイズは０．０２×０．０２ｍｍで、高さは０．０５ｍｍである。   The model size of the conventional flip chip mounting structure at this time is shown below. The size of the semiconductor element is 5.0 × 5.0 mm and the thickness is 0.1 mm. Bumps connected to the flexible substrate are Au bumps having a size of 0.02 × 0.02 mm and a height of 0.05 mm.

バンプの配置は半導体素子の回路上を避け、ペリフェラル状に０．２ｍｍピッチで配置し、バンプ数は９６個である。半導体素子とフレキシブル基板の間隔は、０．０５ｍｍであり、エポキシ樹脂で封止されている。フレキシブル基板は１０．０×１０．０ｍｍで、ベースフィルムとカバーフィルムの材質はポリイミドで、厚さはそれぞれ０．０２５ｍｍである。接続パッドおよびグランド配線を形成するＣｕの厚さは０．０２０ｍｍである。   The bumps are arranged on the periphery of the semiconductor element circuit at a pitch of 0.2 mm, and the number of bumps is 96. The distance between the semiconductor element and the flexible substrate is 0.05 mm and is sealed with an epoxy resin. The flexible substrate is 10.0 × 10.0 mm, the material of the base film and the cover film is polyimide, and the thickness is 0.025 mm. The thickness of Cu forming the connection pad and the ground wiring is 0.020 mm.

次に、本発明のフリップチップ実装構造のモデルサイズを以下に示すが、半導体素子、バンプ、フレキシブル基板のサイズおよび材質は全て従来のフリップチップ実装構造と同じである。従来のフリップチップ実装構造と異なる点は、フレキシブル基板には、半導体素子と対抗する面にランドが形成されている点と、フレキシブル基板がバンプと接合されることで画定される領域の内側で屈曲し、ランドと前記半導体素子との間隔が、バンプの高さよりも狭い点である。   Next, the model size of the flip chip mounting structure of the present invention is shown below. The sizes and materials of the semiconductor elements, bumps, and flexible substrate are all the same as those of the conventional flip chip mounting structure. The difference from the conventional flip-chip mounting structure is that the flexible substrate has a land formed on the surface facing the semiconductor element, and bends inside the area defined by bonding the flexible substrate to the bump. However, the distance between the land and the semiconductor element is narrower than the height of the bump.

ランドの材質はＣｕで、図１（ｂ）に示すよう２ヶ所に形成され、サイズはそれぞれ３．５×２．０ｍｍで、厚さは他の配線と同様に０．０２ｍｍで、ビアを介してグランド配線に接続されている。半導体素子とランドとの間隔は０．００３ｍｍであり、エポキシ樹脂で封止されている。   The land material is Cu, formed in two places as shown in FIG. 1 (b), the size is 3.5 × 2.0mm, the thickness is 0.02mm like other wirings, via vias Connected to the ground wiring. The distance between the semiconductor element and the land is 0.003 mm and is sealed with an epoxy resin.

周囲温度２５℃の条件における、半導体素子の発熱量と定常状態における半導体素子温度のシミュレーション結果を表１に示す。

Figure 2012134256
Table 1 shows the simulation results of the heat generation amount of the semiconductor element and the semiconductor element temperature in the steady state under the condition of the ambient temperature of 25 ° C.
Figure 2012134256

シミュレーションの結果によれば、従来のフレキシブル基板にフェイスダウンで実装されたフリップチップ実装構造の半導体素子温度と比較し、本発明のフリップチップ実装構造では半導体素子の温度が低下していることを確認できる。   According to the result of simulation, it is confirmed that the temperature of the semiconductor element is lowered in the flip chip mounting structure of the present invention compared with the temperature of the semiconductor element of the flip chip mounting structure mounted face-down on the conventional flexible substrate. it can.

またこのとき、周囲温度２５℃における改善効率は、０．１０Ｗでは３．５％、０．１５Ｗでは４．６％、０．２０Ｗでは５．０％であった。   At this time, the improvement efficiency at an ambient temperature of 25 ° C. was 3.5% at 0.10 W, 4.6% at 0.15 W, and 5.0% at 0.20 W.

以上のように、本発明によれば、フレキシブル基板に半導体素子をフェイスダウンで実装したフリップチップ実装構造において、低コストな手段で、小型・薄型構造を妨げずに放熱性を高めることができる。   As described above, according to the present invention, in a flip chip mounting structure in which a semiconductor element is mounted face-down on a flexible substrate, heat dissipation can be improved by a low-cost means without disturbing a small and thin structure.

１ 半導体素子
２ バンプ
３ ランド
４ ビア
５ グランド配線
６ａ、６ｂ カバーフィルム
７ ベースフィルム
８ 接続パッド
９ 封止樹脂
１０ フレキシブル基板
１１ スリット
１２ａ、１２ｂ 屈曲部
１０１ 撮像素子
１０２ 受光部
１０３ 保護ガラス
１０４ 接着剤
１０５ 開口部 DESCRIPTION OF SYMBOLS 1 Semiconductor element 2 Bump 3 Land 4 Via 5 Ground wiring 6a, 6b Cover film 7 Base film 8 Connection pad 9 Sealing resin 10 Flexible substrate 11 Slit 12a, 12b Bending part 101 Imaging element 102 Light receiving part 103 Protective glass 104 Adhesive 105 Aperture

Claims (3)

半導体素子とフレキシブル基板とがバンプを介して接合され、前記半導体素子と前記フレキシブル基板との間が封止樹脂により封止されたフリップチップ実装構造において、前記フレキシブル基板には、前記半導体素子と対抗する面の一部にランドが形成され、前記フレキシブル基板は、前記バンプと接合されることで画定される領域の内側で屈曲し、このときの前記ランドと前記半導体素子との間隔が、前記バンプと接合後の前記半導体素子と前記ランドとの間隔よりも狭小であることを特徴とするフリップチップ実装構造。   In a flip chip mounting structure in which a semiconductor element and a flexible substrate are bonded via bumps, and a gap between the semiconductor element and the flexible substrate is sealed with a sealing resin, the flexible substrate is opposed to the semiconductor element. A land is formed on a part of the surface to be bent, and the flexible substrate is bent inside a region defined by being bonded to the bump, and a distance between the land and the semiconductor element at this time is set to be the bump. A flip chip mounting structure characterized in that it is narrower than the distance between the semiconductor element after bonding and the land. 前記ランドは、前記フレキシブル基板に設けられた何れかの配線と接続されている、請求項１に記載のフリップチップ実装構造。   The flip-chip mounting structure according to claim 1, wherein the land is connected to any wiring provided on the flexible substrate. 前記フレキシブル基板の、前記バンプと接合されることで画定される領域の内側に、少なくとも一本のスリットが形成されている、請求項１または２に記載のフリップチップ実装構造。   The flip chip mounting structure according to claim 1, wherein at least one slit is formed inside a region of the flexible substrate that is defined by being bonded to the bump.
JP2010283763A 2010-12-20 2010-12-20 Flip chip mount structure Withdrawn JP2012134256A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010283763A JP2012134256A (en) 2010-12-20 2010-12-20 Flip chip mount structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010283763A JP2012134256A (en) 2010-12-20 2010-12-20 Flip chip mount structure

Publications (1)

Publication Number Publication Date
JP2012134256A true JP2012134256A (en) 2012-07-12

Family

ID=46649529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010283763A Withdrawn JP2012134256A (en) 2010-12-20 2010-12-20 Flip chip mount structure

Country Status (1)

Country Link
JP (1) JP2012134256A (en)

Similar Documents

Publication Publication Date Title
TWI529878B (en) Hybrid thermal interface material for ic packages with integrated heat spreader
US8759157B2 (en) Heat dissipation methods and structures for semiconductor device
JP4109707B1 (en) Semiconductor device and manufacturing method thereof, display device and manufacturing method thereof
US20060249852A1 (en) Flip-chip semiconductor device
JP2008205142A (en) Wiring board for cof, manufacturing method thereof and semiconductor device
JP2011176112A (en) Semiconductor integrated circuit and method of manufacturing the same
JP2012191002A (en) Semiconductor device
JP5169800B2 (en) Electronic equipment
KR100658442B1 (en) Tape package of heat spreading type and flat panel display using the same
JP2012015225A (en) Semiconductor device
TWI509756B (en) Chip-on-film package structure
KR101369300B1 (en) Cof package having improved heat dissipation
JP4919689B2 (en) Module board
KR101279469B1 (en) Cof package having improved heat dissipation
JP2012134256A (en) Flip chip mount structure
JP2008166711A (en) Semiconductor device, method for manufacturing the same, and semiconductor device mounting structure
JP5078631B2 (en) Semiconductor device
JP4260766B2 (en) Semiconductor device
JP2007234683A (en) Semiconductor device, and its manufacturing method
JP4071121B2 (en) Semiconductor device
KR101234164B1 (en) Semiconductor package having improved heat dissipation
KR20130107780A (en) Chip-on-film package having improved heat dissipation
JP2012134254A (en) Flip-chip package structure and manufacturing method of the same
JP2006013533A (en) Semiconductor device
JP2011233610A (en) Semiconductor device

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20120730

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20120731

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120831

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20130701

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140304