JP2012119936A - 受信回路、電子機器、受信回路の制御方法 - Google Patents
受信回路、電子機器、受信回路の制御方法 Download PDFInfo
- Publication number
- JP2012119936A JP2012119936A JP2010267832A JP2010267832A JP2012119936A JP 2012119936 A JP2012119936 A JP 2012119936A JP 2010267832 A JP2010267832 A JP 2010267832A JP 2010267832 A JP2010267832 A JP 2010267832A JP 2012119936 A JP2012119936 A JP 2012119936A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- amplifiers
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/405—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising more than three power stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7231—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into cascade or not, by choosing between amplifiers by one or more switch(es)
Abstract
【課題】信号増幅について消費出力を低減することの可能な増幅回路、電子機器、増幅方法を提供する。
【解決手段】高周波信号が入力されこの高周波信号を増幅して出力するn段アンプと、前記n段アンプの消費電力の制御を行う制御回路と、前記制御に対応して前記n段アンプの内の出力の選択を行う切り替え回路とを備えた増幅回路。また、アンテナと、前記アンテナを介して入力された信号を増幅して出力する複数のアンプと、前記複数のアンプのそれぞれに供給される電流を制御する制御回路と、前記制御回路の前記電流制御に対応して、前記複数のアンプの出力を切り替える切り替え回路とを有する増幅回路と、前記増幅回路から出力された信号を復調する復調回路と、を備えた電子機器。
【選択図】 図2
【解決手段】高周波信号が入力されこの高周波信号を増幅して出力するn段アンプと、前記n段アンプの消費電力の制御を行う制御回路と、前記制御に対応して前記n段アンプの内の出力の選択を行う切り替え回路とを備えた増幅回路。また、アンテナと、前記アンテナを介して入力された信号を増幅して出力する複数のアンプと、前記複数のアンプのそれぞれに供給される電流を制御する制御回路と、前記制御回路の前記電流制御に対応して、前記複数のアンプの出力を切り替える切り替え回路とを有する増幅回路と、前記増幅回路から出力された信号を復調する復調回路と、を備えた電子機器。
【選択図】 図2
Description
本発明の実施形態は、増幅回路、電子機器、増幅方法に関する。
他の機器と無線通信可能な電子機器では、前記他の機器より無線にて送信された信号を受信することが可能である。電子機器は、この他の機器等からの操作信号を受信すると、増幅回路等によってこの操作信号を増幅する。
この信号増幅について消費電力を低減することが求められている。
本発明の実施の形態は、信号増幅について消費出力を低減することの可能な増幅回路、電子機器、増幅方法を提供することを目的とする。
上記課題を解決するために、実施形態によれば増幅回路は、入力される信号を増幅して出力する複数のアンプと、前記複数のアンプのそれぞれに供給される電流を制御する制御回路と、前記制御回路の前記電流の制御に対応して、前記複数のアンプの出力を切り替える切り替え回路とを備えた。
以下、一実施形態を説明する。
(第1の実施形態)
第1の実施形態を図1乃至図4を参照して説明する。
図1は、本発明の一実施形態に関連するアナログ/デジタル兼用チューナの構成を示す図である。まず構成について説明する。
図1において、アナログ/デジタル兼用チューナ10は、地上デジタルIF(中間周波数)復調IC50と組み合わせて使用される。
アナログ/デジタル兼用チューナ10は、地上デジタルIF(中間周波数)復調IC50や他のノイズ発生源からの飛び込み妨害防止のためシールド金具で覆うことで電波遮蔽されたたモジュールである。
(第1の実施形態)
第1の実施形態を図1乃至図4を参照して説明する。
図1は、本発明の一実施形態に関連するアナログ/デジタル兼用チューナの構成を示す図である。まず構成について説明する。
図1において、アナログ/デジタル兼用チューナ10は、地上デジタルIF(中間周波数)復調IC50と組み合わせて使用される。
アナログ/デジタル兼用チューナ10は、地上デジタルIF(中間周波数)復調IC50や他のノイズ発生源からの飛び込み妨害防止のためシールド金具で覆うことで電波遮蔽されたたモジュールである。
アナログ/デジタル兼用チューナ10は、地上波アンテナ入力端子110と、RF_AMP(利得可変型)113と、ミキサー114と、オシレータ(OSC)114Aと、IF_AMP114Bと、レベル検出部114Cと、アナログ放送用の映像IF(Intermediate Frequency:中間周波数)フィルタ115と、アナログ放送用の音声IFフィルタ116と、デジタル放送用IF_AMP121と、地上アナログIF復調IC120と、アナログ映像信号出力端子131と、SIF(Sound Intermediate Frequency)信号出力端子132等から構成されている。
なお、IICバス制御端子150はIIC(I2C、アイスクエアシー)バス経由で地上デジタルIF(中間周波数)復調IC50から又は地上デジタルIF(中間周波数)復調ICに接続された図示せぬマイコンからの制御を受けるためのものである。マイコンの制御機能は地上デジタルIF(中間周波数)復調ICが有していてもよい。
さてRF_AMP113は、RF_AGC制御信号により制御され、地上波アンテナ入力端子110から入力されたRF信号を増幅してミキサー114へ出力する。
RF_AMP113は、利得可変型となっている。RF_AMP113の前段に、利得固定型RF_AMP及びこのRF_AMPの出力を減衰させるアッテネータを設けてもよい。
RF_AMP113は、利得可変型となっている。RF_AMP113の前段に、利得固定型RF_AMP及びこのRF_AMPの出力を減衰させるアッテネータを設けてもよい。
ミキサー114は、RF_AMP113からのRF信号とOSC114Aからの発振信号とをミックスしてIF(中間周波数)成分を取り出す。
オシレータ114Aは、後述するマイコンによって発振周波数が制御される局部発振回路であり視聴者が選局した番組を視聴するために必要な局部発振周波数を発生する。以上のフロントエンド部のうちRF_AMP等を除いた部分は、フロントエンドICとして一体化されることが多い。
オシレータ114Aは、後述するマイコンによって発振周波数が制御される局部発振回路であり視聴者が選局した番組を視聴するために必要な局部発振周波数を発生する。以上のフロントエンド部のうちRF_AMP等を除いた部分は、フロントエンドICとして一体化されることが多い。
アナログ放送用の映像IFフィルタ115およびアナログ放送用の音声IFフィルタ116としては、SAW(Surface Acoustic Wave:表面弾性波)フィルタが用いられる。
図1の回路はTVやPCでは典型的なものであるが、無線LANに接続される端末でも構成要素は基本的に共通なものが多い。例えば無線LANのWi-Fi(ワイファイ、wireless fidelity)は、通信規格であるIEEE 802.11シリーズ(IEEE 802.11a/IEEE 802.11b)を利用した無線機器間の相互接続であり、VoIP搭載携帯電話などが用いられる。
Voice over Internet Protocol(ボイス オーバー インターネット プロトコル、VoIP(ボイップ))とは、音声を各種符号化方式で圧縮しパケットに変換した上でIP(Internet Protocol: インターネットプロトコル)ネットワークでリアルタイム伝送する技術である。
VoIP専用機器には、通信プロトコルとして、SIP (Session Initiation Protocol) のものとH.323のもの、IPv4のものとIPv6のものとがある。Wi-Fi電話端末とは、無線LANに直結できる携帯型電話機である。
さて図2は本実施形態の実施例を示す機能ブロック図であり、図3は低雑音アンプ切り替えフローである。
図2について、例えば無線LANのアンテナ1に接続されるRF受信回路7は、切り替え回路2、フィルタ3、高利得アンプ4、復調回路5、n段低雑音アンプ6および制御回路8から構成されている(n段のnは自然数であり、n=1でも動作可能であるが、本実施形態としてはn≧2)。
図2について、例えば無線LANのアンテナ1に接続されるRF受信回路7は、切り替え回路2、フィルタ3、高利得アンプ4、復調回路5、n段低雑音アンプ6および制御回路8から構成されている(n段のnは自然数であり、n=1でも動作可能であるが、本実施形態としてはn≧2)。
切り替え回路2は、例えばアナログスイッチで構成されている。制御回路8からの制御信号は2値のデジタル信号でもよいし、必要によってはこのデジタル信号をアナログレベルに変換する変換器を介在させてもよい。
切り替え回路2の後段には、利得可変型RF_AMP及びこのRF_AMPの前後にこの出力を減衰させるアッテネータを設けてもよい。また、利得可変型RF_AMPの出力は、IF(中間周波数)成分のPeakレベル検出による他に、後述の実施形態2のように復調回路からのフィードバックによる構成としてもよい。
フィルタ3は、例えば整流回路とBPFとを含む。高利得アンプ4は、中間周波数を増幅するためのものである。復調回路5は、例えばチューナを含みこのチューナで選局されたチャンネルを復調するためのものである。
n段低雑音アンプ6は、図示せぬ電源より給電されていて、制御回路8による後述の電流制御により消費電力を抑制される。制御回路8は、この電流を流しまたは切るために2値の電圧を出力してもよいし、必要によってはこの2値の電圧を電流出力に変換する変換器を介在させてもよい。また復調回路5からの例えば2.4GHz帯の信号において復調を判定するために例えば制御回路8は、この信号の入力部にコンパレータを備えてこのコンパレータの出力を用いて復調を判定してもよい。
以下にRF受信回路7の動作例を示す。
図3のフローに示すようにアンテナ1から導かれる高周波信号の受信を開始するとき、制御回路8はn段低雑音アンプ6の電流制御を行い、このうち1段目の低雑音アンプのみ電流を供給する。そして制御回路8は切り替え回路2を制御し、n段低雑音アンプ6のうちこの1段目の低雑音アンプの出力を選択する(ステップS1,S2)。切り替え回路2より出力されたデータはフィルタ3、高利得アンプ4、復調回路5を通して制御回路8に入力される。制御回路8は例えば1秒で受信信号ありと判断できなければ(ステップS3のNo)、n段低雑音アンプ6の電流制御を行い、2段目にも電流を供給する。そして切り替え回路2を制御し、2段目の低雑音アンプの出力を選択する(ステップS5,S6)。切り替え回路2より出力されたデータはフィルタ3、高利得アンプ4、復調回路5を通して制御回路8に入力される。制御回路は受信信号ありと判断できなければ(ステップS7のNo)、3段目の低雑音アンプにも電流を供給する(n≧3の場合)。
図3のフローに示すようにアンテナ1から導かれる高周波信号の受信を開始するとき、制御回路8はn段低雑音アンプ6の電流制御を行い、このうち1段目の低雑音アンプのみ電流を供給する。そして制御回路8は切り替え回路2を制御し、n段低雑音アンプ6のうちこの1段目の低雑音アンプの出力を選択する(ステップS1,S2)。切り替え回路2より出力されたデータはフィルタ3、高利得アンプ4、復調回路5を通して制御回路8に入力される。制御回路8は例えば1秒で受信信号ありと判断できなければ(ステップS3のNo)、n段低雑音アンプ6の電流制御を行い、2段目にも電流を供給する。そして切り替え回路2を制御し、2段目の低雑音アンプの出力を選択する(ステップS5,S6)。切り替え回路2より出力されたデータはフィルタ3、高利得アンプ4、復調回路5を通して制御回路8に入力される。制御回路は受信信号ありと判断できなければ(ステップS7のNo)、3段目の低雑音アンプにも電流を供給する(n≧3の場合)。
ステップS3でYesと判定された場合には、受信制御を開始する(ステップS4)。この制御は例えば、受信不能となるまで或いはユーザによるチャンネル切り替えや装置の電源OFFまで続く。ステップS7でYes判定された場合も、このステップS3の受信制御と同様な処理を行う。
このように1段目から順に電流を供給するように制御することにより、すべての低雑音アンプに電流を供給し続ける場合より、低消費電力化を図ることが出来る。n段目まで電流を供給しても受信できなかった場合には受信制御は行わず、ユーザにこの受信制御は行わない旨のメッセージを出せばよい。
図4は、前述のIICインタフェースを説明するための図である。IICインタフェースのバス(IIC‐BUS)は、マスタデバイスから出力されるプルアップされたクロックと、マスタデバイスとスレーブデバイスとの双方向通信を行うデータとの2本の通信線から成り立っている。
図4(a)は、スレーブアドレスの構成例を示したものである。スレーブアドレスは8 ビット長で、上位4 ビットはデバイスの種類に応じて固定的に決まっている。また下位1 ビットは0
のとき書き込みで、1 のとき読み込みを表す。したがってスレーブアドレスで実際上使えるのはビット1 から3
までになる。
図4(b)は2線のタイミングの概略図であり、上側のようにデータ線の信号のレベル値がLOWになることによってStartとなり、上位ビットから以下データが送られていき、データ線の信号のレベル値がHIGHになることによってStop状態となる。対応するクロック線のタイミングは下側のようである。図4(b)は1バイト転送の例であるが、データとACKをStop状態までに複数繰り返せば、最初のバイトはスレーブアドレスだが残りのバイトは通信内容とすることができる。
までになる。
図4(b)は2線のタイミングの概略図であり、上側のようにデータ線の信号のレベル値がLOWになることによってStartとなり、上位ビットから以下データが送られていき、データ線の信号のレベル値がHIGHになることによってStop状態となる。対応するクロック線のタイミングは下側のようである。図4(b)は1バイト転送の例であるが、データとACKをStop状態までに複数繰り返せば、最初のバイトはスレーブアドレスだが残りのバイトは通信内容とすることができる。
(第2の実施形態)
本発明による第2の実施形態を図2乃至図5を参照して説明する。実施形態1と共通する部分は説明を省略する。
図5は、他のアナログ/デジタル兼用チューナの構成を示す図である。
アナログ/デジタル共用チューナ部においてアナログ受信時はANT入力信号はRF AMPを介してOSC (局部発信回路)]周波数とMIX(MIXER)され58.75MHz IF信号となりIF AMPをから目的チャンネルのみ通過帯域を確保し隣接したチャンネルは大幅に減衰させるSAWフィルタを介して地上アナログIF復調ICに供される。地上アナログIF復調ICは可変GAINを持つ内蔵IF AMP及びそのGAIN制御を行うIF AGC/RFAGC出力/復調等で構成される。
本発明による第2の実施形態を図2乃至図5を参照して説明する。実施形態1と共通する部分は説明を省略する。
図5は、他のアナログ/デジタル兼用チューナの構成を示す図である。
アナログ/デジタル共用チューナ部においてアナログ受信時はANT入力信号はRF AMPを介してOSC (局部発信回路)]周波数とMIX(MIXER)され58.75MHz IF信号となりIF AMPをから目的チャンネルのみ通過帯域を確保し隣接したチャンネルは大幅に減衰させるSAWフィルタを介して地上アナログIF復調ICに供される。地上アナログIF復調ICは可変GAINを持つ内蔵IF AMP及びそのGAIN制御を行うIF AGC/RFAGC出力/復調等で構成される。
このAGCシステムはSAWフィルタ通過後の地上アナログIF復調ICでIF AGC/ RFAGC制御電圧を検出する。図1と比べるとSAWフィルタ通過後のIF AMP入力では信号がより低レベルとなり、IF段としては妨害が少なくなるが、RF段での隣接チャンネルレベルによる RF段歪妨害が起こりやすく、又デジタル受信時とアナログ受信時でRF AGCループが異なるためデジタル/アナログRF AGC切換えが必要である。他方で、レベル検出部114Cは不要となっている。
(第3の実施形態)
本発明による第2の実施形態を図6を参照して説明する。実施形態1、2と共通する部分は説明を省略する。
図6は本実施形態におけるDTV11及びリモートコントローラ20の内部構成の一例を示すブロック図である。
先ずDTV11に関する説明を行う。
DTV11は、装置各部の動作を制御する制御部156を備えている。制御部156は、CPU(Central Processing Unit)等を内蔵している。制御部156は、操作部116から入力される操作信号や、リモートコントローラ20から送信され受信部118を介して受信される操作信号に応じて、ROM(Read Only Memory)157に予め記憶されたシステム制御プログラム及び各種処理プログラムを起動させる。制御部156は、起動したプログラムに従って、RAM(Random Access Memory)158をワークメモリとして装置各部の動作を制御する。
本発明による第2の実施形態を図6を参照して説明する。実施形態1、2と共通する部分は説明を省略する。
図6は本実施形態におけるDTV11及びリモートコントローラ20の内部構成の一例を示すブロック図である。
先ずDTV11に関する説明を行う。
DTV11は、装置各部の動作を制御する制御部156を備えている。制御部156は、CPU(Central Processing Unit)等を内蔵している。制御部156は、操作部116から入力される操作信号や、リモートコントローラ20から送信され受信部118を介して受信される操作信号に応じて、ROM(Read Only Memory)157に予め記憶されたシステム制御プログラム及び各種処理プログラムを起動させる。制御部156は、起動したプログラムに従って、RAM(Random Access Memory)158をワークメモリとして装置各部の動作を制御する。
入力端子144は、BS/CSデジタル放送受信用のアンテナ143が受信した衛星デジタルテレビジョン放送信号を衛星デジタル放送用のチューナ145に供給する。チューナ145は、受信したデジタル放送信号のチューニングを行い、チューニングしたデジタル放送信号をPSK(Phase Shift Keying)復調器146に送信する。PSK復調器146は、TS(Transport Stream)の復調を行い、復調したTSをTS復号器147aに供給し、TS復号器147aは、TSをデジタル映像信信号、デジタル音声信号、およびデータ信号を含むデジタル信号に復号した後、信号処理部100にこれを出力する。ここでのデジタル映像信号とはDTV11が出力可能な映像に関するデジタル信号であり、音声信号はDTV11が出力可能な音声に関するデジタル信号である。またデータ信号とは、例えばDTV11が電子番組表であるEPG(Electronic Program Guide)を生成するときに使用する情報である番組関連情報等を含む、放送波の放送番組に関する情報に関するデジタル信号である。
入力端子149は、地上波デジタル放送受信用のアンテナ148が受信した地上波デジタルテレビジョン放送信号を地上波デジタル放送用のチューナ150に供給する。チューナ150は、受信したデジタル放送信号のチューニングを行い、チューニングしたデジタル放送信号をそれぞれのOFDM(Orthogonal Frequency Division Multiplexing)復調
器151に送信する。OFDM復調器151は、TSの復調を行い、復調したTSをそれぞれのTS復号器147bに供給し、TS復号器147bは、TSをデジタル映像信号及び音声信号等に復号した後、信号処理部100にこれを出力する。チューナ150の11個それぞれのチューナで取得した地上波デジタルテレビジョン放送は、これらの複数個のOFDM復調器151、TS復号器147bによってそれぞれ同時にデジタル映像信号、音デジタル音声信号、及びデータ信号を含むデジタル信号として復号された後に、信号処理部100に出力されることが可能である。
アンテナ148は、地上波アナログ放送信号も受信可能である。受信された地上波アナログ放送信号は、図示しない分配器によって分配されて、アナログチューナ168に供給される。アナログチューナ168は、受信したアナログ放送信号のチューニングを行い、チューニングしたアナログ放送信号をアナログ復調器169に送信する。アナログ復調器169はアナログ放送信号の復調を行い、復調したアナログ放送信号を信号処理部100に出力する。また、DTV11は、一例として、アンテナ148が接続される入力端子149にCATV(Common Antenna Television)用のチューナを接続することによってCATVも視聴することができる。
信号処理部100は、TS復号器147a、147b、または制御部156から出力されたデジタル信号に、適切な信号処理を施す。より具体的には、信号処理部100はデジタル信号を映像信号、デジタル音声信号、およびデータ信号に分離する。分離された映像信号はグラフィック処理部152に、音声信号は音声処理部153に出力される。また信号処理部100は、アナログ復調器169から出力された放送信号を、所定のデジタルフォーマットの映像信号及び音声信号に変換する。デジタルに変換された映像信号はグラフィック処理部152に、音声信号は音声処理部153に出力される。また信号処理部100は、ライン入力端子137からの入力信号にも所定のデジタル信号処理を施す。
OSD(On Screen Display)信号生成部154は、制御部156の制御に従って、UI(ユーザ・インタフェース)画面などを表示するためのOSD信号を生成する。また信号処理部100においてデジタル放送信号から分離されたデータ信号は、OSD信号生成部154により適切なフォーマットのOSD信号に変換され、グラフィック処理部152
に出力される。
グラフィック処理部152は、信号処理部100から出力されるデジタルの映像信号のデコード処理を行う。デコードされた映像信号は、OSD信号生成部154から出力されたOSD信号と重ね合わせて合成され、映像処理部155に出力される。グラフィック処理部152は、デコードされた映像信号またはOSD信号を、映像処理部155に選択的に出力することもできる。
グラフィック処理部152は、信号処理部100から出力されるデジタルの映像信号のデコード処理を行う。デコードされた映像信号は、OSD信号生成部154から出力されたOSD信号と重ね合わせて合成され、映像処理部155に出力される。グラフィック処理部152は、デコードされた映像信号またはOSD信号を、映像処理部155に選択的に出力することもできる。
映像処理部155は、グラフィック処理部152から出力された信号を、表示部120で表示可能なフォーマットのアナログ映像信号に変換する。アナログに変換された映像信号は、表示部120に表示される。
音声処理部153は、入力された音声信号を、スピーカ110で再生可能なフォーマットのアナログ音声信号に変換する。アナログに変換された音声信号は、スピーカ110に出力されて再生される。
カードホルダ161は、カードI/F(Interface)160を介して制御部156に接続されている。メモリカード119は、このカードI/F160に装着可能である。メモリカード119は、例えばSD(Secure Digital)メモリカード、MMC(Multimedia Card)及びCF(COMPACTFLASH(登録商標))カード等の記憶媒体である。カードホルダ161に装着
されたメモリカード119、及び制御部156は、カードI/F160を介して情報の書込み/読み出しを行うことができる。
LAN端子131は、LANI/F164を介して制御部156に接続されている。LAN端子131は、イーサネット(登録商標)を用いた一般的なLAN対応ポートとして使用される。本実施形態においてLAN端子131にはLANケーブル(図示しない)が接続されており、インターネットと通信可能となっている。
LAN端子131は、LANI/F164を介して制御部156に接続されている。LAN端子131は、イーサネット(登録商標)を用いた一般的なLAN対応ポートとして使用される。本実施形態においてLAN端子131にはLANケーブル(図示しない)が接続されており、インターネットと通信可能となっている。
USB(Universal Serial Bus)端子133は、USB I/F166を介して制御部156に接続されている。USB端子133は、一般的なUSB対応ポートとして使用される。USB端子133には、例えばハブを介して、携帯電話、デジタルカメラ、各種メモリカードに対するカードリーダ/ライタ、HDD、キーボード等が接続される。制御部
156は、USB端子133を介して接続される機器との間で、情報の通信(送受信)を行うことができる。
HDD170はDTV11に内蔵される磁気記憶媒体(Hard Disk Drive)であってDTV11が有する各種情報を記憶する機能を有している。
またRF受信回路7で復調された信号は、TS復号器147aまたは図示せぬ同等な復号器に導かれこの信号が利用される。RF受信回路とDTV11内の他のブロックとの交信は、IICインタフェースを用いてもよいし他の手段によってもよい。
HDD170はDTV11に内蔵される磁気記憶媒体(Hard Disk Drive)であってDTV11が有する各種情報を記憶する機能を有している。
またRF受信回路7で復調された信号は、TS復号器147aまたは図示せぬ同等な復号器に導かれこの信号が利用される。RF受信回路とDTV11内の他のブロックとの交信は、IICインタフェースを用いてもよいし他の手段によってもよい。
次にリモートコントローラ20に関する説明を行う。
キー21、タッチパッド22、及び十字キー23より出力される検知信号は、リモコン制御部24に入力される。リモコン制御部24は入力された信号に基づいて、DTV11を操作するための操作信号を生成し、送信部25によって外部に送信させる。この送信された操作信号を受信部118が受信するとDTV11はこの操作信号に応じた所定の処理を実行する。
キー21、タッチパッド22、及び十字キー23より出力される検知信号は、リモコン制御部24に入力される。リモコン制御部24は入力された信号に基づいて、DTV11を操作するための操作信号を生成し、送信部25によって外部に送信させる。この送信された操作信号を受信部118が受信するとDTV11はこの操作信号に応じた所定の処理を実行する。
本実施形態においては、キー21の押下によってリモートコントローラ20から送信される信号をキー操作信号、タッチパッド22をなぞることによって送信される信号をタッチパッド操作信号、十字キー23を押下することによって送信される信号を十字キー操作信号と呼ぶこととする。
以上説明した実施例によれば、制御回路および切り替え回路を具備することにより、送信機(例えば無線LANのWi-Fiのアクセスポイント)の距離に合わせて低雑音アンプの段数を調整でき、低消費電力化を図ることが可能となる。
即ち複数段のアンプを接続したRF受信回路において、受信信号サーチ時にアンプ段数を切り替えることによりRF受信回路を低消費電力化することが効果である。
なお、この発明は上記実施形態に限定されるものではなく、この外その要旨を逸脱しない範囲で種々変形して実施することができる。例えば、n段低雑音アンプ6の各段の増幅率などの特性は異なっていてもよい。また、必ずしも1段目から受信を確認しなくてもよい。山間部など電波が弱いところに居住や滞在をする場合には、例えばリモートコントローラ20を用いた対話的なユーザ設定により又は装置自体の学習により2段目以降までを初期設定として受信を開始してもよい。
なお、この発明は上記実施形態に限定されるものではなく、この外その要旨を逸脱しない範囲で種々変形して実施することができる。例えば、n段低雑音アンプ6の各段の増幅率などの特性は異なっていてもよい。また、必ずしも1段目から受信を確認しなくてもよい。山間部など電波が弱いところに居住や滞在をする場合には、例えばリモートコントローラ20を用いた対話的なユーザ設定により又は装置自体の学習により2段目以降までを初期設定として受信を開始してもよい。
また、上記した実施の形態に開示されている複数の構成要素を適宜に組み合わせることにより、種々の発明を形成することができる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除しても良いものである。さらに、異なる実施の形態に係わる構成要素を適宜組み合わせても良いものである。
1 アンテナ
2 切り替え回路
3 フィルタ
4 高利得アンプ
5 復調回路
6 n段低雑音アンプ
7 RF受信回路
8 制御回路
2 切り替え回路
3 フィルタ
4 高利得アンプ
5 復調回路
6 n段低雑音アンプ
7 RF受信回路
8 制御回路
Claims (6)
- 入力される信号を増幅して出力する複数のアンプと、
前記複数のアンプのそれぞれに供給される電流を制御する制御回路と、
前記制御回路の前記電流の制御に対応して、前記複数のアンプの出力を切り替える切り替え回路と、
を備えた増幅回路。 - 前記複数のアンプは低雑音アンプである請求項1に記載の増幅回路。
- 請求項2に記載の切り替え回路の出力を用いてフィルタリングを行うフィルタを更に備えた電子回路。
- 請求項3に記載のフィルタの出力を用いて復調する復調回路を更に備えた受信回路。
- アンテナと、
前記アンテナを介して入力された信号を増幅して出力する複数のアンプと、前記複数のアンプのそれぞれに供給される電流を制御する制御回路と、前記制御回路の前記電流制御に対応して、前記複数のアンプの出力を切り替える切り替え回路とを有する増幅回路と、
前記増幅回路から出力された信号を復調する復調回路と、を備えた電子機器。 - 入力された信号を増幅して出力する複数のアンプのそれぞれに供給される電流を制御し、
前記電流の制御に対応して、前記複数のアンプの出力を切り替える増幅方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010267832A JP2012119936A (ja) | 2010-11-30 | 2010-11-30 | 受信回路、電子機器、受信回路の制御方法 |
US13/233,885 US20120133435A1 (en) | 2010-11-30 | 2011-09-15 | Amplification Circuit, Electronic Device, Amplification Method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010267832A JP2012119936A (ja) | 2010-11-30 | 2010-11-30 | 受信回路、電子機器、受信回路の制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012119936A true JP2012119936A (ja) | 2012-06-21 |
Family
ID=46126213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010267832A Pending JP2012119936A (ja) | 2010-11-30 | 2010-11-30 | 受信回路、電子機器、受信回路の制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20120133435A1 (ja) |
JP (1) | JP2012119936A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6079082B2 (ja) | 2012-09-19 | 2017-02-15 | アイシン精機株式会社 | 熱電モジュール |
-
2010
- 2010-11-30 JP JP2010267832A patent/JP2012119936A/ja active Pending
-
2011
- 2011-09-15 US US13/233,885 patent/US20120133435A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20120133435A1 (en) | 2012-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4095079B2 (ja) | 無線端末機におけるディジタルマルチメディア放送を受信する装置及び方法 | |
US9026049B2 (en) | Apparatus and method for playing music | |
US10349112B2 (en) | Method and system for multi-path video and network channels | |
CN101321247A (zh) | 广播接收设备及其控制方法 | |
JP2012119936A (ja) | 受信回路、電子機器、受信回路の制御方法 | |
KR20100019010A (ko) | 신호수신장치, 방송수신장치 및 이를 이용한 신호처리방법 | |
JP2005269506A (ja) | 放送受信装置および放送受信処理プログラム | |
JP4838750B2 (ja) | 携帯通信機器、受信回路及び放送受信プログラム | |
JP2008219448A (ja) | 受信装置、受信装置の制御方法及び受信装置の制御方法のプログラム | |
EP3282710A1 (en) | Broadcast receiving apparatus and method for controlling thereof | |
JP2008177983A (ja) | デジタル放送受信装置 | |
KR20060039503A (ko) | 외부 디스플레이 장치를 통해 위성 dmb 방송을디스플레이하는 개인 휴대 단말기 및 위성 dmb 방송디스플레이 방법 | |
JP2008263307A (ja) | 放送受信装置及び放送受信方法 | |
KR20170034692A (ko) | 방송신호 처리장치 및 그 제어방법 | |
JP2009094695A (ja) | 通信機器 | |
JP2006520549A (ja) | デジタルチューナー | |
JP2006135600A (ja) | デジタルテレビジョンチューナ装置 | |
JP2009130600A (ja) | 放送受信装置及び放送受信方法 | |
JP2008283270A (ja) | 放送受信アダプタ、デジタル放送受信機、放送中継装置 | |
JP2014160937A (ja) | 放送受信装置 | |
JP2011151595A (ja) | 無線通信システム、テレビ受像機、通信機器、プログラム、および記録媒体 | |
WO2008002011A1 (en) | Graphic card haveing a dmb function | |
WO2006115024A1 (ja) | Tv付移動体端末機 | |
JP2005079698A (ja) | 選局装置 | |
KR20100044979A (ko) | 디지털 고화질 방송 수신 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120501 |