JP2012117847A5 - - Google Patents

Claims (14)

1. 焦電素子に接続される検出回路であって、
   検出回路の出力ノードと低電位側電源ノードとの間に設けられ、前記焦電素子からの検出信号がゲートに入力される第１のＰ型トランジスターと、
   高電位側電源ノードと前記出力ノードとの間に設けられ、ゲートが基準電圧に設定される第２のＰ型トランジスターと、
   を含むことを特徴とする検出回路。
2. 請求項１において、
   前記第１のＰ型トランジスターの基板電位は、前記第１のＰ型トランジスターのソースの電位に設定され、
   前記第２のＰ型トランジスターの基板電位は、前記第２のＰ型トランジスターのソースの電位に設定されることを特徴とする検出回路。
3. 請求項１又は２において、
   前記第１のＰ型トランジスターと前記第２のＰ型トランジスターとは、ゲート長及びゲート幅の少なくとも一方が同一であることを特徴とする検出回路。
4. 請求項１乃至３のいずれかにおいて、
   前記第１のＰ型トランジスターと前記第２のＰ型トランジスターは隣接してレイアウト配置されることを特徴とする検出回路。
5. 請求項１乃至４のいずれかにおいて、
   前記第２のＰ型トランジスターは、他の焦電素子の検出回路との間で共用されることを特徴とする検出回路。
6. 請求項１乃至５のいずれかにおいて、
   前記高電位側電源ノードに対して高電位側電源電圧Ｖｃｃが供給され、前記第２のＰ型トランジスターのゲートの電圧が前記基準電圧としてＶｃｃ−Ｖｃｏｎｓｔに設定され、
   前記第１のＰ型トランジスターは、電圧Ｖｃｏｎｓｔに対応する設定電圧を基準として、前記焦電素子からの前記検出信号の電圧変化に伴い変化する電圧をソースに出力することを特徴とする検出回路。
7. 請求項６において、
   前記第１のＰ型トランジスターのしきい値電圧をＶｔｈとした場合に、Ｖｔｈ≦Ｖｃｏｎｓｔ≦Ｖｃｃ−Ｖｔｈであることを特徴とする検出回路。
8. 請求項１乃至７のいずれかにおいて、
   前記第２のＰ型トランジスターと前記出力ノードとの間に設けられ、前記第２のＰ型トランジスターのドレイン・ソース間電圧を調整する電圧調整回路を含むことを特徴とする検出回路。
9. 請求項１乃至８のいずれかの検出回路と前記集電素子を含むことを特徴とするセンサーデバイス。
10. 複数のセンサーセルが配列されるセンサーアレイと、
    複数の行線と、
    １又は複数の列線と、
    前記複数の行線に接続される行選択回路と、
    前記１又は複数の列線に接続される読み出し回路と、
    を含み、
    前記複数のセンサーセルの各センサーセルは、
    焦電素子と、
    前記各センサーセルに対応する対応列線への出力ノードと低電位側電源ノードとの間に設けられ、前記焦電素子からの検出信号がゲートに入力される第１のＰ型トランジスターと、
    高電位側電源ノードと前記出力ノードとの間に設けられ、ゲートが基準電圧に設定される第２のＰ型トランジスターと、
    を含むことを特徴とするセンサーデバイス。
11. 複数のセンサーセルが配列されるセンサーアレイと、
    複数の行線と、
    １又は複数の列線と、
    前記複数の行線に接続される行選択回路と、
    前記１又は複数の列線に接続される読み出し回路と、
    前記１又は複数の列線に接続される電流源回路と、
    を含み、
    前記複数のセンサーセルの各センサーセルは、
    焦電素子と、
    前記各センサーセルに対応する対応列線への出力ノードと低電位側電源ノードとの間に設けられ、前記焦電素子からの検出信号がゲートに入力される第１のＰ型トランジスターとを含み、
    前記電流源回路は、
    高電位側電源ノードと前記対応列線との間に設けられ、ゲートが基準電圧に設定され、前記対応列線を介して前記各センサーセルに電流を供給する第２のＰ型トランジスターを含むことを特徴とするセンサーデバイス。
12. 請求項１０又は１１において、
    前記各センサーセルは、前記出力ノードと前記対応列線との間に設けられ、前記各センサーセルに対応する対応行線がゲートに接続される行選択トランジスターを含み、
    前記対応列線に対応して設けられる複数のセンサーセルの各センサーセルが、前記行選択トランジスターを介して前記対応列線に接続されることを特徴とするセンサーデバイス。
13. 請求項１乃至８のいずれかに記載の検出回路を含むことを特徴とする電子機器。
14. 請求項９乃至１２のいずれかに記載のセンサーデバイスを含むことを特徴とする電子機器。