JP2012109459A - Lead frame and method of manufacturing the same - Google Patents

Lead frame and method of manufacturing the same Download PDF

Info

Publication number
JP2012109459A
JP2012109459A JP2010258128A JP2010258128A JP2012109459A JP 2012109459 A JP2012109459 A JP 2012109459A JP 2010258128 A JP2010258128 A JP 2010258128A JP 2010258128 A JP2010258128 A JP 2010258128A JP 2012109459 A JP2012109459 A JP 2012109459A
Authority
JP
Japan
Prior art keywords
lead
lead frame
portions
connecting bar
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010258128A
Other languages
Japanese (ja)
Other versions
JP5807800B2 (en
Inventor
Koji Tomita
田 幸 治 冨
Masaki Yazaki
崎 雅 樹 矢
Satoshi Shibazaki
崎 聡 柴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2010258128A priority Critical patent/JP5807800B2/en
Publication of JP2012109459A publication Critical patent/JP2012109459A/en
Application granted granted Critical
Publication of JP5807800B2 publication Critical patent/JP5807800B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a lead frame which can prevent deformation of a connecting bar while reducing generation of burrs at the time of sewing, and to provide a manufacturing method therefor.SOLUTION: A lead frame 10 comprises a plurality of lead frame elements 14 each including a die pad 15 and a plurality of leads 16 provided around the die pad 15. Between adjoining lead frame elements 14, a pair of corresponding leads 16 are coupled via a connecting bar 17. The connecting bar 17 has a plurality of lead coupling parts 18 extending perpendicularly to the longitudinal direction of the leads 16 and located between the pair of corresponding leads 16, and a plurality of reinforcement parts 19 located between the lead coupling parts 18. The lead coupling part 18 of the connecting bar 17 has a section thinner than that of the lead 16, and the reinforcement part 19 has a section of the same thickness as that of the lead 16.

Description

本発明は、半導体装置用のリードフレームおよびこのようなリードフレームの製造方法に関する。   The present invention relates to a lead frame for a semiconductor device and a method for manufacturing such a lead frame.

従来より、薄型の半導体装置（半導体パッケージ）として、例えばＱＦＮ（Quad Flat Non-leaded package）タイプのものや、ＳＯＮ（Small Outline Non-leaded Package）タイプのもの等が知られている。   Conventionally, as a thin semiconductor device (semiconductor package), for example, a QFN (Quad Flat Non-leaded package) type, a SON (Small Outline Non-leaded Package) type, and the like are known.

このうちＱＦＮタイプの半導体装置の製造方法としては、コストダウンの観点から、個別モールドタイプから一括モールドタイプ（ＭＡＰ型ＱＦＮタイプ）へと移行してきている。   Among these, the manufacturing method of the QFN type semiconductor device has shifted from an individual mold type to a batch mold type (MAP type QFN type) from the viewpoint of cost reduction.

ＭＡＰ型ＱＦＮタイプの半導体装置は、その製造工程において、パッケージを単体に切り離すソーイング加工を行うが、このときにメタルバリが発生することが問題となっている。メタルバリが発生した場合、切断後の半導体装置において、互いに隣接するリード部同士が短絡してしまうおそれがある。このため、ソーイング加工時に生じるバリを少なくすることが求められており、例えば、コネクティングバー（グリッドリード）にハーフエッチング加工を施す技術が存在する（特許文献１参照）。   The MAP type QFN type semiconductor device performs a sawing process for separating the package into a single piece in the manufacturing process, and at this time, the problem is that metal burrs are generated. When a metal burr | flash generate | occur | produces, there exists a possibility that the mutually adjacent lead part may short-circuit in the semiconductor device after a cutting | disconnection. For this reason, it is required to reduce the burrs generated during the sawing process. For example, there is a technique for performing a half etching process on a connecting bar (grid lead) (see Patent Document 1).

特開２００１−３２０００７号公報JP 2001-320007 A

ところで近年、ＱＦＮタイプの半導体装置の多ピン化が進んでおり、このため、従来のものよりも大型のパッケージが用いられてきている。しかしながら、上述した従来のＱＦＮタイプの半導体装置においては、コネクティングバーにハーフエッチング加工を施したことにより、コネクティングバーの強度が不足してしまう。このため、とりわけリード部周囲でコネクティングバーに変形が生じるおそれがある。   By the way, in recent years, the number of pins of a QFN type semiconductor device is increasing, and for this reason, a package larger than the conventional one has been used. However, in the conventional QFN type semiconductor device described above, the strength of the connecting bar is insufficient due to the half-etching process performed on the connecting bar. For this reason, there is a possibility that the connecting bar may be deformed particularly around the lead portion.

本発明はこのような点を考慮してなされたものであり、ソーイング加工時におけるバリの発生を抑えつつ、コネクティングバーの変形を防止することが可能なリードフレームおよびその製造方法を提供することを目的とする。   The present invention has been made in consideration of such points, and provides a lead frame capable of preventing the deformation of a connecting bar while suppressing the occurrence of burrs during sawing and a method for manufacturing the same. Objective.

本発明は、半導体装置用のリードフレームにおいて、それぞれ半導体素子を載置するダイパッドと、ダイパッドの周囲に設けられた複数のリード部とを含む、複数のリードフレーム要素を備え、隣接するリードフレーム要素間において、対応する一対のリード部がコネクティングバーを介して連結され、コネクティングバーは、リード部の長手方向に対して直交して延び、かつ対応する一対のリード部間に位置する複数のリード連結部と、リード連結部間に位置する複数の補強部とを有し、コネクティングバーのリード連結部は、リード部より薄肉となる薄肉断面を有し、補強部は、リード部と同一厚みとなる断面を有することを特徴とするリードフレームである。   The present invention relates to a lead frame for a semiconductor device, comprising a plurality of lead frame elements each including a die pad on which a semiconductor element is placed and a plurality of lead portions provided around the die pad. A pair of corresponding lead portions are connected via a connecting bar, and the connecting bar extends perpendicular to the longitudinal direction of the lead portion and is connected to a plurality of leads located between the corresponding pair of lead portions. And a plurality of reinforcing portions positioned between the lead connecting portions, the lead connecting portion of the connecting bar has a thin cross section that is thinner than the lead portion, and the reinforcing portion has the same thickness as the lead portion. A lead frame having a cross section.

本発明は、コネクティングバーのリード連結部全体が、リード部より薄肉となる薄肉断面を有することを特徴とするリードフレームである。   The present invention is the lead frame characterized in that the entire lead connecting portion of the connecting bar has a thin cross section that is thinner than the lead portion.

本発明は、補強部の裏面形状は、円形、楕円形、矩形、小判形、または多角形からなることを特徴とするリードフレームである。   The present invention is the lead frame characterized in that the back surface shape of the reinforcing portion is circular, oval, rectangular, oval, or polygonal.

本発明は、補強部の垂直断面形状は、矩形形状からなることを特徴とするリードフレームである。   The present invention is the lead frame characterized in that the vertical cross-sectional shape of the reinforcing portion is a rectangular shape.

本発明は、補強部の垂直断面形状は、台形形状からなることを特徴とするリードフレームである。   The present invention is the lead frame characterized in that the vertical cross-sectional shape of the reinforcing portion is a trapezoidal shape.

本発明は、リードフレームを製造するリードフレームの製造方法において、金属基板を準備する工程と、金属基板の表裏に、それぞれエッチング用レジスト層を形成する工程と、エッチング用レジスト層を耐腐蝕膜として金属基板の表裏にエッチングを施すことにより、金属基板に、それぞれ半導体素子を載置するダイパッドと、ダイパッドの周囲に設けられた複数のリード部とを含む、複数のリードフレーム要素を形成する工程と、金属基板の表裏から、それぞれエッチング用レジスト層を除去する工程とを備え、複数のリードフレーム要素を形成する工程において、コネクティングバーのリード連結部には、ハーフエッチングによりリード部より薄肉となる薄肉断面が形成され、かつ補強部には、エッチングが施されることなくリード部と同一厚みとなる断面が形成されることを特徴とするリードフレームの製造方法である。   The present invention relates to a lead frame manufacturing method for manufacturing a lead frame, a step of preparing a metal substrate, a step of forming an etching resist layer on each of the front and back surfaces of the metal substrate, and the etching resist layer as a corrosion-resistant film. Etching the front and back surfaces of the metal substrate to form a plurality of lead frame elements on the metal substrate, each of which includes a die pad for mounting a semiconductor element and a plurality of lead portions provided around the die pad; And a step of removing the etching resist layer from the front and back of the metal substrate, and in the step of forming a plurality of lead frame elements, the lead connecting portion of the connecting bar is thinned to be thinner than the lead portion by half etching. The cross section is formed and the lead part is not etched in the reinforcing part. Is a manufacturing method of a lead frame, characterized in that the same thickness cross section is formed.

本発明によれば、コネクティングバーのリード連結部は、リード部より薄肉となる薄肉断面を有しているので、ソーイング加工時にリード部に生じるバリの量を抑えることができる。また、コネクティングバーのうち、とりわけ変形が生じやすい箇所である補強部は、リード部と同一厚みとなる断面を有しているので、コネクティングバーの強度を高めるとともに、コネクティングバーの変形を防止することができる。   According to the present invention, since the lead connecting portion of the connecting bar has a thin cross section that is thinner than the lead portion, the amount of burrs generated in the lead portion during sawing can be suppressed. In addition, among the connecting bars, the reinforcing part, which is particularly prone to deformation, has a cross-section that has the same thickness as the lead part, thus increasing the strength of the connecting bar and preventing the deformation of the connecting bar. Can do.

本発明の一実施の形態によるリードフレームを示す平面（表面）図。1 is a plan (surface) view showing a lead frame according to an embodiment of the present invention. 本発明の一実施の形態によるリードフレームを示す底面（裏面）図。The bottom (back) figure which shows the lead frame by one embodiment of this invention. 本発明の一実施の形態によるリードフレームを示す部分拡大底面図であって、図２のIII部拡大図。FIG. 3 is a partially enlarged bottom view showing a lead frame according to an embodiment of the present invention, and is an enlarged view of a portion III in FIG. 2. 本発明の一実施の形態によるリードフレームのリード連結部における垂直断面図であって、図１のIV−IV線断面図。FIG. 4 is a vertical cross-sectional view of the lead connecting portion of the lead frame according to the embodiment of the present invention, taken along the line IV-IV in FIG. 1. 本発明の一実施の形態によるリードフレームの補強部における垂直断面図であって、図１のＶ−Ｖ線断面図。FIG. 5 is a vertical sectional view of the reinforcing portion of the lead frame according to the embodiment of the present invention, taken along line VV in FIG. 1. リードフレームを用いて作製された半導体装置の一実施の形態を示す断面図。1 is a cross-sectional view illustrating an embodiment of a semiconductor device manufactured using a lead frame. 本発明の一実施の形態によるリードフレームの製造方法を示す断面図であって、図１のVII−VII線断面に対応する図。FIG. 7 is a cross-sectional view showing the lead frame manufacturing method according to the embodiment of the present invention, corresponding to the cross-section taken along line VII-VII in FIG. 1. 半導体装置の製造方法を示す断面図。Sectional drawing which shows the manufacturing method of a semiconductor device. 本発明の変形例によるリードフレームを示す断面図。Sectional drawing which shows the lead frame by the modification of this invention. 本発明の変形例による半導体装置を示す断面図。Sectional drawing which shows the semiconductor device by the modification of this invention. 本発明の変形例によるリードフレームを示す部分拡大底面図。The partial expanded bottom view which shows the lead frame by the modification of this invention. 本発明の変形例によるリードフレームを示す部分拡大底面図。The partial expanded bottom view which shows the lead frame by the modification of this invention. 本発明の変形例によるリードフレームを示す部分拡大底面図。The partial expanded bottom view which shows the lead frame by the modification of this invention. 本発明の変形例によるリードフレームを示す部分拡大底面図。The partial expanded bottom view which shows the lead frame by the modification of this invention. 本発明の変形例によるリードフレームの補強部における垂直断面図。The vertical sectional view in the reinforcement part of the lead frame by the modification of the present invention. 本発明の変形例によるリードフレームを示す部分拡大底面図。The partial expanded bottom view which shows the lead frame by the modification of this invention. 本発明の変形例によるリードフレームを示す部分拡大底面図。The partial expanded bottom view which shows the lead frame by the modification of this invention.

以下、本発明の一実施の形態について、図１乃至図８を参照して説明する。   Hereinafter, an embodiment of the present invention will be described with reference to FIGS.

リードフレームの構成
まず、図１乃至図５により、本実施の形態によるリードフレームの概略について説明する。図１乃至図５は、本実施の形態によるリードフレームを示す図である。 Construction of the lead frame initially, to FIG. 1 to FIG. 5, the outline of the lead frame according to the present embodiment. 1 to 5 are views showing a lead frame according to the present embodiment.

図１乃至図５に示すリードフレーム１０は、半導体装置２０（後述）を作製するために用いられるものであり、縦横にマトリックス状に配置された複数のリードフレーム要素１４を備えている。   A lead frame 10 shown in FIGS. 1 to 5 is used for manufacturing a semiconductor device 20 (described later), and includes a plurality of lead frame elements 14 arranged in a matrix in the vertical and horizontal directions.

各リードフレーム要素１４は、それぞれ個々の半導体装置２０に対応する領域である。このリードフレーム要素１４は、半導体素子２１を載置するダイパッド１５と、ダイパッド１５の周囲に設けられた複数のリード部１６とを含んでいる。なお、図１および図２において、二点鎖線で囲まれた領域がそれぞれリードフレーム要素１４に対応する。   Each lead frame element 14 is an area corresponding to each semiconductor device 20. The lead frame element 14 includes a die pad 15 on which the semiconductor element 21 is placed and a plurality of lead portions 16 provided around the die pad 15. In FIGS. 1 and 2, each area surrounded by a two-dot chain line corresponds to the lead frame element 14.

各ダイパッド１５は、後述する半導体素子２１を載置するためのものであり、平面正方形形状を有している。また、各リード部１６は、後述するようにボンディングワイヤ２２を介して半導体素子２１に接続されるものであり、ダイパッド１５との間に空間を介して配置されている。また図１および図３に示すように、各リード部１６は、矩形形状を有するとともにボンディングワイヤ２２に接続される先端部１６ａと、先端部１６ａより幅の狭い基端部１６ｂとを有している。   Each die pad 15 is for mounting a semiconductor element 21 described later, and has a planar square shape. Each lead portion 16 is connected to the semiconductor element 21 via a bonding wire 22 as will be described later, and is disposed between the die pad 15 and a space. As shown in FIGS. 1 and 3, each lead portion 16 has a rectangular shape, a distal end portion 16 a connected to the bonding wire 22, and a proximal end portion 16 b narrower than the distal end portion 16 a. Yes.

なお、本実施の形態において、ダイパッド１５およびリード部１６は、加工前の金属基板と同等の厚みを有している。具体的には、ダイパッド１５およびリード部１６の厚みは、半導体装置２０の構成にもよるが、０．０５ｍｍ〜０．５ｍｍとすることができる。   In the present embodiment, the die pad 15 and the lead part 16 have the same thickness as the metal substrate before processing. Specifically, the thicknesses of the die pad 15 and the lead portion 16 can be 0.05 mm to 0.5 mm depending on the configuration of the semiconductor device 20.

一方、リードフレーム要素１４の周囲には、複数のコネクティングバー１７が格子状に配置されている。各コネクティングバー１７の幅は、例えば０．１０ｍｍ〜０．５０ｍｍとすることができる。   On the other hand, around the lead frame element 14, a plurality of connecting bars 17 are arranged in a lattice pattern. The width of each connecting bar 17 can be set to 0.10 mm to 0.50 mm, for example.

また、各リードフレーム要素１４において、ダイパッド１５は、ダイパッド１５の角部から延びる４本の吊りリード４３と、各吊りリード４３に連結された連結部材４４とを介して、コネクティングバー１７に連結されている。   In each lead frame element 14, the die pad 15 is connected to the connecting bar 17 through four suspension leads 43 extending from the corners of the die pad 15 and a connection member 44 connected to each suspension lead 43. ing.

さらに、隣接するリードフレーム要素１４間において、対応する一対のリード部１６がコネクティングバー１７を介して連結されている。各コネクティングバー１７は、当該コネクティングバー１７に連結されたリード部１６の長手方向に対して直交して延びている。   Further, between the adjacent lead frame elements 14, a corresponding pair of lead portions 16 are connected via a connecting bar 17. Each connecting bar 17 extends perpendicularly to the longitudinal direction of the lead portion 16 connected to the connecting bar 17.

本実施の形態において、図２乃至図５に示すように、各コネクティングバー１７は、複数のリード連結部１８と、リード連結部１８間に位置する複数の補強部１９とを有している。   In the present embodiment, as shown in FIGS. 2 to 5, each connecting bar 17 has a plurality of lead connecting portions 18 and a plurality of reinforcing portions 19 positioned between the lead connecting portions 18.

このうち各リード連結部１８は、隣接するリードフレーム要素１４同士の間であって、対応する一対のリード部１６の間に位置している。例えば図３において、リード連結部１８は、上下に配置された一対のリード部１６間に配置されている。   Of these, each lead connecting portion 18 is located between the adjacent lead frame elements 14 and between the corresponding pair of lead portions 16. For example, in FIG. 3, the lead connecting portion 18 is arranged between a pair of lead portions 16 arranged vertically.

また、各補強部１９は、隣接するリード連結部１８同士の間に位置している。図２および図３に示すように、これらリード連結部１８および補強部１９は、コネクティングバー１７の長手方向に沿って、交互に配置されている。   Further, each reinforcing portion 19 is located between adjacent lead connecting portions 18. As shown in FIGS. 2 and 3, the lead connecting portions 18 and the reinforcing portions 19 are alternately arranged along the longitudinal direction of the connecting bar 17.

本実施の形態において、コネクティングバー１７のうちリード連結部１８は、リード部１６より薄肉となる薄肉断面を有している。すなわち図４に示すように、コネクティングバー１７のうちリード連結部１８には、底面（裏面）側からハーフエッチング加工が施されており、その厚みがリード部１６より薄くなっている。具体的には、リード連結部１８の厚みｔ１は、例えば０．０２５ｍｍ〜０．２５ｍｍとすることができる。 In the present embodiment, the lead connecting portion 18 of the connecting bar 17 has a thin cross section that is thinner than the lead portion 16. That is, as shown in FIG. 4, the lead connecting portion 18 of the connecting bar 17 is half-etched from the bottom surface (back surface) side, and its thickness is thinner than the lead portion 16. Specifically, the thickness t 1 of the lead connecting portion 18 can be set to 0.025 mm to 0.25 mm, for example.

この場合、各リード連結部１８の全体がリード部１６より薄肉に形成されている。しかしながら、これに限らず、各リード連結部１８の一部分をリード部１６より薄肉とし、それ以外の部分をリード部１６と同一の厚みとしても良い。   In this case, each lead connecting part 18 is formed thinner than the lead part 16. However, the present invention is not limited thereto, and a part of each lead connecting part 18 may be thinner than the lead part 16, and the other part may have the same thickness as the lead part 16.

一方、補強部１９には、ハーフエッチング加工が施されておらず、リード部１６と同一厚みとなる垂直断面を有している。すなわち、補強部１９の厚みｔ２（図５）は上述したリード部１６の厚みと同様であり、例えば０．０５ｍｍ〜０．５ｍｍとすることができる。また図５に示すように、補強部１９の垂直断面形状は矩形形状からなっており、補強部１９の幅は、その表面側と裏面側とで互いに同一である。なお、リードフレームをウェットエッチングで加工した場合、リードフレームの表面と裏面は平面であるが、側面は正確には表面と裏面の中間位置に稜線状の凸部を持った、金属側にえぐれた形状となり、補強部１９の垂直断面は、表裏の面が直線で現わされ、左右の側面はそれぞれ、各々金属側に凹の２本の弧の組み合わせで表現された断面図形となる。このような断面図形を含めて表面側の幅と裏面側の幅が等しい場合を矩形形状と表現する。 On the other hand, the reinforcing portion 19 is not half-etched and has a vertical cross section having the same thickness as the lead portion 16. That is, the thickness t 2 (FIG. 5) of the reinforcing portion 19 is the same as the thickness of the lead portion 16 described above, and can be set to, for example, 0.05 mm to 0.5 mm. As shown in FIG. 5, the vertical cross-sectional shape of the reinforcing portion 19 is a rectangular shape, and the width of the reinforcing portion 19 is the same on the front surface side and the back surface side. In addition, when the lead frame was processed by wet etching, the front and back surfaces of the lead frame were flat, but the side surfaces were precisely cut into the metal side with ridge-shaped protrusions in the middle of the front and back surfaces. The vertical cross section of the reinforcing portion 19 has a straight shape on the front and back surfaces, and the left and right side surfaces each have a cross-sectional shape expressed by a combination of two arcs that are concave on the metal side. A case where the width on the front surface side and the width on the back surface side including such a cross-sectional figure are equal is expressed as a rectangular shape.

さらに、図３に示すように、各補強部１９の裏面形状は六角形からなっている。すなわち補強部１９の裏面は、一対の直線状部分１９ａと、直線状部分１９ａの両端に位置する一対の山形状部分１９ｂとを有している。   Furthermore, as shown in FIG. 3, the back surface shape of each reinforcement part 19 consists of hexagons. That is, the back surface of the reinforcing portion 19 has a pair of linear portions 19a and a pair of mountain-shaped portions 19b located at both ends of the linear portion 19a.

なお、図２および図３の底面（裏面）図において、ハーフエッチング加工が施された箇所を斜線で示している。他方、図１の平面（表面）図に示すように、リードフレーム１０表面側にはハーフエッチング加工は施されておらず、ダイパッド１５の表面とリード部１６の表面は、同一平面上に位置している。   In addition, in the bottom (rear surface) diagrams of FIGS. 2 and 3, the portions that have been subjected to the half-etching process are indicated by hatching. On the other hand, as shown in the plan (surface) view of FIG. 1, the surface of the lead frame 10 is not half-etched, and the surface of the die pad 15 and the surface of the lead portion 16 are located on the same plane. ing.

このようなリードフレーム１０は、１枚の金属基板をエッチング加工することにより形成されたものである。リードフレーム１０の材料としては、例えば銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等を挙げることができる。   Such a lead frame 10 is formed by etching one metal substrate. Examples of the material of the lead frame 10 include copper, a copper alloy, 42 alloy (Ni 42% Fe alloy), and the like.

半導体装置の構成
次に、図６により、本実施の形態によるリードフレームを用いて作製された半導体装置について説明する。図６は、半導体装置を示す断面図である。 Structure of a semiconductor device Next, Fig. 6, for manufacturing semiconductor device will be described with reference to a lead frame according to the present embodiment. FIG. 6 is a cross-sectional view showing the semiconductor device.

図６に示す半導体装置２０は、ダイパッド１５およびリード部１６と、ダイパッド１５上に載置された半導体素子２１と、リード部１６と半導体素子２１の端子部２１ａとを電気的に接続するボンディングワイヤ（導電部）２２とを備えている。   The semiconductor device 20 shown in FIG. 6 includes a die pad 15 and a lead portion 16, a semiconductor element 21 placed on the die pad 15, and a bonding wire that electrically connects the lead portion 16 and the terminal portion 21a of the semiconductor element 21. (Conductive portion) 22.

また、ダイパッド１５、リード部１６、半導体素子２１、およびボンディングワイヤ２２は、封止樹脂部２４によって封止されている。   The die pad 15, the lead part 16, the semiconductor element 21, and the bonding wire 22 are sealed with a sealing resin part 24.

ダイパッド１５およびリード部１６は、上述したリードフレーム１０（図１乃至図５）に含まれるものと同様であり、その構成については既に説明したので、ここでは詳細な説明は省略する。   The die pad 15 and the lead portion 16 are the same as those included in the above-described lead frame 10 (FIGS. 1 to 5), and the configuration thereof has already been described, so detailed description thereof will be omitted here.

半導体素子２１としては、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。   Although it does not specifically limit as the semiconductor element 21, For example, an integrated circuit, a large-scale integrated circuit, a transistor, a thyristor, a diode etc. can be used.

また、半導体素子２１は、例えばダイボンディングペースト等の固着材２６により、ダイパッド１５上に固定されている。なお、固着材２６がダイボンディングペーストからなる場合、例えばエポキシ樹脂やシリコーン樹脂からなるものを選択することが可能である。   Further, the semiconductor element 21 is fixed on the die pad 15 by a fixing material 26 such as a die bonding paste. When the fixing material 26 is made of a die bonding paste, it is possible to select, for example, an epoxy resin or a silicone resin.

各ボンディングワイヤ２２は、例えば金等の導電性の良い材料からなり、その一端が半導体素子２１の各端子部２１ａに接続されるとともに、その他端が各リード部１６に接続されている。   Each bonding wire 22 is made of a material having good conductivity such as gold, and one end thereof is connected to each terminal portion 21 a of the semiconductor element 21 and the other end is connected to each lead portion 16.

また、封止樹脂部２４としては、例えばエポキシ樹脂やシリコーン樹脂等を用いることが可能である。   Moreover, as the sealing resin part 24, it is possible to use an epoxy resin, a silicone resin, etc., for example.

リードフレームの製造方法
次に、図１乃至図５に示すリードフレーム１０の製造方法について、図７（ａ）−（ｅ）を用いて説明する。図７（ａ）−（ｅ）は、本実施の形態によるリードフレームの製造方法を示す断面図であって、図１のVII−VII線断面図に対応する図である。 Manufacturing Method of Lead Frame Next, a manufacturing method of the lead frame 10 shown in FIGS. 1 to 5 will be described with reference to FIGS. 7A to 7E are cross-sectional views illustrating the lead frame manufacturing method according to the present embodiment and correspond to the cross-sectional view taken along the line VII-VII in FIG.

まず図７（ａ）に示すように、平板状の金属基板３１を準備する。この金属基板３１としては、上述のように銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等からなる金属基板を使用することができる。なお金属基板３１は、その両面に対して脱脂等を行い洗浄処理を施したものを使用することが好ましい。   First, as shown in FIG. 7A, a flat metal substrate 31 is prepared. As the metal substrate 31, a metal substrate made of copper, copper alloy, 42 alloy (Ni 42% Fe alloy) or the like can be used as described above. In addition, it is preferable to use what the metal substrate 31 performed the degreasing | defatting etc. to the both surfaces, and performed the washing process.

次に、金属基板３１の表裏全体にそれぞれ感光性レジスト３２ａ、３３ａを塗布し、これを乾燥する（図７（ｂ））。なお感光性レジスト３２ａ、３３ａとしては、従来公知のものを使用することができる。   Next, photosensitive resists 32a and 33a are applied to the entire front and back surfaces of the metal substrate 31, respectively, and dried (FIG. 7B). As the photosensitive resists 32a and 33a, conventionally known resists can be used.

続いて、この金属基板３１に対してフォトマスクを介して露光し、現像することにより、所望の開口部３２ｂ、３３ｂを有するエッチング用レジスト層３２、３３を形成する（図７（ｃ））。   Subsequently, the metal substrate 31 is exposed through a photomask and developed to form etching resist layers 32 and 33 having desired openings 32b and 33b (FIG. 7C).

具体的には、金属基板３１の表面側において、貫通エッチングを行う部分に対応する箇所に開口部３２ｂが形成される。他方、金属基板３１の裏面側において、貫通エッチングを行う部分に加え、ハーフエッチングを行う部分（図２および図３の斜線部分）に対応する箇所に開口部３３ｂが形成される。   Specifically, on the surface side of the metal substrate 31, an opening 32b is formed at a location corresponding to a portion where through etching is performed. On the other hand, on the back side of the metal substrate 31, an opening 33b is formed at a location corresponding to a portion to be half-etched (shaded portion in FIGS. 2 and 3) in addition to a portion to be subjected to through-etching.

次に、エッチング用レジスト層３２、３３を耐腐蝕膜として金属基板３１に腐蝕液でエッチングを施す（図７（ｄ））。腐蝕液は、使用する金属基板３１の材質に応じて適宜選択することができる。例えば、金属基板３１として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、これは金属基板３１の両面からスプレーエッチングにて行うことができる。   Next, the etching resist layers 32 and 33 are used as an anticorrosion film, and the metal substrate 31 is etched with an etching solution (FIG. 7D). Corrosion liquid can be suitably selected according to the material of the metal substrate 31 to be used. For example, when copper is used as the metal substrate 31, an aqueous ferric chloride solution is usually used, and this can be performed by spray etching from both surfaces of the metal substrate 31.

これにより金属基板３１に、それぞれ半導体素子２１を載置するダイパッド１５と、ダイパッド１５の周囲に設けられた複数のリード部１６とを含む、複数のリードフレーム要素１４が形成される。   Thereby, a plurality of lead frame elements 14 including the die pad 15 on which the semiconductor element 21 is placed and the plurality of lead portions 16 provided around the die pad 15 are formed on the metal substrate 31.

またこのとき、隣接するリードフレーム要素１４同士の間に、複数のリード連結部１８と複数の補強部１９とを有するコネクティングバー１７が形成される。このうちリード連結部１８は、ハーフエッチングにより、リード部１６より薄肉となる薄肉断面となる。他方、補強部１９にはエッチングが施されないため、リード部１６と同一厚みとなる断面が形成される。   At this time, a connecting bar 17 having a plurality of lead connecting portions 18 and a plurality of reinforcing portions 19 is formed between adjacent lead frame elements 14. Of these, the lead connecting portion 18 has a thin cross section that is thinner than the lead portion 16 by half etching. On the other hand, since the reinforcing portion 19 is not etched, a cross section having the same thickness as the lead portion 16 is formed.

次いで、エッチング用レジスト層３２、３３を剥離して除去する。このようにして、図１乃至図５に示すリードフレーム１０が得られる（図７（ｅ））。   Next, the etching resist layers 32 and 33 are peeled and removed. In this way, the lead frame 10 shown in FIGS. 1 to 5 is obtained (FIG. 7E).

半導体装置の製造方法
次に、図６に示す半導体装置２０の製造方法について、図８（ａ）−（ｆ）により説明する。図８（ａ）−（ｆ）は、本実施の形態による半導体装置の製造方法を示す断面図である。 Manufacturing Method of Semiconductor Device Next, a manufacturing method of the semiconductor device 20 shown in FIG. 6 will be described with reference to FIGS. 8A to 8F are cross-sectional views illustrating a method for manufacturing a semiconductor device according to the present embodiment.

まず、上述した工程により（図７（ａ）−（ｅ））、ダイパッド１５と、ダイパッド１５の周囲に設けられた複数のリード部１６とを備えたリードフレーム１０を作製する（図８（ａ））。   First, the lead frame 10 including the die pad 15 and a plurality of lead portions 16 provided around the die pad 15 is manufactured by the above-described steps (FIGS. 7A to 7E) (FIG. 8A). )).

次に、リードフレーム１０のダイパッド１５上に、半導体素子２１を搭載する。この場合、例えばダイボンディングペースト等の固着材２６を用いて、半導体素子２１をダイパッド１５上に載置して固定する（ダイアタッチ工程）（図８（ｂ））。   Next, the semiconductor element 21 is mounted on the die pad 15 of the lead frame 10. In this case, the semiconductor element 21 is placed and fixed on the die pad 15 using a fixing material 26 such as a die bonding paste (die attachment step) (FIG. 8B).

次いで、半導体素子２１の端子部２１ａと、リードフレーム１０の各リード部１６とを、それぞれボンディングワイヤ２２によって電気的に接続する（ワイヤボンディング工程）（図８（ｃ））。   Next, the terminal portions 21a of the semiconductor element 21 and the lead portions 16 of the lead frame 10 are electrically connected by bonding wires 22 (wire bonding step) (FIG. 8C).

その後、封止樹脂部２４によりダイパッド１５、リード部１６、半導体素子２１、およびボンディングワイヤ２２とを封止する（図８（ｄ））。   Thereafter, the die pad 15, the lead part 16, the semiconductor element 21, and the bonding wire 22 are sealed with the sealing resin part 24 (FIG. 8D).

次に、各リードフレーム要素１４間のコネクティングバー１７をソーイングすることにより、リードフレーム１０を各リードフレーム要素１４毎に分離する（図８（ｅ））。   Next, the lead frame 10 is separated for each lead frame element 14 by sawing the connecting bar 17 between the lead frame elements 14 (FIG. 8E).

このとき、まずリードフレーム１０をテープ３７上に載置して固定する。その後、例えばダイヤモンド砥石等からなるブレード３８をコネクティングバー１７の長手方向に沿って移動することにより、各リードフレーム要素１４間のコネクティングバー１７および封止樹脂部２４が切断される。なお、切断をスムーズに行うため、ブレード３８の幅はコネクティングバー１７の幅より太くすることが好ましい。   At this time, the lead frame 10 is first placed and fixed on the tape 37. Thereafter, the connecting bar 17 and the sealing resin portion 24 between the lead frame elements 14 are cut by moving a blade 38 made of, for example, a diamond grindstone along the longitudinal direction of the connecting bar 17. In order to cut smoothly, it is preferable that the width of the blade 38 is larger than the width of the connecting bar 17.

このようにして、図２に示す半導体装置２０を得ることができる（図８（ｆ））。   In this way, the semiconductor device 20 shown in FIG. 2 can be obtained (FIG. 8F).

本実施の形態の作用効果
本実施の形態によれば、コネクティングバー１７のうち、とりわけ応力変形が生じやすい箇所である補強部１９にはハーフエッチングを施していないので、補強部１９はリード部１６と同一厚みとなる断面を有している。このことにより、コネクティングバー１７の強度が高められており、リードフレーム１０を作製する際（図７（ｄ）−（ｅ））、あるいは作製後のリードフレーム１０を保管乃至搬送する際、コネクティングバー１７がＸ方向、Ｙ方向、Ｚ方向のいずれにも変形しないようになっている。 Effects According to this embodiment of the present embodiment, in the connecting bar 17, since the reinforcement portion 19 is a portion where particularly vulnerable stress deformation occurs not subjected to half etching, the reinforcing portion 19 leads 16 And a cross section having the same thickness. As a result, the strength of the connecting bar 17 is increased. When the lead frame 10 is manufactured (FIGS. 7D to 7E), or when the manufactured lead frame 10 is stored or transported, the connecting bar 17 is used. 17 is not deformed in any of the X direction, the Y direction, and the Z direction.

他方、コネクティングバー１７のリード連結部１８は、ハーフエッチングによりリード部１６より薄肉となる薄肉断面となるように構成されている。このことにより、ソーイング加工時（図８（ｅ））に、リード部１６周囲に生じるバリの量を抑えることができる。これにより、半導体装置２０において、互いに隣接するリード部１６同士がバリによって短絡することを防止することができる。   On the other hand, the lead connecting portion 18 of the connecting bar 17 is configured to have a thin cross section that is thinner than the lead portion 16 by half etching. As a result, the amount of burrs generated around the lead portion 16 during the sawing process (FIG. 8E) can be suppressed. Thereby, in the semiconductor device 20, it can prevent that the mutually adjacent lead parts 16 are short-circuited by a burr | flash.

とりわけ、多ピン化により半導体装置２０のパッケージサイズを大型化した場合（例えば５ｍｍ□以上とした場合）に、上述したコネクティングバー１７の変形防止およびリード部１６の短絡防止という効果を顕著に得ることができる。   In particular, when the package size of the semiconductor device 20 is increased by increasing the number of pins (for example, 5 mm □ or more), the above-described effects of preventing the deformation of the connecting bar 17 and preventing the short-circuit of the lead portion 16 are obtained. Can do.

このように本実施の形態によれば、ソーイング加工時におけるバリの発生を抑えつつ、コネクティングバー１７の変形を防止することが可能となる。   Thus, according to the present embodiment, it is possible to prevent deformation of the connecting bar 17 while suppressing the occurrence of burrs during the sawing process.

変形例
次に、図９乃至図１７により、本発明によるリードフレームの各種変形例について説明する。図９乃至図１７において、図１乃至図８に示す実施の形態と同一部分には同一の符号を付して、詳細な説明は省略する。 Modified Examples Next, various modified examples of the lead frame according to the present invention will be described with reference to FIGS. 9 to 17, the same parts as those of the embodiment shown in FIGS. 1 to 8 are denoted by the same reference numerals, and detailed description thereof is omitted.

図９および図１０は、本実施の形態の一変形例によるリードフレーム１０Ａおよび半導体装置２０Ａを示している。図９は、リードフレーム１０Ａを示す垂直断面図であり、図１０は、リードフレーム１０Ａを用いて作製された半導体装置２０Ａを示す垂直断面図である。   9 and 10 show a lead frame 10A and a semiconductor device 20A according to a modification of the present embodiment. FIG. 9 is a vertical cross-sectional view showing the lead frame 10A, and FIG. 10 is a vertical cross-sectional view showing a semiconductor device 20A manufactured using the lead frame 10A.

図９および図１０において、図１乃至図８に示す実施の形態と異なり、ダイパッド１５の裏面がハーフエッチングにより薄肉化されている。また、リード部１６の先端部１６ａの裏面も、ハーフエッチングにより薄肉化されている。   9 and 10, unlike the embodiment shown in FIGS. 1 to 8, the back surface of the die pad 15 is thinned by half etching. Further, the back surface of the tip portion 16a of the lead portion 16 is also thinned by half etching.

この場合、図１０に示すように、半導体装置２０Ａにおいて、ダイパッド１５の裏面は外方に露出しておらず、封止樹脂部２４によって覆われている。このほかの構成は、図１乃至図８に示す実施の形態と略同様である。   In this case, as shown in FIG. 10, in the semiconductor device 20 </ b> A, the back surface of the die pad 15 is not exposed to the outside and is covered with the sealing resin portion 24. Other configurations are substantially the same as those of the embodiment shown in FIGS.

図１１は、他の変形例によるリードフレーム１０Ｂを示している。図１１は、リードフレーム１０Ｂの部分拡大底面（裏面）図（図３に対応する図）である。   FIG. 11 shows a lead frame 10B according to another modification. FIG. 11 is a partially enlarged bottom (rear) view (a diagram corresponding to FIG. 3) of the lead frame 10B.

図１１に示すリードフレーム１０Ｂにおいて、コネクティングバー１７は、一対のリード部１６間に位置する複数のリード連結部１８と、リード連結部１８間に位置する複数の補強部６１とを有している。   In the lead frame 10 </ b> B shown in FIG. 11, the connecting bar 17 has a plurality of lead connecting portions 18 positioned between the pair of lead portions 16 and a plurality of reinforcing portions 61 positioned between the lead connecting portions 18. .

この場合、図１乃至図８に示す実施の形態と異なり、補強部６１の裏面形状は小判形からなっている。すなわち補強部６１の裏面は、一対の直線状部分６１ａと、直線状部分６１ａの両端に位置する一対の円弧状部分６１ｂとを有している。このほかの構成は、図１乃至図８に示す実施の形態と略同様である。   In this case, unlike the embodiment shown in FIGS. 1 to 8, the back surface shape of the reinforcing portion 61 is an oval shape. That is, the back surface of the reinforcing portion 61 has a pair of linear portions 61a and a pair of arc-shaped portions 61b located at both ends of the linear portion 61a. Other configurations are substantially the same as those of the embodiment shown in FIGS.

図１２は、他の変形例によるリードフレーム１０Ｃを示している。図１２は、リードフレーム１０Ｃの部分拡大底面（裏面）図（図３に対応する図）である。   FIG. 12 shows a lead frame 10C according to another modification. FIG. 12 is a partially enlarged bottom (rear) view (corresponding to FIG. 3) of the lead frame 10C.

図１２に示すリードフレーム１０Ｃにおいて、コネクティングバー１７は、一対のリード部１６間に位置する複数のリード連結部１８と、リード連結部１８間に位置する複数の補強部６２とを有している。   In the lead frame 10 </ b> C shown in FIG. 12, the connecting bar 17 has a plurality of lead connecting portions 18 positioned between the pair of lead portions 16 and a plurality of reinforcing portions 62 positioned between the lead connecting portions 18. .

この場合、補強部６２の裏面形状は円形からなっている。また補強部６２の垂直断面形状は、図５と同様、矩形形状からなっている。このほかの構成は、図１乃至図８に示す実施の形態と略同様である。なお、補強部６２の裏面形状は、円形に限らず、楕円形としても良い。   In this case, the back surface shape of the reinforcing part 62 is circular. The vertical cross-sectional shape of the reinforcing portion 62 is a rectangular shape as in FIG. Other configurations are substantially the same as those of the embodiment shown in FIGS. Note that the back surface shape of the reinforcing portion 62 is not limited to a circular shape, and may be an elliptical shape.

図１３は、他の変形例によるリードフレーム１０Ｄを示している。図１３は、リードフレーム１０Ｄの部分拡大底面（裏面）図（図３に対応する図）である。   FIG. 13 shows a lead frame 10D according to another modification. FIG. 13 is a partially enlarged bottom (rear) view (a diagram corresponding to FIG. 3) of the lead frame 10D.

図１３に示すリードフレーム１０Ｄにおいて、コネクティングバー１７は、一対のリード部１６間に位置する複数のリード連結部１８と、リード連結部１８間に位置する複数の補強部６３とを有している。   In the lead frame 10 </ b> D shown in FIG. 13, the connecting bar 17 has a plurality of lead connecting portions 18 positioned between the pair of lead portions 16 and a plurality of reinforcing portions 63 positioned between the lead connecting portions 18. .

この場合、補強部６３の裏面形状は正方形からなっており、４つの辺部分６３ａを有している。各辺部分６３ａの長さは、コネクティングバー１７の幅と同一である。また、補強部６３の垂直断面形状は、図５と同様、矩形形状からなっている。このほかの構成は、図１乃至図８に示す実施の形態と略同様である。   In this case, the back surface shape of the reinforcing portion 63 is a square and has four side portions 63a. The length of each side portion 63 a is the same as the width of the connecting bar 17. Moreover, the vertical cross-sectional shape of the reinforcement part 63 is a rectangular shape like FIG. Other configurations are substantially the same as those of the embodiment shown in FIGS.

図１４および図１５は、さらに他の変形例によるリードフレーム１０Ｅを示している。図１４は、リードフレーム１０Ｅの部分拡大底面（裏面）図（図３に対応する図）であり、図１５は、補強部６４の垂直断面図である。   14 and 15 show a lead frame 10E according to still another modification. 14 is a partially enlarged bottom view (back side) view (a view corresponding to FIG. 3) of the lead frame 10 </ b> E, and FIG. 15 is a vertical sectional view of the reinforcing portion 64.

図１４および図１５に示すリードフレーム１０Ｅにおいて、コネクティングバー１７は、一対のリード部１６間に位置する複数のリード連結部１８と、リード連結部１８間に位置する複数の補強部６４とを有している。   In the lead frame 10E shown in FIGS. 14 and 15, the connecting bar 17 has a plurality of lead connecting portions 18 positioned between the pair of lead portions 16 and a plurality of reinforcing portions 64 positioned between the lead connecting portions 18. is doing.

図１４に示すように、補強部６４の裏面形状は、六角形からなっている。補強部６４の裏面は、一対の直線状部分６４ａと、直線状部分６４ａの両端に位置する一対の山形状部分６４ｂとを有している。   As shown in FIG. 14, the back surface shape of the reinforcement part 64 consists of a hexagon. The back surface of the reinforcing portion 64 has a pair of linear portions 64a and a pair of mountain-shaped portions 64b located at both ends of the linear portion 64a.

また、図１５に示すように、補強部６４の垂直断面形状は台形からなっている。この場合、補強部６４の断面を構成する台形の上底（表面側）の長さをＬ１とし、下底（裏面側）の長さをＬ２とした場合、０．０１＜Ｌ２／Ｌ１＜０．５となることが好ましい。また、補強部６４の厚みｔ２は、上述したリード部１６の厚みと同様であり、例えば０．０５ｍｍ〜０．５ｍｍとすることができる。なお、リードフレームをウェットエッチングで加工した場合、リト゛フレームの表面と裏面は平面であるが、側面は正確には表面と裏面の中間位置に稜線状の凸部を持った、金属側にえぐれた形状となり、補強部６４の垂直断面は、上下の面が直線で現わされ、左右の側面はそれぞれ、各々金属側に凹の2本の弧の組み合わせで表現された断面図形となる。このような断面図形を含めて表面側の幅と裏面側の幅が同一ではなく大小関係を有する場合に、台形形状と表現する。 Further, as shown in FIG. 15, the vertical cross-sectional shape of the reinforcing portion 64 is a trapezoid. In this case, when the length of the upper base (front side) of the trapezoid constituting the cross section of the reinforcing portion 64 is L 1 and the length of the lower base (back side) is L 2 , 0.01 <L 2 / It is preferable that L 1 <0.5. The thickness t 2 of the reinforcing portion 64 is the same as the thickness of the lead portion 16 described above, can be, for example, 0.05 mm to 0.5 mm. In addition, when the lead frame was processed by wet etching, the front and back surfaces of the lead frame were flat, but the side surfaces were precisely crumpled on the metal side with ridge-line-shaped protrusions in the middle of the front and back surfaces. The vertical cross section of the reinforcing portion 64 is expressed by a straight line, and the left and right side surfaces are cross-sectional figures each expressed by a combination of two arcs that are concave on the metal side. A trapezoidal shape is expressed when the width on the front surface side and the width on the back surface side are not the same including such a cross-sectional figure and have a magnitude relationship.

このように補強部６４の垂直断面形状を台形にすることにより、ソーイング工程におけるバリの発生をより確実に抑えることができる。このほかの構成は、図１乃至図８に示す実施の形態と略同様である。   Thus, by making the vertical cross-sectional shape of the reinforcing portion 64 trapezoidal, the occurrence of burrs in the sawing process can be more reliably suppressed. Other configurations are substantially the same as those of the embodiment shown in FIGS.

図１６は、他の変形例によるリードフレーム１０Ｆを示している。図１６は、リードフレーム１０Ｆの部分拡大底面（裏面）図（図３に対応する図）である。   FIG. 16 shows a lead frame 10F according to another modification. FIG. 16 is a partially enlarged bottom (rear) view (a diagram corresponding to FIG. 3) of the lead frame 10F.

図１６に示すリードフレーム１０Ｆにおいて、コネクティングバー１７は、一対のリード部１６間に位置する複数のリード連結部１８と、リード連結部１８間に位置する複数の補強部６５とを有している。   In the lead frame 10 </ b> F shown in FIG. 16, the connecting bar 17 has a plurality of lead connecting portions 18 positioned between the pair of lead portions 16 and a plurality of reinforcing portions 65 positioned between the lead connecting portions 18. .

この場合、補強部６５の裏面形状は小判形（長円形ともいう）からなっており、補強部６５の裏面は、一対の直線状部分６５ａと、直線状部分６５ａの両端に位置する一対の円弧状部分６５ｂとを有している。また、補強部６５の垂直断面形状は、図１５と同様、台形形状からなっている。このほかの構成は、図１乃至図８に示す実施の形態と略同様である。   In this case, the back surface shape of the reinforcing portion 65 is an oval shape (also referred to as an oval shape), and the back surface of the reinforcing portion 65 has a pair of linear portions 65a and a pair of circles positioned at both ends of the linear portion 65a. And an arcuate portion 65b. Further, the vertical sectional shape of the reinforcing portion 65 is a trapezoidal shape as in FIG. Other configurations are substantially the same as those of the embodiment shown in FIGS.

図１７は、他の変形例によるリードフレーム１０Ｇを示している。図１７は、リードフレーム１０Ｇの部分拡大底面（裏面）図（図３に対応する図）である。   FIG. 17 shows a lead frame 10G according to another modification. FIG. 17 is a partially enlarged bottom (rear) view (a diagram corresponding to FIG. 3) of the lead frame 10G.

図１７に示すリードフレーム１０Ｇにおいて、コネクティングバー１７は、一対のリード部１６間に位置する複数のリード連結部１８と、リード連結部１８間に位置する複数の補強部６６とを有している。   In the lead frame 10 </ b> G shown in FIG. 17, the connecting bar 17 includes a plurality of lead connecting portions 18 positioned between the pair of lead portions 16 and a plurality of reinforcing portions 66 positioned between the lead connecting portions 18. .

この場合、補強部６６の裏面形状は、長方形からなっており、補強部６６の裏面は、コネクティングバー１７の長手方向に対して平行な一対の長辺部分６６ａと、長辺部分６６ａに対して垂直な一対の短辺部分６６ｂとを有している。このうち短辺部分６６ｂの長さは、コネクティングバー１７の幅より狭くなっている。また、補強部６６の垂直断面形状は、図１５と同様、台形形状からなっている。このほかの構成は、図１乃至図８に示す実施の形態と略同様である。   In this case, the shape of the back surface of the reinforcing portion 66 is a rectangle, and the back surface of the reinforcing portion 66 has a pair of long side portions 66a parallel to the longitudinal direction of the connecting bar 17 and a long side portion 66a. A pair of vertical short side portions 66b. Among these, the length of the short side portion 66 b is narrower than the width of the connecting bar 17. The vertical cross-sectional shape of the reinforcing portion 66 is a trapezoidal shape as in FIG. Other configurations are substantially the same as those of the embodiment shown in FIGS.

なお、これら図９乃至図１７に示す各リードフレームについても、図７（ａ）−（ｅ）に示す方法と略同様の方法を用いて作製することができる。   Each of the lead frames shown in FIGS. 9 to 17 can be manufactured by using a method substantially similar to the method shown in FIGS. 7A to 7E.

上記実施の形態および変形例に開示されている複数の構成要素を必要に応じて適宜組み合わせることも可能である。例えば、図１１乃至図１７に示す各リードフレームおいて、図９に示すリードフレーム１０Ａと同様に、ダイパッド１５の裏面をハーフエッチングにより薄肉化しても良い。   It is also possible to appropriately combine a plurality of constituent elements disclosed in the embodiment and the modification examples as necessary. For example, in each lead frame shown in FIGS. 11 to 17, the back surface of the die pad 15 may be thinned by half-etching, like the lead frame 10A shown in FIG.

１０、１０Ａ〜１０Ｇ リードフレーム
１４ リードフレーム要素
１５ ダイパッド
１６ リード部
１７ コネクティングバー
１８ リード連結部
１９、６１〜６６ 補強部
２０、２０Ａ 半導体装置
２１ 半導体素子
２２ ボンディングワイヤ（導電部）
２４ 封止樹脂部
２６ 固着材 10, 10A-10G Lead frame 14 Lead frame element 15 Die pad 16 Lead part 17 Connecting bar 18 Lead connecting part 19, 61-66 Reinforcement part 20, 20A Semiconductor device 21 Semiconductor element 22 Bonding wire (conductive part)
24 Sealing resin part 26 Adhesive material

Claims (6)

半導体装置用のリードフレームにおいて、
それぞれ半導体素子を載置するダイパッドと、ダイパッドの周囲に設けられた複数のリード部とを含む、複数のリードフレーム要素を備え、
隣接するリードフレーム要素間において、対応する一対のリード部がコネクティングバーを介して連結され、
コネクティングバーは、リード部の長手方向に対して直交して延び、かつ対応する一対のリード部間に位置する複数のリード連結部と、リード連結部間に位置する複数の補強部とを有し、
コネクティングバーのリード連結部は、リード部より薄肉となる薄肉断面を有し、補強部は、リード部と同一厚みとなる断面を有することを特徴とするリードフレーム。 In lead frames for semiconductor devices,
A plurality of lead frame elements, each including a die pad for mounting a semiconductor element and a plurality of lead portions provided around the die pad,
A pair of corresponding lead portions are connected via connecting bars between adjacent lead frame elements,
The connecting bar has a plurality of lead connecting portions extending perpendicular to the longitudinal direction of the lead portions and positioned between a pair of corresponding lead portions, and a plurality of reinforcing portions positioned between the lead connecting portions. ,
A lead frame characterized in that the lead connecting portion of the connecting bar has a thin cross section that is thinner than the lead portion, and the reinforcing portion has a cross section that has the same thickness as the lead portion. コネクティングバーのリード連結部全体が、リード部より薄肉となる薄肉断面を有することを特徴とする請求項１記載のリードフレーム。   2. The lead frame according to claim 1, wherein the entire lead connecting portion of the connecting bar has a thin cross section that is thinner than the lead portion. 補強部の裏面形状は、円形、楕円形、矩形、小判形、または多角形からなることを特徴とする請求項１または２記載のリードフレーム。   The lead frame according to claim 1 or 2, wherein the back surface shape of the reinforcing portion is circular, elliptical, rectangular, oval, or polygonal. 補強部の垂直断面形状は、矩形形状からなることを特徴とする請求項１乃至３のいずれか一項記載のリードフレーム。   The lead frame according to claim 1, wherein the vertical cross-sectional shape of the reinforcing portion is a rectangular shape. 補強部の垂直断面形状は、台形形状からなることを特徴とする請求項１乃至３のいずれか一項記載のリードフレーム。   The lead frame according to any one of claims 1 to 3, wherein the vertical cross-sectional shape of the reinforcing portion is a trapezoidal shape. 請求項１乃至５のいずれか一項記載のリードフレームを製造するリードフレームの製造方法において、
金属基板を準備する工程と、
金属基板の表裏に、それぞれエッチング用レジスト層を形成する工程と、
エッチング用レジスト層を耐腐蝕膜として金属基板の表裏にエッチングを施すことにより、金属基板に、それぞれ半導体素子を載置するダイパッドと、ダイパッドの周囲に設けられた複数のリード部とを含む、複数のリードフレーム要素を形成する工程と、
金属基板の表裏から、それぞれエッチング用レジスト層を除去する工程とを備え、
複数のリードフレーム要素を形成する工程において、コネクティングバーのリード連結部には、ハーフエッチングによりリード部より薄肉となる薄肉断面が形成され、かつ補強部には、エッチングが施されることなくリード部と同一厚みとなる断面が形成されることを特徴とするリードフレームの製造方法。 In the manufacturing method of the lead frame which manufactures the lead frame according to any one of claims 1 to 5,
Preparing a metal substrate;
Forming a resist layer for etching on the front and back of the metal substrate,
Etching is performed on the front and back of the metal substrate using the etching resist layer as a corrosion-resistant film, thereby including a die pad on which the semiconductor element is placed on the metal substrate, and a plurality of lead portions provided around the die pad. Forming a lead frame element of
And a step of removing the etching resist layer from the front and back of the metal substrate,
In the step of forming a plurality of lead frame elements, the lead connecting portion of the connecting bar is formed with a thin cross-section that is thinner than the lead portion by half-etching, and the reinforcing portion is not subjected to etching. A method of manufacturing a lead frame, wherein a cross-section having the same thickness as that of the lead frame is formed.
JP2010258128A 2010-11-18 2010-11-18 Leadframe and leadframe manufacturing method Active JP5807800B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010258128A JP5807800B2 (en) 2010-11-18 2010-11-18 Leadframe and leadframe manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010258128A JP5807800B2 (en) 2010-11-18 2010-11-18 Leadframe and leadframe manufacturing method

Publications (2)

Publication Number Publication Date
JP2012109459A true JP2012109459A (en) 2012-06-07
JP5807800B2 JP5807800B2 (en) 2015-11-10

Family

ID=46494749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010258128A Active JP5807800B2 (en) 2010-11-18 2010-11-18 Leadframe and leadframe manufacturing method

Country Status (1)

Country Link
JP (1) JP5807800B2 (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015072946A (en) * 2013-10-01 2015-04-16 大日本印刷株式会社 Lead frame and manufacturing method of the same, and manufacturing method of semiconductor device
JP2016105524A (en) * 2016-03-10 2016-06-09 大日本印刷株式会社 Lead frame and method of manufacturing lead frame
KR20160094280A (en) * 2015-01-30 2016-08-09 에스에이치 메테리얼스 코퍼레이션 리미티드 Lead frame and method of manufacturing the same
JP2016154161A (en) * 2015-02-20 2016-08-25 Ｓｈマテリアル株式会社 Lead frame for mounting semiconductor device and manufacturing method thereof
JP2017123479A (en) * 2017-03-07 2017-07-13 大日本印刷株式会社 Lead frame and method of manufacturing lead frame
JP6327732B1 (en) * 2017-06-22 2018-05-23 大口マテリアル株式会社 Lead frame and manufacturing method thereof
JP2018113433A (en) * 2017-01-12 2018-07-19 株式会社三井ハイテック Lead frame
JP2019036631A (en) * 2017-08-15 2019-03-07 大日本印刷株式会社 Lead frame and semiconductor device
JP2019075482A (en) * 2017-10-17 2019-05-16 大口マテリアル株式会社 Lead frame and manufacturing method of the same
JP2019140274A (en) * 2018-02-13 2019-08-22 株式会社三井ハイテック Lead frame, lead frame with resin, method of manufacturing lead frame with resin and method of manufacturing semiconductor device
JP2020053420A (en) * 2018-09-21 2020-04-02 新光電気工業株式会社 Lead frame and manufacturing method thereof
JP2021061266A (en) * 2019-10-02 2021-04-15 大口マテリアル株式会社 Lead frame
JP2021170678A (en) * 2017-07-19 2021-10-28 大日本印刷株式会社 Lead frame and semiconductor device
JP2023536011A (en) * 2021-06-28 2023-08-23 ヘソン・ディーエス・カンパニー・リミテッド Lead frame with grooved leads

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714656U (en) * 1993-08-19 1995-03-10 株式会社三井ハイテック Multi-pin lead frame
JP2001320007A (en) * 2000-05-09 2001-11-16 Dainippon Printing Co Ltd Frame for resin sealed semiconductor device
JP2004214233A (en) * 2002-12-26 2004-07-29 Renesas Technology Corp Semiconductor device and manufacturing method therefor
JP2008182175A (en) * 2006-12-27 2008-08-07 Denso Corp Method for manufacturing molded package
JP2008258411A (en) * 2007-04-05 2008-10-23 Rohm Co Ltd Semiconductor device and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714656U (en) * 1993-08-19 1995-03-10 株式会社三井ハイテック Multi-pin lead frame
JP2001320007A (en) * 2000-05-09 2001-11-16 Dainippon Printing Co Ltd Frame for resin sealed semiconductor device
JP2004214233A (en) * 2002-12-26 2004-07-29 Renesas Technology Corp Semiconductor device and manufacturing method therefor
JP2008182175A (en) * 2006-12-27 2008-08-07 Denso Corp Method for manufacturing molded package
JP2008258411A (en) * 2007-04-05 2008-10-23 Rohm Co Ltd Semiconductor device and manufacturing method thereof

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015072946A (en) * 2013-10-01 2015-04-16 大日本印刷株式会社 Lead frame and manufacturing method of the same, and manufacturing method of semiconductor device
KR102443996B1 (en) 2015-01-30 2022-09-15 오쿠치 마테리얼스 가부시키가이샤 Lead frame and method of manufacturing the same
KR20160094280A (en) * 2015-01-30 2016-08-09 에스에이치 메테리얼스 코퍼레이션 리미티드 Lead frame and method of manufacturing the same
CN105845657A (en) * 2015-01-30 2016-08-10 友立材料株式会社 Lead frame and manufacturing method thereof
JP2016154161A (en) * 2015-02-20 2016-08-25 Ｓｈマテリアル株式会社 Lead frame for mounting semiconductor device and manufacturing method thereof
JP2016105524A (en) * 2016-03-10 2016-06-09 大日本印刷株式会社 Lead frame and method of manufacturing lead frame
JP2018113433A (en) * 2017-01-12 2018-07-19 株式会社三井ハイテック Lead frame
JP2017123479A (en) * 2017-03-07 2017-07-13 大日本印刷株式会社 Lead frame and method of manufacturing lead frame
JP6327732B1 (en) * 2017-06-22 2018-05-23 大口マテリアル株式会社 Lead frame and manufacturing method thereof
JP2019009239A (en) * 2017-06-22 2019-01-17 大口マテリアル株式会社 Lead frame and manufacturing method thereof
JP7174363B2 (en) 2017-07-19 2022-11-17 大日本印刷株式会社 Lead frames and semiconductor equipment
JP2021170678A (en) * 2017-07-19 2021-10-28 大日本印刷株式会社 Lead frame and semiconductor device
JP2019036631A (en) * 2017-08-15 2019-03-07 大日本印刷株式会社 Lead frame and semiconductor device
JP7365588B2 (en) 2017-08-15 2023-10-20 大日本印刷株式会社 Lead frames and semiconductor devices
JP2022060396A (en) * 2017-08-15 2022-04-14 大日本印刷株式会社 Lead frame and semiconductor device
JP2019075482A (en) * 2017-10-17 2019-05-16 大口マテリアル株式会社 Lead frame and manufacturing method of the same
JP2019140274A (en) * 2018-02-13 2019-08-22 株式会社三井ハイテック Lead frame, lead frame with resin, method of manufacturing lead frame with resin and method of manufacturing semiconductor device
CN110164843A (en) * 2018-02-13 2019-08-23 株式会社三井高科技 The manufacturing method of lead frame, the lead frame with resin, the manufacturing method of the lead frame with resin and semiconductor device
JP7021970B2 (en) 2018-02-13 2022-02-17 株式会社三井ハイテック Manufacturing method of lead frame, lead frame with resin, lead frame with resin, and manufacturing method of semiconductor device
JP2020053420A (en) * 2018-09-21 2020-04-02 新光電気工業株式会社 Lead frame and manufacturing method thereof
JP7193284B2 (en) 2018-09-21 2022-12-20 新光電気工業株式会社 Lead frame and lead frame manufacturing method
JP7311226B2 (en) 2019-10-02 2023-07-19 大口マテリアル株式会社 Lead frame
JP2021061266A (en) * 2019-10-02 2021-04-15 大口マテリアル株式会社 Lead frame
JP2023536011A (en) * 2021-06-28 2023-08-23 ヘソン・ディーエス・カンパニー・リミテッド Lead frame with grooved leads
JP7410174B2 (en) 2021-06-28 2024-01-09 ヘソン・ディーエス・カンパニー・リミテッド Lead frame containing grooved leads

Also Published As

Publication number Publication date
JP5807800B2 (en) 2015-11-10

Similar Documents

Publication Publication Date Title
JP5807800B2 (en) Leadframe and leadframe manufacturing method
JP5899614B2 (en) Leadframe and leadframe manufacturing method
JP6319644B2 (en) Lead frame, manufacturing method thereof, and manufacturing method of semiconductor device
JP5214911B2 (en) Mold package manufacturing method
JP7044142B2 (en) Lead frame and its manufacturing method
JP6107995B2 (en) Leadframe and leadframe manufacturing method
JP7174363B2 (en) Lead frames and semiconductor equipment
JP7193284B2 (en) Lead frame and lead frame manufacturing method
JP2015095597A (en) Lead frame and manufacturing method of the same, and semiconductor device and manufacturing method of the same
JP6727950B2 (en) Lead frame
JP6399126B2 (en) Leadframe and leadframe manufacturing method
JP6274553B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP6631669B2 (en) Lead frame and method of manufacturing lead frame
JP6738676B2 (en) Lead frame
JP7223347B2 (en) Manufacturing method of lead frame and semiconductor device
JP6460500B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP6465394B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
TW201832336A (en) Lead frame
JP5884506B2 (en) Lead frame for manufacturing semiconductor device and method for manufacturing semiconductor device
JP7112663B2 (en) Manufacturing method of lead frame and semiconductor device
WO2015111623A1 (en) Lead frame and method for manufacturing same, semiconductor device and method for manufacturing same
JP2018014397A (en) Lead frame and semiconductor device
JP6705654B2 (en) Lead frame and manufacturing method thereof
JP2019036631A (en) Lead frame and semiconductor device
JP2018022775A (en) Lead frame and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150317

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150616

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150814

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150827

R150 Certificate of patent or registration of utility model

Ref document number: 5807800

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02