JP2015095597A - Lead frame and manufacturing method of the same, and semiconductor device and manufacturing method of the same - Google Patents

Lead frame and manufacturing method of the same, and semiconductor device and manufacturing method of the same Download PDF

Info

Publication number
JP2015095597A
JP2015095597A JP2013235181A JP2013235181A JP2015095597A JP 2015095597 A JP2015095597 A JP 2015095597A JP 2013235181 A JP2013235181 A JP 2013235181A JP 2013235181 A JP2013235181 A JP 2013235181A JP 2015095597 A JP2015095597 A JP 2015095597A
Authority
JP
Japan
Prior art keywords
lead portions
die pad
lead
short
long
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013235181A
Other languages
Japanese (ja)
Inventor
田 昌 博 永
Masahiro Nagata
田 昌 博 永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2013235181A priority Critical patent/JP2015095597A/en
Publication of JP2015095597A publication Critical patent/JP2015095597A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a lead frame and a manufacturing method of the same, and a semiconductor device and a manufacturing method of the same, which can reduce thermal stress applied to external terminals located near corners of a die pad and allows an increase in the number of external terminals of each semiconductor device.SOLUTION: A lead frame 10 comprises: a rectangular die pad 15 on which a semiconductor element 21 is mounted; and a plurality of long lead parts 16A and a plurality of short lead parts 16B, which are provided around the die pad 15. External terminals 16c of some long lead parts 16A and some short lead parts 16B are arranged linearly along edges 15a of the die pad 15. External terminals 16c of some long lead parts 16A and some short lead parts 16B are arranged in an arciform manner.

Description

本発明は、リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法に関する。   The present invention relates to a lead frame and a manufacturing method thereof, and a semiconductor device and a manufacturing method thereof.

近年、基板に実装される半導体装置の小型化および薄型化が要求されてきている。このような要求に対応すべく、従来、リードフレームを用い、当該リードフレームの搭載面に搭載した半導体素子を封止樹脂によって封止するとともに、裏面側にリードの一部分を露出させて構成された、いわゆるＱＦＮ（Quad Flat Non-lead）タイプの半導体装置が種々提案されている。   In recent years, it has been required to reduce the size and thickness of a semiconductor device mounted on a substrate. In order to meet such demands, conventionally, a lead frame is used, and a semiconductor element mounted on the mounting surface of the lead frame is sealed with a sealing resin, and a part of the lead is exposed on the back surface side. Various so-called QFN (Quad Flat Non-lead) type semiconductor devices have been proposed.

しかしながら、従来一般的な構造からなるＱＦＮの場合、端子数が増加するにしたがってパッケージサイズが大きくなるため、実装信頼性を確保することが難しくなる課題があった。また、パッケージサイズが大きくなることにより、内部端子と半導体チップとの間の距離が長くなり、金製のボンディングワイヤの使用量が増加し、パッケージの製造コストが増加するという問題がある。また、ボンディングワイヤが長くなることにより、パッケージ組立ての際に不具合が発生するおそれもある。   However, in the case of a QFN having a conventional general structure, since the package size increases as the number of terminals increases, there is a problem that it is difficult to ensure mounting reliability. Further, since the package size is increased, the distance between the internal terminal and the semiconductor chip is increased, the amount of gold bonding wires used is increased, and the manufacturing cost of the package is increased. Further, since the bonding wire becomes long, there is a possibility that a problem may occur when the package is assembled.

これに対して、多ピン化されたＱＦＮを実現するための技術として、外部端子を２列に配列したパッケージの開発が進められている（特許文献１〜２）。   On the other hand, as a technique for realizing a multi-pin QFN, development of a package in which external terminals are arranged in two rows is underway (Patent Documents 1 and 2).

特開２００１−１８９４０２号公報JP 2001-189402 A 特開２００６−１９７６７号公報JP 2006-19767 A

このようなパッケージはＤＲ−ＱＦＮ（Dual Row QFN）パッケージともよばれ、ＤＲ−ＱＦＮパッケージにおいては、相対的に長いリード部と相対的に短いリード部とが交互に配置されており、各リード部に設けられた外部端子が裏面から見て千鳥状に配列されている。   Such a package is also called a DR-QFN (Dual Row QFN) package. In the DR-QFN package, relatively long lead portions and relatively short lead portions are alternately arranged. The provided external terminals are arranged in a staggered pattern when viewed from the back side.

ＤＲ−ＱＦＮパッケージにおいては、ＱＦＮパッケージに比べて端子数がより多く、パッケージサイズがより大きなものの開発が進められている。例えば、ＤＲ−ＱＦＮパッケージとして、その端子数が例えば１００ｐｉｎ〜２００ｐｉｎであり、そのパッケージサイズが例えば１０ｍｍ〜１６ｍｍ角のものの開発が進められている。   The DR-QFN package has been developed with a larger number of terminals and a larger package size than the QFN package. For example, a DR-QFN package having a terminal number of, for example, 100 pin to 200 pin and a package size of, for example, 10 mm to 16 mm square is being developed.

ところで、ＱＦＮパッケージにおいては、パッケージの面付け効率と各パッケージ内の配線数とを増加させることにより、高密度化を図ることが進められている。これは、アナログ回路と電源回路とを１つのパッケージ内で処理する機能を充実させたいという要求が存在することが理由であるが、これによって、電源回路として使われる配線部の周辺（とりわけダイパッドの角部の周辺）は温度が上昇しやすくなり、これにより封止樹脂にクラックが発生する恐れがある。   By the way, in the QFN package, increasing the density is promoted by increasing the imposition efficiency of the package and the number of wirings in each package. This is because there is a demand to enhance the function of processing an analog circuit and a power supply circuit in one package, but this makes it possible to surround the wiring part used as the power supply circuit (especially the die pad). The temperature around the corners is likely to rise, which may cause cracks in the sealing resin.

また、ＤＲ−ＱＦＮパッケージのパッケージサイズが大きくなったことにより、外部の実装基板へパッケージを実装する際の信頼性の低下が問題となってきている。とりわけ、パッケージの４箇所のコーナー部に近い外部端子は、熱伸縮の影響を受けやすい。このため、コーナー部に近い外部端子と外部の実装基板とを接続する際、はんだ部にクラックが発生するおそれがある。   Moreover, since the package size of the DR-QFN package has increased, there has been a problem of a decrease in reliability when the package is mounted on an external mounting substrate. In particular, the external terminals near the four corners of the package are susceptible to thermal expansion and contraction. For this reason, when connecting the external terminal close to the corner portion and the external mounting substrate, there is a possibility that a crack may occur in the solder portion.

一方、外部端子を円周状に配置することも考えられるが、矩形のパッケージにおいて外周に沿って配置される外部端子の数が、従来に比べ少なくなるため、パッケージ当たりの外部端子の数が減少するという問題がある。   On the other hand, although it is conceivable to arrange the external terminals in a circumferential shape, the number of external terminals arranged along the outer periphery in a rectangular package is smaller than in the conventional case, so the number of external terminals per package is reduced. There is a problem of doing.

本発明はこのような点を考慮してなされたものであり、ダイパッドの角部近傍に位置する外部端子に加わる熱応力を抑えるとともに、半導体装置毎の外部端子の個数を高密度で配置することが可能な、リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法を提供することを目的とする。   The present invention has been made in consideration of such points, and suppresses the thermal stress applied to the external terminals located near the corners of the die pad and arranges the number of external terminals for each semiconductor device at a high density. An object of the present invention is to provide a lead frame and a manufacturing method thereof, and a semiconductor device and a manufacturing method thereof.

本発明は、半導体装置用のリードフレームにおいて、半導体素子を載置する矩形状のダイパッドと、前記ダイパッドの周囲に設けられた複数のリード部とを備え、前記複数のリード部は、それぞれ外部端子を有し、前記複数のリード部のうち、一部のリード部の外部端子は、前記ダイパッドの少なくとも１つの辺に沿って直線状に配置され、前記複数のリード部のうち、一部のリード部の外部端子は、前記ダイパッドの少なくとも１つの角部に沿って円弧状に配置されていることを特徴とするリードフレームである。   The present invention provides a lead frame for a semiconductor device, comprising a rectangular die pad on which a semiconductor element is placed, and a plurality of lead portions provided around the die pad, each of the plurality of lead portions being an external terminal. Out of the plurality of lead portions, the external terminals of some of the lead portions are arranged linearly along at least one side of the die pad, and some of the leads of the plurality of lead portions The external terminal of the part is a lead frame arranged in an arc shape along at least one corner of the die pad.

本発明は、前記複数のリード部のうち、一部のリード部の外部端子は、前記ダイパッドの４つの辺に沿ってそれぞれ直線状に配置され、前記複数のリード部のうち、一部のリード部の外部端子は、前記ダイパッドの４つの角部に沿ってそれぞれ円弧状に配置されていることを特徴とするリードフレームである。   According to the present invention, among the plurality of lead portions, external terminals of some of the lead portions are arranged linearly along four sides of the die pad, and some of the lead portions of the plurality of lead portions. The external terminals of the part are each a lead frame arranged in an arc shape along the four corners of the die pad.

本発明は、半導体装置用のリードフレームにおいて、半導体素子を載置する矩形状のダイパッドと、前記ダイパッドの周囲に設けられた複数の長リード部および複数の短リード部とを備え、前記複数の長リード部および前記複数の短リード部は、それぞれ外部端子を有し、前記複数の長リード部および前記複数の短リード部のうち、一部の長リード部および一部の短リード部の外部端子は、前記ダイパッドの少なくとも１つの辺に沿って直線状に配置され、前記複数の長リード部および前記複数の短リード部のうち、一部の長リード部および一部の短リード部の外部端子は、前記ダイパッドの少なくとも１つの角部に沿って円弧状に配置されていることを特徴とするリードフレームである。   The present invention provides a lead frame for a semiconductor device, comprising: a rectangular die pad on which a semiconductor element is placed; a plurality of long lead portions and a plurality of short lead portions provided around the die pad; The long lead portion and the plurality of short lead portions each have an external terminal, and among the plurality of long lead portions and the plurality of short lead portions, some of the long lead portions and some of the short lead portions are outside. The terminals are arranged in a straight line along at least one side of the die pad, and outside of the plurality of long lead portions and the plurality of short lead portions, some of the long lead portions and some of the short lead portions. The terminals are lead frames arranged in an arc shape along at least one corner of the die pad.

本発明は、前記複数の長リード部および前記複数の短リード部のうち、一部の長リード部および一部の短リード部の外部端子は、前記ダイパッドの４つの辺に沿ってそれぞれ直線状に配置され、前記複数の長リード部および前記複数の短リード部のうち、一部の長リード部および一部の短リード部の外部端子は、前記ダイパッドの４つの角部に沿ってそれぞれ円弧状に配置されていることを特徴とするリードフレームである。   According to the present invention, among the plurality of long lead portions and the plurality of short lead portions, some of the long lead portions and some of the external terminals of the short lead portions are each linear along the four sides of the die pad. Out of the plurality of long lead portions and the plurality of short lead portions, the external terminals of some of the long lead portions and some of the short lead portions are respectively circular along the four corners of the die pad. The lead frame is disposed in an arc shape.

本発明は、半導体装置において、矩形状のダイパッドと、前記ダイパッド周囲に設けられた複数のリード部と、前記ダイパッド上に搭載された半導体素子と、前記半導体素子と前記リード部とを電気的に接続する接続部と、前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部とを封止する封止樹脂部とを備え、前記複数のリード部は、それぞれ外部端子を有し、前記複数のリード部のうち、一部のリード部の外部端子は、前記ダイパッドの少なくとも１つの辺に沿って直線状に配置され、前記複数のリード部のうち、一部のリード部の外部端子は、前記ダイパッドの少なくとも１つの角部に沿って円弧状に配置されていることを特徴とする半導体装置である。   The present invention relates to a semiconductor device in which a rectangular die pad, a plurality of lead portions provided around the die pad, a semiconductor element mounted on the die pad, and the semiconductor element and the lead portion are electrically connected. A connecting portion to be connected; the die pad; the lead portion; the semiconductor element; and a sealing resin portion that seals the connecting portion; and the plurality of lead portions each having an external terminal; Out of the plurality of lead portions, external terminals of some of the lead portions are arranged linearly along at least one side of the die pad, and among the plurality of lead portions, external terminals of some of the lead portions. Is a semiconductor device that is arranged in an arc shape along at least one corner of the die pad.

本発明は、半導体装置において、矩形状のダイパッドと、前記ダイパッド周囲に設けられた複数の長リード部および複数の短リード部と、前記ダイパッド上に搭載された半導体素子と、前記半導体素子と前記複数の長リード部又は複数の短リード部とを電気的に接続する接続部と、前記ダイパッドと、前記複数の長リード部と、前記複数の短リード部と、前記半導体素子と、前記接続部とを封止する封止樹脂部とを備え、前記複数の長リード部および前記複数の短リード部は、それぞれ外部端子を有し、前記複数の長リード部および前記複数の短リード部のうち、一部の長リード部および一部の短リード部の外部端子は、前記ダイパッドの少なくとも１つの辺に沿って直線状に配置され、前記複数の長リード部および前記複数の短リード部のうち、一部の長リード部および一部の短リード部の外部端子は、前記ダイパッドの少なくとも１つの角部に沿って円弧状に配置されていることを特徴とする半導体装置である。   The present invention provides a semiconductor device, a rectangular die pad, a plurality of long lead portions and a plurality of short lead portions provided around the die pad, a semiconductor element mounted on the die pad, the semiconductor element, and the semiconductor device A connection part for electrically connecting a plurality of long lead parts or a plurality of short lead parts, the die pad, the plurality of long lead parts, the plurality of short lead parts, the semiconductor element, and the connection part And the plurality of long lead portions and the plurality of short lead portions each have an external terminal, and among the plurality of long lead portions and the plurality of short lead portions, The external terminals of some of the long lead portions and some of the short lead portions are arranged linearly along at least one side of the die pad, and the plurality of long lead portions and the plurality of short lead portions Chi, the part of the external terminals of the short lead portion of the long leads and a part, is a semiconductor device according to claim which are arranged in an arc shape along at least one corner of the die pad.

本発明は、リードフレームの製造方法において、金属基板を準備する工程と、前記金属基板の表裏に、それぞれエッチング用レジスト層を形成する工程と、前記エッチング用レジスト層を耐腐蝕膜として前記金属基板の表面および裏面にエッチングを施すことにより、前記金属基板に、半導体素子を載置する矩形状のダイパッドと、前記ダイパッドの周囲に設けられた複数のリード部とを形成する工程と、前記金属基板の表裏から、それぞれ前記エッチング用レジスト層を除去する工程とを備え、前記複数のリード部は、それぞれ外部端子を有し、前記複数のリード部のうち、一部のリード部の外部端子は、前記ダイパッドの少なくとも１つの辺に沿って直線状に配置され、前記複数のリード部のうち、一部のリード部の外部端子は、前記ダイパッドの少なくとも１つの角部に沿って円弧状に配置されていることを特徴とするリードフレームの製造方法である。   The present invention provides a method for manufacturing a lead frame, the step of preparing a metal substrate, the step of forming an etching resist layer on each of the front and back surfaces of the metal substrate, and the metal substrate using the etching resist layer as a corrosion-resistant film. Forming a rectangular die pad for mounting a semiconductor element and a plurality of lead portions provided around the die pad on the metal substrate by etching the front and back surfaces of the metal substrate; and Each of the plurality of lead portions has an external terminal, and among the plurality of lead portions, the external terminals of some of the lead portions are: The plurality of lead portions are arranged in a straight line along at least one side of the die pad. Is a manufacturing method of a lead frame, characterized in that it is arranged in an arc shape along at least one corner of the pad.

本発明は、リードフレームの製造方法において、金属基板を準備する工程と、前記金属基板の表裏に、それぞれエッチング用レジスト層を形成する工程と、前記エッチング用レジスト層を耐腐蝕膜として前記金属基板の表面および裏面にエッチングを施すことにより、前記金属基板に、半導体素子を載置する矩形状のダイパッドと、前記ダイパッドの周囲に設けられた複数の長リード部および複数の短リード部とを形成する工程と、前記金属基板の表裏から、それぞれ前記エッチング用レジスト層を除去する工程とを備え、前記複数の長リード部および前記複数の短リード部は、それぞれ外部端子を有し、前記複数の長リード部および前記複数の短リード部のうち、一部の長リード部および一部の短リード部の外部端子は、前記ダイパッドの少なくとも１つの辺に沿って直線状に配置され、前記複数の長リード部および前記複数の短リード部のうち、一部の長リード部および一部の短リード部の外部端子は、前記ダイパッドの少なくとも１つの角部に沿って円弧状に配置されていることを特徴とするリードフレームの製造方法である。   The present invention provides a method for manufacturing a lead frame, the step of preparing a metal substrate, the step of forming an etching resist layer on each of the front and back surfaces of the metal substrate, and the metal substrate using the etching resist layer as a corrosion-resistant film. Etching is performed on the front and back surfaces of the substrate to form a rectangular die pad on which a semiconductor element is placed and a plurality of long lead portions and a plurality of short lead portions provided around the die pad on the metal substrate. And removing the etching resist layer from the front and back of the metal substrate, the plurality of long lead portions and the plurality of short lead portions each having an external terminal, and the plurality of the plurality of long lead portions. Among the long lead portions and the plurality of short lead portions, some of the long lead portions and some of the external terminals of the short lead portions are connected to the die pad. At least one of the plurality of long lead portions and the plurality of short lead portions of the plurality of long lead portions and the plurality of short lead portions are arranged in a straight line, and external terminals of the short lead portions of the plurality of long lead portions are arranged on the die pad. The lead frame manufacturing method is characterized in that the lead frame is arranged in an arc shape along at least one corner.

本発明は、半導体装置の製造方法において、リードフレームの前記ダイパッド上に前記半導体素子を搭載する工程と、前記半導体素子と前記リードフレームの前記リード部とを接続部により電気的に接続する工程と、前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部とを封止樹脂部により封止する工程とを備えたことを特徴とする半導体装置の製造方法である。   The present invention provides a method of manufacturing a semiconductor device, the step of mounting the semiconductor element on the die pad of a lead frame, and the step of electrically connecting the semiconductor element and the lead part of the lead frame by a connecting part. A method of manufacturing a semiconductor device, comprising: sealing the die pad, the lead portion, the semiconductor element, and the connection portion with a sealing resin portion.

本発明は、半導体装置の製造方法において、リードフレームの前記ダイパッド上に前記半導体素子を搭載する工程と、前記半導体素子と前記リードフレームの前記長リード部又は前記短リード部とを接続部により電気的に接続する工程と、前記ダイパッドと、前記長リード部と、前記短リード部と、前記半導体素子と、前記接続部とを封止樹脂部により封止する工程とを備えたことを特徴とする半導体装置の製造方法である。   The present invention provides a method of manufacturing a semiconductor device, wherein a step of mounting the semiconductor element on the die pad of a lead frame is electrically connected to the semiconductor element and the long lead portion or the short lead portion of the lead frame by a connecting portion. And a step of sealing the die pad, the long lead portion, the short lead portion, the semiconductor element, and the connection portion with a sealing resin portion. A method for manufacturing a semiconductor device.

本発明によれば、ダイパッドの角部近傍に位置する外部端子に加わる熱応力を抑えるとともに、半導体装置毎の外部端子の個数を高密度で配置することができる。   ADVANTAGE OF THE INVENTION According to this invention, while suppressing the thermal stress added to the external terminal located in the corner | angular part vicinity of a die pad, the number of the external terminals for every semiconductor device can be arrange | positioned with high density.

図１は、本発明の一実施の形態によるリードフレームを示す平面（表面）図。FIG. 1 is a plan (surface) view showing a lead frame according to an embodiment of the present invention. 図２は、本発明の一実施の形態によるリードフレームを示す断面図（図１のII−II線断面図）。FIG. 2 is a cross-sectional view (a cross-sectional view taken along line II-II in FIG. 1) showing a lead frame according to an embodiment of the present invention. 図３は、本発明の一実施の形態によるリードフレームを示す底面（裏面）図。FIG. 3 is a bottom (rear) view showing a lead frame according to an embodiment of the present invention. 図４は、本発明の一実施の形態による半導体装置を示す平面（表面）図。FIG. 4 is a plan (surface) view showing a semiconductor device according to an embodiment of the present invention. 図５は、本発明の一実施の形態による半導体装置を示す断面図（図４のＶ−Ｖ線断面図）。FIG. 5 is a sectional view showing a semiconductor device according to an embodiment of the present invention (a sectional view taken along line VV in FIG. 4). 図６は、本発明の一実施の形態による半導体装置を示す底面（裏面）図。FIG. 6 is a bottom (rear) view showing a semiconductor device according to an embodiment of the present invention. 図７（ａ）−（ｅ）は、本発明の一実施の形態によるリードフレームの製造方法を示す断面図。7A to 7E are cross-sectional views illustrating a method for manufacturing a lead frame according to an embodiment of the present invention. 図８（ａ）−（ｆ）は、本発明の一実施の形態による半導体装置の製造方法を示す断面図。8A to 8F are cross-sectional views illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention. 図９は、本発明の一実施の形態による半導体装置が実装基板上に実装されている状態を示す部分断面図。FIG. 9 is a partial cross-sectional view showing a state where the semiconductor device according to one embodiment of the present invention is mounted on a mounting substrate. 図１０は、本発明の一変形例（変形例１）による半導体装置を示す底面（裏面）図。FIG. 10 is a bottom (rear) view showing a semiconductor device according to a modification (Modification 1) of the present invention. 図１１は、本発明の一変形例（変形例２）による半導体装置を示す底面（裏面）図。FIG. 11 is a bottom (rear) view showing a semiconductor device according to a modification (Modification 2) of the present invention. 図１２は、本発明の一変形例（変形例３）による半導体装置を示す底面（裏面）図。FIG. 12 is a bottom (rear) view showing a semiconductor device according to a modification (Modification 3) of the present invention.

以下、本発明の一実施の形態について、図１乃至図９を参照して説明する。   Hereinafter, an embodiment of the present invention will be described with reference to FIGS.

リードフレームの構成
まず、図１乃至図３により、本実施の形態によるリードフレームの概略について説明する。図１乃至図３は、本実施の形態によるリードフレームを示す図である。 Construction of the lead frame initially, to FIG. 1 to FIG. 3, the outline of the lead frame according to the present embodiment. 1 to 3 are views showing a lead frame according to the present embodiment.

図１乃至図３に示すリードフレーム１０は、半導体装置２０（後述）を作製するために用いられるものであり、ダイパッド１５と、ダイパッド１５の周囲に設けられた複数の長リード部１６Ａおよび複数の短リード部１６Ｂとを備えている。   A lead frame 10 shown in FIGS. 1 to 3 is used for manufacturing a semiconductor device 20 (described later), and includes a die pad 15, a plurality of long lead portions 16A provided around the die pad 15, and a plurality of long lead portions 16A. Short lead portion 16B.

また、リードフレーム１０には、縦横にマトリックス状に配置された複数のリードフレーム要素１４が設けられている。各リードフレーム要素１４は、それぞれ個々の半導体装置２０に対応する領域である。このリードフレーム要素１４には、ダイパッド１５と、複数の長リード部１６Ａと、複数の短リード部１６Ｂとが含まれている。なお、図１および図３において、二点鎖線で囲まれた領域がそれぞれリードフレーム要素１４に対応する。   The lead frame 10 is provided with a plurality of lead frame elements 14 arranged in a matrix in the vertical and horizontal directions. Each lead frame element 14 is an area corresponding to each semiconductor device 20. The lead frame element 14 includes a die pad 15, a plurality of long lead portions 16A, and a plurality of short lead portions 16B. In FIGS. 1 and 3, each region surrounded by a two-dot chain line corresponds to the lead frame element 14.

各ダイパッド１５は、後述する半導体素子２１を載置するためのものであり、平面略矩形形状を有している。また、各長リード部１６Ａおよび各短リード部１６Ｂは、後述するようにボンディングワイヤ２２を介して半導体素子２１に接続されるものであり、ダイパッド１５との間に空間を介して配置されている。   Each die pad 15 is for mounting a semiconductor element 21 to be described later, and has a substantially rectangular shape in plan view. The long lead portions 16A and the short lead portions 16B are connected to the semiconductor element 21 via bonding wires 22 as will be described later, and are disposed between the die pad 15 and a space. .

また図１および図３に示すように、各長リード部１６Ａおよび各短リード部１６Ｂは、それぞれＸ方向又はＹ方向のいずれかに沿って延びており、各長リード部１６Ａは、各短リード部１６Ｂよりも長く構成されている。なお、図１および図３に示すように、ダイパッド１５の角部１５ｂに対応する一部の長リード部１６Ａと短リード部１６Ｂは、必ずしもＸ方向又はＹ方向に沿って延びていなくても良い（Ｘ方向又はＹ方向に対して斜めに延びていても良い）。ここで、Ｘ方向、Ｙ方向とは、リードフレーム１０の面内において、ダイパッド１５の各辺に平行な二方向であり、Ｘ方向とＹ方向とは互いに直交している。また各長リード部１６Ａと各短リード部１６Ｂとは、ダイパッド１５の周囲に沿って交互に配置されている。   As shown in FIGS. 1 and 3, each long lead portion 16A and each short lead portion 16B extend along either the X direction or the Y direction, and each long lead portion 16A includes each short lead. It is configured to be longer than the portion 16B. As shown in FIGS. 1 and 3, some of the long lead portions 16A and the short lead portions 16B corresponding to the corner portions 15b of the die pad 15 do not necessarily extend along the X direction or the Y direction. (It may extend obliquely with respect to the X direction or the Y direction). Here, the X direction and the Y direction are two directions parallel to each side of the die pad 15 in the plane of the lead frame 10, and the X direction and the Y direction are orthogonal to each other. The long lead portions 16 </ b> A and the short lead portions 16 </ b> B are alternately arranged along the periphery of the die pad 15.

各長リード部１６Ａおよび各短リード部１６Ｂは、それぞれ相対的に広い幅を有するとともにボンディングワイヤ２２に接続される内部端子１６ａと、相対的に狭い幅を有する連結部１６ｂとを有している。また、各内部端子１６ａの裏面側には、外部の実装基板４５（図９参照）に接続される外部端子１６ｃが設けられている（図２参照）。この場合、表面側において内部端子１６ａは千鳥状に配列されており（図１参照）、裏面側において外部端子１６ｃは千鳥状に配列されている（図３参照）。   Each of the long lead portions 16A and each short lead portion 16B has a relatively wide width and an internal terminal 16a connected to the bonding wire 22 and a connecting portion 16b having a relatively narrow width. . Further, external terminals 16c connected to an external mounting substrate 45 (see FIG. 9) are provided on the back side of each internal terminal 16a (see FIG. 2). In this case, the internal terminals 16a are arranged in a staggered pattern on the front side (see FIG. 1), and the external terminals 16c are arranged in a staggered pattern on the back side (see FIG. 3).

なお、本実施の形態において、少なくともダイパッド１５の中央部分にはハーフエッチング加工が施されておらず、加工前の金属基板と同等の厚みを有している。具体的には、ダイパッド１５の中央部分の厚みは、半導体装置２０の構成にもよるが、０．０５ｍｍ〜０．５ｍｍとすることができる。   In the present embodiment, at least the central portion of the die pad 15 is not half-etched and has a thickness equivalent to that of the metal substrate before processing. Specifically, the thickness of the central portion of the die pad 15 can be 0.05 mm to 0.5 mm, although it depends on the configuration of the semiconductor device 20.

一方、リードフレーム要素１４の周囲には、複数のコネクティングバー１７が格子状に配置されている。各コネクティングバー１７の幅は、その表面と裏面とで互いに同一であっても良く、互いに異なっていても良い。後者の場合、各コネクティングバー１７の表面側の幅を例えば０．１５ｍｍ〜０．２０ｍｍとし、裏面側の幅を例えば０．０３ｍｍ〜０．１０ｍｍとすることができる。   On the other hand, around the lead frame element 14, a plurality of connecting bars 17 are arranged in a lattice pattern. The width of each connecting bar 17 may be the same on the front surface and the back surface, or may be different from each other. In the latter case, the width on the front surface side of each connecting bar 17 can be set to 0.15 mm to 0.20 mm, for example, and the width on the back surface side can be set to 0.03 mm to 0.10 mm, for example.

また、各リードフレーム要素１４において、ダイパッド１５は、ダイパッド１５の各角部１５ｂから延びる４本の吊りリード４３を介して、コネクティングバー１７に連結されている。各吊りリード４３には、それぞれ内部端子１６ａおよび外部端子１６ｃが形成されている。なお、各吊りリード４３に設けられた内部端子１６ａおよび外部端子１６ｃは、電源端子又はグランド端子として用いられても良い。   In each lead frame element 14, the die pad 15 is connected to the connecting bar 17 through four suspension leads 43 extending from each corner 15 b of the die pad 15. Each suspension lead 43 is formed with an internal terminal 16a and an external terminal 16c. In addition, the internal terminal 16a and the external terminal 16c provided in each suspension lead 43 may be used as a power supply terminal or a ground terminal.

さらに、隣接するリードフレーム要素１４間において、対応する一対の長リード部１６Ａがコネクティングバー１７を介して連結され、対応する一対の短リード部１６Ｂがコネクティングバー１７を介して連結されている。   Further, between adjacent lead frame elements 14, a corresponding pair of long lead portions 16 </ b> A are connected via a connecting bar 17, and a corresponding pair of short lead portions 16 </ b> B are connected via a connecting bar 17.

ところで本実施の形態において、図１および図３に示すように、複数の長リード部１６Ａのうち、一部の長リード部１６Ａの内部端子１６ａおよび外部端子１６ｃは、それぞれダイパッド１５の辺１５ａに沿って平面視直線状に配置されている。同様に、複数の短リード部１６Ｂのうち、一部の短リード部１６Ｂの内部端子１６ａおよび外部端子１６ｃは、それぞれダイパッド１５の辺１５ａに沿って平面視直線状に配置されている。この場合、当該長リード部１６Ａおよび短リード部１６Ｂは、ダイパッド１５の４つの辺１５ａのそれぞれに沿って直線状に配置されている。なお、図１および図３において、直線状に配置された内部端子１６ａおよび外部端子１６ｃをそれぞれ符号Ｌで示している。   By the way, in this embodiment, as shown in FIGS. 1 and 3, among the plurality of long lead portions 16A, the internal terminals 16a and the external terminals 16c of some of the long lead portions 16A are respectively connected to the side 15a of the die pad 15. Are arranged in a straight line in plan view. Similarly, among the plurality of short lead portions 16B, the internal terminals 16a and the external terminals 16c of some of the short lead portions 16B are arranged linearly in plan view along the side 15a of the die pad 15, respectively. In this case, the long lead portion 16A and the short lead portion 16B are arranged linearly along each of the four sides 15a of the die pad 15. In FIG. 1 and FIG. 3, the internal terminal 16a and the external terminal 16c arranged in a straight line are indicated by the reference symbol L, respectively.

また、図１および図３に示すように、複数の長リード部１６Ａのうち、一部の長リード部１６Ａの内部端子１６ａおよび外部端子１６ｃは、ダイパッド１５の角部１５ｂに沿って平面視円弧状に配置されている。同様に、複数の短リード部１６Ｂのうち、一部の短リード部１６Ｂの内部端子１６ａおよび外部端子１６ｃは、ダイパッド１５の角部１５ｂに沿って平面視円弧状に配置されている。この場合、当該長リード部１６Ａおよび短リード部１６Ｂは、ダイパッド１５の４つの角部１５ｂのそれぞれに沿って円弧状に配置されている。なお、図１および図３において、円弧状に配置された内部端子１６ａおよび外部端子１６ｃをそれぞれ符号Ｃで示している。   As shown in FIGS. 1 and 3, among the plurality of long lead portions 16 </ b> A, internal terminals 16 a and external terminals 16 c of some of the long lead portions 16 </ b> A are circular in plan view along the corner portions 15 b of the die pad 15. Arranged in an arc. Similarly, among the plurality of short lead portions 16B, the internal terminals 16a and the external terminals 16c of some of the short lead portions 16B are arranged along the corner portions 15b of the die pad 15 in an arc shape in plan view. In this case, the long lead portion 16 </ b> A and the short lead portion 16 </ b> B are arranged in an arc shape along each of the four corner portions 15 b of the die pad 15. In FIG. 1 and FIG. 3, the internal terminal 16a and the external terminal 16c arranged in a circular arc shape are indicated by the symbol C, respectively.

このように、一部の長リード部１６Ａおよび一部の短リード部１６Ｂをダイパッド１５の４つの辺１５ａに沿って直線状に配置したことにより、当該一部の長リード部１６Ａおよび一部の短リード部１６Ｂの外部端子１６ｃは、パッケージ（半導体装置２０）の外周に沿って配置される。このため、各リードフレーム要素１４内に内部端子１６ａおよび外部端子１６ｃを高密度で配置することができる。   Thus, by arranging some long lead portions 16A and some short lead portions 16B along the four sides 15a of the die pad 15 in a straight line, the some long lead portions 16A and some of the short lead portions 16B are arranged. The external terminals 16c of the short lead portions 16B are arranged along the outer periphery of the package (semiconductor device 20). For this reason, the internal terminals 16a and the external terminals 16c can be arranged in each lead frame element 14 with high density.

また、一部の長リード部１６Ａおよび一部の短リード部１６Ｂを、ダイパッド１５の４つの角部１５ｂに沿って円弧状に配置したことにより、吊りリード４３に設けられた内部端子１６ａおよび外部端子１６ｃを電源端子として用い、ダイパッド１５の角部１５ｂ周辺の温度が上昇した場合であっても、封止樹脂部２４にクラックが発生することを防止することができる。すなわち、電源端子として用いられる外部端子１６ｃ及びその周囲に位置する外部端子１６ｃが、ダイパッド１５の角部１５ｂに沿って円弧状に配置されているため、封止樹脂部２４にクラックが発生することを防止することが可能である。また、熱伸縮の影響により、ダイパッド１５の角部１５ｂ近傍に配置された外部端子１６ｃと外部の実装基板４５（図９参照）とを接続するはんだ部４１にクラックが発生することを防止することができる。   Further, by arranging some of the long lead portions 16A and some of the short lead portions 16B in an arc shape along the four corners 15b of the die pad 15, the internal terminals 16a provided on the suspension leads 43 and the external Even when the terminal 16c is used as a power supply terminal and the temperature around the corner 15b of the die pad 15 rises, it is possible to prevent cracks from occurring in the sealing resin portion 24. That is, since the external terminal 16c used as the power supply terminal and the external terminal 16c positioned around the external terminal 16c are arranged in an arc shape along the corner 15b of the die pad 15, a crack is generated in the sealing resin portion 24. Can be prevented. Further, it is possible to prevent the occurrence of cracks in the solder portion 41 that connects the external terminal 16c disposed near the corner portion 15b of the die pad 15 and the external mounting board 45 (see FIG. 9) due to the influence of thermal expansion and contraction. Can do.

なお、図３において、ハーフエッチング加工が施された箇所を斜線で示している。なお、ハーフエッチングとは、被エッチング材料である金属板をその厚み方向に途中までエッチングすることをいう。   In FIG. 3, the portion where the half-etching process has been performed is indicated by hatching. Note that half-etching means that a metal plate, which is a material to be etched, is etched halfway in the thickness direction.

このようなリードフレーム１０は、１枚の金属基板をエッチング加工することにより形成されたものである。リードフレーム１０の材料としては、例えば銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等を挙げることができる。   Such a lead frame 10 is formed by etching one metal substrate. Examples of the material of the lead frame 10 include copper, a copper alloy, 42 alloy (Ni 42% Fe alloy), and the like.

半導体装置の構成
次に、図４乃至図６により、本実施の形態によるリードフレームを用いて作製された半導体装置について説明する。図４乃至図６は、本実施の形態によるリードフレーム１０を用いて作製された半導体装置２０を示す図である。 Structure of a semiconductor device Next, FIGS. 4 to 6, for manufacturing semiconductor device will be described with reference to a lead frame according to the present embodiment. 4 to 6 are diagrams showing a semiconductor device 20 manufactured using the lead frame 10 according to the present embodiment.

図４乃至図６に示す半導体装置２０（ＤＲ−ＱＦＮ（Dual Row QFN）パッケージ）は、ダイパッド１５と、複数の長リード部１６Ａおよび複数の短リード部１６Ｂと、ダイパッド１５上に載置された半導体素子２１と、長リード部１６Ａおよび短リード部１６Ｂと半導体素子２１の端子部２１ａとを電気的に接続するボンディングワイヤ（接続部）２２とを備えている。   The semiconductor device 20 (DR-QFN (Dual Row QFN) package) shown in FIGS. 4 to 6 is mounted on the die pad 15, the plurality of long lead portions 16A and the plurality of short lead portions 16B, and the die pad 15. The semiconductor element 21 is provided with a bonding wire (connection part) 22 that electrically connects the long lead part 16A and the short lead part 16B and the terminal part 21a of the semiconductor element 21.

また、ダイパッド１５、長リード部１６Ａ、短リード部１６Ｂ、半導体素子２１、およびボンディングワイヤ２２は、平面矩形状の封止樹脂部２４によって封止されている。   The die pad 15, the long lead portion 16 </ b> A, the short lead portion 16 </ b> B, the semiconductor element 21, and the bonding wire 22 are sealed with a planar rectangular sealing resin portion 24.

また、複数の長リード部１６Ａのうち、一部の長リード部１６Ａの内部端子１６ａおよび外部端子１６ｃは、それぞれダイパッド１５の各辺１５ａに沿って直線状に配置されている。同様に、複数の短リード部１６Ｂのうち、一部の短リード部１６Ｂの内部端子１６ａおよび外部端子１６ｃは、それぞれダイパッド１５の各辺１５ａに沿って直線状に配置され、かつ封止樹脂部２４の外縁に沿って配置されている。   Among the plurality of long lead portions 16A, the internal terminals 16a and the external terminals 16c of some of the long lead portions 16A are arranged linearly along the sides 15a of the die pad 15, respectively. Similarly, among the plurality of short lead portions 16B, the internal terminals 16a and the external terminals 16c of some of the short lead portions 16B are arranged linearly along the respective sides 15a of the die pad 15, and the sealing resin portion 24 are arranged along the outer edge.

さらに、複数の長リード部１６Ａのうち、一部の長リード部１６Ａの内部端子１６ａおよび外部端子１６ｃは、それぞれダイパッド１５の各角部１５ｂに沿って円弧状に配置されている。同様に、複数の短リード部１６Ｂのうち、一部の短リード部１６Ｂの内部端子１６ａおよび外部端子１６ｃは、それぞれダイパッド１５の各角部１５ｂに沿って円弧状に配置されている。   Further, among the plurality of long lead portions 16 </ b> A, the internal terminals 16 a and the external terminals 16 c of some of the long lead portions 16 </ b> A are arranged in an arc shape along each corner portion 15 b of the die pad 15. Similarly, among the plurality of short lead portions 16B, the internal terminals 16a and the external terminals 16c of some of the short lead portions 16B are arranged in an arc shape along each corner portion 15b of the die pad 15, respectively.

このほか、ダイパッド１５、長リード部１６Ａ、および短リード部１６Ｂは、上述したリードフレーム１０（図１乃至図３）に含まれるものと同様であり、その構成については既に説明したので、ここでは詳細な説明は省略する。   In addition, the die pad 15, the long lead portion 16A, and the short lead portion 16B are the same as those included in the lead frame 10 (FIGS. 1 to 3) described above, and the configuration thereof has already been described. Detailed description is omitted.

半導体素子２１としては、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。   Although it does not specifically limit as the semiconductor element 21, For example, an integrated circuit, a large-scale integrated circuit, a transistor, a thyristor, a diode etc. can be used.

また、半導体素子２１は、例えばダイボンディングペースト等の固着材２６により、ダイパッド１５上に固定されている。なお、固着材２６がダイボンディングペーストからなる場合、例えばエポキシ樹脂やシリコーン樹脂からなるものを選択することが可能である。   Further, the semiconductor element 21 is fixed on the die pad 15 by a fixing material 26 such as a die bonding paste. When the fixing material 26 is made of a die bonding paste, it is possible to select, for example, an epoxy resin or a silicone resin.

各ボンディングワイヤ２２は、例えば金等の導電性の良い材料からなり、その一端が半導体素子２１の各端子部２１ａに接続されるとともに、その他端が各長リード部１６Ａおよび各短リード部１６Ｂにそれぞれ接続されている。   Each bonding wire 22 is made of a material having good conductivity, such as gold, and one end thereof is connected to each terminal portion 21a of the semiconductor element 21, and the other end is connected to each long lead portion 16A and each short lead portion 16B. Each is connected.

封止樹脂部２４としては、例えばエポキシ樹脂やシリコーン樹脂等を用いることが可能である。なお、図４において、便宜上、封止樹脂部２４は透明なものとして示しているが、黒色等の不透明な樹脂からなっていても良い。   For example, an epoxy resin or a silicone resin can be used as the sealing resin portion 24. In FIG. 4, for the sake of convenience, the sealing resin portion 24 is shown as being transparent, but may be made of an opaque resin such as black.

リードフレームの製造方法
次に、図１乃至図３に示すリードフレーム１０の製造方法について、図７（ａ）−（ｅ）を用いて説明する。図７（ａ）−（ｅ）は、本実施の形態によるリードフレームの製造方法を示す断面図であって、図２に対応する図である。 Manufacturing Method of Lead Frame Next, a manufacturing method of the lead frame 10 shown in FIGS. 1 to 3 will be described with reference to FIGS. 7A to 7E are cross-sectional views showing the lead frame manufacturing method according to the present embodiment and correspond to FIG.

まず図７（ａ）に示すように、平板状の金属基板３１を準備する。この金属基板３１としては、上述のように銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等からなる金属基板を使用することができる。なお金属基板３１は、その両面に対して脱脂等を行い洗浄処理を施したものを使用することが好ましい。また金属基板３１の厚みは、例えば０．０５ｍｍ〜０．５ｍｍとしても良い。   First, as shown in FIG. 7A, a flat metal substrate 31 is prepared. As the metal substrate 31, a metal substrate made of copper, copper alloy, 42 alloy (Ni 42% Fe alloy) or the like can be used as described above. In addition, it is preferable to use what the metal substrate 31 performed the degreasing | defatting etc. to the both surfaces, and performed the washing process. The thickness of the metal substrate 31 may be set to, for example, 0.05 mm to 0.5 mm.

次に、金属基板３１の表裏全体にそれぞれ感光性レジスト３２ａ、３３ａを塗布し、これを乾燥する（図７（ｂ））。なお感光性レジスト３２ａ、３３ａとしては、従来公知のものを使用することができる。   Next, photosensitive resists 32a and 33a are applied to the entire front and back surfaces of the metal substrate 31, respectively, and dried (FIG. 7B). As the photosensitive resists 32a and 33a, conventionally known resists can be used.

続いて、この金属基板３１に対してフォトマスクを介して露光し、現像することにより、所望の開口部３２ｂ、３３ｂを有するエッチング用レジスト層３２、３３を形成する（図７（ｃ））。   Subsequently, the metal substrate 31 is exposed through a photomask and developed to form etching resist layers 32 and 33 having desired openings 32b and 33b (FIG. 7C).

具体的には、金属基板３１の表面側および裏面側において、貫通エッチングを行う部分に加え、ハーフエッチング加工を行う部分（図３の斜線部分）に対応する箇所に開口部３３ｂが形成される。   Specifically, on the front surface side and the back surface side of the metal substrate 31, an opening 33b is formed at a location corresponding to a portion to be half-etched (shaded portion in FIG. 3) in addition to a portion to be subjected to through etching.

次に、エッチング用レジスト層３２、３３を耐腐蝕膜として金属基板３１に腐蝕液でエッチングを施す（図７（ｄ））。腐蝕液は、使用する金属基板３１の材質に応じて適宜選択することができる。例えば、金属基板３１として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、これは金属基板３１の両面からスプレーエッチングにて行うことができる。   Next, the etching resist layers 32 and 33 are used as an anticorrosion film, and the metal substrate 31 is etched with an etching solution (FIG. 7D). Corrosion liquid can be suitably selected according to the material of the metal substrate 31 to be used. For example, when copper is used as the metal substrate 31, an aqueous ferric chloride solution is usually used, and this can be performed by spray etching from both surfaces of the metal substrate 31.

これにより金属基板３１に、それぞれ半導体素子２１を載置するダイパッド１５と、ダイパッド１５の周囲に設けられた複数の長リード部１６Ａおよび複数の短リード部１６Ｂとが形成される。   As a result, the die pad 15 on which the semiconductor element 21 is placed and the plurality of long lead portions 16A and the plurality of short lead portions 16B provided around the die pad 15 are formed on the metal substrate 31, respectively.

またこのとき、一部の内部端子１６ａおよび外部端子１６ｃは、それぞれダイパッド１５の各辺１５ａに沿って直線状に配置され、一部の内部端子１６ａおよび外部端子１６ｃは、それぞれダイパッド１５の各角部１５ｂに沿って円弧状に配置される（図１および図３参照）。   At this time, some internal terminals 16a and external terminals 16c are arranged linearly along the sides 15a of the die pad 15, respectively, and some internal terminals 16a and external terminals 16c are respectively connected to the corners of the die pad 15. It arrange | positions in circular arc shape along the part 15b (refer FIG. 1 and FIG. 3).

次いで、エッチング用レジスト層３２、３３を剥離して除去する。このようにして、図１乃至図３に示すリードフレーム１０が得られる（図７（ｅ））。   Next, the etching resist layers 32 and 33 are peeled and removed. In this way, the lead frame 10 shown in FIGS. 1 to 3 is obtained (FIG. 7E).

半導体装置の製造方法
次に、図４乃至図６に示す半導体装置２０の製造方法について、図８（ａ）−（ｆ）により説明する。図８（ａ）−（ｆ）は、本実施の形態による半導体装置の製造方法を示す断面図である。 Method for Manufacturing Semiconductor Device Next, a method for manufacturing the semiconductor device 20 shown in FIGS. 4 to 6 will be described with reference to FIGS. 8A to 8F are cross-sectional views illustrating a method for manufacturing a semiconductor device according to the present embodiment.

まず、上述した工程により（図７（ａ）−（ｅ））、ダイパッド１５と、ダイパッド１５の周囲に設けられた複数の長リード部１６Ａおよび複数の短リード部１６Ｂとを備えたリードフレーム１０を作製する（図８（ａ））。   First, the lead frame 10 including the die pad 15 and a plurality of long lead portions 16A and a plurality of short lead portions 16B provided around the die pad 15 by the above-described steps (FIGS. 7A to 7E). (FIG. 8A).

次に、リードフレーム１０のダイパッド１５上に、半導体素子２１を搭載する。この場合、例えばダイボンディングペースト等の固着材２６を用いて、半導体素子２１をダイパッド１５上に載置して固定する（ダイアタッチ工程）（図８（ｂ））。   Next, the semiconductor element 21 is mounted on the die pad 15 of the lead frame 10. In this case, the semiconductor element 21 is placed and fixed on the die pad 15 using a fixing material 26 such as a die bonding paste (die attachment step) (FIG. 8B).

次いで、半導体素子２１の端子部２１ａと、リードフレーム１０の各長リード部１６Ａおよび各短リード部１６Ｂとを、それぞれボンディングワイヤ２２によって電気的に接続する（ワイヤボンディング工程）（図８（ｃ））。   Next, the terminal portion 21a of the semiconductor element 21 is electrically connected to the long lead portions 16A and the short lead portions 16B of the lead frame 10 by the bonding wires 22 (wire bonding step) (FIG. 8C). ).

その後、封止樹脂部２４によりダイパッド１５、長リード部１６Ａ、短リード部１６Ｂ、半導体素子２１、およびボンディングワイヤ２２を封止する（図８（ｄ））。   Thereafter, the die pad 15, the long lead portion 16A, the short lead portion 16B, the semiconductor element 21, and the bonding wire 22 are sealed by the sealing resin portion 24 (FIG. 8D).

次に、各リードフレーム要素１４間のコネクティングバー１７をソーイングすることにより、リードフレーム１０を各リードフレーム要素１４毎に分離する（図８（ｅ））。   Next, the lead frame 10 is separated for each lead frame element 14 by sawing the connecting bar 17 between the lead frame elements 14 (FIG. 8E).

このとき、まずリードフレーム１０をテープ３７上に載置して固定する。その後、例えばダイヤモンド砥石等からなるブレード３８をコネクティングバー１７の長手方向に沿って移動することにより、各リードフレーム要素１４間のコネクティングバー１７および封止樹脂部２４が切断される。なお、切断をスムーズに行うため、ブレード３８の幅はコネクティングバー１７の幅と同一又はそれより太くすることが好ましい。   At this time, the lead frame 10 is first placed and fixed on the tape 37. Thereafter, the connecting bar 17 and the sealing resin portion 24 between the lead frame elements 14 are cut by moving a blade 38 made of, for example, a diamond grindstone along the longitudinal direction of the connecting bar 17. In order to cut smoothly, the width of the blade 38 is preferably the same as or wider than the width of the connecting bar 17.

このようにして、図４および図５に示す半導体装置２０を得ることができる（図８（ｆ））。   In this way, the semiconductor device 20 shown in FIGS. 4 and 5 can be obtained (FIG. 8F).

本実施の形態の作用効果
次にこのような構成からなる本実施の形態の作用について、図９を用いて説明する。図９は、本実施の形態による半導体装置が実装基板上に実装されている状態を示す断面図である。 Operation and Effect of the Present Embodiment Next , the operation of the present embodiment having such a configuration will be described with reference to FIG. FIG. 9 is a cross-sectional view showing a state where the semiconductor device according to the present embodiment is mounted on a mounting substrate.

図９に示すように、本実施の形態による半導体装置２０は、主としてガラスエポキシ樹脂からなる実装基板４５上に配置して実装される。この場合、半導体装置２０は、長リード部１６Ａの外部端子１６ｃおよび短リード部１６Ｂの外部端子１６ｃにそれぞれ設けられたはんだ部４１と、ダイパッド１５の裏面に設けられたはんだ部４２とにより、実装基板４５に対して固定実装される。   As shown in FIG. 9, the semiconductor device 20 according to the present embodiment is arranged and mounted on a mounting substrate 45 mainly made of glass epoxy resin. In this case, the semiconductor device 20 is mounted by the solder portion 41 provided on the external terminal 16c of the long lead portion 16A and the external terminal 16c of the short lead portion 16B, and the solder portion 42 provided on the back surface of the die pad 15, respectively. It is fixedly mounted on the substrate 45.

ところで、半導体装置２０には、実装基板４５にはんだにより実装する際、あるいは実装基板４５に実装された後の使用環境により、様々な熱が加わることが考えられる。この場合、半導体装置２０に加わる熱によって熱収縮を繰り返し、半導体装置２０と実装基板４５と間に熱収縮ストレスが加わる。このとき、とりわけダイパッド１５の角部１５ｂ近傍に位置する外部端子１６ｃに設けられたはんだ部４１にクラックが発生し、はんだ部４１が破損または界面剥離を起こしてしまうおそれがある。   By the way, it is conceivable that various heats are applied to the semiconductor device 20 depending on the usage environment after being mounted on the mounting substrate 45 by soldering or after being mounted on the mounting substrate 45. In this case, thermal contraction is repeated by heat applied to the semiconductor device 20, and thermal contraction stress is applied between the semiconductor device 20 and the mounting substrate 45. At this time, in particular, cracks may occur in the solder portion 41 provided in the external terminal 16c located in the vicinity of the corner portion 15b of the die pad 15, and the solder portion 41 may be damaged or cause interface peeling.

これに対して本実施の形態によれば、一部の長リード部１６Ａおよび一部の短リード部１６Ｂをダイパッド１５の４つの角部１５ｂに沿って円弧状に配置している。これにより、半導体装置２０と実装基板４５と間に熱収縮ストレスが加わった際、熱応力は円弧状に配置された外部端子１６ｃに設けられたはんだ部４１に対して略均等に加わる。このため、特定のはんだ部４１が破損することが防止される。また、吊りリード４３に設けられた内部端子１６ａおよび外部端子１６ｃを電源端子として用いた場合に、ダイパッド１５の角部１５ｂの周辺の温度が上昇することが考えられる。この場合であっても、電源端子として用いられる外部端子１６ｃ及びその周囲に位置する外部端子１６ｃが、ダイパッド１５の角部１５ｂに沿って円弧状に配置されているため、熱応力は円弧状に配置された外部端子１６ｃに略均等に加わるため、熱応力が特定の外部端子１６ｃに集中せず、封止樹脂部２４にクラックが発生することを防止することができる。   On the other hand, according to the present embodiment, some of the long lead portions 16A and some of the short lead portions 16B are arranged in an arc along the four corner portions 15b of the die pad 15. As a result, when thermal contraction stress is applied between the semiconductor device 20 and the mounting substrate 45, the thermal stress is applied substantially evenly to the solder portions 41 provided on the external terminals 16c arranged in an arc shape. For this reason, it is prevented that the specific solder part 41 is damaged. Further, when the internal terminal 16a and the external terminal 16c provided on the suspension lead 43 are used as power supply terminals, it is conceivable that the temperature around the corner 15b of the die pad 15 rises. Even in this case, since the external terminal 16c used as the power supply terminal and the external terminal 16c located around the external terminal 16c are arranged in an arc shape along the corner portion 15b of the die pad 15, the thermal stress is in an arc shape. Since the applied external terminals 16c are applied substantially evenly, the thermal stress is not concentrated on the specific external terminals 16c, and the occurrence of cracks in the sealing resin portion 24 can be prevented.

さらに、本実施の形態によれば、一部の長リード部１６Ａおよび一部の短リード部１６Ｂを、ダイパッド１５の４つの辺１５ａに沿って直線状に配置している。これにより、パッケージ（半導体装置２０）の外周に沿って配置される端子数を増加させ、内部端子１６ａおよび外部端子１６ｃを高密度で配置することが可能となる。   Further, according to the present embodiment, some of the long lead portions 16A and some of the short lead portions 16B are arranged linearly along the four sides 15a of the die pad 15. Thereby, the number of terminals arranged along the outer periphery of the package (semiconductor device 20) can be increased, and the internal terminals 16a and the external terminals 16c can be arranged with high density.

以上説明したように、本実施の形態によれば、ダイパッド１５の角部１５ｂ近傍の外部端子１６ｃに加わる熱応力を抑えるという効果と、パッケージ（半導体装置２０）の外周に沿って配置される端子数を増加させるという効果とを両方とも得ることができる。   As described above, according to the present embodiment, the effect of suppressing the thermal stress applied to the external terminal 16c in the vicinity of the corner 15b of the die pad 15 and the terminals arranged along the outer periphery of the package (semiconductor device 20). Both effects of increasing the number can be obtained.

変形例
上記実施の形態では、一部の内部端子１６ａおよび一部の外部端子１６ｃが４つの辺１５ａに沿って直線状に配置され、他の一部の内部端子１６ａおよび他の一部の外部端子１６ｃが４つの角部１５ｂに沿って円弧状に配置されている場合を例にとって説明した。しかしながら、これに限られるものではない。図１０乃至図１２に示すように、一部の内部端子１６ａおよび一部の外部端子１６ｃが少なくとも１つの辺１５ａに沿って直線状に配置され、他の一部の内部端子１６ａおよび他の一部の外部端子１６ｃが少なくとも１つの角部１５ｂに沿って円弧状に配置されていれば良い。 In the above embodiment, some internal terminals 16a and some external terminals 16c are arranged linearly along the four sides 15a, and some other internal terminals 16a and some other external terminals. The case where the terminals 16c are arranged in an arc shape along the four corners 15b has been described as an example. However, the present invention is not limited to this. As shown in FIGS. 10 to 12, some internal terminals 16a and some external terminals 16c are arranged linearly along at least one side 15a, and some other internal terminals 16a and other ones are arranged. The external terminals 16c may be arranged in an arc shape along at least one corner 15b.

図１０乃至図１２に示す各種変形例は、長リード部１６Ａおよび短リード部１６Ｂの配置構成が異なるものであり、他の構成は上述した実施の形態と略同一である。図１０乃至図１２において、図１乃至図９に示す実施の形態と同一部分には同一の符号を付して、詳細な説明は省略する。図１０乃至図１２は、それぞれ半導体装置２０を示す底面（裏面）図であり、図６に対応する図である。なお、以下において、半導体装置２０の構成を例にとって説明するが、リードフレーム１０の構成についても略同様である。   The various modifications shown in FIGS. 10 to 12 are different in the arrangement configuration of the long lead portions 16A and the short lead portions 16B, and the other configurations are substantially the same as those of the above-described embodiment. 10 to 12, the same parts as those in the embodiment shown in FIGS. 1 to 9 are denoted by the same reference numerals, and detailed description thereof is omitted. 10 to 12 are bottom (rear) views showing the semiconductor device 20 and corresponding to FIG. In the following, the configuration of the semiconductor device 20 will be described as an example, but the configuration of the lead frame 10 is substantially the same.

変形例１
図１０は、本実施の形態の一変形例（変形例１）による半導体装置２０Ａを示している。図１０に示すように、半導体装置２０Ａにおいて、一部の長リード部１６Ａおよび一部の短リード部１６Ｂの外部端子１６ｃは、ダイパッド１５の３つの辺１５ａ１〜１５ａ３に沿ってそれぞれ直線状に配置されている（符号Ｌ参照）。一方、他の一部の長リード部１６Ａおよび一部の短リード部１６Ｂの外部端子１６ｃは、ダイパッド１５の２つの角部１５ｂ１〜１５ｂ２に沿ってそれぞれ円弧状に配置されている（符号Ｃ参照）。 Modification 1
FIG. 10 shows a semiconductor device 20A according to a modification (Modification 1) of the present embodiment. As shown in FIG. 10, in the semiconductor device 20A, the external terminals 16c of some of the long lead portions 16A and some of the short lead portions 16B are linear along the three sides 15a 1 to 15a 3 of the die pad 15, respectively. (See symbol L). On the other hand, the external terminal 16c of the other portion of the length the lead portion 16A and a portion of the short lead portion 16B is arranged in an arc shape, respectively along the two corners 15b 1 ~15b 2 of the die pad 15 (code C).

例えば、２つの角部１５ｂ１〜１５ｂ２の近傍に位置する外部端子１６ｃを電源端子として用いる場合、電源端子として用いられる外部端子１６ｃ及びその周囲に位置する外部端子１６ｃが、ダイパッド１５の角部１５ｂに沿って円弧状に配置されていることになる。したがって、２つの角部１５ｂ１〜１５ｂ２の周辺の温度が上昇した場合であっても、熱応力は円弧状に配置された外部端子１６ｃに分散する。このため、特定の外部端子１６ｃに熱応力が集中することが防止される。このほか、図１乃至図９に示す実施の形態と略同様の効果を得ることができる。 For example, when the external terminal 16c positioned in the vicinity of the two corners 15b 1 to 15b 2 is used as the power supply terminal, the external terminal 16c used as the power supply terminal and the external terminal 16c positioned around the external terminal 16c are connected to the corners of the die pad 15. It will be arrange | positioned in circular arc shape along 15b. Therefore, even when the temperature around the two corners 15b 1 to 15b 2 rises, the thermal stress is distributed to the external terminals 16c arranged in an arc shape. For this reason, it is prevented that thermal stress concentrates on the specific external terminal 16c. In addition, substantially the same effect as the embodiment shown in FIGS. 1 to 9 can be obtained.

変形例２
図１１は、本実施の形態の一変形例（変形例２）による半導体装置２０Ｂを示している。図１１に示すように、半導体装置２０Ｂにおいて、一部の長リード部１６Ａおよび一部の短リード部１６Ｂの外部端子１６ｃは、ダイパッド１５の４つの辺１５ａに沿ってそれぞれ直線状に配置されている（符号Ｌ参照）。一方、他の一部の長リード部１６Ａおよび一部の短リード部１６Ｂの外部端子１６ｃは、ダイパッド１５の１つの角部１５ｂ１に沿って円弧状に配置されている（符号Ｃ参照）。 Modification 2
FIG. 11 shows a semiconductor device 20B according to a modification (Modification 2) of the present embodiment. As shown in FIG. 11, in the semiconductor device 20B, the external terminals 16c of some of the long lead portions 16A and some of the short lead portions 16B are arranged linearly along the four sides 15a of the die pad 15, respectively. (See symbol L). On the other hand, the external terminal 16c of the other portion of the length the lead portion 16A and a portion of the short lead portion 16B is arranged in an arc shape along one corner 15b 1 of the die pad 15 (see reference symbol C).

例えば、角部１５ｂ１の近傍に位置する外部端子１６ｃを電源端子として用いる場合、電源端子として用いられる外部端子１６ｃ及びその周囲に位置する外部端子１６ｃが、ダイパッド１５の角部１５ｂ１に沿って円弧状に配置されていることになる。したがって、角部１５ｂ１の周辺の温度が上昇した場合であっても、熱応力は円弧状に配置された外部端子１６ｃに分散する。このため、特定の外部端子１６ｃに熱応力が集中することが防止される。このほか、図１乃至図９に示す実施の形態と略同様の効果を得ることができる。 For example, when using the external terminal 16c is positioned in the vicinity of the corner portions 15b 1 as a power supply terminal, an external terminal 16c located on the external terminals 16c and its surroundings is used as power terminals, along the corner portion 15b 1 of the die pad 15 It will be arranged in an arc shape. Therefore, even when the temperature around the corner portion 15b 1 rises, the thermal stress is distributed to the external terminals 16c arranged in an arc shape. For this reason, it is prevented that thermal stress concentrates on the specific external terminal 16c. In addition, substantially the same effect as the embodiment shown in FIGS. 1 to 9 can be obtained.

変形例３
図１２は、本実施の形態の一変形例（変形例３）による半導体装置２０Ｃを示している。図１２に示すように、半導体装置２０Ｃにおいて、一部の長リード部１６Ａおよび一部の短リード部１６Ｂの外部端子１６ｃは、ダイパッド１５の２つの辺１５ａ１〜１５ａ２に沿ってそれぞれ直線状に配置されている（符号Ｌ参照）。一方、他の一部の長リード部１６Ａおよび一部の短リード部１６Ｂの外部端子１６ｃは、ダイパッド１５の４つの角部１５ｂに沿ってそれぞれ円弧状に配置されている（符号Ｃ参照）。 Modification 3
FIG. 12 shows a semiconductor device 20C according to a modification (Modification 3) of the present embodiment. As shown in FIG. 12, in the semiconductor device 20C, the external terminals 16c of some of the long lead portions 16A and some of the short lead portions 16B are linear along the two sides 15a 1 to 15a 2 of the die pad 15, respectively. (See symbol L). On the other hand, the external terminals 16c of the other part of the long lead parts 16A and the part of the short lead parts 16B are arranged in an arc shape along the four corners 15b of the die pad 15 (see reference C).

図１２において、図１乃至図９に示す実施の形態と同様の効果のほか、外部端子１６ｃが４角状に配置されていないので、４つの角部への熱応力集中を防止することができる。また外部端子１６ｃを電源端子として用いる設計裕度として、４つの角部にもつことができるという効果を得ることができる。   In FIG. 12, in addition to the same effects as those of the embodiment shown in FIGS. 1 to 9, the external terminals 16c are not arranged in a quadrangular shape, so that thermal stress concentration on the four corners can be prevented. . In addition, as a design margin using the external terminal 16c as a power supply terminal, it is possible to obtain an effect that the external terminal 16c can be provided at four corners.

なお、上記各実施の形態では、各長リード部１６Ａと各短リード部１６Ｂとが交互に配置されている場合を例にとって説明した。しかしながら、これに限らず、リードフレーム１０は、互いに同一の長さをもつ複数のリード部を有し、これら複数のリード部のうち、一部のリード部の外部端子１６ｃは、ダイパッド１５の４つの辺１５ａに沿って直線状に配置され、他の一部のリード部の外部端子１６ｃは、ダイパッド１５の４つの角部１５ｂに沿って円弧状に配置されていても良い。   In each of the above embodiments, the case where the long lead portions 16A and the short lead portions 16B are alternately arranged has been described as an example. However, the present invention is not limited to this, and the lead frame 10 has a plurality of lead portions having the same length, and among these lead portions, the external terminals 16c of some of the lead portions are 4 of the die pad 15. The external terminals 16c of other lead portions may be arranged in a circular shape along the four corners 15b of the die pad 15, and may be arranged linearly along the one side 15a.

あるいは、リードフレーム１０は、各辺１５ａの中心から両端部に向けて徐々にその長さが長くなる複数のリード部を有し、これら複数のリード部のうち、一部のリード部の外部端子１６ｃは、ダイパッド１５の４つの辺１５ａに沿って直線状に配置され、他の一部のリード部の外部端子１６ｃは、ダイパッド１５の４つの角部１５ｂに沿って円弧状に配置されていても良い。   Alternatively, the lead frame 10 has a plurality of lead portions whose length gradually increases from the center of each side 15a toward both ends, and among the plurality of lead portions, external terminals of some lead portions. 16c is arranged linearly along the four sides 15a of the die pad 15, and the external terminals 16c of the other part of the lead portions are arranged in an arc shape along the four corners 15b of the die pad 15. Also good.

さらに、上記各実施の形態では、内部端子１６ａおよび外部端子１６ｃが千鳥状に２列に配置されている場合を例にとって説明したが、これに限らず、内部端子１６ａおよび外部端子１６ｃが１列又は３列以上に配置されていても良い。   Furthermore, in each of the above-described embodiments, the case where the internal terminals 16a and the external terminals 16c are arranged in two rows in a staggered manner has been described as an example. Or you may arrange | position in 3 or more rows.

１０ リードフレーム
１４ リードフレーム要素
１５ ダイパッド
１５ａ 辺
１５ｂ 角部
１６Ａ 長リード部
１６Ｂ 短リード部
１６ａ 内部端子
１６ｂ 連結部
１６ｃ 外部端子
１７ コネクティングバー
２０、２０Ａ〜２０Ｃ 半導体装置
２１ 半導体素子
２１ａ 端子部
２２ ボンディングワイヤ（接続部）
２４ 封止樹脂部
２６ 固着材
４１ はんだ部
４２ はんだ部
４３ 吊りリード
４５ 実装基板 DESCRIPTION OF SYMBOLS 10 Lead frame 14 Lead frame element 15 Die pad 15a Side 15b Corner | angular part 16A Long lead part 16B Short lead part 16a Internal terminal 16b Connection part 16c External terminal 17 Connecting bar 20, 20A-20C Semiconductor device 21 Semiconductor element 21a Terminal part 22 Bonding wire (Connection part)
24 Sealing resin part 26 Adhering material 41 Solder part 42 Solder part 43 Hanging lead 45 Mounting substrate

Claims (10)

半導体装置用のリードフレームにおいて、
半導体素子を載置する矩形状のダイパッドと、
前記ダイパッドの周囲に設けられた複数のリード部とを備え、
前記複数のリード部は、それぞれ外部端子を有し、
前記複数のリード部のうち、一部のリード部の外部端子は、前記ダイパッドの少なくとも１つの辺に沿って直線状に配置され、
前記複数のリード部のうち、一部のリード部の外部端子は、前記ダイパッドの少なくとも１つの角部に沿って円弧状に配置されていることを特徴とするリードフレーム。 In lead frames for semiconductor devices,
A rectangular die pad for mounting a semiconductor element;
A plurality of lead portions provided around the die pad;
Each of the plurality of lead portions has an external terminal,
Out of the plurality of lead portions, external terminals of some of the lead portions are arranged linearly along at least one side of the die pad,
An external terminal of a part of the plurality of lead portions is arranged in an arc shape along at least one corner portion of the die pad. 前記複数のリード部のうち、一部のリード部の外部端子は、前記ダイパッドの４つの辺に沿ってそれぞれ直線状に配置され、
前記複数のリード部のうち、一部のリード部の外部端子は、前記ダイパッドの４つの角部に沿ってそれぞれ円弧状に配置されていることを特徴とする請求項１記載のリードフレーム。 Out of the plurality of lead portions, external terminals of some of the lead portions are arranged linearly along the four sides of the die pad,
2. The lead frame according to claim 1, wherein among the plurality of lead portions, external terminals of some of the lead portions are respectively arranged in an arc shape along four corners of the die pad. 半導体装置用のリードフレームにおいて、
半導体素子を載置する矩形状のダイパッドと、
前記ダイパッドの周囲に設けられた複数の長リード部および複数の短リード部とを備え、
前記複数の長リード部および前記複数の短リード部は、それぞれ外部端子を有し、
前記複数の長リード部および前記複数の短リード部のうち、一部の長リード部および一部の短リード部の外部端子は、前記ダイパッドの少なくとも１つの辺に沿って直線状に配置され、
前記複数の長リード部および前記複数の短リード部のうち、一部の長リード部および一部の短リード部の外部端子は、前記ダイパッドの少なくとも１つの角部に沿って円弧状に配置されていることを特徴とするリードフレーム。 In lead frames for semiconductor devices,
A rectangular die pad for mounting a semiconductor element;
A plurality of long lead portions and a plurality of short lead portions provided around the die pad;
The plurality of long lead portions and the plurality of short lead portions each have an external terminal,
Out of the plurality of long lead portions and the plurality of short lead portions, some of the long lead portions and some of the external terminals of the short lead portions are arranged linearly along at least one side of the die pad,
Out of the plurality of long lead portions and the plurality of short lead portions, external terminals of some of the long lead portions and some of the short lead portions are arranged in an arc shape along at least one corner of the die pad. A lead frame characterized by that. 前記複数の長リード部および前記複数の短リード部のうち、一部の長リード部および一部の短リード部の外部端子は、前記ダイパッドの４つの辺に沿ってそれぞれ直線状に配置され、
前記複数の長リード部および前記複数の短リード部のうち、一部の長リード部および一部の短リード部の外部端子は、前記ダイパッドの４つの角部に沿ってそれぞれ円弧状に配置されていることを特徴とする請求項３記載のリードフレーム。 Out of the plurality of long lead portions and the plurality of short lead portions, some of the long lead portions and some of the external terminals of the short lead portions are arranged linearly along the four sides of the die pad, respectively.
Out of the plurality of long lead portions and the plurality of short lead portions, the external terminals of some of the long lead portions and some of the short lead portions are respectively arranged in an arc shape along the four corners of the die pad. The lead frame according to claim 3, wherein the lead frame is provided. 半導体装置において、
矩形状のダイパッドと、
前記ダイパッド周囲に設けられた複数のリード部と、
前記ダイパッド上に搭載された半導体素子と、
前記半導体素子と前記リード部とを電気的に接続する接続部と、
前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部とを封止する封止樹脂部とを備え、
前記複数のリード部は、それぞれ外部端子を有し、
前記複数のリード部のうち、一部のリード部の外部端子は、前記ダイパッドの少なくとも１つの辺に沿って直線状に配置され、
前記複数のリード部のうち、一部のリード部の外部端子は、前記ダイパッドの少なくとも１つの角部に沿って円弧状に配置されていることを特徴とする半導体装置。 In semiconductor devices,
A rectangular die pad;
A plurality of lead portions provided around the die pad;
A semiconductor element mounted on the die pad;
A connecting portion for electrically connecting the semiconductor element and the lead portion;
A sealing resin portion that seals the die pad, the lead portion, the semiconductor element, and the connection portion;
Each of the plurality of lead portions has an external terminal,
Out of the plurality of lead portions, external terminals of some of the lead portions are arranged linearly along at least one side of the die pad,
An external terminal of a part of the plurality of lead portions is arranged in an arc shape along at least one corner portion of the die pad. 半導体装置において、
矩形状のダイパッドと、
前記ダイパッド周囲に設けられた複数の長リード部および複数の短リード部と、
前記ダイパッド上に搭載された半導体素子と、
前記半導体素子と前記複数の長リード部又は複数の短リード部とを電気的に接続する接続部と、
前記ダイパッドと、前記複数の長リード部と、前記複数の短リード部と、前記半導体素子と、前記接続部とを封止する封止樹脂部とを備え、
前記複数の長リード部および前記複数の短リード部は、それぞれ外部端子を有し、
前記複数の長リード部および前記複数の短リード部のうち、一部の長リード部および一部の短リード部の外部端子は、前記ダイパッドの少なくとも１つの辺に沿って直線状に配置され、
前記複数の長リード部および前記複数の短リード部のうち、一部の長リード部および一部の短リード部の外部端子は、前記ダイパッドの少なくとも１つの角部に沿って円弧状に配置されていることを特徴とする半導体装置。 In semiconductor devices,
A rectangular die pad;
A plurality of long lead portions and a plurality of short lead portions provided around the die pad;
A semiconductor element mounted on the die pad;
A connection portion for electrically connecting the semiconductor element and the plurality of long lead portions or the plurality of short lead portions;
A sealing resin portion that seals the die pad, the plurality of long lead portions, the plurality of short lead portions, the semiconductor element, and the connection portion;
The plurality of long lead portions and the plurality of short lead portions each have an external terminal,
Out of the plurality of long lead portions and the plurality of short lead portions, some of the long lead portions and some of the external terminals of the short lead portions are arranged linearly along at least one side of the die pad,
Out of the plurality of long lead portions and the plurality of short lead portions, external terminals of some of the long lead portions and some of the short lead portions are arranged in an arc shape along at least one corner of the die pad. A semiconductor device characterized by that. リードフレームの製造方法において、
金属基板を準備する工程と、
前記金属基板の表裏に、それぞれエッチング用レジスト層を形成する工程と、
前記エッチング用レジスト層を耐腐蝕膜として前記金属基板の表面および裏面にエッチングを施すことにより、前記金属基板に、半導体素子を載置する矩形状のダイパッドと、前記ダイパッドの周囲に設けられた複数のリード部とを形成する工程と、
前記金属基板の表裏から、それぞれ前記エッチング用レジスト層を除去する工程とを備え、
前記複数のリード部は、それぞれ外部端子を有し、
前記複数のリード部のうち、一部のリード部の外部端子は、前記ダイパッドの少なくとも１つの辺に沿って直線状に配置され、
前記複数のリード部のうち、一部のリード部の外部端子は、前記ダイパッドの少なくとも１つの角部に沿って円弧状に配置されていることを特徴とするリードフレームの製造方法。 In the lead frame manufacturing method,
Preparing a metal substrate;
Forming a resist layer for etching on the front and back of the metal substrate,
By etching the front and back surfaces of the metal substrate using the etching resist layer as an anti-corrosion film, a rectangular die pad for mounting a semiconductor element on the metal substrate, and a plurality of portions provided around the die pad Forming a lead portion of
A step of removing the etching resist layer from the front and back of the metal substrate,
Each of the plurality of lead portions has an external terminal,
Out of the plurality of lead portions, external terminals of some of the lead portions are arranged linearly along at least one side of the die pad,
An external terminal of a part of the plurality of lead portions is arranged in an arc shape along at least one corner portion of the die pad. リードフレームの製造方法において、
金属基板を準備する工程と、
前記金属基板の表裏に、それぞれエッチング用レジスト層を形成する工程と、
前記エッチング用レジスト層を耐腐蝕膜として前記金属基板の表面および裏面にエッチングを施すことにより、前記金属基板に、半導体素子を載置する矩形状のダイパッドと、前記ダイパッドの周囲に設けられた複数の長リード部および複数の短リード部とを形成する工程と、
前記金属基板の表裏から、それぞれ前記エッチング用レジスト層を除去する工程とを備え、
前記複数の長リード部および前記複数の短リード部は、それぞれ外部端子を有し、
前記複数の長リード部および前記複数の短リード部のうち、一部の長リード部および一部の短リード部の外部端子は、前記ダイパッドの少なくとも１つの辺に沿って直線状に配置され、
前記複数の長リード部および前記複数の短リード部のうち、一部の長リード部および一部の短リード部の外部端子は、前記ダイパッドの少なくとも１つの角部に沿って円弧状に配置されていることを特徴とするリードフレームの製造方法。 In the lead frame manufacturing method,
Preparing a metal substrate;
Forming a resist layer for etching on the front and back of the metal substrate,
By etching the front and back surfaces of the metal substrate using the etching resist layer as an anti-corrosion film, a rectangular die pad for mounting a semiconductor element on the metal substrate, and a plurality of portions provided around the die pad Forming a long lead portion and a plurality of short lead portions,
A step of removing the etching resist layer from the front and back of the metal substrate,
The plurality of long lead portions and the plurality of short lead portions each have an external terminal,
Out of the plurality of long lead portions and the plurality of short lead portions, some of the long lead portions and some of the external terminals of the short lead portions are arranged linearly along at least one side of the die pad,
Out of the plurality of long lead portions and the plurality of short lead portions, external terminals of some of the long lead portions and some of the short lead portions are arranged in an arc shape along at least one corner of the die pad. A method for manufacturing a lead frame. 半導体装置の製造方法において、
請求項１記載のリードフレームの前記ダイパッド上に前記半導体素子を搭載する工程と、
前記半導体素子と前記リードフレームの前記リード部とを接続部により電気的に接続する工程と、
前記ダイパッドと、前記リード部と、前記半導体素子と、前記接続部とを封止樹脂部により封止する工程とを備えたことを特徴とする半導体装置の製造方法。 In a method for manufacturing a semiconductor device,
Mounting the semiconductor element on the die pad of the lead frame according to claim 1;
Electrically connecting the semiconductor element and the lead portion of the lead frame by a connecting portion;
A method of manufacturing a semiconductor device, comprising: sealing the die pad, the lead portion, the semiconductor element, and the connection portion with a sealing resin portion. 半導体装置の製造方法において、
請求項３記載のリードフレームの前記ダイパッド上に前記半導体素子を搭載する工程と、
前記半導体素子と前記リードフレームの前記長リード部又は前記短リード部とを接続部により電気的に接続する工程と、
前記ダイパッドと、前記長リード部と、前記短リード部と、前記半導体素子と、前記接続部とを封止樹脂部により封止する工程とを備えたことを特徴とする半導体装置の製造方法。 In a method for manufacturing a semiconductor device,
Mounting the semiconductor element on the die pad of the lead frame according to claim 3;
Electrically connecting the semiconductor element and the long lead portion or the short lead portion of the lead frame by a connecting portion;
A method of manufacturing a semiconductor device, comprising: sealing the die pad, the long lead portion, the short lead portion, the semiconductor element, and the connection portion with a sealing resin portion.
JP2013235181A 2013-11-13 2013-11-13 Lead frame and manufacturing method of the same, and semiconductor device and manufacturing method of the same Pending JP2015095597A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013235181A JP2015095597A (en) 2013-11-13 2013-11-13 Lead frame and manufacturing method of the same, and semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013235181A JP2015095597A (en) 2013-11-13 2013-11-13 Lead frame and manufacturing method of the same, and semiconductor device and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2015095597A true JP2015095597A (en) 2015-05-18

Family

ID=53197790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013235181A Pending JP2015095597A (en) 2013-11-13 2013-11-13 Lead frame and manufacturing method of the same, and semiconductor device and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2015095597A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101684150B1 (en) 2015-07-15 2016-12-07 앰코 테크놀로지 코리아 주식회사 A semiconductor package and method thereof
JP2018022771A (en) * 2016-08-03 2018-02-08 大日本印刷株式会社 Lead frame
JP2018022772A (en) * 2016-08-03 2018-02-08 大日本印刷株式会社 Lead frame
JP2019047036A (en) * 2017-09-05 2019-03-22 大日本印刷株式会社 Lead frame, and method for manufacturing semiconductor device
US11935819B2 (en) 2021-03-15 2024-03-19 Murata Manufacturing Co., Ltd. Circuit module having a plurality of lead frames connected to a substrate by metal posts

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080407A (en) * 2004-09-13 2006-03-23 Nec Kansai Ltd Semiconductor device and packaging structure of printed-wiring board mounting the same
JP2009302095A (en) * 2008-06-10 2009-12-24 Seiko Epson Corp Semiconductor device and method for manufacturing the same
JP2013143445A (en) * 2012-01-10 2013-07-22 Renesas Electronics Corp Method of manufacturing semiconductor device, and semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080407A (en) * 2004-09-13 2006-03-23 Nec Kansai Ltd Semiconductor device and packaging structure of printed-wiring board mounting the same
JP2009302095A (en) * 2008-06-10 2009-12-24 Seiko Epson Corp Semiconductor device and method for manufacturing the same
JP2013143445A (en) * 2012-01-10 2013-07-22 Renesas Electronics Corp Method of manufacturing semiconductor device, and semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101684150B1 (en) 2015-07-15 2016-12-07 앰코 테크놀로지 코리아 주식회사 A semiconductor package and method thereof
JP2018022771A (en) * 2016-08-03 2018-02-08 大日本印刷株式会社 Lead frame
JP2018022772A (en) * 2016-08-03 2018-02-08 大日本印刷株式会社 Lead frame
JP2019047036A (en) * 2017-09-05 2019-03-22 大日本印刷株式会社 Lead frame, and method for manufacturing semiconductor device
JP7112663B2 (en) 2017-09-05 2022-08-04 大日本印刷株式会社 Manufacturing method of lead frame and semiconductor device
US11935819B2 (en) 2021-03-15 2024-03-19 Murata Manufacturing Co., Ltd. Circuit module having a plurality of lead frames connected to a substrate by metal posts

Similar Documents

Publication Publication Date Title
JP6319644B2 (en) Lead frame, manufacturing method thereof, and manufacturing method of semiconductor device
JP5807800B2 (en) Leadframe and leadframe manufacturing method
JP5971552B2 (en) Lead frame for mounting LED elements, lead frame with resin, LED package with multiple surfaces, LED package manufacturing method, and lead frame for mounting semiconductor elements
JP6610087B2 (en) Lead frame and manufacturing method thereof
JP2015095597A (en) Lead frame and manufacturing method of the same, and semiconductor device and manufacturing method of the same
JP5577839B2 (en) Semiconductor device
JP5904001B2 (en) Lead frame for mounting LED elements, lead frame with resin, LED package with multiple surfaces, LED package manufacturing method, and lead frame for mounting semiconductor elements
JP7193284B2 (en) Lead frame and lead frame manufacturing method
JP5178541B2 (en) Semiconductor device
JP2021170678A (en) Lead frame and semiconductor device
JP6274553B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP6071034B2 (en) Lead frame for mounting LED elements, lead frame with resin, LED package with multiple surfaces, LED package manufacturing method, and lead frame for mounting semiconductor elements
JP2016066790A (en) Lead frame and method of manufacturing the same, and semiconductor device and method of manufacturing the same
JP6460500B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP2018093093A (en) Lead frame and semiconductor device
CN220873574U (en) Lead frame and packaging structure
JP7380750B2 (en) Lead frames and semiconductor devices
JP7180735B2 (en) Lead frames and semiconductor equipment
JP4994883B2 (en) Resin-sealed semiconductor device
JP2018014397A (en) Lead frame and semiconductor device
JP6350683B2 (en) Lead frame for mounting LED elements, lead frame with resin, LED package with multiple surfaces, LED package manufacturing method, and lead frame for mounting semiconductor elements
JP2015154042A (en) Lead frame and manufacturing method therefor, and semiconductor device and manufacturing method therefor
JP6428013B2 (en) Lead frame member and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP2022060396A (en) Lead frame and semiconductor device
JP2013062549A (en) Semiconductor device manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160923

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171003

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180323