JP4994883B2 - Resin-sealed semiconductor device - Google Patents
Resin-sealed semiconductor device Download PDFInfo
- Publication number
- JP4994883B2 JP4994883B2 JP2007041770A JP2007041770A JP4994883B2 JP 4994883 B2 JP4994883 B2 JP 4994883B2 JP 2007041770 A JP2007041770 A JP 2007041770A JP 2007041770 A JP2007041770 A JP 2007041770A JP 4994883 B2 JP4994883 B2 JP 4994883B2
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- resin
- semiconductor device
- lead
- sealing layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 87
- 229920005989 resin Polymers 0.000 claims description 58
- 239000011347 resin Substances 0.000 claims description 58
- 238000007789 sealing Methods 0.000 claims description 50
- 230000005855 radiation Effects 0.000 claims description 16
- 239000010410 layer Substances 0.000 description 49
- 230000017525 heat dissipation Effects 0.000 description 30
- 239000000758 substrate Substances 0.000 description 21
- 239000002390 adhesive tape Substances 0.000 description 8
- 239000000725 suspension Substances 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 229910000906 Bronze Inorganic materials 0.000 description 2
- 241000272168 Laridae Species 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000010974 bronze Substances 0.000 description 2
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 206010037660 Pyrexia Diseases 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
この発明は、樹脂封止型半導体装置に関し、特に、半導体チップが固定されるダイパッドを備えた樹脂封止型半導体装置に関する。 The present invention relates to a resin-encapsulated semiconductor device, and more particularly to a resin-encapsulated semiconductor device including a die pad to which a semiconductor chip is fixed.
従来、良好な放熱性を有する樹脂封止型半導体装置が知られている(たとえば、特許文献1参照)。上記特許文献1には、半導体チップが固定されたダイパッドと、半導体チップを封止するパッケージ(樹脂封止層)と、半導体チップと電気的に接続されたリード端子とを備え、ダイパッドの下面が、パッケージ(樹脂封止層)の下面から露出するように構成された樹脂封止型半導体装置が記載されている。この樹脂封止型半導体装置では、露出されたダイパッドの下面を実装基板上に直接はんだ付けすることによって、半導体チップの動作時に生じた熱が、ダイパッドを介して、パッケージ(樹脂封止層)の外部に放熱されるように構成されている。このため、良好な放熱性を得ることが可能となる。なお、半導体チップとリード端子とは、ボンディングワイヤを介して、電気的に接続されている。
Conventionally, a resin-encapsulated semiconductor device having good heat dissipation is known (see, for example, Patent Document 1).
しかしながら、上記特許文献1に記載の樹脂封止型半導体装置では、基板実装した際に、ダイパッドの下面を実装基板に直接はんだ付けするため、実装基板におけるダイパッドが位置する下方の領域に、配線を設置することが困難になるという不都合がある。このため、実装基板の配線領域が減少するという問題点がある。また、実装基板上に、複数の樹脂封止型半導体装置を実装した場合には、実装基板の配線領域の減少は、さらに大きくなるため、高密度実装化が進む状況においては、大きな問題となる。なお、基板実装した際に、ダイパッドの下面を実装基板に直接はんだ付けをしなかった場合には、上記した問題点は解消される一方、ダイパッドと実装基板との間に、熱抵抗率の大きい空気の層が介在することになるので、この場合には、放熱性を向上させることが困難になるという問題が生じる。
However, in the resin-encapsulated semiconductor device described in
また、上記特許文献1に記載の樹脂封止型半導体装置では、ダイパッドの下面がパッケージの下面から露出しているため、ダイパッドとパッケージとの熱膨張率差に起因して、ダイパットの側面とパッケージとの境界で剥離が生じ易くなるという不都合がある。このため、ダイパットの側面とパッケージとの境界で剥離が生じた場合には、その剥離部分からパッケージの内部に水分などが入り込み、ダイパッドやボンディングワイヤなどが腐食されてしまうという不都合がある。これにより、半導体装置の信頼性が低下するという問題点がある。
In the resin-encapsulated semiconductor device described in
この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、信頼性の低下および実装基板の配線領域の減少を抑制しながら、放熱性を向上させることが可能な樹脂封止型半導体装置を提供することである。 The present invention has been made to solve the above-described problems, and one object of the present invention is to improve heat dissipation while suppressing a decrease in reliability and a decrease in the wiring area of the mounting board. It is to provide a resin-encapsulated semiconductor device that can be used.
上記目的を達成するために、この発明の一の局面による樹脂封止型半導体装置は、半導体チップが固定されたダイパッドと、ダイパッドの一方主面側、および、ダイパッドの他方主面側の両方から半導体チップを封止する樹脂封止層と、半導体チップと電気的に接続され、一方端部が樹脂封止層によって覆われている複数のリード端子とを備えている。そして、ダイパッドには、リード端子方向に延びるとともに、平面的に見て、リード端子間に配置される放熱片が形成されている。 In order to achieve the above object, a resin-encapsulated semiconductor device according to one aspect of the present invention includes a die pad to which a semiconductor chip is fixed, one main surface side of the die pad, and the other main surface side of the die pad. A resin sealing layer that seals the semiconductor chip and a plurality of lead terminals that are electrically connected to the semiconductor chip and are covered at one end by the resin sealing layer are provided. The die pad is formed with a heat dissipating piece that extends in the direction of the lead terminal and is disposed between the lead terminals when seen in a plan view.
この一の局面による樹脂封止型半導体装置では、上記のように、リード端子方向に延びるとともに、平面的に見て、リード端子間に配置される放熱片をダイパッドに形成することによって、ダイパッドとリード端子との間の距離を短くすることができる。ここで、半導体チップの動作時に生じた熱は、ダイパッドおよび樹脂封止層を介してリード端子に熱伝達された後、リード端子から樹脂封止層の外部に放熱される。このため、ダイパッドとリード端子との間の距離を短くすることによって、ダイパッドとリード端子との間に介在する熱抵抗率の大きい樹脂封止層の樹脂量を少なくすることができるので、樹脂封止層での熱抵抗を小さくすることができる。これにより、半導体チップの動作時に生じた熱を、ダイパッドの放熱片を介して、効率よく、リード端子に熱伝達させることができるので、放熱性を向上させることができる。 In the resin-encapsulated semiconductor device according to this one aspect, as described above, the heat dissipation piece that extends in the lead terminal direction and is arranged between the lead terminals when viewed in a plan view is formed on the die pad. The distance between the lead terminals can be shortened. Here, heat generated during the operation of the semiconductor chip is transferred to the lead terminal via the die pad and the resin sealing layer, and then radiated from the lead terminal to the outside of the resin sealing layer. For this reason, by reducing the distance between the die pad and the lead terminal, the amount of resin in the resin sealing layer having a large thermal resistance interposed between the die pad and the lead terminal can be reduced. The thermal resistance at the stop layer can be reduced. Accordingly, heat generated during the operation of the semiconductor chip can be efficiently transferred to the lead terminals via the heat dissipation pieces of the die pad, so that heat dissipation can be improved.
また、本発明の一の局面では、ダイパッドに、平面的に見て、リード端子間に配置される放熱片を形成することによって、ダイパッドの下面を実装基板に直接はんだ付けしなくても、放熱性を向上させることができるので、樹脂封止層と実装基板との間に空間が生じるように、樹脂封止型半導体装置を基板実装することができる。これにより、実装基板の樹脂封止型半導体装置が実装される領域に配線を設置することができるので、実装基板の配線領域が減少するのを抑制することができる。また、ダイパッドの一方主面側、および、ダイパッドの他方主面側の両方から半導体チップを樹脂封止層で封止することによって、ダイパッドの両方の主面を樹脂封止層で覆うことができるので、ダイパッドの一方主面または他方主面が樹脂封止層から露出されている場合に比べて、樹脂封止層の外表面に割れや欠けなどを発生し難くすることができる。このため、樹脂封止層の内部に水分などが入り込むのを抑制することができるので、樹脂封止層の内部に水分などが入り込むことに起因して、ダイパッドなどが腐食されてしまうという不都合が生じるのを抑制することができる。これにより、ダイパッドなどの腐食に起因する樹脂封止型半導体装置の信頼性の低下を抑制することができる。 Further, in one aspect of the present invention, the heat dissipation piece disposed between the lead terminals in a plan view is formed on the die pad, so that the heat dissipation can be achieved without directly soldering the lower surface of the die pad to the mounting substrate. Therefore, the resin-encapsulated semiconductor device can be mounted on the substrate so that a space is created between the resin-encapsulated layer and the mounting substrate. Thereby, since wiring can be installed in the area | region where the resin-sealed semiconductor device of a mounting board | substrate is mounted, it can suppress that the wiring area | region of a mounting board | substrate reduces. Moreover, both the main surfaces of the die pad can be covered with the resin sealing layer by sealing the semiconductor chip with the resin sealing layer from both the one main surface side of the die pad and the other main surface side of the die pad. Therefore, compared with the case where one main surface or the other main surface of the die pad is exposed from the resin sealing layer, it is possible to make it difficult to generate cracks or chips on the outer surface of the resin sealing layer. For this reason, since it can suppress that a water | moisture content enters into the inside of a resin sealing layer, it originates in a water | moisture content entering the inside of a resin sealing layer, and the problem that a die pad etc. will be corroded. It can be suppressed from occurring. Thereby, the fall of the reliability of the resin-encapsulated semiconductor device due to corrosion of the die pad or the like can be suppressed.
上記一の局面による樹脂封止型半導体装置において、好ましくは、放熱片は、ダイパッドに複数形成されている。このように構成すれば、半導体チップの動作時に生じた熱を、複数の放熱片を介して、効率よく、複数のリード端子にそれぞれ熱伝達させることができるので、容易に、放熱性を向上させることができる。 In the resin-encapsulated semiconductor device according to the above aspect, preferably, a plurality of heat radiation pieces are formed on the die pad. If comprised in this way, since the heat | fever produced at the time of operation | movement of a semiconductor chip can be efficiently transferred to a some lead terminal via a some heat radiating piece, respectively, heat dissipation is improved easily. be able to.
この場合において、好ましくは、放熱片は、平面的に見て、リード端子と交互に配置されている。このように構成すれば、平面的に見て、隣り合うリード端子間のそれぞれに、放熱片を1つずつ配置することができるので、半導体チップの動作時に生じた熱を、複数の放熱片を介して、より効率よく、複数のリード端子のそれぞれに熱伝達させることができる。これにより、より容易に、放熱性を向上させることができる。 In this case, preferably, the heat dissipating pieces are alternately arranged with the lead terminals in a plan view. With this configuration, since one heat dissipating piece can be disposed between each of adjacent lead terminals in plan view, the heat generated during the operation of the semiconductor chip can be transferred to a plurality of heat dissipating pieces. Thus, heat can be transferred to each of the plurality of lead terminals more efficiently. Thereby, heat dissipation can be improved more easily.
上記一の局面による樹脂封止型半導体装置において、好ましくは、ダイパッドの主面に対して垂直な方向において、ダイパッドとリード端子の一方端部とが同じ位置になるように構成されている。このように構成すれば、放熱片を折り曲げることなく、ダイパッドの主面に対して垂直な方向において、放熱片とリード端子の一方端部とが同じ位置になるように構成することができるので、放熱片を、リード端子のより近傍に容易に配置することができる。これにより、半導体チップの動作時に生じた熱を、ダイパッドの放熱片を介して、さらに効率よく、リード端子に熱伝達させることができるので、さらに容易に、放熱性を向上させることができる。 The resin-encapsulated semiconductor device according to the above aspect is preferably configured so that the die pad and one end of the lead terminal are in the same position in a direction perpendicular to the main surface of the die pad. By configuring in this way, it is possible to configure the heat dissipating piece and one end of the lead terminal in the same position in the direction perpendicular to the main surface of the die pad without bending the heat dissipating piece. The heat radiating piece can be easily arranged closer to the lead terminal. As a result, heat generated during the operation of the semiconductor chip can be more efficiently transferred to the lead terminal via the heat dissipation piece of the die pad, so that heat dissipation can be improved more easily.
上記一の局面による樹脂封止型半導体装置において、好ましくは、放熱片の配置位置を固定するための固定部材をさらに備えている。このように構成すれば、リード端子に接触させることなくリード端子のより近傍に放熱片を配置することができるので、放熱片とリード端子との接触に起因する電気的な短絡を抑制しながら、容易に、放熱性を向上させることができる。 The resin-encapsulated semiconductor device according to the above aspect preferably further includes a fixing member for fixing the arrangement position of the heat dissipating piece. If comprised in this way, since a heat dissipation piece can be arranged near the lead terminal without contacting the lead terminal, while suppressing an electrical short circuit caused by the contact between the heat dissipation piece and the lead terminal, Heat dissipation can be improved easily.
以上のように、本発明によれば、信頼性の低下および実装基板の配線領域の減少を抑制しながら、放熱性を向上させることが可能な樹脂封止型半導体装置を得ることができる。 As described above, according to the present invention, it is possible to obtain a resin-encapsulated semiconductor device capable of improving heat dissipation while suppressing a decrease in reliability and a decrease in the wiring area of the mounting substrate.
以下、本発明を具体化した実施形態を図面に基づいて説明する。なお、本実施形態では、樹脂封止型半導体装置の一例であるSOP(Small Outline Package)型の樹脂封止型半導体装置に本発明を適用した場合について説明する。 DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments embodying the present invention will be described below with reference to the drawings. In the present embodiment, a case where the present invention is applied to an SOP (Small Outline Package) type resin sealed semiconductor device which is an example of a resin sealed semiconductor device will be described.
図1は、本発明の一実施形態による樹脂封止型半導体装置の樹脂封止層の一部を取り除いた状態を示す斜視図であり、図2は、図1に示した本発明の一実施形態による樹脂封止型半導体装置の平面図である。図3は、図1に示した本発明の一実施形態による樹脂封止型半導体装置の樹脂封止層の一部を取り除いた状態を示す平面図であり、図4は、図2の100−100線に沿った断面図である。まず、図1〜図4を参照して、本発明の一実施形態による樹脂封止型半導体装置の構造について説明する。
FIG. 1 is a perspective view showing a state where a part of a resin sealing layer of a resin-encapsulated semiconductor device according to an embodiment of the present invention is removed, and FIG. 2 is an embodiment of the present invention shown in FIG. It is a top view of the resin-sealed semiconductor device by a form. FIG. 3 is a plan view showing a state where a part of the resin sealing layer of the resin-encapsulated semiconductor device according to the embodiment of the present invention shown in FIG. 1 is removed, and FIG. It is sectional drawing along
一実施形態による樹脂封止型半導体装置は、図1〜図3に示すように、リードフレーム1と、リードフレーム1に装着される半導体チップ2と、半導体チップ2を樹脂封止する樹脂封止層3とを備えている。なお、リードフレーム1は、たとえば、燐青銅や無酸素銅などの銅系(銅またはその合金)材料などからなる金属板によって構成されている。また、樹脂封止層3は、たとえば、エポキシ樹脂などの熱硬化性樹脂によって構成されている。
As shown in FIGS. 1 to 3, a resin-encapsulated semiconductor device according to an embodiment includes a
リードフレーム1は、図3に示すように、1つのダイパッド11と、ダイパッド11から分離された複数のリード端子12と、ダイパッド11に一体的に連結された2つの吊りリード13とを含んでいる。このダイパッド11は、平面的に見て、四角形状に形成されている。また、ダイパッド11は、半導体チップ2の平面積よりも大きい平面積を有するように構成されている。また、ダイパッド11の上面11a(一方主面)上には、図3および図4に示すように、はんだ材や銀ペーストなどによって形成された接着層5(図4参照)を介して、半導体チップ2が固定されている。また、2つの吊りリード13は、図3に示すように、矢印Y方向に延びるとともに、ダイパッド11の互いに対向する2つの辺にそれぞれ連結されている。この吊りリード13は、ダイパッド11を保持する機能を有している。
As shown in FIG. 3, the
また、複数のリード端子12は、図1、図3および図4に示すように、それぞれ、樹脂封止層3から導出された部分であるアウターリード部12aと、半導体チップ2と共に樹脂封止層3により覆われているインナーリード部(一方端部)12bとを有している。このアウターリード部12aは、図1および図4に示すように、リード端子12がガルウィング形状となるように折り曲げられており、はんだ層6(図4参照)を介して実装基板40(図4参照)に電気的に接続されている。また、インナーリード部12bは、図1、図3および図4に示すように、ボンディングワイヤ(たとえば、金線)4を介して、半導体チップ2に電気的に接続されている。すなわち、半導体チップ2は、実装基板40に対して電気的に接続されている。なお、一実施形態による樹脂封止型半導体装置では、樹脂封止層3と実装基板40との間に空間が生じるように基板実装(表面実装)される。
Further, as shown in FIGS. 1, 3, and 4, each of the plurality of
また、複数のリード端子12は、図1および図3に示すように、互いに分離されているとともに、ダイパッド11を2方向から挟むように配置されている。具体的には、複数のリード端子12は、図3に示すように、所定数のリード端子12をそれぞれ含む2つのグループに分けられており、その所定数のリード端子12をそれぞれ含む2つのグループは、ダイパッド11の吊りリード13が連結された辺とは異なる2つの辺の近傍にそれぞれ配置されている。また、リード端子12は、矢印X方向に延びるように形成されるとともに、矢印Y方向に所定の間隔を隔てて配列されている。
Further, as shown in FIGS. 1 and 3, the plurality of
ここで、本実施形態では、図1および図3に示すように、ダイパッド11の吊りリード13が連結された辺とは異なる2つの辺に、複数の放熱片14が一体的に連結されている。この放熱片14は互いに分離されており、リード端子12に沿って(矢印X方向に)延びるように形成されているとともに、ダイパッド11の辺毎に、矢印X方向と直交する矢印Y方向に所定の間隔を隔てて配列されている。すなわち、複数の放熱片14は、ダイパッド11の2つの辺に、それぞれ、櫛歯状に形成されている。
Here, in this embodiment, as shown in FIGS. 1 and 3, a plurality of
また、本実施形態では、複数の放熱片14は、平面的に見て、リード端子12のインナーリード部12b間にそれぞれ配置されている。具体的には、隣り合うインナーリード部12b間のそれぞれに、放熱片14が1つずつ配置されている。すなわち、放熱片14は、平面的に見て、リード端子12(インナーリード部12b)と交互に配置されている。また、放熱片14上およびアウターリード部12a上には、ポリイミドからなる接着テープ7が貼り付けられており、これによって、放熱片14とインナーリード部12b(リード端子12)とが電気的に接続されないように、放熱片14の配置位置が固定されている。なお、接着テープ7は、本発明の「固定部材」の一例である。
In the present embodiment, the plurality of
また、本実施形態では、図4に示すように、ダイパッド11の上面11aに対して垂直な方向(矢印Z方向)において、ダイパッド11とリード端子12のインナーリード部12bとが実質的に同じ高さ位置になるように構成されている。
In the present embodiment, as shown in FIG. 4, the
また、樹脂封止層3は、図2に示すように、平面的に見て、四角形状に形成されている。すなわち、樹脂封止層3は、平面的に見て、4つの辺を有している。この四角形状の樹脂封止層3の互いに対向する2つの辺からは、それぞれ、所定数のリード端子12(アウターリード部12a)が、樹脂封止層3の外部に突出している。また、樹脂封止層3は、図4に示すように、ダイパッド11の上面(一方主面)11a側に位置する上部領域31と、ダイパッド11の上面11aとは反対の下面(他方主面)11b側に位置する下部領域32とを有している。そして、樹脂封止層3の上部領域31および下部領域32によって、ダイパッド11の上面11a側およびダイパッド11の下面11b側の両方から半導体チップ2が樹脂封止されている。
Further, as shown in FIG. 2, the
本実施形態では、上記のように、リード端子12方向(矢印X方向)に延びるとともに、平面的に見て、リード端子12(インナーリード部12b)間に配置される放熱片14を、ダイパッド11の2つの辺にそれぞれ形成することによって、ダイパッド11とリード端子12との間の距離を短くすることができる。ここで、半導体チップ2の動作時に生じた熱は、ダイパッド11および樹脂封止層3を介してリード端子12に熱伝達された後、リード端子12から樹脂封止層3の外部に放熱される。このため、ダイパッド11とリード端子12(インナーリード部12b)との間の距離を短くすることによって、ダイパッド11とリード端子12(インナーリード部12b)との間に介在する熱抵抗率の大きい樹脂封止層3の樹脂量を少なくすることができるので、樹脂封止層3での熱抵抗を小さくすることができる。これにより、半導体チップ2の動作時に生じた熱を、ダイパッド11の放熱片14を介して、効率よく、リード端子12に熱伝達させることができるので、樹脂封止型半導体装置の放熱性を向上させることができる。
In the present embodiment, as described above, the
また、本実施形態では、ダイパッド11に、インナーリード部12b間に配置される放熱片14を形成することによって、ダイパッド11の下面11bを実装基板40に直接はんだ付けしなくても、樹脂封止型半導体装置の放熱性を向上させることができるので、樹脂封止層3と実装基板40との間に空間が生じるように、基板実装(表面実装)することができる。これにより、実装基板40の樹脂封止型半導体装置が実装される領域に配線を設置することができるので、実装基板40の配線領域が減少するのを抑制することができる。
Further, in the present embodiment, by forming the
また、本実施形態では、ダイパッド11の上面11a側、および、ダイパッド11の下面11b側の両方から半導体チップ2を樹脂封止層3で樹脂封止することによって、ダイパッド11の上面11aおよび下面11bの両方を樹脂封止層3で覆うことができるので、ダイパッド11の下面が樹脂封止層3の下面から露出されている場合に比べて、樹脂封止層3の外表面に割れや欠けなどを発生し難くすることができる。このため、樹脂封止層3の内部に水分などが入り込むのを抑制することができるので、樹脂封止層3の内部に水分などが入り込むことに起因して、ダイパッド11などが腐食されてしまうという不都合が生じるのを抑制することができる。これにより、ダイパッド11などの腐食に起因する樹脂封止型半導体装置の信頼性の低下を抑制することができる。
Further, in the present embodiment, the
また、本実施形態では、複数の放熱片14を、平面的に見て、リード端子12のインナーリード部12bと交互に配置することによって、半導体チップ2の動作時に生じた熱を、複数の放熱片14を介して、より効率よく、複数のリード端子12のそれぞれに熱伝達させることができるので、より容易に、樹脂封止型半導体装置の放熱性を向上させることができる。
In the present embodiment, the plurality of
また、本実施形態では、ダイパッド11の主面に対して垂直な方向(矢印Z方向)において、放熱片14とリード端子12のインナーリード部12bとが、同じ高さ位置になるように構成することによって、放熱片14を折り曲げることなく、矢印Z方向において、放熱片14とリード端子12のインナーリード部12bとが同じ高さ位置になるように構成することができるので、放熱片14を、リード端子12のインナーリード部12bのより近傍に容易に配置することができる。これにより、半導体チップ2の動作時に生じた熱を、ダイパッド11の放熱片14を介して、さらに効率よく、リード端子12に熱伝達させることができるので、さらに容易に、樹脂封止型半導体装置の放熱性を向上させることができる。
In the present embodiment, the
また、本実施形態では、放熱片14上およびアウターリード部12a上に、ポリイミドからなる接着テープ7を貼り付けることによって、放熱片14の配置位置を固定することができるので、リード端子12に接触させることなくリード端子12(インナーリード部12b)のより近傍に放熱片14を配置することができるので、放熱片14とリード端子12(インナーリード部12b)との接触に起因する電気的な短絡を抑制しながら、容易に、放熱性を向上させることができる。
Moreover, in this embodiment, since the arrangement | positioning position of the
図5〜図7は、図1に示した本発明の一実施形態による樹脂封止型半導体装置の製造方法を説明するための平面図である。次に、図1および図4〜図7を参照して、本発明の一実施形態による樹脂封止型半導体装置の製造方法について説明する。 5 to 7 are plan views for explaining a method of manufacturing the resin-encapsulated semiconductor device according to the embodiment of the present invention shown in FIG. Next, a method for manufacturing a resin-encapsulated semiconductor device according to an embodiment of the present invention will be described with reference to FIGS. 1 and 4 to 7.
まず、図5に示すように、燐青銅や無酸素銅などの銅系(銅またはその合金)材料からなる薄板を、打ち抜きプレス加工またはエッチング加工などを行うことによって、リードフレーム1を一体的に形成する。この際、リードフレーム1は、ダイパッド11、ダイパッド11から分離された複数のリード端子12、ダイパッド11に一体的に連結されたダイパッド11を保持するための2つの吊りリード13、ダム部材15、および、位置決め孔16を含むように構成する。
First, as shown in FIG. 5, the
ここで、本実施形態では、リードフレーム1を形成する際に、複数の放熱片14をダイパッド11に一体的に形成する。この放熱片14は、リード端子12に沿って延びるように形成するとともに、矢印Y方向に所定の間隔を隔てて配列するように形成する。すなわち、平面的に見て、櫛歯状に放熱片14を形成する。また、放熱片14は、隣り合うインナーリード部12b間のそれぞれに1つずつ配置されるように形成する。
Here, in the present embodiment, when the
次に、図6に示すように、ダイパッド11の上面11a上に、はんだ材や銀ペーストなどによって形成された接着層5(図4参照)を介して、半導体チップ2を固定する。その後、半導体チップ2の電極パッドとインナーリード部12bとを、ボンディングワイヤ4を介して、電気的に接続する。次に、放熱片14上およびアウターリード部12a上に、ポリイミドからなる接着テープ7を貼り付けることによって、放熱片14とインナーリード部12b(リード端子12)とが電気的に接続されないように、放熱片14の配置位置を固定する。
Next, as shown in FIG. 6, the
続いて、図7に示すように、トランスファ成型装置などを用いて、樹脂封止層3により、リード端子12のインナーリード部12b、半導体チップ2、ボンディングワイヤ4、ダイパッド11、および、放熱片14を樹脂封止する。
Subsequently, as shown in FIG. 7, the
次に、吊りリード13の樹脂封止層3からの突出部、ダム部材15、および、リード端子12(アウターリード部12a)をそれぞれ切断する。最後に、アウターリード部12aを樹脂封止層3の外部で、ガルウィング形状に折り曲げる。このようにして、図1に示した、本発明の一実施形態による樹脂封止型半導体装置が製造される。
Next, the protruding portion of the
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and further includes all modifications within the meaning and scope equivalent to the scope of claims for patent.
たとえば、上記実施形態では、SOP型の樹脂封止型半導体装置に本発明を適用した例を示したが、本発明はこれに限らず、SOP型以外の樹脂封止型半導体装置に本発明を適用してもよい。SOP型以外の樹脂封止型半導体装置としては、たとえば、QFP(Quad Flat Package)型などの樹脂封止型半導体装置が考えられる。 For example, in the above embodiment, an example in which the present invention is applied to an SOP type resin-encapsulated semiconductor device has been described. However, the present invention is not limited to this, and the present invention is applied to a resin-encapsulated semiconductor device other than the SOP type. You may apply. As a resin-encapsulated semiconductor device other than the SOP type, for example, a resin-encapsulated semiconductor device such as a QFP (Quad Flat Package) type is conceivable.
また、上記実施形態では、放熱片とインナーリード部とを交互に配置した例を示したが、本発明はこれに限らず、放熱片とインナーリード部とは交互に配置されないように構成してもよい。たとえば、隣り合うインナーリード部間に複数の放熱片が配置されていても良いし、隣り合うインナーリード部間に放熱片が配置されていない部分があってもよい。 Moreover, in the said embodiment, although the example which arrange | positioned the radiation piece and the inner lead part alternately was shown, this invention is not restricted to this, It is comprised so that a radiation piece and an inner lead part may not be arranged alternately. Also good. For example, a plurality of heat dissipating pieces may be disposed between adjacent inner lead parts, or there may be a portion where no heat dissipating piece is disposed between adjacent inner lead parts.
また、上記実施形態では、接着テープを用いて、放熱片の配置位置を固定した例を示したが、本発明はこれに限らず、接着テープ以外の固定部材を用いて、放熱片の配置位置を固定してもよい。また、接着テープなどの放熱片の配置位置を固定する固定部材を備えない構成にしてもよい。 Moreover, in the said embodiment, although the example which fixed the arrangement position of the heat radiating piece using the adhesive tape was shown, this invention is not restricted to this, The arrangement position of the heat radiating piece using fixing members other than an adhesive tape May be fixed. Moreover, you may make it the structure which does not provide the fixing member which fixes the arrangement position of heat dissipation pieces, such as an adhesive tape.
また、上記実施形態では、ダイパッドの主面に対して垂直な方向において、ダイパッドとインナーリード部とが同じ高さ位置になるように構成した例を示したが、本発明はこれに限らず、図8に示すように、ダイパッドの主面に対して垂直な方向において、ダイパッド111の位置をインナーリード部12bよりも下げるように構成してもよい。このように構成した場合でも、放熱片114を折り曲げることによって、放熱片114をインナーリード部12bの近傍に配置することが可能となる。
In the above embodiment, the example in which the die pad and the inner lead part are configured to be at the same height position in the direction perpendicular to the main surface of the die pad is shown, but the present invention is not limited thereto, As shown in FIG. 8, the position of the
また、上記実施形態では、ダイパッドの主面に対して垂直な方向において、放熱片とインナーリード部とが同じ位置になるように構成した例を示したが、本発明はこれに限らず、平面的に見て、放熱片がインナーリード部の間に配置されていれば、ダイパッドの主面に対して垂直な方向において、放熱片とインナーリード部とが異なる位置であってもよい。 Moreover, in the said embodiment, although the example comprised so that a radiation piece and an inner lead part might become the same position in the direction perpendicular | vertical with respect to the main surface of a die pad, this invention is not restricted to this, A plane As a matter of fact, as long as the heat dissipating piece is disposed between the inner lead portions, the heat dissipating piece and the inner lead portion may be in different positions in the direction perpendicular to the main surface of the die pad.
1 リードフレーム
2 半導体チップ
3 樹脂封止層
4 ボンディングワイヤ
5 接着層
6 はんだ層
7 接着テープ(固定部材)
11、111 ダイパッド
12 リード端子
12a アウターリード部
12b インナーリード部(一方端部)
13 吊りリード
14、114 放熱片
15 ダム部材
16 位置決め孔
31 上部領域
32 下部領域
40 実装基板
DESCRIPTION OF
11, 111
13 Suspended leads 14, 114
Claims (4)
前記ダイパッドの一方主面側および前記ダイパッドの他方主面側の両方から前記半導体チップを封止する樹脂封止層と、
前記半導体チップと電気的に接続され、一方端部が前記樹脂封止層によって覆われている複数のリード端子とを備え、
前記ダイパッドには、前記リード端子方向に延びるとともに、平面的に見て、前記リード端子間に配置される放熱片が形成されており、
前記ダイパッドは、前記ダイパッドの主面に対して垂直な方向において、前記リード端子の一方端部と異なる位置に設けられており、かつ、前記放熱片の端部と前記リード端子の一方端部とが同じ位置となるように構成されていることを特徴とする、樹脂封止型半導体装置。 A die pad to which a semiconductor chip is fixed;
A resin sealing layer for sealing the semiconductor chip from both one main surface side of the die pad and the other main surface side of the die pad;
A plurality of lead terminals electrically connected to the semiconductor chip and having one end covered with the resin sealing layer;
The die pad extends in the lead terminal direction, and is formed with a heat dissipating piece disposed between the lead terminals in a plan view .
The die pad is provided at a position different from the one end of the lead terminal in a direction perpendicular to the main surface of the die pad, and the end of the heat dissipating piece and the one end of the lead terminal A resin-encapsulated semiconductor device, wherein the two are configured to be at the same position .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007041770A JP4994883B2 (en) | 2007-02-22 | 2007-02-22 | Resin-sealed semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007041770A JP4994883B2 (en) | 2007-02-22 | 2007-02-22 | Resin-sealed semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008205337A JP2008205337A (en) | 2008-09-04 |
JP4994883B2 true JP4994883B2 (en) | 2012-08-08 |
Family
ID=39782484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007041770A Active JP4994883B2 (en) | 2007-02-22 | 2007-02-22 | Resin-sealed semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4994883B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5876669B2 (en) * | 2010-08-09 | 2016-03-02 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53135574A (en) * | 1977-05-02 | 1978-11-27 | Hitachi Ltd | Lead frame |
JPS63174347A (en) * | 1987-01-13 | 1988-07-18 | Shinko Electric Ind Co Ltd | Lead frame |
JPH0425060A (en) * | 1990-05-16 | 1992-01-28 | Nec Yamagata Ltd | Semiconductor device |
JPH05243478A (en) * | 1992-02-28 | 1993-09-21 | Nec Kyushu Ltd | Lead frame for plastic sealed type semiconductor device |
JP2006191143A (en) * | 2006-03-13 | 2006-07-20 | Matsushita Electric Ind Co Ltd | Semiconductor device |
-
2007
- 2007-02-22 JP JP2007041770A patent/JP4994883B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008205337A (en) | 2008-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101388328B1 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology(tht) heat spreader pin(s) and associated method of manufacturing | |
JP5089184B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
JP5802695B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
KR101555300B1 (en) | Semiconductor power module package having external boding area | |
JP5232394B2 (en) | Manufacturing method of semiconductor device | |
CN107039368B (en) | Resin-sealed semiconductor device | |
JP4530863B2 (en) | Resin-sealed semiconductor device | |
JP5169964B2 (en) | Mold package mounting structure and mounting method | |
US8030766B2 (en) | Semiconductor device | |
CN108074901B (en) | Semiconductor device having wettable corner leads and method of assembling semiconductor device | |
JP6909630B2 (en) | Semiconductor device | |
JP4994883B2 (en) | Resin-sealed semiconductor device | |
JPH0719876B2 (en) | Semiconductor device | |
JP2007150044A (en) | Semiconductor device | |
US20170018487A1 (en) | Thermal enhancement for quad flat no lead (qfn) packages | |
US20200357728A1 (en) | Through hole side wettable flank | |
JP4175339B2 (en) | Manufacturing method of semiconductor device | |
JP2004119610A (en) | Lead frame and resin sealing semiconductor device using same, and method for manufacturing the same device | |
JP4409528B2 (en) | Semiconductor device | |
JP2008205336A (en) | Resin sealed electronic component | |
JP4153813B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2000236058A (en) | Semiconductor device and its manufacture | |
KR20120043867A (en) | Semiconductor package and method of manufacturing the same | |
KR20070032468A (en) | Semiconductor package by pad redistribution and manufacture method thereof | |
JP2003338601A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120508 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120509 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4994883 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |