JP2018093093A - Lead frame and semiconductor device - Google Patents

Lead frame and semiconductor device Download PDF

Info

Publication number
JP2018093093A
JP2018093093A JP2016236167A JP2016236167A JP2018093093A JP 2018093093 A JP2018093093 A JP 2018093093A JP 2016236167 A JP2016236167 A JP 2016236167A JP 2016236167 A JP2016236167 A JP 2016236167A JP 2018093093 A JP2018093093 A JP 2018093093A
Authority
JP
Japan
Prior art keywords
die pad
ground ring
lead
semiconductor device
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016236167A
Other languages
Japanese (ja)
Other versions
JP6810906B2 (en
Inventor
貫 正 雄 大
Masao Onuki
貫 正 雄 大
嵜 剛 山
Tsuyoshi Yamazaki
嵜 剛 山
元 天 平 萩
Tempei Hagimoto
元 天 平 萩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2016236167A priority Critical patent/JP6810906B2/en
Publication of JP2018093093A publication Critical patent/JP2018093093A/en
Application granted granted Critical
Publication of JP6810906B2 publication Critical patent/JP6810906B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a lead frame and a semiconductor device, which can relax thermal stress generated due to a difference between thermal expansion coefficients of constituent materials of the semiconductor device to inhibit occurrence of delamination between the constituent materials of the semiconductor device.SOLUTION: A lead frame 10 comprises a die pad 11 where semiconductor element 21 is mounted and a ground ring 41 provided around the die pad 11. A surface side peripheral part 11c of the die pad 11 lies closer to the ground ring 41 than a rear face side peripheral part 11d of the die pad 11. In vertical sectional view, a lateral face of the die pad 11 includes a surface side tapered part 11e lying on the surface side, a rear face side tapered part 11f lying on the rear face side and an extension pat 11g lying between the surface side tapered part 11e and the rear face side tapered part 11f.SELECTED DRAWING: Figure 1

Description

本発明は、リードフレームおよび半導体装置に関する。   The present invention relates to a lead frame and a semiconductor device.

近年、基板に実装される半導体装置の小型化および薄型化が要求されてきている。このような要求に対応すべく、従来、リードフレームを用い、その搭載面に搭載した半導体素子を封止樹脂によって封止するとともに、裏面側にリード部の一部分を露出させて構成された、いわゆるＱＦＮ（Quad Flat Non-lead）タイプの半導体装置が種々提案されている（例えば特許文献１）。   In recent years, it has been required to reduce the size and thickness of a semiconductor device mounted on a substrate. In order to meet such demands, a conventional lead frame is used, and a semiconductor element mounted on the mounting surface is sealed with a sealing resin, and a part of the lead portion is exposed on the back surface side, so-called. Various QFN (Quad Flat Non-lead) type semiconductor devices have been proposed (for example, Patent Document 1).

また、従来、アイランドの周縁近傍に薄肉部を形成し、この薄肉部に、厚み方向に貫通するスリットを形成した半導体装置が知られている（例えば特許文献２）。   Conventionally, a semiconductor device is known in which a thin portion is formed near the periphery of an island, and a slit penetrating in the thickness direction is formed in the thin portion (for example, Patent Document 2).

特開２００６−１９７６７号公報JP 2006-19767 A 特開２００２−１３４６７７号公報JP 2002-134777 A

ところで、一般に半導体装置においては、リードフレーム、封止樹脂および半導体素子は、互いに異なる材料によって作製されている。このため、リードフレーム、封止樹脂および半導体素子の熱膨張係数が互いに異なっている。このように、熱膨張係数がそれぞれ異なると、リード部と半導体素子とを電気的に接続するボンディングワイヤを半導体素子およびリード部に取り付ける際、または半導体素子等を封止樹脂によって封止する際に、各構成材料の熱膨張係数の相違により、熱応力が発生する。これにより、各構成材料間において、デラミネーション（層間剥離）が発生するという問題が発生している。これに対して、封止樹脂の熱膨張係数および曲げ剛性を調整する等、様々な工夫がなされているが、デラミネーションを完全に抑制することは難しい。   In general, in a semiconductor device, the lead frame, the sealing resin, and the semiconductor element are made of different materials. For this reason, the thermal expansion coefficients of the lead frame, the sealing resin, and the semiconductor element are different from each other. Thus, when the thermal expansion coefficients are different from each other, when attaching a bonding wire for electrically connecting the lead portion and the semiconductor element to the semiconductor element and the lead portion, or when sealing the semiconductor element or the like with the sealing resin A thermal stress is generated due to a difference in thermal expansion coefficient between the constituent materials. This causes a problem that delamination (delamination) occurs between the constituent materials. On the other hand, various ideas have been made such as adjusting the thermal expansion coefficient and bending rigidity of the sealing resin, but it is difficult to completely suppress delamination.

本発明はこのような点を考慮してなされたものであり、半導体装置の各構成材料の熱膨張係数の相違により発生する熱応力を緩和し、半導体装置の各構成材料間においてデラミネーションが発生することを抑制することが可能な、リードフレームおよび半導体装置を提供することを目的とする。   The present invention has been made in consideration of the above points, and alleviates the thermal stress generated by the difference in thermal expansion coefficient of each constituent material of the semiconductor device, and delamination occurs between the constituent materials of the semiconductor device. It is an object of the present invention to provide a lead frame and a semiconductor device that can suppress this.

本発明は、リードフレームであって、半導体素子が搭載されるダイパッドと、前記ダイパッドの周囲に設けられたグランドリングとを備え、前記ダイパッドの表面側周縁部は、前記ダイパッドの裏面側周縁部よりも前記グランドリング側に位置しており、垂直断面において、前記ダイパッドの側面は、表面側に位置する表面側テーパー部と、裏面側に位置する裏面側テーパー部と、前記表面側テーパー部と前記裏面側テーパー部との間に位置する延伸部とを含むことを特徴とするリードフレームである。   The present invention is a lead frame, comprising a die pad on which a semiconductor element is mounted, and a ground ring provided around the die pad, wherein the front side peripheral portion of the die pad is more than the back side peripheral portion of the die pad. Is also located on the ground ring side, and in the vertical cross section, the side surface of the die pad includes a front side taper part located on the front side, a back side taper part located on the back side, the front side taper part, and the A lead frame including an extending portion positioned between the back side taper portion.

本発明は、前記グランドリングは、裏面側から薄肉化されていることを特徴とするリードフレームである。   The present invention is the lead frame characterized in that the ground ring is thinned from the back side.

本発明は、前記グランドリングの長手方向に垂直な断面において、前記グランドリングの両側面は、それぞれテーパー状に形成されていることを特徴とするリードフレームである。   The present invention is the lead frame characterized in that, in a cross section perpendicular to the longitudinal direction of the ground ring, both side surfaces of the ground ring are formed in a tapered shape.

本発明は、垂直断面において、前記延伸部と前記表面側テーパー部とがなす角度と、前記延伸部と前記裏面側テーパー部とがなす角度とは、互いに略同一であることを特徴とするリードフレームである。   The lead according to the present invention is characterized in that, in a vertical cross section, an angle formed by the extending portion and the front surface side tapered portion and an angle formed by the extending portion and the back surface side tapered portion are substantially the same. It is a frame.

本発明は、前記ダイパッドの厚みをＴ１とし、断面視における前記延伸部の長さをＬ１としたとき、Ｔ１／２＞Ｌ１となることを特徴とするリードフレームである。 The present invention, the thickness of the die pad and T 1, when the length of the extending portion in the cross section was L 1, a lead frame, characterized in that the T 1/2> L 1.

本発明は、半導体装置であって、ダイパッドと、前記ダイパッドの周囲に設けられたグランドリングと、前記ダイパッド上に搭載された半導体素子と、前記半導体素子と少なくとも前記グランドリングとを電気的に接続する接続部材と、前記ダイパッドと、前記グランドリングと、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、前記ダイパッドの表面側周縁部は、前記ダイパッドの裏面側周縁部よりも前記グランドリング側に位置しており、垂直断面において、前記ダイパッドの側面は、表面側に位置する表面側テーパー部と、裏面側に位置する裏面側テーパー部と、前記表面側テーパー部と前記裏面側テーパー部との間に位置する延伸部とを含むことを特徴とする半導体装置である。   The present invention is a semiconductor device, and electrically connects a die pad, a ground ring provided around the die pad, a semiconductor element mounted on the die pad, and the semiconductor element and at least the ground ring. And a sealing resin that seals the connection member, the die pad, the ground ring, the semiconductor element, and the connection member, and the front-side peripheral portion of the die pad is the back-side peripheral portion of the die pad The side surface of the die pad is located on the surface side than the ground ring side, and the side surface of the die pad is located on the front surface side, the back surface side taper portion located on the back surface side, and the front surface side taper portion The semiconductor device includes an extending portion positioned between the back side taper portion.

本発明は、前記グランドリングは、裏面側から薄肉化されていることを特徴とする半導体装置である。   The present invention is the semiconductor device characterized in that the ground ring is thinned from the back side.

本発明は、前記グランドリングの長手方向に垂直な断面において、前記グランドリングの両側面は、それぞれテーパー状に形成されていることを特徴とする半導体装置である。   The present invention is a semiconductor device characterized in that, in a cross section perpendicular to the longitudinal direction of the ground ring, both side surfaces of the ground ring are formed in a tapered shape.

本発明は、垂直断面において、前記延伸部と前記表面側テーパー部とがなす角度と、前記延伸部と前記裏面側テーパー部とがなす角度とは、互いに略同一であることを特徴とする半導体装置である。   The present invention is characterized in that, in a vertical cross section, an angle formed by the extending portion and the front surface side tapered portion and an angle formed by the extending portion and the back surface side tapered portion are substantially the same. Device.

本発明は、前記ダイパッドの厚みをＴ１とし、断面視における前記延伸部の長さをＬ１としたとき、Ｔ１／２＞Ｌ１となることを特徴とする半導体装置である。 The present invention, the thickness of the die pad and T 1, when the length of the extending portion in the cross section was L 1, a semiconductor device which is characterized in that the T 1/2> L 1.

本発明によれば、半導体装置の各構成材料の熱膨張係数の相違により発生する熱応力を緩和し、半導体装置の各構成材料間においてデラミネーションが発生することを抑制することができる。   ADVANTAGE OF THE INVENTION According to this invention, the thermal stress generated by the difference in the thermal expansion coefficient of each component material of a semiconductor device can be relieve | moderated, and it can suppress that delamination generate | occur | produces between each component material of a semiconductor device.

図１は、本発明の一実施の形態によるリードフレームを示す平面図。FIG. 1 is a plan view showing a lead frame according to an embodiment of the present invention. 図２は、本発明の一実施の形態によるリードフレームを示す底面図。FIG. 2 is a bottom view showing a lead frame according to an embodiment of the present invention. 図３は、本発明の一実施の形態によるリードフレームを示す断面図（図１のIII−III線断面図）。FIG. 3 is a sectional view showing a lead frame according to an embodiment of the present invention (a sectional view taken along line III-III in FIG. 1). 図４は、本発明の一実施の形態によるリードフレームを示す拡大断面図（図３の部分拡大図）。4 is an enlarged cross-sectional view (partially enlarged view of FIG. 3) showing a lead frame according to an embodiment of the present invention. 図５は、本発明の一実施の形態による半導体装置を示す平面図。FIG. 5 is a plan view showing a semiconductor device according to an embodiment of the present invention. 図６は、本発明の一実施の形態による半導体装置を示す断面図（図５のVI−VI線断面図）。6 is a cross-sectional view showing a semiconductor device according to an embodiment of the present invention (cross-sectional view taken along line VI-VI in FIG. 5). 図７は、本発明の一実施の形態による半導体装置を示す拡大断面図（図６の部分拡大図）。FIG. 7 is an enlarged cross-sectional view (partially enlarged view of FIG. 6) showing a semiconductor device according to an embodiment of the present invention. 図８（ａ）−（ｅ）は、本発明の一実施の形態によるリードフレームの製造方法を示す断面図。8A to 8E are cross-sectional views illustrating a method for manufacturing a lead frame according to an embodiment of the present invention. 図９（ａ）−（ｅ）は、本発明の一実施の形態による半導体装置の製造方法を示す断面図。9A to 9E are cross-sectional views illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention. 図１０は、実施例において、熱応力の分布を示す図。FIG. 10 is a diagram showing a distribution of thermal stress in the example. 図１１は、半導体装置の比較例を示す断面図。FIG. 11 is a cross-sectional view illustrating a comparative example of a semiconductor device. 図１２は、比較例において、熱応力の分布を示す図。FIG. 12 is a diagram showing a thermal stress distribution in the comparative example.

以下、本発明の一実施の形態について、図１乃至図９を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。   Hereinafter, an embodiment of the present invention will be described with reference to FIGS. Note that, in the following drawings, the same portions are denoted by the same reference numerals, and some detailed description may be omitted.

リードフレームの構成
まず、図１乃至図４により、本実施の形態によるリードフレームの概略について説明する。図１乃至図４は、本実施の形態によるリードフレームを示す図である。 Construction of the lead frame initially, to FIG. 1 to FIG. 4, the outline of the lead frame according to the present embodiment. 1 to 4 are views showing a lead frame according to the present embodiment.

図１および図２に示すように、リードフレーム１０は、１つ又は複数の単位リードフレーム１０ａを含んでいる。各単位リードフレーム１０ａは、半導体素子２１（後述）を搭載するダイパッド１１と、ダイパッド１１の周囲に設けられたグランドリング４１とを備えている。また、各単位リードフレーム１０ａは、ダイパッド１１の周囲に設けられ、半導体素子２１と外部回路（図示せず）とを接続する複数の細長い第１リード部１２Ａおよび第２リード部１２Ｂを備えている。なお、単位リードフレーム１０ａは、それぞれ半導体装置２０（後述）に対応する領域であり、図１および図２において仮想線の内側に位置する領域である。また、図１および図２の仮想線は半導体装置２０の外周縁に対応している。   As shown in FIGS. 1 and 2, the lead frame 10 includes one or more unit lead frames 10a. Each unit lead frame 10 a includes a die pad 11 on which a semiconductor element 21 (described later) is mounted, and a ground ring 41 provided around the die pad 11. Each unit lead frame 10a includes a plurality of elongated first lead portions 12A and second lead portions 12B that are provided around the die pad 11 and connect the semiconductor element 21 and an external circuit (not shown). . Each unit lead frame 10a is a region corresponding to a semiconductor device 20 (described later), and is a region located inside a virtual line in FIGS. 1 and 2 correspond to the outer peripheral edge of the semiconductor device 20.

複数の単位リードフレーム１０ａは、支持リード（支持部材）１３を介して互いに連結されている。この支持リード１３は、ダイパッド１１と第１リード部１２Ａおよび第２リード部１２Ｂとを支持するものであり、Ｘ方向およびＹ方向に沿ってそれぞれ延びている。支持リード１３は、ハーフエッチングされておらず、加工前の金属基板（後述する金属基板３１）と同一の厚みを有している。なお、ハーフエッチングとは、被エッチング材料をその厚み方向に途中までエッチングすることをいう。ここで、Ｘ方向、Ｙ方向とは、リードフレーム１０の面内において、ダイパッド１１の各辺に平行な二方向であり、Ｘ方向とＹ方向とは互いに直交している。また、Ｚ方向は、Ｘ方向及びＹ方向の両方に対して垂直な方向である。   The plurality of unit lead frames 10 a are connected to each other via support leads (support members) 13. The support leads 13 support the die pad 11, the first lead portion 12A, and the second lead portion 12B, and extend along the X direction and the Y direction, respectively. The support lead 13 is not half-etched and has the same thickness as a metal substrate before processing (a metal substrate 31 described later). Half-etching means that the material to be etched is etched halfway in the thickness direction. Here, the X direction and the Y direction are two directions parallel to each side of the die pad 11 in the plane of the lead frame 10, and the X direction and the Y direction are orthogonal to each other. The Z direction is a direction perpendicular to both the X direction and the Y direction.

ダイパッド１１は、平面略正方形形状を有しており、その表面には、後述する半導体素子２１が搭載される。ダイパッド１１の平面形状は、正方形に限らず、長方形等の多角形としても良い。また、ダイパッド１１の四隅には、ダイパッド１１のコーナー部から単位リードフレーム１０ａのコーナー部に向けて略直線状に延びる吊りリード１４が連結されており、ダイパッド１１は、この４本の吊りリード１４を介して支持リード１３に連結支持されている。なお、本明細書中、「表面」とは、半導体素子２１が搭載される側の面をいい、「裏面」とは、「表面」の反対側の面であって外部の図示しない実装基板に接続される側の面をいう。   The die pad 11 has a substantially square planar shape, and a semiconductor element 21 to be described later is mounted on the surface thereof. The planar shape of the die pad 11 is not limited to a square but may be a polygon such as a rectangle. The four corners of the die pad 11 are connected to suspension leads 14 that extend substantially linearly from the corner portion of the die pad 11 toward the corner portion of the unit lead frame 10a. The die pad 11 includes the four suspension leads 14. It is connected and supported by the support lead 13 via. In the present specification, the “front surface” refers to the surface on which the semiconductor element 21 is mounted, and the “rear surface” refers to the surface opposite to the “front surface” and is attached to an external mounting board (not shown). The surface on the connected side.

図１乃至図４に示すように、ダイパッド１１は、中央に位置するダイパッド厚肉部１１ａと、ダイパッド厚肉部１１ａの周縁全周にわたって形成されたダイパッド薄肉部１１ｂとを有している。図３に示すように、ダイパッド１１の表面側の周縁に、表面側周縁部１１ｃが形成されており、ダイパッド１１の裏面側の周縁に、裏面側周縁部１１ｄが形成されている。この場合、ダイパッド１１の表面側周縁部１１ｃは、ダイパッド１１の裏面側周縁部１１ｄよりもグランドリング４１側に位置している。ダイパッド厚肉部１１ａは、ハーフエッチングされておらず、加工前の金属基板（後述する金属基板３１）と同一の厚みを有している。具体的には、ダイパッド厚肉部１１ａの厚み（ダイパッド１１の厚み）Ｔ１（図４参照）は、半導体装置２０の構成にもよるが、８０μｍ以上２００μｍ以下とすることができる。一方、ダイパッド薄肉部１１ｂは、ハーフエッチングにより裏面側から薄肉に形成されている。ハーフエッチング後の被エッチング材料の厚み（ダイパッド薄肉部１１ｂの厚み）Ｔ２は、ハーフエッチング前の被エッチング材料の厚みの例えば３０％以上７０％以下、好ましくは４０％以上６０％以下となる。このようにダイパッド薄肉部１１ｂを設けたことにより、後述するように半導体装置２０の構成材料の熱膨張係数の相違により発生する熱応力を緩和するとともに、ダイパッド１１が封止樹脂２３（後述）から離脱しにくくすることができる。 As shown in FIGS. 1 to 4, the die pad 11 has a die pad thick part 11a located at the center and a die pad thin part 11b formed over the entire periphery of the die pad thick part 11a. As shown in FIG. 3, a front surface side peripheral portion 11 c is formed on the front surface side periphery of the die pad 11, and a back surface side peripheral portion 11 d is formed on the back surface side periphery of the die pad 11. In this case, the front surface side peripheral portion 11 c of the die pad 11 is positioned closer to the ground ring 41 than the back surface side peripheral portion 11 d of the die pad 11. The die pad thick portion 11a is not half-etched and has the same thickness as a metal substrate before processing (a metal substrate 31 described later). Specifically, the thickness (thickness of the die pad 11) T 1 (see FIG. 4) of the die pad thick portion 11a can be set to 80 μm or more and 200 μm or less depending on the configuration of the semiconductor device 20. On the other hand, the die pad thin portion 11b is formed thin from the back side by half etching. Thickness (die pad thin portion thickness of 11b) T 2 of the etched material after the half etching is 70% for example 30% or more of the thickness of the etched material of the front half-etching or less, preferably is 60% or less than 40%. By providing the die pad thin portion 11b as described above, the thermal stress generated due to the difference in the thermal expansion coefficient of the constituent material of the semiconductor device 20 is relieved as described later, and the die pad 11 is removed from the sealing resin 23 (described later). It can be made difficult to leave.

また、表面側周縁部１１ｃは、ダイパッド薄肉部１１ｂの外縁に形成されており、その平面形状は略矩形状である。また、裏面側周縁部１１ｄは、ダイパッド厚肉部１１ａの外縁に形成されており、その平面形状は、表面側周縁部１１ｃよりも小さい略矩形状である。   Moreover, the surface side peripheral part 11c is formed in the outer edge of the die pad thin part 11b, and the planar shape is a substantially rectangular shape. Moreover, the back surface side peripheral part 11d is formed in the outer edge of the die pad thick part 11a, The planar shape is a substantially rectangular shape smaller than the surface side peripheral part 11c.

図４に示すように、垂直断面において、ダイパッド１１の側面は、表面側に位置する表面側テーパー部１１ｅと、裏面側に位置する裏面側テーパー部１１ｆと、表面側テーパー部１１ｅと裏面側テーパー部１１ｆとの間に位置する延伸部１１ｇとを含んでいる。表面側テーパー部１１ｅおよび裏面側テーパー部１１ｆは、垂直断面において直線状に形成され、裏面側から表面側に向かうにつれてグランドリング４１側に傾斜している。延伸部１１ｇは、裏面側テーパー部１１ｆ側から表面側テーパー部１１ｅ側に向けて水平方向に延びている。この場合、延伸部１１ｇは、垂直断面において、直線状に形成されており、ダイパッド１１の表面および裏面に対して略平行に形成されている。この延伸部１１ｇは、裏面側からハーフエッチングされることにより形成されたものである。延伸部１１ｇと表面側テーパー部１１ｅとがなす角度α１と、延伸部１１ｇと裏面側テーパー部１１ｆとがなす角度α２とは、互いに略同一であり、具体的には、４４°以上７８°以下とすることができる。なお、本明細書中、「垂直断面」とは、リードフレーム１０の表面および裏面に対し、垂直な面（図３および図４に示す断面）をいう。 As shown in FIG. 4, in the vertical cross section, the side surface of the die pad 11 includes a front side taper portion 11e located on the front side, a back side taper portion 11f located on the back side, a front side taper portion 11e, and a back side taper. The extending part 11g located between the parts 11f is included. The front surface side taper portion 11e and the back surface side taper portion 11f are formed in a straight line shape in a vertical section, and are inclined toward the ground ring 41 side from the back surface side toward the front surface side. The extending part 11g extends in the horizontal direction from the back side taper part 11f side to the front side taper part 11e side. In this case, the extending portion 11g is formed in a straight line in the vertical cross section, and is formed substantially parallel to the front surface and the back surface of the die pad 11. This extending portion 11g is formed by half-etching from the back side. The extending portion 11g and the front side tapered portion 11e and the angle alpha 1 formed by, and angle alpha 2 which forms the extending portion 11g and the back side tapered portion 11f is is substantially identical to each other, specifically, 44 ° or 78 It can be below. In the present specification, the “vertical cross section” refers to a plane (cross section shown in FIGS. 3 and 4) perpendicular to the front surface and the back surface of the lead frame 10.

また、断面視における延伸部１１ｇの長さをＬ１としたとき、Ｌ１は２１μｍ以上１１４μｍ以下となることが好ましい。また、ダイパッド１１の厚みＴ１に対して、Ｔ１／２＞Ｌ１という関係が成り立つことが好ましい。これにより、上述したようにダイパッド１１が封止樹脂２３（後述）から離脱しにくくすることができるとともに、ダイパッド１１の剛性が低下することを抑制できる。また、ダイパッド１１の表面側周縁部１１ｃから裏面側周縁部１１ｄまでのＸ方向における距離Ｌ２は、半導体装置２０の構成にもよるが、１００μｍ以上２５０μｍ以下とすることができる。 Also, when the extended portion length of 11g in cross section and the L 1, L 1 is preferably equal to or less than 114μm or 21 [mu] m. Further, the thickness T 1 of the die pad 11, T 1/2> It is preferable that relationship L 1 is satisfied. Thereby, as described above, the die pad 11 can be made difficult to be detached from the sealing resin 23 (described later), and a decrease in the rigidity of the die pad 11 can be suppressed. The distance L 2 in the X direction from the surface side peripheral edge 11c to the rear-side peripheral edge portion 11d of the die pad 11, depending on the configuration of the semiconductor device 20 can be a 100μm or 250μm or less.

グランドリング４１は、後述するようにボンディングワイヤ２２を介して半導体素子２１に接続されるものであり、図１および図２に示すように、複数の連結片４２を介してダイパッド１１に連結されている。また、複数の連結片４２の間には、それぞれ空間４３が形成されており、グランドリング４１は、ダイパッド１１との間に複数の空間４３を介して配置されている。グランドリング４１の表面にはボンディング領域４４が形成されている。このボンディング領域４４は、後述するようにボンディングワイヤ２２を介して半導体素子２１に電気的に接続される領域であり、グランド（ＧＮＤ）端子としての役割を果たしている。このため、ボンディング領域４４上には、ボンディングワイヤ２２との密着性を向上させるめっき部が設けられていても良い。また、図４に示すように、断面視において、グランドリング４１の表面におけるダイパッド１１側の周縁部から、ダイパッド１１の表面側周縁部１１ｃまでの距離Ｌ３は、半導体装置２０の構成にもよるが、１００μｍ以上２５０μｍ以下とすることができる。 The ground ring 41 is connected to the semiconductor element 21 via the bonding wire 22 as will be described later, and is connected to the die pad 11 via a plurality of connecting pieces 42 as shown in FIGS. 1 and 2. Yes. In addition, spaces 43 are formed between the plurality of connecting pieces 42, and the ground ring 41 is disposed between the die pad 11 and the spaces 43. A bonding region 44 is formed on the surface of the ground ring 41. The bonding region 44 is a region that is electrically connected to the semiconductor element 21 via the bonding wire 22 as will be described later, and serves as a ground (GND) terminal. For this reason, on the bonding region 44, a plating part that improves the adhesion to the bonding wire 22 may be provided. As shown in FIG. 4, the distance L 3 from the peripheral portion on the die pad 11 side on the surface of the ground ring 41 to the front peripheral portion 11 c of the die pad 11 in the cross-sectional view depends on the configuration of the semiconductor device 20. However, it can be 100 μm or more and 250 μm or less.

図３および図４に示すように、グランドリング４１は、ハーフエッチングにより裏面側から薄肉に形成されている。グランドリング４１の厚みＴ３は、ハーフエッチング前の被エッチング材料の厚みの例えば３０％以上７０％以下、好ましくは４０％以上６０％以下となる。このように裏面側から薄肉化されたグランドリング４１を設けたことにより、グランドリング４１が封止樹脂２３（後述）から離脱しにくくすることができる。 As shown in FIGS. 3 and 4, the ground ring 41 is formed thin from the back side by half etching. The thickness T 3 of the ground ring 41 is, for example, 30% to 70%, preferably 40% to 60% of the thickness of the material to be etched before half etching. By providing the ground ring 41 that is thinned from the back side in this way, the ground ring 41 can be made difficult to separate from the sealing resin 23 (described later).

また、グランドリング４１の表面は、ダイパッド１１の表面と同一平面上に設けられている。断面視におけるグランドリング４１の表面の幅（グランドリング４１の長手方向に垂直な方向の距離）Ｌ４は、半導体装置２０の構成にもよるが、１００μｍ以上３５０μｍ以下とすることができる。 The surface of the ground ring 41 is provided on the same plane as the surface of the die pad 11. The width (the distance in the direction perpendicular to the longitudinal direction of the ground ring 41) L 4 of the surface of the ground ring 41 in a cross-sectional view can be 100 μm or more and 350 μm or less, depending on the configuration of the semiconductor device 20.

また、垂直断面において、グランドリング４１の幅方向両側面は、それぞれテーパー状に形成されている。すなわち、グランドリング４１の支持リード１３側に位置する側面には第１テーパー部４１ａが形成され、グランドリング４１のダイパッド１１側に位置する側面には第２テーパー部４１ｂが形成されている。第１テーパー部４１ａは、垂直断面において直線状に形成され、裏面側から表面側に向かうにつれて支持リード１３側に傾斜している。第２テーパー部４１ｂは、垂直断面において直線状に形成され、裏面側から表面側に向かうにつれてダイパッド１１側に傾斜している。グランドリング４１の裏面と第１テーパー部４１ａとがなす角度α３と、グランドリング４１の裏面と第２テーパー部４１ｂとがなす角度α４とは、互いに略同一であり、具体的には、４４°以上７８°以下とすることができる。 In the vertical cross section, both side surfaces in the width direction of the ground ring 41 are each tapered. That is, the first taper portion 41 a is formed on the side surface of the ground ring 41 located on the support lead 13 side, and the second taper portion 41 b is formed on the side surface of the ground ring 41 located on the die pad 11 side. The first taper portion 41a is formed in a straight line in the vertical cross section, and is inclined toward the support lead 13 side from the back surface side toward the front surface side. The 2nd taper part 41b is formed in the linear form in the vertical cross section, and inclines to the die pad 11 side as it goes to the surface side from a back surface side. An angle α 3 formed by the back surface of the ground ring 41 and the first tapered portion 41a and an angle α 4 formed by the back surface of the ground ring 41 and the second tapered portion 41b are substantially the same as each other. It can be set to 44 ° to 78 °.

次に、図１乃至図３を参照して、第１リード部１２Ａ及び第２リード部１２Ｂの構成について説明する。   Next, the configuration of the first lead portion 12A and the second lead portion 12B will be described with reference to FIGS.

図１および図２に示すように、各第１リード部１２Ａおよび各第２リード部１２Ｂは、後述するようにボンディングワイヤ２２を介して半導体素子２１に接続されるものであり、グランドリング４１との間に空間を介して配置されている。各第１リード部１２Ａおよび各第２リード部１２Ｂは、それぞれ支持リード１３から延び出している。   As shown in FIGS. 1 and 2, each first lead portion 12A and each second lead portion 12B are connected to the semiconductor element 21 via bonding wires 22 as described later. It is arrange | positioned through space between. Each first lead portion 12 </ b> A and each second lead portion 12 </ b> B extends from the support lead 13.

各第１リード部１２Ａと各第２リード部１２Ｂとは、ダイパッド１１およびグランドリング４１の周囲に沿って交互に配置されている。隣接する第１リード部１２Ａ及び第２リード部１２Ｂ同士は、半導体装置２０（後述）の製造後に互いに電気的に絶縁される形状となっている。また、第１リード部１２Ａ及び第２リード部１２Ｂは、半導体装置２０の製造後にダイパッド１１およびグランドリング４１と電気的に絶縁される形状となっている。この第１リード部１２Ａ及び第２リード部１２Ｂの裏面には、それぞれ外部の実装基板（図示せず）に電気的に接続される外部端子１７Ａ、１７Ｂが形成されている。各外部端子１７Ａ、１７Ｂは、半導体装置２０（後述）の製造後に、それぞれ半導体装置２０から外方に露出するようになっている。   The first lead portions 12 </ b> A and the second lead portions 12 </ b> B are alternately arranged along the periphery of the die pad 11 and the ground ring 41. Adjacent first lead portion 12A and second lead portion 12B have a shape that is electrically insulated from each other after manufacturing semiconductor device 20 (described later). Further, the first lead portion 12A and the second lead portion 12B have a shape that is electrically insulated from the die pad 11 and the ground ring 41 after the semiconductor device 20 is manufactured. External terminals 17A and 17B that are electrically connected to an external mounting substrate (not shown) are formed on the back surfaces of the first lead portion 12A and the second lead portion 12B, respectively. The external terminals 17A and 17B are exposed outward from the semiconductor device 20 after the semiconductor device 20 (described later) is manufactured.

この場合、複数の第１リード部１２Ａ及び第２リード部１２Ｂの外部端子１７Ａ、１７Ｂは、平面視で複数の列（２列）に沿って配置されている。具体的には、外部端子１７Ａ、１７Ｂは、隣り合う第１リード部１２Ａ及び第２リード部１２Ｂ間で内側および外側に位置するよう、平面視で交互に千鳥状に配置されている。各外部端子１７Ａはそれぞれ内側（ダイパッド１１側）に位置しており、各外部端子１７Ｂはそれぞれ外側（支持リード１３側）に位置している。複数の外部端子１７Ａ及び複数の外部端子１７Ｂは、それぞれ異なる直線上に配置され、複数の外部端子１７Ａが配置される直線と、複数の外部端子１７Ｂが配置される直線とは互いに平行である。またダイパッド１１およびグランドリング４１の周囲において、内側の外部端子１７Ａを有する第１リード部１２Ａと、外側の外部端子１７Ｂを有する第２リード部１２Ｂとが、全周にわたり交互に配置されている。これにより、第１リード部１２Ａ及び第２リード部１２Ｂの外部端子１７Ａ、１７Ｂが、隣接する第１リード部１２Ａ及び第２リード部１２Ｂに短絡する不具合が防止される。   In this case, the external terminals 17A and 17B of the plurality of first lead portions 12A and the second lead portion 12B are arranged along a plurality of rows (two rows) in plan view. Specifically, the external terminals 17A and 17B are alternately arranged in a staggered manner in a plan view so as to be located inside and outside between the adjacent first lead portion 12A and the second lead portion 12B. Each external terminal 17A is located inside (die pad 11 side), and each external terminal 17B is located outside (support lead 13 side). The plurality of external terminals 17A and the plurality of external terminals 17B are arranged on different straight lines, and the straight line on which the plurality of external terminals 17A are arranged and the straight line on which the plurality of external terminals 17B are arranged are parallel to each other. Further, around the die pad 11 and the ground ring 41, the first lead portions 12A having the inner external terminals 17A and the second lead portions 12B having the outer external terminals 17B are alternately arranged over the entire circumference. Thereby, the malfunction that the external terminals 17A and 17B of the first lead portion 12A and the second lead portion 12B are short-circuited to the adjacent first lead portion 12A and the second lead portion 12B is prevented.

次に、第１リード部１２Ａ及び第２リード部１２Ｂの構成について更に説明する。   Next, the configuration of the first lead portion 12A and the second lead portion 12B will be further described.

図１乃至図３に示すように、内側の外部端子１７Ａを有する第１リード部１２Ａは、インナーリード５１と、接続リード５２と、端子部５３とを有している。このうちインナーリード５１は、端子部５３から内側（ダイパッド１１側）に延びており、その先端部にはボンディング領域１５が形成されている。このボンディング領域１５は、後述するようにボンディングワイヤ２２を介して半導体素子２１に電気的に接続される領域であり、内部端子としての役割を果たしている。このため、ボンディング領域１５上には、ボンディングワイヤ２２との密着性を向上させるめっき部が設けられていても良い。なお、各インナーリード５１は、平面視で、支持リード１３に対して直角に延びる部分と支持リード１３に対して傾斜して延びる部分とを有している。   As shown in FIGS. 1 to 3, the first lead portion 12 </ b> A having the inner external terminal 17 </ b> A has an inner lead 51, a connection lead 52, and a terminal portion 53. Among these, the inner lead 51 extends inward (on the die pad 11 side) from the terminal portion 53, and a bonding region 15 is formed at the tip thereof. The bonding region 15 is a region that is electrically connected to the semiconductor element 21 via a bonding wire 22 as will be described later, and serves as an internal terminal. For this reason, on the bonding area | region 15, the plating part which improves adhesiveness with the bonding wire 22 may be provided. Each inner lead 51 has a portion extending perpendicularly to the support lead 13 and a portion extending inclined with respect to the support lead 13 in plan view.

接続リード５２は、端子部５３から外側（支持リード１３側）に延びており、その基端部は支持リード１３に連結されている。接続リード５２は、当該接続リード５２が連結される支持リード１３に対して垂直に延びている。なお、端子部５３の裏面には、外部端子１７Ａが形成されている。   The connection lead 52 extends to the outside (support lead 13 side) from the terminal portion 53, and the base end portion is connected to the support lead 13. The connection lead 52 extends perpendicularly to the support lead 13 to which the connection lead 52 is coupled. An external terminal 17 </ b> A is formed on the back surface of the terminal portion 53.

第１リード部１２Ａのインナーリード５１および接続リード５２は、それぞれ裏面側からハーフエッチングにより薄肉化されている。このうち、垂直断面において、インナーリード５１の先端部の側面は、テーパー状に形成されている。他方、端子部５３は、ハーフエッチングされることなく、ダイパッド１１のダイパッド厚肉部１１ａおよび支持リード１３と同一の厚みを有している。このように、インナーリード５１および接続リード５２の厚みが端子部５３の厚みよりも薄いことにより、幅の狭い第１リード部１２Ａを精度良く形成することができ、小型でピン数の多い半導体装置２０を得ることができる。   The inner lead 51 and the connecting lead 52 of the first lead portion 12A are thinned by half etching from the back side. Among these, in the vertical cross section, the side surface of the tip portion of the inner lead 51 is formed in a tapered shape. On the other hand, the terminal portion 53 has the same thickness as the die pad thick portion 11a and the support lead 13 of the die pad 11 without being half-etched. Thus, since the thickness of the inner lead 51 and the connection lead 52 is thinner than the thickness of the terminal portion 53, the first lead portion 12A having a narrow width can be formed with high accuracy, and the semiconductor device is small and has a large number of pins. 20 can be obtained.

一方、外側の外部端子１７Ｂを有する第２リード部１２Ｂは、インナーリード６１と、端子部６３とを有している。このうちインナーリード６１は、端子部６３から内側（ダイパッド１１側）に延びており、その先端部にはボンディング領域１５が形成されている。このボンディング領域１５は、ボンディングワイヤ２２を介して半導体素子２１に電気的に接続される領域であり、内部端子としての役割を果たしている。このため、ボンディング領域１５上には、ボンディングワイヤ２２との密着性を向上させるめっき部が設けられていても良い。各インナーリード６１は、平面視で、支持リード１３に対して直角に延びる部分と支持リード１３に対して傾斜して延びる部分とを有している。   On the other hand, the second lead portion 12 </ b> B having the outer external terminal 17 </ b> B has an inner lead 61 and a terminal portion 63. Among these, the inner lead 61 extends inward (on the die pad 11 side) from the terminal portion 63, and a bonding region 15 is formed at the tip portion thereof. The bonding region 15 is a region that is electrically connected to the semiconductor element 21 via the bonding wire 22 and serves as an internal terminal. For this reason, on the bonding area | region 15, the plating part which improves adhesiveness with the bonding wire 22 may be provided. Each inner lead 61 has a portion extending perpendicularly to the support lead 13 and a portion extending inclined with respect to the support lead 13 in plan view.

端子部６３は、その基端側において支持リード１３に連結されており、支持リード１３に対して垂直に延びている。   The terminal portion 63 is connected to the support lead 13 on the base end side and extends perpendicularly to the support lead 13.

第２リード部１２Ｂのインナーリード６１は、裏面側からハーフエッチングにより薄肉に形成されている。また、垂直断面において、インナーリード６１の先端部の側面は、テーパー状に形成されている。また、端子部６３は、ハーフエッチングされることなく、ダイパッド１１のダイパッド厚肉部１１ａおよび支持リード１３と同一の厚みを有している。このように、インナーリード６１の厚さが端子部６３の厚さよりも薄いことにより、幅の狭い第２リード部１２Ｂを精度良く形成することができ、小型でピン数の多い半導体装置２０を得ることができる。   The inner lead 61 of the second lead portion 12B is formed thin from the back side by half etching. Further, in the vertical cross section, the side surface of the tip portion of the inner lead 61 is tapered. Further, the terminal portion 63 has the same thickness as the die pad thick portion 11 a and the support lead 13 of the die pad 11 without being half-etched. Thus, since the thickness of the inner lead 61 is thinner than the thickness of the terminal portion 63, the narrow second lead portion 12B can be formed with high accuracy, and a small semiconductor device 20 having a large number of pins is obtained. be able to.

以上説明したリードフレーム１０は、全体として銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属から構成されている。また、リードフレーム１０の厚みは、製造する半導体装置２０の構成にもよるが、８０μｍ以上２００μｍ以下とすることができる。   The lead frame 10 described above is made of a metal such as copper, copper alloy, 42 alloy (Ni 42% Fe alloy) as a whole. The lead frame 10 may have a thickness of 80 μm or more and 200 μm or less, although it depends on the configuration of the semiconductor device 20 to be manufactured.

なお、本実施の形態において、表面側テーパー部１１ｅ、裏面側テーパー部１１ｆ、延伸部１１ｇ、第１テーパー部４１ａおよび第２テーパー部４１ｂは、垂直断面において直線状に形成されているが、これに限られるものではなく、例えば湾曲していても良い。   In the present embodiment, the front side taper portion 11e, the back side taper portion 11f, the extending portion 11g, the first taper portion 41a, and the second taper portion 41b are formed in a straight line in a vertical section. For example, it may be curved.

また、本実施の形態において、第１リード部１２Ａ及び第２リード部１２Ｂは、ダイパッド１１の４辺全てに沿って配置されているが、これに限られるものではなく、例えばダイパッド１１の対向する２辺のみに沿って配置されていても良い。   Further, in the present embodiment, the first lead portion 12A and the second lead portion 12B are disposed along all four sides of the die pad 11, but the present invention is not limited to this, for example, the die pad 11 is opposed. It may be arranged along only two sides.

また、本実施の形態では、第１リード部１２Ａの外部端子１７Ａと第２リード部１２Ｂの外部端子１７Ｂとが千鳥状に２列に配置されている場合を例にとって説明したが、これに限らず、外部端子が１列に配置されていても良く、３列以上に配置されていても良い。   In the present embodiment, the case where the external terminals 17A of the first lead portion 12A and the external terminals 17B of the second lead portion 12B are arranged in two rows in a staggered manner has been described as an example. Instead, the external terminals may be arranged in one row, or may be arranged in three or more rows.

半導体装置の構成
次に、図５乃至図７により、本実施の形態による半導体装置について説明する。図５乃至図７は、本実施の形態による半導体装置（ＤＲ−ＱＦＮ（Dual Row QFN）タイプ）を示す図である。なお、図５において、表面側テーパー部１１ｅ、裏面側テーパー部１１ｆ、延伸部１１ｇ、第１テーパー部４１ａおよび第２テーパー部４１ｂの図示を省略し、図７において、ボンディングワイヤ２２および封止樹脂２３の図示を省略している。 Configuration of Semiconductor Device Next, the semiconductor device according to the present embodiment will be described with reference to FIGS. 5 to 7 are diagrams showing a semiconductor device (DR-QFN (Dual Row QFN) type) according to the present embodiment. 5, the illustration of the front side taper portion 11e, the back side taper portion 11f, the extending portion 11g, the first taper portion 41a and the second taper portion 41b is omitted, and in FIG. 7, the bonding wire 22 and the sealing resin are omitted. Illustration of 23 is omitted.

図５乃至図７に示すように、半導体装置（半導体パッケージ）２０は、ダイパッド１１と、ダイパッド１１の周囲に設けられたグランドリング４１と、ダイパッド１１の周囲に設けられた複数の第１リード部１２Ａおよび複数の第２リード部１２Ｂとを備えている。ダイパッド１１上には、半導体素子２１が搭載されている。半導体素子２１とグランドリング４１とは、複数のボンディングワイヤ（接続部材）２２により電気的に接続されている。さらに、複数の第１リード部１２Ａおよび複数の第２リード部１２Ｂは、それぞれボンディングワイヤ２２によって半導体素子２１と電気的に接続されている。ダイパッド１１の四隅には、それぞれ吊りリード１４が連結されている。また、ダイパッド１１、第１リード部１２Ａ、第２リード部１２Ｂ、吊りリード１４、半導体素子２１、ボンディングワイヤ２２およびグランドリング４１は、封止樹脂２３によって樹脂封止されている。   As shown in FIGS. 5 to 7, the semiconductor device (semiconductor package) 20 includes a die pad 11, a ground ring 41 provided around the die pad 11, and a plurality of first lead portions provided around the die pad 11. 12A and a plurality of second lead portions 12B. A semiconductor element 21 is mounted on the die pad 11. The semiconductor element 21 and the ground ring 41 are electrically connected by a plurality of bonding wires (connection members) 22. Furthermore, the plurality of first lead portions 12A and the plurality of second lead portions 12B are electrically connected to the semiconductor element 21 by bonding wires 22, respectively. Suspension leads 14 are connected to the four corners of the die pad 11, respectively. The die pad 11, the first lead portion 12 </ b> A, the second lead portion 12 </ b> B, the suspension lead 14, the semiconductor element 21, the bonding wire 22, and the ground ring 41 are resin-sealed with a sealing resin 23.

このうちダイパッド１１、第１リード部１２Ａ、第２リード部１２Ｂ、吊りリード１４およびグランドリング４１は、上述したリードフレーム１０から作製されたものである。このダイパッド１１、第１リード部１２Ａ、第２リード部１２Ｂ、吊りリード１４およびグランドリング４１の構成は、半導体装置２０に含まれない領域を除き、上述した図１乃至図４に示すものと同様であるため、ここでは詳細な説明を省略する。   Among these, the die pad 11, the first lead portion 12A, the second lead portion 12B, the suspension lead 14, and the ground ring 41 are produced from the lead frame 10 described above. The configurations of the die pad 11, the first lead portion 12A, the second lead portion 12B, the suspension lead 14 and the ground ring 41 are the same as those shown in FIGS. Therefore, detailed description is omitted here.

また、半導体素子２１としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。半導体素子２１の厚みＴ４（図７参照）は、３００μｍ以上６００μｍ以下程度とすることができる。この半導体素子２１は、各々ボンディングワイヤ２２が取り付けられる複数の電極２１ａを有している。また、半導体素子２１は、例えばダイボンディングペースト等の接着剤２４により、ダイパッド１１の表面に固定されている。接着剤２４の厚みＴ５は、１５μｍ以上４０μｍ以下程度とすることができる。また、垂直断面において、接着剤２４は、半導体素子２１の下部側面に付着していても良い。この場合、半導体素子２１の側面に付着した接着剤２４は、ダイパッド１１の表面から最も離れた点Ｐを含み、点Ｐにおける接着剤２４の厚みＴ６は、１００μｍ以上２５０μｍ以下程度とすることができる。 Further, as the semiconductor element 21, various semiconductor elements generally used in the past can be used, and are not particularly limited. For example, an integrated circuit, a large-scale integrated circuit, a transistor, a thyristor, a diode, or the like is used. it can. The thickness T 4 (see FIG. 7) of the semiconductor element 21 can be about 300 μm or more and 600 μm or less. The semiconductor element 21 has a plurality of electrodes 21a to which bonding wires 22 are attached. The semiconductor element 21 is fixed to the surface of the die pad 11 with an adhesive 24 such as a die bonding paste. A thickness T 5 of the adhesive 24 can be set to about 15 μm or more and 40 μm or less. Further, the adhesive 24 may adhere to the lower side surface of the semiconductor element 21 in the vertical cross section. In this case, the adhesive 24 attached to the side surface of the semiconductor element 21 includes a point P farthest from the surface of the die pad 11, and the thickness T 6 of the adhesive 24 at the point P may be about 100 μm to 250 μm. it can.

各ボンディングワイヤ２２は、例えば金、銅等の導電性の良い材料からなっている。各ボンディングワイヤ２２は、それぞれその一端が半導体素子２１の電極２１ａに接続されるとともに、その他端が各第１リード部１２Ａ若しくは第２リード部１２Ｂのボンディング領域１５またはグランドリング４１のボンディング領域４４にそれぞれ接続されている。なお、ボンディング領域１５、４４には、ボンディングワイヤ２２と密着性を向上させるめっき部が設けられていても良い。   Each bonding wire 22 is made of a material having good conductivity such as gold or copper. Each bonding wire 22 has one end connected to the electrode 21a of the semiconductor element 21 and the other end connected to the bonding region 15 of each first lead portion 12A or the second lead portion 12B or the bonding region 44 of the ground ring 41. Each is connected. The bonding regions 15 and 44 may be provided with a plating portion that improves the adhesion with the bonding wire 22.

封止樹脂２３としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはＰＰＳ樹脂等の熱可塑性樹脂を用いることができる。封止樹脂２３全体の厚みは、３００μｍ以上１２００μｍ以下程度とすることができる。また、封止樹脂２３の一辺（半導体装置２０の一辺）は、例えば８ｍｍ以上１６ｍｍ以下とすることができる。なお、図５において、封止樹脂２３のうち、ダイパッド１１、第１リード部１２Ａ、第２リード部１２Ｂおよびグランドリング４１よりも表面側に位置する部分の表示を省略している。   As the sealing resin 23, a thermosetting resin such as a silicone resin or an epoxy resin, or a thermoplastic resin such as a PPS resin can be used. The total thickness of the sealing resin 23 can be about 300 μm or more and 1200 μm or less. Further, one side of the sealing resin 23 (one side of the semiconductor device 20) can be set to, for example, 8 mm or more and 16 mm or less. In FIG. 5, the portion of the sealing resin 23 located on the surface side of the die pad 11, the first lead portion 12A, the second lead portion 12B, and the ground ring 41 is not shown.

リードフレームの製造方法
次に、図１乃至図４に示すリードフレーム１０の製造方法について、図８（ａ）−（ｅ）を用いて説明する。なお、図８（ａ）−（ｅ）は、リードフレーム１０の製造方法を示す断面図（図３に対応する図）である。 Manufacturing Method of Lead Frame Next, a manufacturing method of the lead frame 10 shown in FIGS. 1 to 4 will be described with reference to FIGS. 8A to 8E are cross-sectional views (corresponding to FIG. 3) showing the manufacturing method of the lead frame 10. FIG.

まず図８（ａ）に示すように、平板状の金属基板３１を準備する。この金属基板３１としては、銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属からなる基板を使用することができる。なお金属基板３１は、その両面に対して脱脂等を行い、洗浄処理を施したものを使用することが好ましい。   First, as shown in FIG. 8A, a flat metal substrate 31 is prepared. As the metal substrate 31, a substrate made of a metal such as copper, a copper alloy, or a 42 alloy (Ni 42% Fe alloy) can be used. In addition, it is preferable to use what the metal substrate 31 performed the degreasing | defatting etc. to the both surfaces, and performed the washing process.

次に、金属基板３１の表裏全体にそれぞれ感光性レジスト３２ａ、３３ａを塗布し、これを乾燥する（図８（ｂ））。なお感光性レジスト３２ａ、３３ａとしては、従来公知のものを使用することができる。   Next, photosensitive resists 32a and 33a are applied to the entire front and back surfaces of the metal substrate 31, respectively, and dried (FIG. 8B). As the photosensitive resists 32a and 33a, conventionally known resists can be used.

続いて、この金属基板３１に対してフォトマスクを介して露光し、現像することにより、所望の開口部３２ｂ、３３ｂを有するエッチング用レジスト層３２、３３を形成する（図８（ｃ））。   Subsequently, the metal substrate 31 is exposed through a photomask and developed to form etching resist layers 32 and 33 having desired openings 32b and 33b (FIG. 8C).

次に、エッチング用レジスト層３２、３３を耐腐蝕膜として金属基板３１に腐蝕液でエッチングを施す（図８（ｄ））。これにより、ダイパッド１１、第１リード部１２Ａ、第２リード部１２Ｂ、吊りリード１４およびグランドリング４１の外形が形成される。このとき、エッチング用レジスト層３２、３３の形状およびエッチング条件を適宜調整することにより、ダイパッド１１の表面側テーパー部１１ｅ、裏面側テーパー部１１ｆおよび延伸部１１ｇが形成され、ダイパッド１１のダイパッド厚肉部１１ａと、ダイパッド薄肉部１１ｂとが形成される（図１乃至図４参照）。また、同様にして、グランドリング４１の第１テーパー部４１ａおよび第２テーパー部４１ｂが形成される（図３および図４参照）。なお、腐蝕液は、使用する金属基板３１の材質に応じて適宜選択することができ、例えば、金属基板３１として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、金属基板３１の両面からスプレーエッチングを行うことができる。   Next, the etching resist layers 32 and 33 are used as an anticorrosion film, and the metal substrate 31 is etched with an etching solution (FIG. 8D). Thereby, the outer shape of the die pad 11, the first lead portion 12A, the second lead portion 12B, the suspension lead 14 and the ground ring 41 is formed. At this time, by appropriately adjusting the shapes and etching conditions of the etching resist layers 32 and 33, the front side taper portion 11e, the back side taper portion 11f and the extending portion 11g of the die pad 11 are formed, and the die pad thick wall of the die pad 11 is formed. A portion 11a and a die pad thin portion 11b are formed (see FIGS. 1 to 4). Similarly, the first tapered portion 41a and the second tapered portion 41b of the ground ring 41 are formed (see FIGS. 3 and 4). The corrosive liquid can be appropriately selected according to the material of the metal substrate 31 to be used. For example, when copper is used as the metal substrate 31, an aqueous ferric chloride solution is usually used and both surfaces of the metal substrate 31 are used. Spray etching can be performed.

その後、エッチング用レジスト層３２、３３を剥離して除去することにより、図１乃至図４に示すリードフレーム１０が得られる。（図８（ｅ））。   Thereafter, the etching resist layers 32 and 33 are peeled and removed, whereby the lead frame 10 shown in FIGS. 1 to 4 is obtained. (FIG. 8 (e)).

なお、上記においては、金属基板３１の両面側からスプレーエッチングを行う場合を例にとって説明したが、これに限られるものではない。例えば、金属基板３１の片面ずつ２段階のスプレーエッチングを行っても良い。具体的には、まず金属基板３１の表面側の全体に第１エッチング用レジスト層を設けるとともに、裏面側に所定のパターンをもつ第２エッチング用レジスト層を形成し、金属基板３１の裏面側のみエッチングを施す。次に、第１及び第２エッチング用レジスト層を除去するとともに、金属基板３１の裏面側に耐エッチング性のある樹脂からなる封止層を設ける。続いて、金属基板３１の表面側に所定のパターンをもつ第３エッチング用レジスト層を形成し、この状態で金属基板３１の表面側のみエッチングを施す。その後、裏面側の封止層を剥離することにより、リードフレーム１０の外形が形成される。このように金属基板３１の片面ずつスプレーエッチングを行うことにより、リードフレーム１０、とりわけ第１リード部１２Ａ及び第２リード部１２Ｂの変形を回避しやすいという効果が得られる。   In the above description, the case where spray etching is performed from both sides of the metal substrate 31 has been described as an example. However, the present invention is not limited to this. For example, two stages of spray etching may be performed for each side of the metal substrate 31. Specifically, first, a first etching resist layer is provided on the entire front surface side of the metal substrate 31, and a second etching resist layer having a predetermined pattern is formed on the back surface side, so that only the back surface side of the metal substrate 31 is formed. Etch. Next, the first and second etching resist layers are removed, and a sealing layer made of a resin having etching resistance is provided on the back side of the metal substrate 31. Subsequently, a third etching resist layer having a predetermined pattern is formed on the surface side of the metal substrate 31, and only the surface side of the metal substrate 31 is etched in this state. Thereafter, the outer shape of the lead frame 10 is formed by peeling off the sealing layer on the back surface side. By performing spray etching on each side of the metal substrate 31 in this way, an effect is obtained that it is easy to avoid deformation of the lead frame 10, particularly the first lead portion 12A and the second lead portion 12B.

半導体装置の製造方法
次に、図５乃至図７に示す半導体装置２０の製造方法について、図９（ａ）−（ｅ）を用いて説明する。 Method for Manufacturing Semiconductor Device Next, a method for manufacturing the semiconductor device 20 shown in FIGS. 5 to 7 will be described with reference to FIGS.

まず、例えば図８（ａ）−（ｅ）に示す方法により、リードフレーム１０を作製する（図９（ａ））。   First, the lead frame 10 is manufactured by the method shown in FIGS. 8A to 8E, for example (FIG. 9A).

次に、リードフレーム１０のダイパッド１１上に、半導体素子２１を搭載する。この場合、例えばダイボンディングペースト等の接着剤２４を用いて、半導体素子２１をダイパッド１１上に載置して固定する（ダイアタッチ工程）（図９（ｂ））。   Next, the semiconductor element 21 is mounted on the die pad 11 of the lead frame 10. In this case, the semiconductor element 21 is placed and fixed on the die pad 11 using, for example, an adhesive 24 such as a die bonding paste (die attaching step) (FIG. 9B).

次に、半導体素子２１の各電極２１ａと、各第１リード部１２Ａ及び第２リード部１２Ｂのボンディング領域１５並びにグランドリング４１のボンディング領域４４とを、それぞれボンディングワイヤ（接続部材）２２によって互いに電気的に接続する（ワイヤボンディング工程）（図９（ｃ））。   Next, each electrode 21a of the semiconductor element 21, the bonding region 15 of each first lead portion 12A and the second lead portion 12B, and the bonding region 44 of the ground ring 41 are electrically connected to each other by bonding wires (connection members) 22, respectively. Connection (wire bonding step) (FIG. 9C).

次に、リードフレーム１０に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂２３を形成する（図９（ｄ））。このようにして、リードフレーム１０、第１リード部１２Ａ、第２リード部１２Ｂ、吊りリード１４、半導体素子２１、ボンディングワイヤ２２およびグランドリング４１を封止する。   Next, the sealing resin 23 is formed by injection molding or transfer molding of a thermosetting resin or a thermoplastic resin to the lead frame 10 (FIG. 9D). In this way, the lead frame 10, the first lead portion 12A, the second lead portion 12B, the suspension lead 14, the semiconductor element 21, the bonding wire 22, and the ground ring 41 are sealed.

次に、各半導体素子２１間の封止樹脂２３をダイシングすることにより、リードフレーム１０を各半導体装置２０毎に分離する。この際、例えばダイヤモンド砥石からなるブレード（図示せず）を回転させながら、各半導体装置２０間のリードフレーム１０および封止樹脂２３を切断しても良い。   Next, the lead frame 10 is separated for each semiconductor device 20 by dicing the sealing resin 23 between the semiconductor elements 21. At this time, the lead frame 10 and the sealing resin 23 between the semiconductor devices 20 may be cut while rotating a blade (not shown) made of, for example, a diamond grindstone.

このようにして、図５乃至図７に示す半導体装置２０が得られる（図９（ｅ））。   In this way, the semiconductor device 20 shown in FIGS. 5 to 7 is obtained (FIG. 9E).

このように、本実施の形態によれば、垂直断面において、ダイパッド１１の側面は、表面側に位置する表面側テーパー部１１ｅと、裏面側に位置する裏面側テーパー部１１ｆと、表面側テーパー部１１ｅと裏面側テーパー部１１ｆとの間に位置する延伸部１１ｇとを含んでいる。これにより、ボンディングワイヤ２２を第１リード部１２Ａ、第２リード部１２Ｂ、半導体素子２１およびグランドリング４１に取り付ける際、または、封止樹脂２３によってリードフレーム１０、第１リード部１２Ａ、第２リード部１２Ｂ、吊りリード１４、半導体素子２１、ボンディングワイヤ２２およびグランドリング４１を封止する際に、ダイパッド１１および封止樹脂２３の熱膨張係数の相違により封止樹脂２３に発生する熱応力を緩和することができる。このため、ダイパッド１１と封止樹脂２３との間、とりわけ、ダイパッド１１の裏面と封止樹脂２３との間において、デラミネーション（層間剥離）が発生することを抑制することができる。なお、このようにダイパッド１１と封止樹脂２３との熱膨張係数の違いにより、封止樹脂２３に発生する熱応力を緩和することができることは、後述する実施例によって説明する。   As described above, according to the present embodiment, in the vertical cross section, the side surface of the die pad 11 includes the front side taper part 11e located on the front side, the back side taper part 11f located on the back side, and the front side taper part. 11e and the extending part 11g located between the back surface side taper part 11f. Accordingly, when the bonding wire 22 is attached to the first lead portion 12A, the second lead portion 12B, the semiconductor element 21 and the ground ring 41, or by the sealing resin 23, the lead frame 10, the first lead portion 12A, the second lead. When sealing the portion 12B, the suspension lead 14, the semiconductor element 21, the bonding wire 22 and the ground ring 41, the thermal stress generated in the sealing resin 23 due to the difference in thermal expansion coefficient between the die pad 11 and the sealing resin 23 is alleviated. can do. For this reason, it is possible to suppress the occurrence of delamination (delamination) between the die pad 11 and the sealing resin 23, particularly between the back surface of the die pad 11 and the sealing resin 23. The fact that the thermal stress generated in the sealing resin 23 can be relieved by the difference in the coefficient of thermal expansion between the die pad 11 and the sealing resin 23 will be described with reference to an embodiment described later.

また、ダイパッド１１に裏面側テーパー部１１ｆを設けたことにより、ボンディングワイヤ２２を第１リード部１２Ａ等に取り付ける際に用いられるヒーターブロック（図示せず）が、ダイパッド１１と干渉することを回避することができる。さらに、ダイパッド１１に裏面側テーパー部１１ｆを設けたことにより、ダイパッド１１が封止樹脂２３から脱落しやすくなる不具合を防止することができる。   Further, by providing the back surface side taper portion 11f on the die pad 11, a heater block (not shown) used when attaching the bonding wire 22 to the first lead portion 12A or the like is prevented from interfering with the die pad 11. be able to. Furthermore, since the back surface side taper portion 11 f is provided on the die pad 11, it is possible to prevent a problem that the die pad 11 is easily dropped from the sealing resin 23.

また、本実施の形態によれば、グランドリング４１が裏面側から薄肉化されているため、グランドリング４１と封止樹脂２３との密着性を高めることができる。このため、グランドリング４１が封止樹脂２３から離脱しにくくすることができる。   Moreover, according to this Embodiment, since the ground ring 41 is thinned from the back surface side, the adhesiveness of the ground ring 41 and the sealing resin 23 can be improved. For this reason, it is possible to make it difficult for the ground ring 41 to be detached from the sealing resin 23.

また、本実施の形態によれば、垂直断面において、グランドリング４１の両側面は、それぞれテーパー状に形成されている。すなわち、グランドリング４１の一方の側面は、第１テーパー部４１ａを含み、他方の側面は、第２テーパー部４１ｂを含んでいる。これにより、ダイパッド１１と封止樹脂２３との間に発生する熱応力を、グランドリング４１側に逃がすことができる。このため、ダイパッド１１と封止樹脂２３との間において、デラミネーションが発生することを抑制することができる。   Further, according to the present embodiment, both side surfaces of the ground ring 41 are formed in a tapered shape in the vertical cross section. That is, one side surface of the ground ring 41 includes the first tapered portion 41a, and the other side surface includes the second tapered portion 41b. Thereby, the thermal stress generated between the die pad 11 and the sealing resin 23 can be released to the ground ring 41 side. For this reason, it is possible to suppress the occurrence of delamination between the die pad 11 and the sealing resin 23.

さらに、本実施の形態によれば、延伸部１１ｇと表面側テーパー部１１ｅとがなす角度α１と、延伸部１１ｇと裏面側テーパー部１１ｆとがなす角度α２とが、互いに略同一となっているため、ダイパッド１１と封止樹脂２３との間に発生する熱応力を効果的に緩和することができる。 Further, according to this embodiment, the angle alpha 1 which forms the extending portion 11g and the front side taper part 11e is turned and drawn portion 11g and the back-side tapered portion 11f and the angle alpha 2 formed by the, substantially identical to each other Therefore, the thermal stress generated between the die pad 11 and the sealing resin 23 can be effectively relieved.

次に、図７、図１０乃至図１２を用いて、上述した本実施の形態の作用について、具体的に説明する。なお、図７および図１１において、ボンディングワイヤ２２および封止樹脂２３の図示を省略している。   Next, the operation of the above-described embodiment will be specifically described with reference to FIGS. 7 and 10 to 12. 7 and 11, the bonding wire 22 and the sealing resin 23 are not shown.

（実施例）
半導体素子２１が搭載された半導体装置２０に熱を加えた場合に、半導体装置２０に発生する熱応力をシミュレーションにより算出した。本シミュレーションにおいて、ダイパッド１１の厚みＴ１は１５０μｍ、ダイパッド薄肉部１１ｂの厚みＴ２は７５μｍ、グランドリング４１の厚みＴ３は７０μｍ、半導体素子２１の厚みＴ４は２５６μｍ、接着剤２４の厚みＴ５は２５μｍ、点Ｐにおける接着剤２４の厚みＴ６は１６２μｍに設定した。また、表面側周縁部１１ｃから裏面側周縁部１１ｄまでのＸ方向における距離Ｌ２は１５０μｍ、グランドリング４１の表面の周縁部からダイパッド１１の表面側周縁部１１ｃまでの距離Ｌ３は１３０μｍ、グランドリング４１の表面の幅Ｌ４は２００μｍに設定した（図７参照）。なお、リードフレーム１０、半導体素子２１、封止樹脂２３および接着剤２４の物性値は、これらの材料の一般的な数値を用い、具体的には表１の通りとした。 (Example)
When heat is applied to the semiconductor device 20 on which the semiconductor element 21 is mounted, the thermal stress generated in the semiconductor device 20 is calculated by simulation. In this simulation, the thickness T 1 of the die pad 11 is 150 μm, the thickness T 2 of the die pad thin portion 11 b is 75 μm, the thickness T 3 of the ground ring 41 is 70 μm, the thickness T 4 of the semiconductor element 21 is 256 μm, and the thickness T of the adhesive 24. 5 was 25 μm, and the thickness T 6 of the adhesive 24 at the point P was set to 162 μm. The distance L 2 in the X direction from the surface side peripheral edge 11c to the rear-side peripheral portion 11d is 150 [mu] m, the distance L 3 from the peripheral portion of the surface to the surface side peripheral edge portion 11c of the die pad 11 of the ground ring 41 is 130 .mu.m, Grand The surface width L 4 of the ring 41 was set to 200 μm (see FIG. 7). The physical properties of the lead frame 10, the semiconductor element 21, the sealing resin 23, and the adhesive 24 are based on general numerical values of these materials.

Figure 2018093093
Figure 2018093093

２５℃に維持された半導体装置２０に熱を加えて１７５℃まで加熱した場合に、半導体装置２０に発生する熱応力をシミュレーションにより算出した。なお、１７５℃まで加熱した理由は、ボンディングワイヤ２２を半導体素子２１等に取り付ける際、および封止樹脂２３を形成する際に、半導体装置２０が１７５℃前後まで加熱されるためである。この結果を図１０に示す。   When the semiconductor device 20 maintained at 25 ° C. was heated to 175 ° C. by heating, the thermal stress generated in the semiconductor device 20 was calculated by simulation. The reason for heating to 175 ° C. is that the semiconductor device 20 is heated to around 175 ° C. when the bonding wire 22 is attached to the semiconductor element 21 or the like and when the sealing resin 23 is formed. The result is shown in FIG.

（比較例）
図１１に示すように、ダイパッド１１の側面が、延伸部１１ｇを含むことなく、表面側周縁部１１ｃと裏面側周縁部１１ｄとの間を直線状に延びるテーパー部を含んでいること、表面側周縁部１１ｃから裏面側周縁部１１ｄまでのＸ方向における距離Ｌ２を１００μｍに設定したこと、およびグランドリング４１の表面の周縁部からダイパッド１１の表面側周縁部１１ｃまでの距離Ｌ３を１５０μｍに設定したこと、以外は、実施例と同様にして、半導体装置２０に発生する熱応力をシミュレーションにより算出した。この結果を図１２に示す。 (Comparative example)
As shown in FIG. 11, the side surface of the die pad 11 does not include the extending portion 11g, but includes a tapered portion that extends linearly between the front surface side peripheral portion 11c and the back surface side peripheral portion 11d, that the distance L 2 in the X direction from the peripheral edge 11c to the rear-side peripheral edge portion 11d is set to 100 [mu] m, and from the periphery of the surface of the ground ring 41 the distance L 3 to the surface side peripheral edge portion 11c of the die pad 11 to 150μm Except for the setting, the thermal stress generated in the semiconductor device 20 was calculated by simulation in the same manner as in the example. The result is shown in FIG.

この結果、比較例においては、裏面側周縁部１１ｄ近傍において、４５．０ＭＰａ以上、より具体的には約６５．０ＭＰａ程度の熱応力が発生していた。これに対して実施例においては、裏面側周縁部１１ｄ近傍において発生した熱応力が４．５ＭＰａ以下まで低下した。また、比較例においては、表面側周縁部１１ｃ近傍において、最大で７６．６ＭＰａの熱応力が発生していた。これに対して実施例においては、表面側周縁部１１ｃ近傍において発生した最大の熱応力が７０．７ＭＰａまで低下した（表２参照）。   As a result, in the comparative example, thermal stress of 45.0 MPa or more, more specifically about 65.0 MPa, was generated in the vicinity of the rear surface side peripheral edge portion 11d. On the other hand, in the example, the thermal stress generated in the vicinity of the rear surface side peripheral edge portion 11d decreased to 4.5 MPa or less. In the comparative example, a maximum thermal stress of 76.6 MPa was generated in the vicinity of the surface side peripheral edge portion 11c. On the other hand, in the example, the maximum thermal stress generated in the vicinity of the surface side peripheral edge portion 11c was reduced to 70.7 MPa (see Table 2).

Figure 2018093093
Figure 2018093093

このように、本実施の形態によれば、半導体装置２０を加熱した際にリードフレーム１０および封止樹脂２３の熱膨張係数の差によってダイパッド１１の周囲に生じる熱応力をグランドリング４１側に逃がすことができる。とりわけ、ダイパッド１１の裏面、すなわち裏面側周縁部１１ｄの周囲に生じる熱応力を大幅に低下させることができる。例えば、上記シミュレーションにおいては、裏面側周縁部１１ｄの周囲に生じる熱応力値を約６５．０ＭＰａから約４．５ＭＰａまで低下させることができた。これにより、リードフレーム１０および封止樹脂２３の熱膨張係数の差によって、ダイパッド１１の裏面側周縁部１１ｄと封止樹脂２３との間において、デラミネーションが発生する不具合を防止することができる。   Thus, according to the present embodiment, when the semiconductor device 20 is heated, the thermal stress generated around the die pad 11 due to the difference in thermal expansion coefficient between the lead frame 10 and the sealing resin 23 is released to the ground ring 41 side. be able to. In particular, the thermal stress generated around the back surface of the die pad 11, that is, around the back surface side peripheral edge portion 11d can be greatly reduced. For example, in the simulation, the thermal stress value generated around the rear surface side peripheral edge portion 11d can be reduced from about 65.0 MPa to about 4.5 MPa. Accordingly, it is possible to prevent a problem that delamination occurs between the back surface side peripheral edge portion 11 d of the die pad 11 and the sealing resin 23 due to a difference in thermal expansion coefficient between the lead frame 10 and the sealing resin 23.

上記実施の形態に開示されている複数の構成要素を必要に応じて適宜組合せることも可能である。あるいは、上記実施の形態に示される全構成要素から幾つかの構成要素を削除してもよい。   A plurality of constituent elements disclosed in the above-described embodiment can be appropriately combined as necessary. Or you may delete a some component from all the components shown by the said embodiment.

１０ リードフレーム
１１ ダイパッド
１１ｃ 表面側周縁部
１１ｄ 裏面側周縁部
１１ｅ 表面側テーパー部
１１ｆ 裏面側テーパー部
１１ｇ 延伸部
２０ 半導体装置
２１ 半導体素子
２２ ボンディングワイヤ（接続部材）
２３ 封止樹脂
４１ グランドリング
４１ａ 第１テーパー部
４１ｂ 第２テーパー部 DESCRIPTION OF SYMBOLS 10 Lead frame 11 Die pad 11c Front surface side peripheral part 11d Back surface side peripheral part 11e Front surface side taper part 11f Back surface side taper part 11g Extension part 20 Semiconductor device 21 Semiconductor element 22 Bonding wire (connection member)
23 sealing resin 41 ground ring 41a first taper part 41b second taper part

Claims (10)

リードフレームであって、
半導体素子が搭載されるダイパッドと、
前記ダイパッドの周囲に設けられたグランドリングとを備え、
前記ダイパッドの表面側周縁部は、前記ダイパッドの裏面側周縁部よりも前記グランドリング側に位置しており、
垂直断面において、前記ダイパッドの側面は、表面側に位置する表面側テーパー部と、裏面側に位置する裏面側テーパー部と、前記表面側テーパー部と前記裏面側テーパー部との間に位置する延伸部とを含むことを特徴とするリードフレーム。 A lead frame,
A die pad on which a semiconductor element is mounted;
A ground ring provided around the die pad,
The front surface side peripheral portion of the die pad is located closer to the ground ring side than the back surface side peripheral portion of the die pad,
In the vertical cross section, the side surface of the die pad has a front side taper portion located on the front side, a back side taper portion located on the back side, and an extension located between the front side taper portion and the back side taper portion. And a lead frame. 前記グランドリングは、裏面側から薄肉化されていることを特徴とする請求項１記載のリードフレーム。   The lead frame according to claim 1, wherein the ground ring is thinned from the back side. 前記グランドリングの長手方向に垂直な断面において、前記グランドリングの両側面は、それぞれテーパー状に形成されていることを特徴とする請求項１又は２記載のリードフレーム。   3. The lead frame according to claim 1, wherein both side surfaces of the ground ring are formed in a tapered shape in a cross section perpendicular to the longitudinal direction of the ground ring. 垂直断面において、前記延伸部と前記表面側テーパー部とがなす角度と、前記延伸部と前記裏面側テーパー部とがなす角度とは、互いに略同一であることを特徴とする請求項１乃至３のいずれか一項記載のリードフレーム。   4. An angle formed between the extending portion and the front-side tapered portion and an angle formed between the extending portion and the back-side tapered portion in a vertical section are substantially the same as each other. The lead frame according to any one of the above. 前記ダイパッドの厚みをＴ１とし、断面視における前記延伸部の長さをＬ１としたとき、Ｔ１／２＞Ｌ１となることを特徴とする請求項１乃至３のいずれか一項記載のリードフレーム。 The thickness of the die pad and T 1, wherein when the length of the extended portion and the L 1, T 1/2> any one claim of L 1 become possible, characterized in claims 1 to 3 in cross section Lead frame. 半導体装置であって、
ダイパッドと、
前記ダイパッドの周囲に設けられたグランドリングと、
前記ダイパッド上に搭載された半導体素子と、
前記半導体素子と少なくとも前記グランドリングとを電気的に接続する接続部材と、
前記ダイパッドと、前記グランドリングと、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、
前記ダイパッドの表面側周縁部は、前記ダイパッドの裏面側周縁部よりも前記グランドリング側に位置しており、
垂直断面において、前記ダイパッドの側面は、表面側に位置する表面側テーパー部と、裏面側に位置する裏面側テーパー部と、前記表面側テーパー部と前記裏面側テーパー部との間に位置する延伸部とを含むことを特徴とする半導体装置。 A semiconductor device,
Die pad,
A ground ring provided around the die pad;
A semiconductor element mounted on the die pad;
A connection member for electrically connecting the semiconductor element and at least the ground ring;
A sealing resin that seals the die pad, the ground ring, the semiconductor element, and the connection member;
The front surface side peripheral portion of the die pad is located closer to the ground ring side than the back surface side peripheral portion of the die pad,
In the vertical cross section, the side surface of the die pad has a front side taper portion located on the front side, a back side taper portion located on the back side, and an extension located between the front side taper portion and the back side taper portion. And a semiconductor device. 前記グランドリングは、裏面側から薄肉化されていることを特徴とする請求項６記載の半導体装置。   The semiconductor device according to claim 6, wherein the ground ring is thinned from a back surface side. 前記グランドリングの長手方向に垂直な断面において、前記グランドリングの両側面は、それぞれテーパー状に形成されていることを特徴とする請求項６又は７記載の半導体装置。   8. The semiconductor device according to claim 6, wherein both side surfaces of the ground ring are formed in a tapered shape in a cross section perpendicular to the longitudinal direction of the ground ring. 垂直断面において、前記延伸部と前記表面側テーパー部とがなす角度と、前記延伸部と前記裏面側テーパー部とがなす角度とは、互いに略同一であることを特徴とする請求項６乃至８のいずれか一項記載の半導体装置。   9. The vertical cross section, wherein an angle formed between the extending portion and the front surface side tapered portion and an angle formed between the extending portion and the back surface side tapered portion are substantially the same. The semiconductor device according to any one of the above. 前記ダイパッドの厚みをＴ１とし、断面視における前記延伸部の長さをＬ１としたとき、Ｔ１／２＞Ｌ１となることを特徴とする請求項６乃至９のいずれか一項記載の半導体装置。 The thickness of the die pad and T 1, when the length of the extending portion in the cross section was L 1, T 1/2> according to any one of claims 6 to 9, wherein L 1 and made it Semiconductor device.
JP2016236167A 2016-12-05 2016-12-05 Lead frames and semiconductor devices Active JP6810906B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016236167A JP6810906B2 (en) 2016-12-05 2016-12-05 Lead frames and semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016236167A JP6810906B2 (en) 2016-12-05 2016-12-05 Lead frames and semiconductor devices

Publications (2)

Publication Number Publication Date
JP2018093093A true JP2018093093A (en) 2018-06-14
JP6810906B2 JP6810906B2 (en) 2021-01-13

Family

ID=62565690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016236167A Active JP6810906B2 (en) 2016-12-05 2016-12-05 Lead frames and semiconductor devices

Country Status (1)

Country Link
JP (1) JP6810906B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112151510A (en) * 2020-09-11 2020-12-29 安徽龙芯微科技有限公司 Stack packaging piece with grounding ring and processing method thereof
WO2024084899A1 (en) * 2022-10-17 2024-04-25 ローム株式会社 Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112151510A (en) * 2020-09-11 2020-12-29 安徽龙芯微科技有限公司 Stack packaging piece with grounding ring and processing method thereof
CN112151510B (en) * 2020-09-11 2022-08-02 安徽龙芯微科技有限公司 Stack packaging piece with grounding ring and processing method thereof
WO2024084899A1 (en) * 2022-10-17 2024-04-25 ローム株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP6810906B2 (en) 2021-01-13

Similar Documents

Publication Publication Date Title
JP7044142B2 (en) Lead frame and its manufacturing method
JP2014212207A (en) Lead frame and manufacturing method of the same, and semiconductor device and manufacturing method of the same
JP7174363B2 (en) Lead frames and semiconductor equipment
JP6810906B2 (en) Lead frames and semiconductor devices
JP2018022772A (en) Lead frame
JP6617955B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP7068640B2 (en) Manufacturing method of lead frame and semiconductor device
JP6807050B2 (en) Lead frames and semiconductor devices
JP7380750B2 (en) Lead frames and semiconductor devices
JP7365588B2 (en) Lead frames and semiconductor devices
JP6788825B2 (en) Lead frames and semiconductor devices
JP6465394B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP7081702B2 (en) Lead frames and semiconductor devices
JP7249533B2 (en) Manufacturing method of lead frame and semiconductor device
JP6842649B2 (en) Lead frames and semiconductor devices
JP7064721B2 (en) Lead frames and semiconductor devices
JP6924411B2 (en) Manufacturing method of lead frame and semiconductor device
JP2018137315A (en) Lead frame and semiconductor device
JP6807043B2 (en) Lead frames and semiconductor devices
JP6967190B2 (en) Lead frame
JP6428013B2 (en) Lead frame member and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP2015154042A (en) Lead frame and manufacturing method therefor, and semiconductor device and manufacturing method therefor
JP2019029542A (en) Lead frame and semiconductor device
JP2020088210A (en) Lead frame and semiconductor device
JP2017228795A (en) Lead frame and manufacturing method of the same, and semiconductor device and manufacturing method of the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200820

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201126

R150 Certificate of patent or registration of utility model

Ref document number: 6810906

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150