JP2018137315A - Lead frame and semiconductor device - Google Patents

Lead frame and semiconductor device Download PDF

Info

Publication number
JP2018137315A
JP2018137315A JP2017030174A JP2017030174A JP2018137315A JP 2018137315 A JP2018137315 A JP 2018137315A JP 2017030174 A JP2017030174 A JP 2017030174A JP 2017030174 A JP2017030174 A JP 2017030174A JP 2018137315 A JP2018137315 A JP 2018137315A
Authority
JP
Japan
Prior art keywords
lead
terminal
portions
die pad
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017030174A
Other languages
Japanese (ja)
Other versions
JP6911377B2 (en
Inventor
貫 正 雄 大
Masao Onuki
貫 正 雄 大
嵜 剛 山
Tsuyoshi Yamazaki
嵜 剛 山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2017030174A priority Critical patent/JP6911377B2/en
Publication of JP2018137315A publication Critical patent/JP2018137315A/en
Application granted granted Critical
Publication of JP6911377B2 publication Critical patent/JP6911377B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a lead frame and a semiconductor device which can prevent deformation in lead parts.SOLUTION: A lead frame 10 comprises: a die pad 11; and a plurality of lead parts 12A and 12B arranged around the die pad 11 and each including terminal parts 53 and 63. In plan view, the terminal parts 53 and 63 of each of the plurality of lead parts 12A and 12B are arranged along a plurality of lines. At least terminal adjoining regions 54A and 54B, of the lead parts 12A and 12B, which are adjacent to terminal parts 63 and 53 of other lead parts 12B and 12A are thinned from the rear face side. On the rear faces of the terminal adjoining regions 54A and 54B, protrusions 16 are respectively formed along the longer direction of the lead parts 12A and 12B.SELECTED DRAWING: Figure 4

Description

本発明は、リードフレームおよび半導体装置に関する。   The present invention relates to a lead frame and a semiconductor device.

近年、基板に実装される半導体装置の小型化および薄型化が要求されてきている。このような要求に対応すべく、従来、リードフレームを用い、その搭載面に搭載した半導体素子を封止樹脂によって封止するとともに、裏面側にリードの一部分を露出させて構成された、いわゆるＱＦＮ（Quad Flat Non-lead）タイプの半導体装置が種々提案されている。   In recent years, it has been required to reduce the size and thickness of a semiconductor device mounted on a substrate. In order to meet such demands, conventionally, a lead frame is used, and a semiconductor element mounted on the mounting surface is sealed with a sealing resin, and a part of the lead is exposed on the back surface side, so-called QFN. Various (Quad Flat Non-lead) type semiconductor devices have been proposed.

しかしながら、従来一般的な構造からなるＱＦＮの場合、端子数が増加するにしたがってパッケージが大きくなるため、実装信頼性を確保することが難しくなるという課題があった。これに対して、多ピン化されたＱＦＮを実現するための技術として、外部端子を２列に配列したパッケージの開発が進められている（例えば特許文献１）。このようなパッケージは、ＤＲ−ＱＦＮ（Dual Row QFN）パッケージともよばれている。   However, in the case of a QFN having a conventional general structure, since the package becomes larger as the number of terminals increases, there is a problem that it is difficult to ensure mounting reliability. On the other hand, as a technique for realizing a multi-pin QFN, development of a package in which external terminals are arranged in two rows is underway (for example, Patent Document 1). Such a package is also called a DR-QFN (Dual Row QFN) package.

特開２００６−１９７６７号公報JP 2006-19767 A

近年、ＤＲ−ＱＦＮパッケージを生産するにあたり、チップサイズを変更することなく、リード部の数（ピン数）を増やすことが求められてきている。これに対して、隣接するリード部の外部端子同士のピッチを、例えば０．６００ｍｍから０．５００ｍｍまで狭くしたり、隣接するリード部のインナーリード同士のピッチを、例えば０．２００ｍｍから０．１８０ｍｍまで狭くしたりすることが行われている。また、隣接するリード部の外部端子同士のピッチやインナーリード同士のピッチを狭くすることに伴い、インナーリードの幅も例えば１００μｍから９０μｍまで狭められ、リード部のうち他のリード部の外部端子に隣接する領域の幅も例えば１２５μｍから１００μｍまで狭められている。しかしながら、このようにリード部のうち外部端子に隣接する領域の幅が狭くなると、リード部の強度が低下し、リード部に変形が発生するおそれがある。   In recent years, in producing a DR-QFN package, it has been required to increase the number of leads (number of pins) without changing the chip size. On the other hand, the pitch between the external terminals of the adjacent lead portions is narrowed from, for example, 0.600 mm to 0.500 mm, or the pitch between the inner leads of the adjacent lead portions is, for example, 0.200 mm to 0.180 mm. It is done to make it narrower. In addition, as the pitch between the external terminals of the adjacent lead portions and the pitch between the inner leads is reduced, the width of the inner leads is also reduced, for example, from 100 μm to 90 μm, and the lead portions are connected to the external terminals of the other lead portions. The width of the adjacent region is also narrowed from 125 μm to 100 μm, for example. However, when the width of the region adjacent to the external terminal in the lead portion is reduced in this way, the strength of the lead portion is lowered, and there is a possibility that the lead portion is deformed.

本発明はこのような点を考慮してなされたものであり、リード部に変形が発生することを防止することが可能な、リードフレームおよび半導体装置を提供することを目的とする。   The present invention has been made in consideration of such points, and an object thereof is to provide a lead frame and a semiconductor device capable of preventing the lead portion from being deformed.

本発明は、リードフレームであって、半導体素子が搭載されるダイパッドと、前記ダイパッドの周囲に設けられ、それぞれ端子部を含む複数のリード部であって、前記複数のリード部の端子部は、平面視で複数の列に沿って配置されている、複数のリード部とを備え、各リード部のうち、少なくとも他のリード部の端子部に隣接する端子隣接領域は、裏面側から薄肉化され、前記端子隣接領域の裏面には、前記リード部の長手方向に沿って突起部が形成されていることを特徴とするリードフレームである。   The present invention is a lead frame, a die pad on which a semiconductor element is mounted, and a plurality of lead portions provided around the die pad, each including a terminal portion, wherein the terminal portions of the plurality of lead portions are: A plurality of lead portions arranged along a plurality of rows in plan view, and of each lead portion, at least the terminal adjacent region adjacent to the terminal portion of the other lead portion is thinned from the back surface side. The lead frame is characterized in that a protrusion is formed on the back surface of the terminal adjacent region along the longitudinal direction of the lead portion.

本発明は、前記複数のリード部は、前記端子部から内側に延びるインナーリードを有し、前記インナーリードは、裏面側から薄肉化されていることを特徴とするリードフレームである。   The present invention is the lead frame, wherein the plurality of lead portions have inner leads extending inward from the terminal portions, and the inner leads are thinned from the back side.

本発明は、前記突起部は、前記インナーリードの先端には形成されていないことを特徴とするリードフレームである。   The present invention is the lead frame, wherein the protrusion is not formed at a tip of the inner lead.

本発明は、前記突起部は、前記リード部の幅方向中央に形成されていることを特徴とするリードフレームである。   The present invention is the lead frame, wherein the protrusion is formed at the center in the width direction of the lead.

本発明は、各リード部において、前記突起部は、前記端子部に対して前記リード部の長手方向に離間して形成されていることを特徴とするリードフレームである。   The present invention is the lead frame, wherein in each lead portion, the protruding portion is formed to be separated from the terminal portion in the longitudinal direction of the lead portion.

本発明は、前記突起部は、前記複数の列のうち最も内側の列に沿って配置された端子部よりも内側には形成されていないことを特徴とするリードフレームである。   The present invention is the lead frame, wherein the protrusion is not formed on the inner side of the terminal portion arranged along the innermost row among the plurality of rows.

本発明は、半導体装置であって、ダイパッドと、前記ダイパッドの周囲に設けられ、それぞれ端子部を含む複数のリード部であって、前記複数のリード部の端子部は、平面視で複数の列に沿って配置されている、複数のリード部と、前記ダイパッド上に搭載された半導体素子と、前記半導体素子と各リード部とを電気的に接続する接続部材と、前記ダイパッドと、前記複数のリード部と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、各リード部のうち、少なくとも他のリード部の端子部に隣接する端子隣接領域は、裏面側から薄肉化され、前記端子隣接領域の裏面には、前記リード部の長手方向に沿って突起部が形成されていることを特徴とする半導体装置である。   The present invention is a semiconductor device, a die pad, and a plurality of lead portions provided around the die pad, each including a terminal portion, wherein the terminal portions of the plurality of lead portions are arranged in a plurality of rows in plan view. A plurality of lead portions, a semiconductor element mounted on the die pad, a connection member that electrically connects the semiconductor element and each lead portion, the die pad, and the plurality of lead portions. A lead resin, a sealing resin that seals the semiconductor element and the connection member, and of each lead part, at least a terminal adjacent region adjacent to a terminal part of another lead part is thin from the back side. In the semiconductor device, a protrusion is formed on the back surface of the terminal adjacent region along the longitudinal direction of the lead portion.

本発明によれば、リード部に変形が発生することを防止することができる。   According to the present invention, it is possible to prevent the lead portion from being deformed.

図１は、本発明の一実施の形態によるリードフレームを示す平面図。FIG. 1 is a plan view showing a lead frame according to an embodiment of the present invention. 図２は、本発明の一実施の形態によるリードフレームを示す底面図。FIG. 2 is a bottom view showing a lead frame according to an embodiment of the present invention. 図３は、本発明の一実施の形態によるリードフレームを示す断面図（図１のIII−III線断面図）。FIG. 3 is a sectional view showing a lead frame according to an embodiment of the present invention (a sectional view taken along line III-III in FIG. 1). 図４は、本発明の一実施の形態によるリードフレームを示す拡大平面図（図１のIV部拡大図）。FIG. 4 is an enlarged plan view showing the lead frame according to the embodiment of the present invention (an enlarged view of a portion IV in FIG. 1). 図５（ａ）−（ｄ）は、第１リード部及び第２リード部を示す幅方向断面図（それぞれ図４のVA−VA線、VB−VB線、VC−VC線、VD−VD線断面図）。5A to 5D are cross-sectional views in the width direction showing the first lead portion and the second lead portion (VA-VA line, VB-VB line, VC-VC line, and VD-VD line in FIG. 4 respectively). Sectional view). 図６は、第２リード部を示す長手方向断面図（図４のVI−VI線断面図）。FIG. 6 is a longitudinal cross-sectional view showing the second lead portion (cross-sectional view taken along the line VI-VI in FIG. 4). 図７は、本発明の一実施の形態による半導体装置を示す平面図。FIG. 7 is a plan view showing a semiconductor device according to an embodiment of the present invention. 図８は、本発明の一実施の形態による半導体装置を示す断面図（図７のVIII−VIII線断面図）。FIG. 8 is a cross-sectional view (cross-sectional view taken along line VIII-VIII in FIG. 7) showing the semiconductor device according to the embodiment of the present invention. 図９（ａ）−（ｅ）は、本発明の一実施の形態によるリードフレームの製造方法を示す断面図。FIGS. 9A to 9E are cross-sectional views showing a method for manufacturing a lead frame according to an embodiment of the present invention. 図１０（ａ）−（ｂ）は、エッチングにより第１リード部及び第２リード部を形成する工程を示す断面図。FIGS. 10A to 10B are cross-sectional views showing a process of forming the first lead portion and the second lead portion by etching. 図１１（ａ）−（ｅ）は、本発明の一実施の形態による半導体装置の製造方法を示す断面図。11A to 11E are cross-sectional views illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention.

以下、本発明の一実施の形態について、図１乃至図１１を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。   Hereinafter, an embodiment of the present invention will be described with reference to FIGS. Note that, in the following drawings, the same portions are denoted by the same reference numerals, and some detailed description may be omitted.

リードフレームの構成
まず、図１乃至図６により、本実施の形態によるリードフレームの概略について説明する。図１乃至図６は、本実施の形態によるリードフレームを示す図である。 Construction of the lead frame initially, to FIG. 1 to FIG. 6, the outline of the lead frame according to the present embodiment. 1 to 6 are views showing a lead frame according to the present embodiment.

図１乃至図３に示すように、リードフレーム１０は、１つ又は複数の単位リードフレーム１０ａを含んでいる。各単位リードフレーム１０ａは、半導体素子２１（後述）を搭載する平面矩形状のダイパッド１１と、ダイパッド１１周囲に設けられ、半導体素子２１と外部回路（図示せず）とを接続する複数の細長い第１リード部１２Ａおよび第２リード部１２Ｂとを備えている。なお、単位リードフレーム１０ａは、それぞれ半導体装置２０（後述）に対応する領域であり、図１および図２において仮想線の内側に位置する領域である。また、図１および図２の仮想線は半導体装置２０の外周縁に対応している。   As shown in FIGS. 1 to 3, the lead frame 10 includes one or more unit lead frames 10a. Each unit lead frame 10a is provided around a die pad 11 having a planar rectangular shape on which a semiconductor element 21 (described later) is mounted, and a plurality of elongate first pads that connect the semiconductor element 21 and an external circuit (not shown). 1 lead part 12A and 2nd lead part 12B are provided. Each unit lead frame 10a is a region corresponding to a semiconductor device 20 (described later), and is a region located inside a virtual line in FIGS. 1 and 2 correspond to the outer peripheral edge of the semiconductor device 20.

複数の単位リードフレーム１０ａは、支持リード（支持部材）１３を介して互いに連結されている。この支持リード１３は、ダイパッド１１と第１リード部１２Ａおよび第２リード部１２Ｂとを支持するものであり、Ｘ方向およびＹ方向に沿ってそれぞれ延びている。支持リード１３は、ハーフエッチングされておらず、加工前の金属基板（後述する金属基板３１）と同一の厚みを有している。ここで、Ｘ方向、Ｙ方向とは、リードフレーム１０の面内において、ダイパッド１１の各辺に平行な二方向であり、Ｘ方向とＹ方向とは互いに直交している。また、Ｚ方向は、Ｘ方向及びＹ方向の両方に対して垂直な方向である。   The plurality of unit lead frames 10 a are connected to each other via support leads (support members) 13. The support leads 13 support the die pad 11, the first lead portion 12A, and the second lead portion 12B, and extend along the X direction and the Y direction, respectively. The support lead 13 is not half-etched and has the same thickness as a metal substrate before processing (a metal substrate 31 described later). Here, the X direction and the Y direction are two directions parallel to each side of the die pad 11 in the plane of the lead frame 10, and the X direction and the Y direction are orthogonal to each other. The Z direction is a direction perpendicular to both the X direction and the Y direction.

ダイパッド１１は、平面略正方形形状を有しており、その表面には、後述する半導体素子２１が搭載される。ダイパッド１１の平面形状は、正方形に限らず、長方形等の多角形としても良い。また、ダイパッド１１の四隅には吊りリード１４が連結されており、ダイパッド１１は、この４本の吊りリード１４を介して支持リード１３に連結支持されている。なお、本明細書中、「表面」とは、半導体素子２１が搭載される側の面をいい、「裏面」とは、「表面」の反対側の面であって外部の図示しない実装基板に接続される側の面をいう。   The die pad 11 has a substantially square planar shape, and a semiconductor element 21 to be described later is mounted on the surface thereof. The planar shape of the die pad 11 is not limited to a square but may be a polygon such as a rectangle. Further, suspension leads 14 are connected to the four corners of the die pad 11, and the die pad 11 is connected and supported to the support leads 13 through the four suspension leads 14. In the present specification, the “front surface” refers to the surface on which the semiconductor element 21 is mounted, and the “rear surface” refers to the surface opposite to the “front surface” and is attached to an external mounting board (not shown). The surface on the connected side.

ダイパッド１１は、中央に位置するダイパッド厚肉部１１ａと、ダイパッド厚肉部１１ａの周縁全周にわたって形成されたダイパッド薄肉部１１ｂとを有している。このうちダイパッド厚肉部１１ａは、ハーフエッチングされておらず、加工前の金属基板（後述する金属基板３１）と同一の厚みを有している。具体的には、ダイパッド厚肉部１１ａの厚みは、半導体装置２０の構成にもよるが、８０μｍ以上２００μｍ以下とすることができる。一方、ダイパッド薄肉部１１ｂは、ハーフエッチングにより裏面側から薄肉に形成されている。なお、ハーフエッチングとは、被エッチング材料をその厚み方向に途中までエッチングすることをいう。ハーフエッチング後の被エッチング材料の厚みは、ハーフエッチング前の被エッチング材料の厚みの例えば３０％以上７０％以下、好ましくは４０％以上６０％以下となる。このようにダイパッド薄肉部１１ｂを設けたことにより、ダイパッド１１が封止樹脂２３（後述）から離脱しにくくすることができる。   The die pad 11 has a die pad thick portion 11a located at the center and a die pad thin portion 11b formed over the entire periphery of the die pad thick portion 11a. Of these, the die pad thick portion 11a is not half-etched and has the same thickness as the metal substrate before processing (metal substrate 31 described later). Specifically, although the thickness of the die pad thick portion 11a depends on the configuration of the semiconductor device 20, it can be set to 80 μm or more and 200 μm or less. On the other hand, the die pad thin portion 11b is formed thin from the back side by half etching. Half-etching means that the material to be etched is etched halfway in the thickness direction. The thickness of the material to be etched after half etching is, for example, 30% to 70%, preferably 40% to 60% of the thickness of the material to be etched before half etching. By providing the die pad thin portion 11b in this way, the die pad 11 can be made difficult to be detached from the sealing resin 23 (described later).

各第１リード部１２Ａおよび各第２リード部１２Ｂは、後述するようにボンディングワイヤ２２を介して半導体素子２１に接続されるものであり、ダイパッド１１との間に空間を介して配置されている。各第１リード部１２Ａおよび各第２リード部１２Ｂは、それぞれ支持リード１３から延び出している。   Each first lead portion 12A and each second lead portion 12B are connected to the semiconductor element 21 through bonding wires 22 as will be described later, and are disposed between the die pad 11 and a space. . Each first lead portion 12 </ b> A and each second lead portion 12 </ b> B extends from the support lead 13.

各第１リード部１２Ａと各第２リード部１２Ｂとは、ダイパッド１１の周囲に沿って交互に配置されている。隣接する第１リード部１２Ａ及び第２リード部１２Ｂ同士は、半導体装置２０（後述）の製造後に互いに電気的に絶縁される形状となっている。また、第１リード部１２Ａ及び第２リード部１２Ｂは、半導体装置２０の製造後にダイパッド１１と電気的に絶縁される形状となっている。この第１リード部１２Ａ及び第２リード部１２Ｂの裏面には、それぞれ外部の実装基板（図示せず）に電気的に接続される外部端子１７Ａ、１７Ｂが形成されている。各外部端子１７Ａ、１７Ｂは、半導体装置２０（後述）の製造後に、それぞれ半導体装置２０から外方に露出するようになっている。   The first lead portions 12 </ b> A and the second lead portions 12 </ b> B are alternately arranged along the periphery of the die pad 11. Adjacent first lead portion 12A and second lead portion 12B have a shape that is electrically insulated from each other after manufacturing semiconductor device 20 (described later). Further, the first lead portion 12 </ b> A and the second lead portion 12 </ b> B have a shape that is electrically insulated from the die pad 11 after the semiconductor device 20 is manufactured. External terminals 17A and 17B that are electrically connected to an external mounting substrate (not shown) are formed on the back surfaces of the first lead portion 12A and the second lead portion 12B, respectively. The external terminals 17A and 17B are exposed outward from the semiconductor device 20 after the semiconductor device 20 (described later) is manufactured.

この場合、複数の第１リード部１２Ａ及び第２リード部１２Ｂの外部端子１７Ａ、１７Ｂは、平面視で複数の列（２列）に沿って配置されている。具体的には、外部端子１７Ａ、１７Ｂは、隣り合う第１リード部１２Ａ及び第２リード部１２Ｂ間で内側および外側に位置するよう、平面視で交互に千鳥状に配置されている。各外部端子１７Ａはそれぞれ内側（ダイパッド１１側）に位置しており、各外部端子１７Ｂはそれぞれ外側（支持リード１３側）に位置している。複数の外部端子１７Ａ及び複数の外部端子１７Ｂは、それぞれ異なる直線上に配置され、複数の外部端子１７Ａが配置される直線と、複数の外部端子１７Ｂが配置される直線とは互いに平行である。またダイパッド１１の周囲において、内側の外部端子１７Ａを有する第１リード部１２Ａと、外側の外部端子１７Ｂを有する第２リード部１２Ｂとが、全周にわたり交互に配置されている。これにより、第１リード部１２Ａ及び第２リード部１２Ｂの外部端子１７Ａ、１７Ｂが、隣接する第１リード部１２Ａ及び第２リード部１２Ｂに短絡する不具合が防止される。   In this case, the external terminals 17A and 17B of the plurality of first lead portions 12A and the second lead portion 12B are arranged along a plurality of rows (two rows) in plan view. Specifically, the external terminals 17A and 17B are alternately arranged in a staggered manner in a plan view so as to be located inside and outside between the adjacent first lead portion 12A and the second lead portion 12B. Each external terminal 17A is located inside (die pad 11 side), and each external terminal 17B is located outside (support lead 13 side). The plurality of external terminals 17A and the plurality of external terminals 17B are arranged on different straight lines, and the straight line on which the plurality of external terminals 17A are arranged and the straight line on which the plurality of external terminals 17B are arranged are parallel to each other. Further, around the die pad 11, the first lead portions 12A having the inner external terminals 17A and the second lead portions 12B having the outer external terminals 17B are alternately arranged over the entire circumference. Thereby, the malfunction that the external terminals 17A and 17B of the first lead portion 12A and the second lead portion 12B are short-circuited to the adjacent first lead portion 12A and the second lead portion 12B is prevented.

次に、図４を参照して、第１リード部１２Ａ及び第２リード部１２Ｂの構成について更に説明する。   Next, the configuration of the first lead portion 12A and the second lead portion 12B will be further described with reference to FIG.

図４に示すように、内側の外部端子１７Ａを有する第１リード部１２Ａは、インナーリード５１と、インナーリード５１と、接続リード５２と、端子部５３とを有している。このうちインナーリード５１は、端子部５３から内側（ダイパッド１１側）に延びており、その先端部には内部端子１５が形成されている。この内部端子１５は、後述するようにボンディングワイヤ２２を介して半導体素子２１に電気的に接続される領域である。このため、内部端子１５上には、ボンディングワイヤ２２との密着性を向上させるめっき部が設けられていても良い。なお、各インナーリード５１は、平面視で、支持リード１３に対して直角に延びる直線部分５１ｂと、支持リード１３に対して傾斜して延びる傾斜部分５１ａとを有している。   As shown in FIG. 4, the first lead portion 12 </ b> A having the inner external terminal 17 </ b> A has an inner lead 51, an inner lead 51, a connection lead 52, and a terminal portion 53. Among these, the inner lead 51 extends inward (on the die pad 11 side) from the terminal portion 53, and the internal terminal 15 is formed at the tip thereof. The internal terminal 15 is a region electrically connected to the semiconductor element 21 via the bonding wire 22 as will be described later. For this reason, on the internal terminal 15, the plating part which improves adhesiveness with the bonding wire 22 may be provided. Each inner lead 51 has a straight portion 51 b that extends at right angles to the support lead 13 and an inclined portion 51 a that extends obliquely with respect to the support lead 13 in plan view.

接続リード５２は、端子部５３から外側（支持リード１３側）に延びており、その基端部は支持リード１３に連結されている。接続リード５２は、当該接続リード５２が連結される支持リード１３に対して垂直に延びている。なお、端子部５３の裏面には、外部端子１７Ａが形成されている。   The connection lead 52 extends to the outside (support lead 13 side) from the terminal portion 53, and the base end portion is connected to the support lead 13. The connection lead 52 extends perpendicularly to the support lead 13 to which the connection lead 52 is coupled. An external terminal 17 </ b> A is formed on the back surface of the terminal portion 53.

第１リード部１２Ａのインナーリード５１および接続リード５２は、それぞれ裏面側からハーフエッチングにより薄肉化されている。他方、端子部５３は、ハーフエッチングされることなく、ダイパッド１１のダイパッド厚肉部１１ａおよび支持リード１３と同一の厚みを有している。このように、インナーリード５１および接続リード５２の厚みが端子部５３の厚みよりも薄いことにより、幅の狭い第１リード部１２Ａを精度良く形成することができ、小型でピン数の多い半導体装置２０を得ることができる。   The inner lead 51 and the connecting lead 52 of the first lead portion 12A are thinned by half etching from the back side. On the other hand, the terminal portion 53 has the same thickness as the die pad thick portion 11a and the support lead 13 of the die pad 11 without being half-etched. Thus, since the thickness of the inner lead 51 and the connection lead 52 is thinner than the thickness of the terminal portion 53, the first lead portion 12A having a narrow width can be formed with high accuracy, and the semiconductor device is small and has a large number of pins. 20 can be obtained.

一方、外側の外部端子１７Ｂを有する第２リード部１２Ｂは、インナーリード６１と、端子部６３とを有している。このうちインナーリード６１は、端子部６３から内側（ダイパッド１１側）に延びており、その先端部には内部端子１５が形成されている。この内部端子１５は、ボンディングワイヤ２２を介して半導体素子２１に電気的に接続される領域である。このため、内部端子１５上には、ボンディングワイヤ２２との密着性を向上させるめっき部が設けられていても良い。各インナーリード６１は、平面視で、支持リード１３に対して直角に延びる直線部分６１ｂと、支持リード１３に対して傾斜して延びる傾斜部分６１ａとを有している。   On the other hand, the second lead portion 12 </ b> B having the outer external terminal 17 </ b> B has an inner lead 61 and a terminal portion 63. Among these, the inner lead 61 extends inward (on the die pad 11 side) from the terminal portion 63, and the internal terminal 15 is formed at the tip portion thereof. The internal terminal 15 is a region electrically connected to the semiconductor element 21 via the bonding wire 22. For this reason, on the internal terminal 15, the plating part which improves adhesiveness with the bonding wire 22 may be provided. Each inner lead 61 has a straight portion 61 b that extends at right angles to the support lead 13 and an inclined portion 61 a that extends at an angle to the support lead 13 in plan view.

インナーリード６１は、裏面側からハーフエッチングにより薄肉に形成されている。また、端子部６３は、ハーフエッチングされることなく、ダイパッド１１のダイパッド厚肉部１１ａおよび支持リード１３と同一の厚みを有している。このように、インナーリード６１の厚さが端子部６３の厚さよりも薄いことにより、幅の狭い第２リード部１２Ｂを精度良く形成することができ、小型でピン数の多い半導体装置２０を得ることができる。   The inner lead 61 is formed thin by half etching from the back side. Further, the terminal portion 63 has the same thickness as the die pad thick portion 11 a and the support lead 13 of the die pad 11 without being half-etched. Thus, since the thickness of the inner lead 61 is thinner than the thickness of the terminal portion 63, the narrow second lead portion 12B can be formed with high accuracy, and a small semiconductor device 20 having a large number of pins is obtained. be able to.

端子部６３は、その基端側において支持リード１３に連結されており、支持リード１３に対して垂直に延びている。この端子部６３の裏面には、外部端子１７Ｂが形成されている。また、端子部６３は、ハーフエッチングされることなく、ダイパッド１１および支持リード１３と同一の厚みを有している。このように、インナーリード６１の厚さが端子部６３の厚さよりも薄いことにより、幅の狭いリード部１２Ｂを精度良く形成することができ、小型でピン数の多い半導体装置２０を得ることができる。   The terminal portion 63 is connected to the support lead 13 on the base end side and extends perpendicularly to the support lead 13. An external terminal 17 </ b> B is formed on the back surface of the terminal portion 63. Moreover, the terminal part 63 has the same thickness as the die pad 11 and the support lead 13 without being half-etched. Thus, since the thickness of the inner lead 61 is thinner than the thickness of the terminal portion 63, the narrow lead portion 12B can be formed with high accuracy, and a small semiconductor device 20 having a large number of pins can be obtained. it can.

図４に示すように、第１リード部１２Ａ及び第２リード部１２Ｂは、それぞれ他のリード部１２Ｂ、１２Ａの端子部６３、５３に対して幅方向（Ｘ方向）に隣接する、端子隣接領域５４Ａ、５４Ｂを有している。すなわち、端子隣接領域５４Ａは、第１リード部１２Ａの接続リード５２のうち、隣接する一対の第２リード部１２Ｂの端子部６３間に位置する。また、端子隣接領域５４Ｂは、第２リード部１２Ｂのインナーリード６１のうち、隣接する一対の第１リード部１２Ａの端子部５３間に位置する。   As shown in FIG. 4, the first lead portion 12A and the second lead portion 12B are adjacent to the terminal portions 63 and 53 of the other lead portions 12B and 12A in the width direction (X direction), respectively. 54A and 54B. That is, the terminal adjacent region 54A is located between the terminal portions 63 of the pair of adjacent second lead portions 12B among the connection leads 52 of the first lead portion 12A. The terminal adjacent region 54B is located between the terminal portions 53 of the pair of adjacent first lead portions 12A among the inner leads 61 of the second lead portion 12B.

この場合、第１リード部１２Ａ及び第２リード部１２Ｂの端子隣接領域５４Ａ、５４Ｂは、それぞれハーフエッチングにより裏面側から薄肉化されている。さらに、第１リード部１２Ａ及び第２リード部１２Ｂのうち、少なくとも端子隣接領域５４Ａ、５４Ｂの裏面には、それぞれ突起部１６が形成されている。なお、突起部１６は、端子隣接領域５４Ａ、５４Ｂの外方にも延びていても良い。すなわち第１リード部１２Ａの接続リード５２に形成された突起部１６は、端子隣接領域５４Ａから端子部５３方向に向けて延び、第２リード部１２Ｂのインナーリード６１に形成された突起部１６は、端子隣接領域５４Ｂから端子部６３方向に向けて延びている。   In this case, the terminal adjacent regions 54A and 54B of the first lead portion 12A and the second lead portion 12B are thinned from the back side by half etching. Further, of the first lead portion 12A and the second lead portion 12B, protrusions 16 are formed on at least the back surfaces of the terminal adjacent regions 54A and 54B, respectively. The protrusion 16 may also extend outward from the terminal adjacent regions 54A and 54B. That is, the protrusion 16 formed on the connection lead 52 of the first lead portion 12A extends from the terminal adjacent region 54A toward the terminal portion 53, and the protrusion 16 formed on the inner lead 61 of the second lead portion 12B is , Extending from the terminal adjacent region 54 </ b> B toward the terminal portion 63.

この突起部１６は、リード部１２Ａ、１２Ｂの幅方向（Ｘ方向）略中央に形成されている。なお、突起部１６の位置は、リード部１２Ａ、１２Ｂの幅方向中央からリード部１２Ａ、１２Ｂの幅の例えば２０％以下程度であればオフセットしていても良い。また、突起部１６は、リード部１２Ａ、１２Ｂから裏面側に向けて山形状に突出するとともに、リード部１２Ａ、１２Ｂの長手方向（Ｙ方向）に沿って略一直線状に延びている。   The protrusion 16 is formed at the approximate center in the width direction (X direction) of the lead portions 12A and 12B. The position of the protrusion 16 may be offset from the center in the width direction of the lead portions 12A and 12B as long as it is about 20% or less of the width of the lead portions 12A and 12B. Further, the protrusion 16 protrudes in a mountain shape from the lead portions 12A and 12B toward the back surface side, and extends in a substantially straight line along the longitudinal direction (Y direction) of the lead portions 12A and 12B.

また図４に示すように、各リード部１２Ａ、１２Ｂにおいて、突起部１６は、端子部５３、６３に対してリード部１２Ａ、１２Ｂの長手方向に離間して形成されている。具体的には、第１リード部１２Ａの接続リード５２は、端子部５３に接続される端子接続領域５５Ａを有し、この端子接続領域５５Ａの裏面は、突起部１６が形成されない略平坦面となっている。同様に、第２リード部１２Ｂのインナーリード６１は、端子部６３に接続される端子接続領域５５Ｂを有し、この端子接続領域５５Ｂの裏面は、突起部１６が形成されない略平坦面となっている。これにより、封止樹脂２３（後述）を、端子接続領域５５Ａ、５５Ｂの裏面に確実に回り込ませることができる。この結果、端子接続領域５５Ａ、５５Ｂの裏面への封止樹脂２３の充填が不十分となるおそれがなく、裏面側に露出する外部端子１７Ａ、１７Ｂの面積が必要以上に拡大してしまう不具合を防止するとこができる。   As shown in FIG. 4, in each lead portion 12 </ b> A, 12 </ b> B, the protruding portion 16 is formed away from the terminal portions 53, 63 in the longitudinal direction of the lead portions 12 </ b> A, 12 </ b> B. Specifically, the connection lead 52 of the first lead portion 12A has a terminal connection region 55A connected to the terminal portion 53, and the back surface of the terminal connection region 55A has a substantially flat surface on which the protruding portion 16 is not formed. It has become. Similarly, the inner lead 61 of the second lead portion 12B has a terminal connection region 55B connected to the terminal portion 63, and the back surface of the terminal connection region 55B is a substantially flat surface on which the protruding portion 16 is not formed. Yes. Thereby, sealing resin 23 (after-mentioned) can be reliably wound around the back surface of terminal connection area | region 55A, 55B. As a result, there is no fear that the sealing resin 23 is not sufficiently filled on the back surfaces of the terminal connection regions 55A and 55B, and the area of the external terminals 17A and 17B exposed on the back surface side is unnecessarily enlarged. This can be prevented.

また、突起部１６は、各リード部１２Ａ、１２Ｂのインナーリード５１、６１の先端には形成されていないことが好ましい。さらに、突起部１６は、最も内側の列に沿って配置された端子部５３よりも内側（ダイパッド１１側）には形成されていないことが好ましい。すなわち図４において、第１リード部１２Ａのインナーリード５１には、突起部１６が形成されておらず、その裏面は略平坦面となっている。また、第２リード部１２Ｂのインナーリード６１のうち、端子部６３の内端（直線Ｌ）よりも内側には、突起部１６が形成されておらず、その裏面は略平坦面となっている。これにより、後述するワイヤーボンディング時に（図１１（ｃ）参照）、インナーリード５１、６１がヒーターブロック３８と接触し、インナーリード５１、６１に傾きが発生する不具合を防止することができる。   Moreover, it is preferable that the protrusion part 16 is not formed in the front-end | tip of the inner leads 51 and 61 of each lead part 12A and 12B. Further, it is preferable that the protrusions 16 are not formed on the inner side (on the die pad 11 side) than the terminal portions 53 arranged along the innermost row. That is, in FIG. 4, the protrusion 16 is not formed on the inner lead 51 of the first lead portion 12A, and the back surface thereof is a substantially flat surface. Moreover, the protrusion 16 is not formed inside the inner end 61 (straight line L) of the terminal part 63 among the inner leads 61 of the second lead part 12B, and the back surface thereof is a substantially flat surface. . Thereby, at the time of wire bonding described later (see FIG. 11C), it is possible to prevent the inner leads 51 and 61 from contacting the heater block 38 and the inner leads 51 and 61 from being inclined.

なお、支持リード１３側において、互いに隣接する第１リード部１２Ａと第２リード部１２Ｂとの間隔ｄＡ（リード部１２Ａ、１２Ｂの幅方向中央部間の距離）は、例えば３５０μｍ以上６００μｍ以下とすることができる。このように、間隔ｄＡを４００μｍ以上とすることにより、互いに隣接するリード部１２Ａ、１２Ｂ間の貫通部分をエッチングにより確実に形成することができる。また、上記間隔ｄＡを５５０μｍ以下とすることにより、各半導体装置２０の外部端子１７Ａ、１７Ｂの数（ピン数）を一定数以上確保することができる。具体的には、外部端子１７Ａ、１７Ｂの数（ピン数）は、例えば８０ピン以上２５０ピン以下とすることができる。また、インナーリード５１、６１側において、第１リード部１２Ａと第２リード部１２Ｂとの間隔ｄＢ（リード部１２Ａ、１２Ｂの幅方向中央部間の距離）は、例えば１６０μｍ以上２２０μｍ以下とすることができる。 On the support lead 13 side, the distance d A between the first lead portion 12A and the second lead portion 12B adjacent to each other (distance between the center portions in the width direction of the lead portions 12A and 12B) is, for example, 350 μm or more and 600 μm or less. can do. In this way, by setting the distance d A to 400 μm or more, it is possible to reliably form through portions between the adjacent lead portions 12A and 12B by etching. Further, by setting the distance d A to 550 μm or less, the number of external terminals 17A and 17B (number of pins) of each semiconductor device 20 can be secured at a certain number or more. Specifically, the number (number of pins) of the external terminals 17A and 17B can be set to 80 pins or more and 250 pins or less, for example. In addition, on the inner leads 51 and 61 side, the distance d B between the first lead portion 12A and the second lead portion 12B (the distance between the center portions in the width direction of the lead portions 12A and 12B) is, for example, 160 μm or more and 220 μm or less. be able to.

次に、図５（ａ）−（ｄ）及び図６を参照して、各リード部１２Ａ、１２Ｂの断面形状について説明する。   Next, the cross-sectional shape of each of the lead portions 12A and 12B will be described with reference to FIGS.

図５（ａ）は、図４のVA−VA線におけるリード部１２Ａ、１２Ｂの断面を示している。図５（ａ）に示すように、第１リード部１２Ａの接続リード５２のうち、端子隣接領域５４Ａに位置する部分は、裏面側から薄肉化されている。また、接続リード５２の端子隣接領域５４Ａの裏面には、第１リード部１２Ａの長手方向に沿って突起部１６が形成されている。   FIG. 5A shows a cross section of the lead portions 12A and 12B along the line VA-VA in FIG. As shown in FIG. 5A, the portion of the connection lead 52 of the first lead portion 12A located in the terminal adjacent region 54A is thinned from the back surface side. Further, the protrusion 16 is formed on the back surface of the terminal adjacent region 54A of the connection lead 52 along the longitudinal direction of the first lead portion 12A.

この第１リード部１２Ａの接続リード５２は、断面において左右略対称な形状を有している。また接続リード５２は、表面４１と、裏面４２と、表面４１と裏面４２との間に位置する一対の側面４３とを有している。このうち表面４１は、未加工の素材面（後述する金属基板３１の表面）からなり、ダイパッド１１の表面と同一平面上に位置する。また、裏面４２は、ハーフエッチングされることにより形成された面であり、断面視略山型形状を有している。裏面４２の略中央部には、突起部１６が形成され、この突起部１６の幅方向両側には、それぞれ裏面側傾斜面４２ａ、４２ｂが形成されている。また、一対の側面４３は、それぞれ接続リード５２の幅方向外側に向けて凹んだ形状を有している。各側面４３は、その断面において、幅方向内側に向けて湾曲する弧形状からなっている。   The connection lead 52 of the first lead portion 12A has a substantially symmetrical shape in the cross section. The connection lead 52 has a front surface 41, a back surface 42, and a pair of side surfaces 43 positioned between the front surface 41 and the back surface 42. Of these, the surface 41 is made of an unprocessed material surface (the surface of a metal substrate 31 described later), and is located on the same plane as the surface of the die pad 11. The back surface 42 is a surface formed by half-etching, and has a substantially mountain shape in cross section. A protrusion 16 is formed at a substantially central portion of the back surface 42, and back-side inclined surfaces 42 a and 42 b are formed on both sides in the width direction of the protrusion 16. Each of the pair of side surfaces 43 has a shape recessed toward the outside in the width direction of the connection lead 52. Each side surface 43 has an arc shape that curves inward in the width direction in its cross section.

接続リード５２の表面側の幅ｗＢは、例えば６５μｍ以上１３０μｍ以下とすることができる。また、接続リード５２の突起部１６における厚みｔＢは、端子部５３、６３の厚みｔＡの５０％以上８０％以下とすることができ、具体的には、例えば７５μｍ以上１１５μｍ以下とすることができる。 The width w B on the surface side of the connection lead 52 can be set to 65 μm or more and 130 μm or less, for example. Further, the thickness t B of the protrusion 16 of the connection lead 52 can be 50% or more and 80% or less of the thickness t A of the terminal portions 53 and 63, and specifically, for example, 75 μm or more and 115 μm or less. Can do.

また、図５（ａ）に示すように、第２リード部１２Ｂの端子部６３は、断面において左右対称な形状を有している。この端子部６３は、表面４４と、裏面４５と、表面４４と裏面４５との間に位置する一対の側面４６と、側面４６からそれぞれ側方に突出する一対の側方突起部４７とを有している。この第２リード部１２Ｂは素材（金属基板３１）と同一の厚みｔＡを有しており、第２リード部１２Ｂの表面４４および裏面４５は、それぞれ未加工の素材面（金属基板３１の表面および裏面）からなる。また、表面４４および裏面４５は、それぞれダイパッド１１の表面および裏面と同一平面上に位置している。 As shown in FIG. 5A, the terminal portion 63 of the second lead portion 12B has a symmetrical shape in the cross section. The terminal portion 63 has a front surface 44, a back surface 45, a pair of side surfaces 46 positioned between the front surface 44 and the back surface 45, and a pair of side protrusions 47 that protrude sideways from the side surfaces 46. doing. The second lead portion 12B has the same thickness t A as the material (metal substrate 31), and the front surface 44 and the back surface 45 of the second lead portion 12B are unprocessed material surfaces (surfaces of the metal substrate 31). And back surface). Further, the front surface 44 and the back surface 45 are located on the same plane as the front surface and the back surface of the die pad 11, respectively.

各側面４６は、側方突起部４７よりも表面４４側に位置する第１側面４８と、側方突起部４７よりも裏面４５側に位置する第２側面４９とを有している。各第１側面４８は、側方突起部４７から表面４４まで延び、各第２側面４９は、側方突起部４７から裏面４５まで延びている。第１側面４８および第２側面４９は、それぞれ第２リード部１２Ｂの幅方向内側に向けて湾曲している。   Each side surface 46 has a first side surface 48 positioned on the front surface 44 side with respect to the side protrusion 47 and a second side surface 49 positioned on the back surface 45 side with respect to the side protrusion 47. Each first side surface 48 extends from the side projection 47 to the front surface 44, and each second side surface 49 extends from the side projection 47 to the back surface 45. The first side surface 48 and the second side surface 49 are curved toward the inner side in the width direction of the second lead portion 12B.

この場合、端子部６３の裏面４５の幅ｗＡは、端子部５３の表面の幅ｗＣよりも広くなっている。これにより、互いに隣接する第１リード部１２Ａと第２リード部１２Ｂとの間隔を狭めた場合であっても、外部端子１７Ｂの面積を広く確保することができ、外部端子１７Ｂと外部の実装基板（図示せず）とを確実に接続することができる。具体的には、端子部５３の裏面の幅ｗＡを１６０μｍ以上２５０μｍ以下とし、端子部５３の表面の幅ｗＣを６５μｍ以上１８０μｍ以下とすることができる。 In this case, the width w A of the back surface 45 of the terminal portion 63 is wider than the width w C of the surface of the terminal portion 53. Thereby, even when the interval between the first lead portion 12A and the second lead portion 12B adjacent to each other is narrowed, the area of the external terminal 17B can be secured widely, and the external terminal 17B and the external mounting substrate can be secured. (Not shown) can be securely connected. Specifically, the width w A of the back surface of the terminal portion 53 can be set to 160 μm or more and 250 μm or less, and the width w C of the surface of the terminal portion 53 can be set to 65 μm or more and 180 μm or less.

図５（ｂ）は、図４のVB−VB線におけるリード部１２Ａ、１２Ｂの断面を示している。図５（ｂ）に示すように、第２リード部１２Ｂのインナーリード６１のうち、端子接続領域５５Ｂに位置する部分は、裏面側から薄肉化されるとともに、突起部１６が形成されない領域となっている。この第２リード部１２Ｂのインナーリード６１は、断面において左右略対称な形状を有している。またインナーリード６１は、表面４１と、裏面４２と、表面４１と裏面４２との間に位置する一対の側面４３とを有している。このうち裏面４２は、ハーフエッチングされることにより形成された略平坦面となっている。   FIG. 5B shows a cross section of the lead portions 12A and 12B along the line VB-VB in FIG. As shown in FIG. 5B, a portion of the inner lead 61 of the second lead portion 12B located in the terminal connection region 55B is a region where the protrusion 16 is not formed while being thinned from the back side. ing. The inner lead 61 of the second lead portion 12B has a substantially symmetrical shape in the cross section. The inner lead 61 has a front surface 41, a back surface 42, and a pair of side surfaces 43 positioned between the front surface 41 and the back surface 42. Among these, the back surface 42 is a substantially flat surface formed by half-etching.

インナーリード６１の表面側の幅ｗＤは、例えば４５μｍ以上１２０μｍ以下とすることができる。また、インナーリード６１の最も薄い部分における厚みｔＣは、端子部５３、６３の厚みｔＡの３５％以上６５％以下とすることができ、具体的には、例えば５５μｍ以上８５μｍ以下とすることができる。 The width w D on the surface side of the inner lead 61 can be set to 45 μm or more and 120 μm or less, for example. Further, the thickness t C at the thinnest portion of the inner lead 61 can be 35% to 65% of the thickness t A of the terminal portions 53 and 63, and specifically, for example, 55 μm to 85 μm. Can do.

なお、図５（ｂ）において、接続リード５２の断面形状は、図５（ａ）に示す接続リード５２の断面形状と略同一である。   In FIG. 5B, the cross-sectional shape of the connection lead 52 is substantially the same as the cross-sectional shape of the connection lead 52 shown in FIG.

図５（ｃ）は、図４のVC−VC線におけるリード部１２Ａ、１２Ｂの断面を示している。図５（ｃ）に示すように、第２リード部１２Ｂのインナーリード６１のうち、端子隣接領域５４Ｂに位置する部分は、裏面側から薄肉化されている。また、インナーリード６１の端子隣接領域５４Ｂの裏面には、第２リード部１２Ｂの長手方向に沿って突起部１６が形成されている。   FIG. 5C shows a cross section of the lead portions 12A and 12B along the VC-VC line of FIG. As shown in FIG. 5C, the portion of the inner lead 61 of the second lead portion 12B located in the terminal adjacent region 54B is thinned from the back side. In addition, a protrusion 16 is formed on the back surface of the terminal adjacent region 54B of the inner lead 61 along the longitudinal direction of the second lead portion 12B.

このインナーリード６１は、表面４１と、裏面４２と、表面４１と裏面４２との間に位置する一対の側面４３とを有している。このうち裏面４２は、ハーフエッチングされることにより形成された面であり、断面視略山型形状を有している。裏面４２の略中央部には、突起部１６が形成され、この突起部１６の幅方向両側には、それぞれ裏面側傾斜面４２ａ、４２ｂが形成されている。なお、図５（ｃ）において、インナーリード６１の断面形状は、図５（ａ）に示す接続リード５２の断面形状と略同一である。   The inner lead 61 has a front surface 41, a back surface 42, and a pair of side surfaces 43 positioned between the front surface 41 and the back surface 42. Among these, the back surface 42 is a surface formed by half-etching, and has a substantially mountain shape in cross section. A protrusion 16 is formed at a substantially central portion of the back surface 42, and back-side inclined surfaces 42 a and 42 b are formed on both sides in the width direction of the protrusion 16. In FIG. 5C, the cross-sectional shape of the inner lead 61 is substantially the same as the cross-sectional shape of the connection lead 52 shown in FIG.

また、図５（ｃ）に示すように、第１リード部１２Ａの端子部５３は、表面４４と、裏面４５と、表面４４と裏面４５との間に位置する一対の側面４６と、側面４６からそれぞれ側方に突出する一対の側方突起部４７とを有している。なお、図５（ｃ）において、端子部５３の断面形状は、図５（ａ）に示す端子部６３の断面形状と略同一である。   5C, the terminal portion 53 of the first lead portion 12A has a front surface 44, a back surface 45, a pair of side surfaces 46 positioned between the front surface 44 and the back surface 45, and a side surface 46. And a pair of side protrusions 47 projecting laterally from each other. In FIG. 5C, the cross-sectional shape of the terminal portion 53 is substantially the same as the cross-sectional shape of the terminal portion 63 shown in FIG.

図５（ｄ）は、図４のVD−VD線におけるリード部１２Ａ、１２Ｂの断面を示している。図５（ｄ）に示すように、第２リード部１２Ｂのインナーリード６１は、裏面側から薄肉化されるとともに、突起部１６が形成されない領域となっている。このインナーリード６１は、表面４１と、裏面４２と、表面４１と裏面４２との間に位置する一対の側面４３とを有している。このうち裏面４２は、ハーフエッチングされることにより形成された略平坦面からなっている。   FIG. 5D shows a cross section of the lead portions 12A and 12B along the line VD-VD in FIG. As shown in FIG. 5D, the inner lead 61 of the second lead portion 12B is a region where the protrusion 16 is not formed while being thinned from the back side. The inner lead 61 has a front surface 41, a back surface 42, and a pair of side surfaces 43 positioned between the front surface 41 and the back surface 42. Of these, the back surface 42 is a substantially flat surface formed by half-etching.

なお、図５（ｄ）において、インナーリード６１の断面形状は、図５（ｂ）に示すインナーリード６１の断面形状と略同一である。   In FIG. 5D, the cross-sectional shape of the inner lead 61 is substantially the same as the cross-sectional shape of the inner lead 61 shown in FIG.

また、図５（ｄ）において、第１リード部１２Ａのインナーリード５１は、裏面側から薄肉化されるとともに、突起部１６が形成されない領域となっている。このインナーリード５１は、表面４１と、裏面４２と、表面４１と裏面４２との間に位置する一対の側面４３とを有している。このうち裏面４２は、ハーフエッチングされることにより形成された略平坦面となっている。   Further, in FIG. 5D, the inner lead 51 of the first lead portion 12A is a region where the protrusion 16 is not formed while being thinned from the back surface side. The inner lead 51 has a front surface 41, a back surface 42, and a pair of side surfaces 43 positioned between the front surface 41 and the back surface 42. Among these, the back surface 42 is a substantially flat surface formed by half-etching.

なお、図５（ｄ）において、インナーリード５１の断面形状は、図５（ｂ）に示すインナーリード６１の断面形状と略同一である。   In FIG. 5D, the cross-sectional shape of the inner lead 51 is substantially the same as the cross-sectional shape of the inner lead 61 shown in FIG.

図６は、図４のVI−VI線断面図であり、第２リード部１２Ｂの長手方向に沿った断面を示している。図６に示すように、インナーリード６１に形成された突起部１６は、端子部６３から離間して配置されている。すなわちインナーリード６１のうち、端子部６３に接続される端子接続領域５５Ｂには突起部１６が形成されていない。この場合、端子接続領域５５Ｂにおけるインナーリード６１の厚みｔＣは、接続リード５２の突起部１６における厚みｔＢよりも薄い。また、端子接続領域５５Ｂの長手方向に沿う断面において、インナーリード６１は、端子部６３に接続される傾斜部５６ａと、傾斜部５６ａから突起部１６に向けて連続的に形成された移行部５６ｂとを有している。傾斜部５６ａと移行部５６ｂとは、接続部５６ｃで接続されている。インナーリード６１の厚みはこの接続部５６ｃで最も薄くなっており、上記厚みｔＣは、この接続部５６ｃにおける厚みをいう。このように、端子接続領域５５Ｂの裏面に突起部１６を形成しないことにより、封止樹脂２３を端子接続領域５５Ｂの裏面に確実に回り込ませることができる。 6 is a cross-sectional view taken along line VI-VI in FIG. 4 and shows a cross section along the longitudinal direction of the second lead portion 12B. As shown in FIG. 6, the protrusion 16 formed on the inner lead 61 is disposed away from the terminal portion 63. That is, the protrusion 16 is not formed in the terminal connection region 55 </ b> B connected to the terminal portion 63 in the inner lead 61. In this case, the thickness t C of the inner lead 61 in the terminal connection region 55B is thinner than the thickness t B of the protrusion 16 of the connection lead 52. In the cross section along the longitudinal direction of the terminal connection region 55B, the inner lead 61 includes an inclined portion 56a connected to the terminal portion 63, and a transition portion 56b formed continuously from the inclined portion 56a toward the protruding portion 16. And have. The inclined part 56a and the transition part 56b are connected by a connection part 56c. The thickness of the inner lead 61 is the thinnest at the connection portion 56c, and the thickness t C is the thickness at the connection portion 56c. Thus, by not forming the protrusion 16 on the back surface of the terminal connection region 55B, the sealing resin 23 can be surely wrapped around the back surface of the terminal connection region 55B.

以上説明したリードフレーム１０は、全体として銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属から構成されている。また、リードフレーム１０の厚みは、製造する半導体装置２０の構成にもよるが、８０μｍ以上２００μｍ以下とすることができる。   The lead frame 10 described above is made of a metal such as copper, copper alloy, 42 alloy (Ni 42% Fe alloy) as a whole. The lead frame 10 may have a thickness of 80 μm or more and 200 μm or less, although it depends on the configuration of the semiconductor device 20 to be manufactured.

なお、本実施の形態において、第１リード部１２Ａ及び第２リード部１２Ｂは、ダイパッド１１の４辺全てに沿って配置されているが、これに限られるものではなく、例えばダイパッド１１の対向する２辺のみに沿って配置されていても良い。   In the present embodiment, the first lead portion 12A and the second lead portion 12B are arranged along all four sides of the die pad 11, but the present invention is not limited to this, for example, the die pad 11 faces. It may be arranged along only two sides.

また、本実施の形態では、第１リード部１２Ａの外部端子１７Ａと第２リード部１２Ｂの外部端子１７Ｂとが千鳥状に２列に配置されている場合を例にとって説明したが、これに限らず、外部端子が３列以上に配置されていても良い。   In the present embodiment, the case where the external terminals 17A of the first lead portion 12A and the external terminals 17B of the second lead portion 12B are arranged in two rows in a staggered manner has been described as an example. Instead, the external terminals may be arranged in three or more rows.

半導体装置の構成
次に、図７および図８により、本実施の形態による半導体装置について説明する。図７および図８は、本実施の形態による半導体装置（ＤＲ−ＱＦＮ（Dual Row QFN）タイプ）を示す図である。 Configuration of Semiconductor Device Next, the semiconductor device according to the present embodiment will be described with reference to FIGS. 7 and 8 are diagrams showing a semiconductor device (DR-QFN (Dual Row QFN) type) according to the present embodiment.

図７および図８に示すように、半導体装置（半導体パッケージ）２０は、ダイパッド１１と、ダイパッド１１の周囲に配置された複数の第１リード部１２Ａ及び複数の第２リード部１２Ｂと、ダイパッド１１上に搭載された半導体素子２１と、第１リード部１２Ａ又は第２リード部１２Ｂと半導体素子２１とを電気的に接続する複数のボンディングワイヤ（接続部材）２２とを備えている。また、ダイパッド１１、第１リード部１２Ａ、第２リード部１２Ｂ、半導体素子２１およびボンディングワイヤ２２は、封止樹脂２３によって樹脂封止されている。   As shown in FIGS. 7 and 8, the semiconductor device (semiconductor package) 20 includes a die pad 11, a plurality of first lead portions 12A and a plurality of second lead portions 12B arranged around the die pad 11, and the die pad 11. The semiconductor element 21 mounted thereon and a plurality of bonding wires (connecting members) 22 that electrically connect the first lead portion 12A or the second lead portion 12B and the semiconductor element 21 are provided. The die pad 11, the first lead portion 12 </ b> A, the second lead portion 12 </ b> B, the semiconductor element 21, and the bonding wire 22 are resin-sealed with a sealing resin 23.

このうちダイパッド１１、第１リード部１２Ａ及び第２リード部１２Ｂは、上述したリードフレーム１０から作製されたものである。リード部１２Ａ、１２Ｂのうち端子隣接領域５４Ａ、５４Ｂは、裏面側から薄肉化され、かつ端子隣接領域５４Ａ、５４Ｂの裏面には、リード部１２Ａ、１２Ｂの長手方向に沿って突起部１６が形成されている。このほか、ダイパッド１１、第１リード部１２Ａ及び第２リード部１２Ｂの構成は、半導体装置２０に含まれない領域を除き、上述した図１乃至図６に示すものと同様であるため、ここでは詳細な説明を省略する。   Among these, the die pad 11, the first lead portion 12 </ b> A, and the second lead portion 12 </ b> B are manufactured from the lead frame 10 described above. Of the lead portions 12A and 12B, the terminal adjacent regions 54A and 54B are thinned from the back surface side, and the protrusions 16 are formed on the back surfaces of the terminal adjacent regions 54A and 54B along the longitudinal direction of the lead portions 12A and 12B. Has been. In addition, since the configurations of the die pad 11, the first lead portion 12A, and the second lead portion 12B are the same as those shown in FIGS. Detailed description is omitted.

また、半導体素子２１としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子２１は、各々ボンディングワイヤ２２が取り付けられる複数の電極２１ａを有している。また、半導体素子２１は、例えばダイボンディングペースト等の接着剤２４により、ダイパッド１１の表面に固定されている。   Further, as the semiconductor element 21, various semiconductor elements generally used in the past can be used, and are not particularly limited. For example, an integrated circuit, a large-scale integrated circuit, a transistor, a thyristor, a diode, or the like is used. it can. The semiconductor element 21 has a plurality of electrodes 21a to which bonding wires 22 are attached. The semiconductor element 21 is fixed to the surface of the die pad 11 with an adhesive 24 such as a die bonding paste.

各ボンディングワイヤ２２は、例えば金、銅等の導電性の良い材料からなっている。各ボンディングワイヤ２２は、それぞれその一端が半導体素子２１の電極２１ａに接続されるとともに、その他端が各第１リード部１２Ａ又は第２リード部１２Ｂの内部端子１５にそれぞれ接続されている。なお、内部端子１５には、ボンディングワイヤ２２と密着性を向上させるめっき部が設けられていても良い。   Each bonding wire 22 is made of a material having good conductivity such as gold or copper. Each bonding wire 22 has one end connected to the electrode 21a of the semiconductor element 21 and the other end connected to the internal terminal 15 of each first lead portion 12A or second lead portion 12B. The internal terminal 15 may be provided with a plating portion that improves the adhesion with the bonding wire 22.

封止樹脂２３としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはＰＰＳ樹脂等の熱可塑性樹脂を用いることができる。封止樹脂２３全体の厚みは、３００μｍ以上１２００μｍ以下程度とすることができる。また、封止樹脂２３の一辺（半導体装置２０の一辺）は、例えば８ｍｍ以上１６ｍｍ以下することができる。なお、図７において、封止樹脂２３のうち、ダイパッド１１、第１リード部１２Ａ及び第２リード部１２Ｂよりも表面側に位置する部分の表示を省略している。   As the sealing resin 23, a thermosetting resin such as a silicone resin or an epoxy resin, or a thermoplastic resin such as a PPS resin can be used. The total thickness of the sealing resin 23 can be about 300 μm or more and 1200 μm or less. Further, one side of the sealing resin 23 (one side of the semiconductor device 20) can be, for example, 8 mm or more and 16 mm or less. In FIG. 7, the portion of the sealing resin 23 that is located on the surface side of the die pad 11, the first lead portion 12A, and the second lead portion 12B is not shown.

リードフレームの製造方法
次に、図１乃至図６に示すリードフレーム１０の製造方法について、図９（ａ）−（ｅ）を用いて説明する。なお、図９（ａ）−（ｅ）は、リードフレーム１０の製造方法を示す断面図（図３に対応する図）である。 Manufacturing Method of Lead Frame Next, a manufacturing method of the lead frame 10 shown in FIGS. 1 to 6 will be described with reference to FIGS. 9A to 9E are cross-sectional views (corresponding to FIG. 3) showing the manufacturing method of the lead frame 10. FIG.

まず図９（ａ）に示すように、平板状の金属基板３１を準備する。この金属基板３１としては、銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属からなる基板を使用することができる。なお金属基板３１は、その両面に対して脱脂等を行い、洗浄処理を施したものを使用することが好ましい。   First, as shown in FIG. 9A, a flat metal substrate 31 is prepared. As the metal substrate 31, a substrate made of a metal such as copper, a copper alloy, or a 42 alloy (Ni 42% Fe alloy) can be used. In addition, it is preferable to use what the metal substrate 31 performed the degreasing | defatting etc. on both surfaces, and performed the washing process.

次に、金属基板３１の表裏全体にそれぞれ感光性レジスト３２ａ、３３ａを塗布し、これを乾燥する（図９（ｂ））。なお感光性レジスト３２ａ、３３ａとしては、従来公知のものを使用することができる。   Next, photosensitive resists 32a and 33a are applied to the entire front and back surfaces of the metal substrate 31, respectively, and dried (FIG. 9B). As the photosensitive resists 32a and 33a, conventionally known resists can be used.

続いて、この金属基板３１に対してフォトマスクを介して露光し、現像することにより、所望の開口部３２ｂ、３３ｂを有するエッチング用レジスト層３２、３３を形成する（図９（ｃ））。   Subsequently, the metal substrate 31 is exposed through a photomask and developed to form etching resist layers 32 and 33 having desired openings 32b and 33b (FIG. 9C).

次に、エッチング用レジスト層３２、３３を耐腐蝕膜として金属基板３１に腐蝕液でエッチングを施す（図９（ｄ））。これにより、ダイパッド１１、第１リード部１２Ａおよび第２リード部１２Ｂの外形が形成される。このとき、エッチング用レジスト層３２、３３の形状を適宜調整することにより、各リード部１２Ａ、１２Ｂの端子隣接領域５４Ａ、５４Ｂにリード部１２Ａ、１２Ｂの長手方向に沿って突起部１６が形成される。なお、腐蝕液は、使用する金属基板３１の材質に応じて適宜選択することができ、例えば、金属基板３１として銅を用いる場合、通常、塩化第二鉄水溶液を使用し、金属基板３１の両面からスプレーエッチングを行うことができる。   Next, the etching resist layers 32 and 33 are used as an anticorrosion film, and the metal substrate 31 is etched with an etching solution (FIG. 9D). Thereby, the outer shape of the die pad 11, the first lead portion 12A, and the second lead portion 12B is formed. At this time, by appropriately adjusting the shapes of the etching resist layers 32 and 33, the protrusions 16 are formed in the terminal adjacent regions 54A and 54B of the lead portions 12A and 12B along the longitudinal direction of the lead portions 12A and 12B. The The corrosive liquid can be appropriately selected according to the material of the metal substrate 31 to be used. For example, when copper is used as the metal substrate 31, an aqueous ferric chloride solution is usually used and both surfaces of the metal substrate 31 are used. Spray etching can be performed.

具体的には、図１０（ａ）に示すように、金属基板３１の裏面であって、各リード部１２Ａ、１２Ｂの端子隣接領域５４Ａ、５４Ｂに対応する位置に、エッチング用レジスト層３３の一部からなるレジスト片３３ｄを形成しておく。次いで、図１０（ｂ）に示すように、金属基板３１にエッチングを施すことにより、金属基板３１のうちレジスト片３３ｄに対応する位置に突起部１６が形成される。なお、この間、金属基板３１がエッチングされていくことに伴い、レジスト片３３ｄは分離除去される。   Specifically, as shown in FIG. 10A, the etching resist layer 33 is formed on the back surface of the metal substrate 31 at positions corresponding to the terminal adjacent regions 54A and 54B of the lead portions 12A and 12B. A resist piece 33d composed of a portion is formed in advance. Next, as shown in FIG. 10B, the metal substrate 31 is etched to form the protrusions 16 at positions corresponding to the resist pieces 33 d in the metal substrate 31. During this time, the resist piece 33d is separated and removed as the metal substrate 31 is etched.

その後、エッチング用レジスト層３２、３３を剥離して除去することにより、図１乃至図６に示すリードフレーム１０が得られる。（図９（ｅ））。   Thereafter, the etching resist layers 32 and 33 are peeled and removed, whereby the lead frame 10 shown in FIGS. 1 to 6 is obtained. (FIG. 9 (e)).

なお、上記においては、金属基板３１の両面側からスプレーエッチングを行う場合を例にとって説明したが、これに限られるものではない。例えば、金属基板３１の片面ずつ２段階のスプレーエッチングを行っても良い。具体的には、まず金属基板３１の表面側の全体に第１エッチング用レジスト層を設けるとともに、裏面側に所定のパターンをもつ第２エッチング用レジスト層を形成し、金属基板３１の裏面側のみエッチングを施す。次に、第１及び第２エッチング用レジスト層を除去するとともに、金属基板３１の裏面側に耐エッチング性のある樹脂からなる封止層を設ける。続いて、金属基板３１の表面側に所定のパターンをもつ第３エッチング用レジスト層を形成し、この状態で金属基板３１の表面側のみエッチングを施す。その後、裏面側の封止層を剥離することにより、リードフレーム１０の外形が形成される。このように金属基板３１の片面ずつスプレーエッチングを行うことにより、第１リード部１２Ａ及び第２リード部１２Ｂの変形を回避しやすいという効果が得られる。   In the above description, the case where spray etching is performed from both sides of the metal substrate 31 has been described as an example. However, the present invention is not limited to this. For example, two stages of spray etching may be performed for each side of the metal substrate 31. Specifically, first, a first etching resist layer is provided on the entire front surface side of the metal substrate 31, and a second etching resist layer having a predetermined pattern is formed on the back surface side, so that only the back surface side of the metal substrate 31 is formed. Etch. Next, the first and second etching resist layers are removed, and a sealing layer made of a resin having etching resistance is provided on the back side of the metal substrate 31. Subsequently, a third etching resist layer having a predetermined pattern is formed on the surface side of the metal substrate 31, and only the surface side of the metal substrate 31 is etched in this state. Thereafter, the outer shape of the lead frame 10 is formed by peeling off the sealing layer on the back surface side. By performing spray etching on each side of the metal substrate 31 in this way, the effect of easily avoiding deformation of the first lead portion 12A and the second lead portion 12B can be obtained.

半導体装置の製造方法
次に、図７および図８に示す半導体装置２０の製造方法について、図１１（ａ）−（ｅ）を用いて説明する。 Manufacturing Method of Semiconductor Device Next, a manufacturing method of the semiconductor device 20 shown in FIGS. 7 and 8 will be described with reference to FIGS.

まず、例えば図９（ａ）−（ｅ）に示す方法により、リードフレーム１０を作製する（図１１（ａ））。   First, for example, the lead frame 10 is manufactured by the method shown in FIGS. 9A to 9E (FIG. 11A).

次に、リードフレーム１０のダイパッド１１上に、半導体素子２１を搭載する。この場合、例えばダイボンディングペースト等の接着剤２４を用いて、半導体素子２１をダイパッド１１上に載置して固定する（ダイアタッチ工程）（図１１（ｂ））。   Next, the semiconductor element 21 is mounted on the die pad 11 of the lead frame 10. In this case, for example, the semiconductor element 21 is mounted on the die pad 11 and fixed using an adhesive 24 such as a die bonding paste (die attachment step) (FIG. 11B).

次に、半導体素子２１の各電極２１ａと、各第１リード部１２Ａ及び第２リード部１２Ｂの内部端子１５とを、それぞれボンディングワイヤ（接続部材）２２によって互いに電気的に接続する（ワイヤボンディング工程）（図１１（ｃ））。このとき、リードフレーム１０はヒーターブロック３８上に載置され、図示しないボンディング装置によりワイヤボンディングが施される。なお、上述したように、突起部１６は、インナーリード５１、６１の先端には形成されていない。このため、ワイヤボンディング時に、突起部１６がヒーターブロック３８と接触するおそれがなく、インナーリード５１、６１に傾きが生じる不具合が防止される。   Next, the electrodes 21a of the semiconductor element 21 and the internal terminals 15 of the first lead portions 12A and the second lead portions 12B are electrically connected to each other by bonding wires (connection members) 22 (wire bonding step). (FIG. 11 (c)). At this time, the lead frame 10 is placed on the heater block 38 and wire bonding is performed by a bonding device (not shown). As described above, the protrusion 16 is not formed at the tips of the inner leads 51 and 61. For this reason, at the time of wire bonding, there is no possibility that the protrusion 16 comes into contact with the heater block 38, and a problem that the inner leads 51 and 61 are inclined is prevented.

次に、リードフレーム１０に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂２３を形成する（図１１（ｄ））。このようにして、リードフレーム１０、第１リード部１２Ａ、第２リード部１２Ｂ、半導体素子２１およびボンディングワイヤ２２を封止する。   Next, the sealing resin 23 is formed by injection molding or transfer molding of a thermosetting resin or a thermoplastic resin to the lead frame 10 (FIG. 11D). In this way, the lead frame 10, the first lead portion 12A, the second lead portion 12B, the semiconductor element 21, and the bonding wire 22 are sealed.

次に、各半導体素子２１間の封止樹脂２３をダイシングすることにより、リードフレーム１０を各半導体装置２０毎に分離する。この際、例えばダイヤモンド砥石からなるブレード（図示せず）を回転させながら、各半導体装置２０間のリードフレーム１０および封止樹脂２３を切断しても良い。   Next, the lead frame 10 is separated for each semiconductor device 20 by dicing the sealing resin 23 between the semiconductor elements 21. At this time, the lead frame 10 and the sealing resin 23 between the semiconductor devices 20 may be cut while rotating a blade (not shown) made of, for example, a diamond grindstone.

このようにして、図７および図８に示す半導体装置２０が得られる（図１１（ｅ））。   In this way, the semiconductor device 20 shown in FIGS. 7 and 8 is obtained (FIG. 11E).

以上説明したように、本実施の形態によれば、各リード部１２Ａ、１２Ｂのうち、少なくとも他のリード部１２Ｂ、１２Ａの端子部６３、５３に隣接する端子隣接領域５４Ａ、５４Ｂは、裏面側から薄肉化されている。この端子隣接領域５４Ａ、５４Ｂの裏面には、リード部１２Ａ、１２Ｂの長手方向に沿って突起部１６が形成されている。これにより、リード部１２Ａ、１２Ｂ同士のピッチを狭くするために各リード部１２Ａ、１２Ｂの幅を細くした場合であっても、リード部１２Ａ、１２Ｂの断面積を拡げるとともに、突起部１６によりリード部１２Ａ、１２Ｂを補強することができる。この結果、リード部１２Ａ、１２Ｂの強度が低下することを防ぐことができ、リード部１２Ａ、１２Ｂに変形が発生する不具合を防止することができる。また、リード部１２Ａ、１２Ｂ同士のピッチを狭くすることにより、リード部１２Ａ、１２Ｂの端子部６３、５３の数（ピン数）を増やすことができる。   As described above, according to the present embodiment, among the respective lead portions 12A and 12B, at least the terminal adjacent regions 54A and 54B adjacent to the terminal portions 63 and 53 of the other lead portions 12B and 12A are formed on the back surface side. Has been thinned. Projections 16 are formed on the back surfaces of the terminal adjacent regions 54A and 54B along the longitudinal direction of the lead portions 12A and 12B. As a result, even if the width of each of the lead portions 12A and 12B is narrowed in order to narrow the pitch between the lead portions 12A and 12B, the cross-sectional area of the lead portions 12A and 12B is expanded and the lead portion 16 The portions 12A and 12B can be reinforced. As a result, it is possible to prevent the strength of the lead portions 12A and 12B from being lowered, and it is possible to prevent a problem that the lead portions 12A and 12B are deformed. Moreover, the number (pin number) of the terminal parts 63 and 53 of the lead parts 12A and 12B can be increased by narrowing the pitch between the lead parts 12A and 12B.

また、本実施の形態によれば、複数のリード部１２Ａ、１２Ｂは、端子部５３、６３から内側に延びるインナーリード５１、６１を有し、インナーリード５１、６１は、裏面側から薄肉化されている。このように、インナーリード６１が薄肉化されている場合であっても、インナーリード６１の端子隣接領域５４Ｂに突起部１６が設けられていることにより、インナーリード６１の変形を確実に防止することができる。   Further, according to the present embodiment, the plurality of lead portions 12A, 12B have the inner leads 51, 61 extending inward from the terminal portions 53, 63, and the inner leads 51, 61 are thinned from the back side. ing. As described above, even when the inner lead 61 is thinned, the protrusion 16 is provided in the terminal adjacent region 54B of the inner lead 61 to reliably prevent the inner lead 61 from being deformed. Can do.

また、本実施の形態によれば、突起部１６は、インナーリード５１、６１の先端には形成されておらず、インナーリード５１、６１の裏面が略平坦になっている。これにより、ワイヤボンディング時に、突起部１６がヒーターブロック３８と接触するおそれがなく、突起部１６を支点としてインナーリード５１、６１に傾き（ねじれ）が生じる不具合が防止される。この結果、ボンディング作業を安定して行うことが可能となる。   Further, according to the present embodiment, the protrusion 16 is not formed at the tip of the inner leads 51, 61, and the back surfaces of the inner leads 51, 61 are substantially flat. This prevents the protrusion 16 from coming into contact with the heater block 38 during wire bonding, and prevents the inner leads 51 and 61 from being inclined (twisted) with the protrusion 16 as a fulcrum. As a result, the bonding operation can be performed stably.

さらに、本実施の形態によれば、突起部１６は、各リード部１２Ａ、１２Ｂの幅方向中央に形成されているので、突起部１６が一方に偏ることがなく、突起部１６と隣接する端子部６３、５３との隙間が狭くなりすぎるおそれがない。このため、上記狭くなった隙間に封止樹脂２３が充填できなくなる不具合を防止することができる。   Furthermore, according to the present embodiment, since the protrusion 16 is formed at the center in the width direction of each of the lead portions 12A and 12B, the protrusion 16 is not biased to one side, and is a terminal adjacent to the protrusion 16. There is no possibility that the gap between the parts 63 and 53 becomes too narrow. For this reason, it is possible to prevent a problem that the sealing resin 23 cannot be filled in the narrow gap.

さらに、本実施の形態によれば、各リード部１２Ａ、１２Ｂにおいて、突起部１６は、端子部５３、６３に対してリード部１２Ａ、１２Ｂの長手方向に離間して形成されている。すなわち、端子部５３、６３の長手方向に隣接する端子接続領域５５Ａ、５５Ｂには突起部１６が形成されておらず、端子接続領域５５Ａ、５５Ｂの裏面が略平坦面となっている。これにより、封止樹脂２３（後述）を端子接続領域５５Ａ、５５Ｂの裏面に確実に回り込ませることができる。この結果、端子接続領域５５Ａ、５５Ｂの裏面への封止樹脂２３の充填が不十分となるおそれがなく、裏面側に露出する外部端子１７Ａ、１７Ｂの面積が必要以上に拡大してしまう不具合を防止するとこができる。   Further, according to the present embodiment, in each of the lead portions 12A and 12B, the protruding portion 16 is formed away from the terminal portions 53 and 63 in the longitudinal direction of the lead portions 12A and 12B. That is, the protrusion 16 is not formed in the terminal connection regions 55A and 55B adjacent in the longitudinal direction of the terminal portions 53 and 63, and the back surfaces of the terminal connection regions 55A and 55B are substantially flat. As a result, the sealing resin 23 (described later) can be reliably wound around the back surfaces of the terminal connection regions 55A and 55B. As a result, there is no fear that the sealing resin 23 is not sufficiently filled on the back surfaces of the terminal connection regions 55A and 55B, and the area of the external terminals 17A and 17B exposed on the back surface side is unnecessarily enlarged. This can be prevented.

さらにまた、本実施の形態によれば、突起部１６は、端子部５３、６３が配置された複数の列のうち最も内側の列に沿って配置された端子部５３よりも内側には形成されていない。これにより、ワイヤーボンディング時に（図１１（ｃ）参照）、インナーリード５１、６１がヒーターブロック３８と接触し、インナーリード５１、６１に傾きが発生する不具合をより確実に防止することができる。   Furthermore, according to the present embodiment, the protruding portion 16 is formed on the inner side of the terminal portion 53 arranged along the innermost row among the plurality of rows in which the terminal portions 53 and 63 are arranged. Not. Thereby, at the time of wire bonding (refer FIG.11 (c)), the inner lead 51 and 61 can contact the heater block 38, and the malfunction which a tilt generate | occur | produces in the inner leads 51 and 61 can be prevented more reliably.

上記各実施の形態及び変形例に開示されている複数の構成要素を必要に応じて適宜組合せることも可能である。あるいは、上記各実施の形態及び変形例に示される全構成要素から幾つかの構成要素を削除してもよい。   It is also possible to appropriately combine a plurality of components disclosed in the above embodiments and modifications as necessary. Or you may delete a some component from all the components shown by said each embodiment and modification.

１０ リードフレーム
１１ ダイパッド
１２Ａ 第１リード部
１２Ｂ 第２リード部
１３ 支持リード（支持部材）
１４ 吊りリード
１５ 内部端子
１６ 突起部
１７Ａ、１７Ｂ 外部端子
２０ 半導体装置
２１ 半導体素子
２２ ボンディングワイヤ（接続部材）
２３ 封止樹脂
５１ インナーリード
５２ 接続リード
５３ 端子部
５４Ａ、５４Ｂ 端子隣接領域
５５Ａ、５５Ｂ 端子接続領域
６１ インナーリード
６３ 端子部 DESCRIPTION OF SYMBOLS 10 Lead frame 11 Die pad 12A 1st lead part 12B 2nd lead part 13 Support lead (support member)
14 Suspension lead 15 Internal terminal 16 Protrusion 17A, 17B External terminal 20 Semiconductor device 21 Semiconductor element 22 Bonding wire (connection member)
23 Sealing resin 51 Inner lead 52 Connection lead 53 Terminal portion 54A, 54B Terminal adjacent region 55A, 55B Terminal connection region 61 Inner lead 63 Terminal portion

Claims (7)

リードフレームであって、
半導体素子が搭載されるダイパッドと、
前記ダイパッドの周囲に設けられ、それぞれ端子部を含む複数のリード部であって、前記複数のリード部の端子部は、平面視で複数の列に沿って配置されている、複数のリード部とを備え、
各リード部のうち、少なくとも他のリード部の端子部に隣接する端子隣接領域は、裏面側から薄肉化され、前記端子隣接領域の裏面には、前記リード部の長手方向に沿って突起部が形成されていることを特徴とするリードフレーム。 A lead frame,
A die pad on which a semiconductor element is mounted;
A plurality of lead portions provided around the die pad, each including a terminal portion, wherein the terminal portions of the plurality of lead portions are arranged along a plurality of rows in plan view; With
Of each lead portion, at least the terminal adjacent region adjacent to the terminal portion of the other lead portion is thinned from the back surface side, and a protrusion is formed on the back surface of the terminal adjacent region along the longitudinal direction of the lead portion. A lead frame that is formed. 前記複数のリード部は、前記端子部から内側に延びるインナーリードを有し、前記インナーリードは、裏面側から薄肉化されていることを特徴とする請求項１記載のリードフレーム。   The lead frame according to claim 1, wherein the plurality of lead portions have inner leads extending inward from the terminal portions, and the inner leads are thinned from the back surface side. 前記突起部は、前記インナーリードの先端には形成されていないことを特徴とする請求項２記載のリードフレーム。   The lead frame according to claim 2, wherein the protrusion is not formed at a tip of the inner lead. 前記突起部は、前記リード部の幅方向中央に形成されていることを特徴とする請求項１乃至３のいずれか一項記載のリードフレーム。   4. The lead frame according to claim 1, wherein the protruding portion is formed at a center in the width direction of the lead portion. 5. 各リード部において、前記突起部は、前記端子部に対して前記リード部の長手方向に離間して形成されていることを特徴とする請求項１乃至４のいずれか一項記載のリードフレーム。   5. The lead frame according to claim 1, wherein in each lead portion, the protruding portion is formed apart from the terminal portion in the longitudinal direction of the lead portion. 前記突起部は、前記複数の列のうち最も内側の列に沿って配置された端子部よりも内側には形成されていないことを特徴とする請求項１乃至５のいずれか一項記載のリードフレーム。   6. The lead according to claim 1, wherein the protrusion is not formed on an inner side than a terminal portion arranged along an innermost row of the plurality of rows. flame. 半導体装置であって、
ダイパッドと、
前記ダイパッドの周囲に設けられ、それぞれ端子部を含む複数のリード部であって、前記複数のリード部の端子部は、平面視で複数の列に沿って配置されている、複数のリード部と、
前記ダイパッド上に搭載された半導体素子と、
前記半導体素子と各リード部とを電気的に接続する接続部材と、
前記ダイパッドと、前記複数のリード部と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、
各リード部のうち、少なくとも他のリード部の端子部に隣接する端子隣接領域は、裏面側から薄肉化され、前記端子隣接領域の裏面には、前記リード部の長手方向に沿って突起部が形成されていることを特徴とする半導体装置。 A semiconductor device,
Die pad,
A plurality of lead portions provided around the die pad, each including a terminal portion, wherein the terminal portions of the plurality of lead portions are arranged along a plurality of rows in plan view; ,
A semiconductor element mounted on the die pad;
A connection member for electrically connecting the semiconductor element and each lead portion;
A sealing resin that seals the die pad, the plurality of lead portions, the semiconductor element, and the connection member;
Of each lead portion, at least the terminal adjacent region adjacent to the terminal portion of the other lead portion is thinned from the back surface side, and a protrusion is formed on the back surface of the terminal adjacent region along the longitudinal direction of the lead portion. A semiconductor device formed.
JP2017030174A 2017-02-21 2017-02-21 Lead frames and semiconductor devices Active JP6911377B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017030174A JP6911377B2 (en) 2017-02-21 2017-02-21 Lead frames and semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017030174A JP6911377B2 (en) 2017-02-21 2017-02-21 Lead frames and semiconductor devices

Publications (2)

Publication Number Publication Date
JP2018137315A true JP2018137315A (en) 2018-08-30
JP6911377B2 JP6911377B2 (en) 2021-07-28

Family

ID=63366203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017030174A Active JP6911377B2 (en) 2017-02-21 2017-02-21 Lead frames and semiconductor devices

Country Status (1)

Country Link
JP (1) JP6911377B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11923262B2 (en) 2020-11-09 2024-03-05 Denso Corporation Electrical apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188331A (en) * 2001-12-19 2003-07-04 Mitsui High Tec Inc Lead frame and semiconductor device using the same
JP2014212207A (en) * 2013-04-18 2014-11-13 大日本印刷株式会社 Lead frame and manufacturing method of the same, and semiconductor device and manufacturing method of the same
JP2014212210A (en) * 2013-04-18 2014-11-13 大日本印刷株式会社 Lead frame and manufacturing method of the same, and semiconductor device and manufacturing method of the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188331A (en) * 2001-12-19 2003-07-04 Mitsui High Tec Inc Lead frame and semiconductor device using the same
JP2014212207A (en) * 2013-04-18 2014-11-13 大日本印刷株式会社 Lead frame and manufacturing method of the same, and semiconductor device and manufacturing method of the same
JP2014212210A (en) * 2013-04-18 2014-11-13 大日本印刷株式会社 Lead frame and manufacturing method of the same, and semiconductor device and manufacturing method of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11923262B2 (en) 2020-11-09 2024-03-05 Denso Corporation Electrical apparatus

Also Published As

Publication number Publication date
JP6911377B2 (en) 2021-07-28

Similar Documents

Publication Publication Date Title
JP6205816B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP2005057067A (en) Semiconductor device and manufacturing method thereof
JP7174363B2 (en) Lead frames and semiconductor equipment
JP6936963B2 (en) Lead frame
JP6617955B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP6573157B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP6807050B2 (en) Lead frames and semiconductor devices
JP6911377B2 (en) Lead frames and semiconductor devices
JP6946870B2 (en) Lead frames, semiconductor devices, and methods for manufacturing semiconductor devices
JP2021150462A (en) Lead frame, manufacturing method of the lead frame, and manufacturing method of semiconductor device
JP7380750B2 (en) Lead frames and semiconductor devices
JP6788825B2 (en) Lead frames and semiconductor devices
JP7064721B2 (en) Lead frames and semiconductor devices
JP7215110B2 (en) Lead frames and semiconductor equipment
JP7365588B2 (en) Lead frames and semiconductor devices
JP6436202B2 (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP7081702B2 (en) Lead frames and semiconductor devices
JP6807043B2 (en) Lead frames and semiconductor devices
JP6941296B2 (en) Lead frames and semiconductor devices
JP7112663B2 (en) Manufacturing method of lead frame and semiconductor device
JP6967190B2 (en) Lead frame
JP6842649B2 (en) Lead frames and semiconductor devices
JP2021158211A (en) Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP2015154042A (en) Lead frame and manufacturing method therefor, and semiconductor device and manufacturing method therefor
JP2023174472A (en) Lead frame and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210621

R150 Certificate of patent or registration of utility model

Ref document number: 6911377

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150