JP2012094843A - Circuit board, power supply structure, method for manufacturing circuit board, and method for manufacturing power supply structure - Google Patents

Circuit board, power supply structure, method for manufacturing circuit board, and method for manufacturing power supply structure Download PDF

Info

Publication number
JP2012094843A
JP2012094843A JP2011211161A JP2011211161A JP2012094843A JP 2012094843 A JP2012094843 A JP 2012094843A JP 2011211161 A JP2011211161 A JP 2011211161A JP 2011211161 A JP2011211161 A JP 2011211161A JP 2012094843 A JP2012094843 A JP 2012094843A
Authority
JP
Japan
Prior art keywords
power supply
conductive fine
film
insulating film
fine particle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011211161A
Other languages
Japanese (ja)
Inventor
Kanji Otsuka
寛治 大塚
Yutaka Akiyama
豊 秋山
Senju Ueda
千寿 上田
Norifumi Sasaoka
典史 笹岡
Takashi Ochi
貴史 越智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Kodoshi Corp
Meisei Gakuen
Original Assignee
Nippon Kodoshi Corp
Meisei Gakuen
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Kodoshi Corp, Meisei Gakuen filed Critical Nippon Kodoshi Corp
Priority to JP2011211161A priority Critical patent/JP2012094843A/en
Priority to TW100135142A priority patent/TW201218873A/en
Priority to PCT/JP2011/072568 priority patent/WO2012043795A1/en
Publication of JP2012094843A publication Critical patent/JP2012094843A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231Capacitors or dielectric substances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09309Core having two or more power planes; Capacitive laminate of two power planes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a power supply structure which is capable of preventing electromagnetic radiation and fluctuation of a power supply voltage due to resonance of electromagnetic energy between power supply layers without requiring a decoupling capacitor, and to provide a circuit board.SOLUTION: A power supply structure 1 comprising two power supply layers 11 and 13 and an interlayer insulating film 15 held between the power supply layers 11 and 13 is characterized in that at least one of the power supply layers 11 and 13 is composed of a conductive fine particle-dispersed film a having conductive fine particles dispersed in an organic material. The circuit board is provided with the power supply structure 1 having such a configuration.

Description

本発明は、回路基板および電源構造体に関し、特には基板中に2枚の電源層間に層間絶縁膜を挟持させた電源構造体とこれを備えた回路基板に関する。また本発明は、このような回路基板の製造方法および電源構造体の製造方法に関する。   The present invention relates to a circuit board and a power supply structure, and more particularly, to a power supply structure in which an interlayer insulating film is sandwiched between two power supply layers in the substrate and a circuit board including the power supply structure. The present invention also relates to a method for manufacturing such a circuit board and a method for manufacturing a power supply structure.

近年、コンピュータや移動体通信機器など、ICチップを搭載した電子機器の高速化および高実装密度化が進展している。このような電子機器においては、ICチップに形成された半導体集積回路のスイッチング動作に起因する電源電圧の変動、および電磁ノイズの発生を防止することが重要な課題となっている。そこで、ICチップの電源端子にデカップリングコンデンサを並列に接続してデカップリング回路を構成し、半導体集積回路のスイッチング動作に伴う電流の急激な変動をデカップリングコンデンサに吸収させることにより、電源電圧の変動および電磁ノイズの発生を抑えている。   In recent years, electronic devices equipped with IC chips such as computers and mobile communication devices have been increased in speed and mounting density. In such an electronic device, it is an important issue to prevent fluctuations in power supply voltage and generation of electromagnetic noise caused by the switching operation of the semiconductor integrated circuit formed on the IC chip. Therefore, a decoupling capacitor is connected in parallel to the power supply terminal of the IC chip to form a decoupling circuit, and the decoupling capacitor absorbs a sudden change in current caused by the switching operation of the semiconductor integrated circuit, thereby reducing the power supply voltage. Fluctuation and generation of electromagnetic noise are suppressed.

以上のようなデカップリング回路においては、ICチップとデカップリングコンデンサとの間の経路に発生する寄生インダクタンスが電源電圧に影響を与える。このため、ICチップを搭載する回路基板の内部に、全面平板の電源層(以下ベタ電源層と記す)を対向配置し、これをデカップリングコンデンサとしてICチップに近接させ、これによって寄生インダクタンスを小さく押さえる構成が採用されている。このようなデカップリングコンデンサは、誘電体層の両面に金属板を設け、これをベタ電源層として用いている(例えば下記特許文献1参照)。   In the decoupling circuit as described above, the parasitic inductance generated in the path between the IC chip and the decoupling capacitor affects the power supply voltage. For this reason, a flat power supply layer (hereinafter referred to as a solid power supply layer) is placed opposite to the inside of the circuit board on which the IC chip is mounted, and this is placed close to the IC chip as a decoupling capacitor, thereby reducing the parasitic inductance. The structure to hold down is adopted. In such a decoupling capacitor, metal plates are provided on both surfaces of a dielectric layer, and this is used as a solid power supply layer (see, for example, Patent Document 1 below).

ところが、ベタ電源層を設けた回路基板においては、高周波の電源電流が流れ込むことで2枚のベタ電源層間で電磁エネルギーが共振を起こす。この共振は、電磁放射の要因となると共に、電源電圧の変動を引き起こす新たな要因となる。   However, in a circuit board provided with a solid power supply layer, electromagnetic energy resonates between two solid power supply layers when a high-frequency power supply current flows. This resonance becomes a factor of electromagnetic radiation and a new factor causing fluctuations in the power supply voltage.

そこでこの共振を防止する構成として、各周波数帯域に対応する複数のデカップリングコンデンサを、ICチップと並列に接続させた状態で回路基板上に配置する構成が実施されている。   Therefore, as a configuration for preventing this resonance, a configuration in which a plurality of decoupling capacitors corresponding to each frequency band are arranged on the circuit board in a state of being connected in parallel with the IC chip is implemented.

さらに上記共振を防止する別の構成として、半導体集積回路の機能ブロックから配線される電源配線と設置配線とを所定の間隔で並設されるペア配線構造を形成し、パッケージ内部で分岐することなく、このペア配線構造を電源回路で合成する構成が提案されている(下記特許文献2)。   Further, as another configuration for preventing the resonance, a pair wiring structure in which the power supply wiring and the installation wiring wired from the functional block of the semiconductor integrated circuit are juxtaposed at a predetermined interval is formed without branching inside the package. A configuration in which this pair wiring structure is synthesized by a power supply circuit has been proposed (Patent Document 2 below).

特開平8−181445号公報(段落0013〜0014参照)JP-A-8-181445 (see paragraphs 0013 to 0014) 特開2009-64843号公報(段落0011,0015参照)Japanese Patent Laying-Open No. 2009-64843 (see paragraphs 0011 and 0015)

しかしながら、各周波数帯域に対応する複数のデカップリングコンデンサを回路基板上に配置する構成では、デカップリングコンデンサの存在によって電子機器の高集積化および小型化が妨げられている。しかも、半導体集積回路のスイッチング速度をさらに高速化するためには、さらに高周波の帯域に対応するデカップリングコンデンサを追加する必要がある。したがって、回路基板上におけるICチップや他の機能素子のレイアウト設計の余裕は、ますます狭められる。さらに現実のコンデンサは抵抗成分やインダクタンス成分があるため自己共振周波数を持ち、GHzオーダーの高周波領域ではインピーダンスが下がらないという大きな技術的課題がある。クラウドコンピュータ世代における半導体集積回路には、10GHz以上のスイッチング速度が要求されている。ところが、現時点においては、10GHz付近かそれ以上の共振点を持つデカップリングコンデンサは存在していない。したがって、デカップリング回路を適用しての電子機器の高速化は限界に達している。   However, in the configuration in which a plurality of decoupling capacitors corresponding to each frequency band are arranged on the circuit board, the high integration and miniaturization of electronic devices are hindered by the presence of the decoupling capacitors. Moreover, in order to further increase the switching speed of the semiconductor integrated circuit, it is necessary to add a decoupling capacitor corresponding to a higher frequency band. Therefore, the layout design margin of the IC chip and other functional elements on the circuit board is further narrowed. Furthermore, since an actual capacitor has a resistance component and an inductance component, it has a self-resonant frequency, and there is a great technical problem that the impedance does not decrease in a high-frequency region of the GHz order. A semiconductor integrated circuit in the cloud computer generation is required to have a switching speed of 10 GHz or more. However, at present, there is no decoupling capacitor having a resonance point near 10 GHz or higher. Therefore, the speeding up of electronic equipment using a decoupling circuit has reached its limit.

一方、ペア配線構造を電源回路で合成する構成では、ペア配線構造のパターン形成のための設計や形成工程に手間がかかる。   On the other hand, in the configuration in which the pair wiring structure is synthesized by the power supply circuit, it takes time to design and form the pattern for forming the pair wiring structure.

そこで本発明は、デカップリングコンデンサを必要とすることなく、電源層間での電磁エネルギーの共振による電磁放射と電源電圧の変動を防止可能な電源構造体および回路基板を提供し、これによって電子機器の高集積化および小型化を図ることを目的とする。また本発明は、このような回路基板を製造する方法および電源構造体を製造する方法を提供することを目的とする。   Therefore, the present invention provides a power supply structure and a circuit board capable of preventing fluctuations in electromagnetic radiation and power supply voltage due to resonance of electromagnetic energy between power supply layers without requiring a decoupling capacitor. The purpose is to achieve high integration and miniaturization. Another object of the present invention is to provide a method for manufacturing such a circuit board and a method for manufacturing a power supply structure.

このような目的を達成するための本発明の回路基板および電源構造体は、層間絶縁膜と、この層間絶縁膜を挟持する状態で設けられた2つの電源層とを備えたものであって、少なくとも一方が有機材料に導電性微粒子を分散させた導電性微粒子分散膜を有することを特徴としている。   A circuit board and a power supply structure of the present invention for achieving such an object include an interlayer insulating film and two power supply layers provided in a state of sandwiching the interlayer insulating film, At least one has a conductive fine particle dispersed film in which conductive fine particles are dispersed in an organic material.

このような構成の回路基板および電源構造体においては、電源層の少なくとも一方が導電性微粒子分散膜で構成されている。この導電性微粒子分散膜における導通は、膜中に含有された導電性微粒子同士の接触部分のオーミック接合によって図られる。また導電性微粒子同士が接触しなくても、トンネル効果やホットキャリア効果によっても導通が図られる。さらに導電性微粒子同士が離れた場合であっても、電界集中による放電効果や、さらに導電性微粒子を分散させる物質が半導体であればショットキー効果など多くの種類の近接場効果によって導通が補助される。以上のような様々な導通状態において、オーミック接合以外は、電磁エネルギーの進行に対して現象変化の時間を必要とするため、電磁エネルギーの進行に対して時間遅れを生じさせる要因となる。   In the circuit board and power supply structure having such a configuration, at least one of the power supply layers is formed of a conductive fine particle dispersed film. The conduction in the conductive fine particle dispersed film is achieved by ohmic junction at the contact portion between the conductive fine particles contained in the film. Even if the conductive fine particles are not in contact with each other, conduction can be achieved by a tunnel effect or a hot carrier effect. In addition, even when the conductive fine particles are separated from each other, conduction is assisted by many types of near-field effects such as a discharge effect due to electric field concentration and a Schottky effect if the material that disperses the conductive fine particles is a semiconductor. The In the various conductive states as described above, except for the ohmic junction, the time required for the phenomenon change is required for the progress of the electromagnetic energy, which causes a time delay for the progress of the electromagnetic energy.

また各導電性微粒子間には、導電性微粒子の間隔に対応する電圧差があり、この電圧差が変化しているときはその間の容量に応じた変位電流が流れる。すなわち容量性結合となる。これも電磁エネルギーの伝達を補助するだけでなく、電磁エネルギーの進行に対して時間遅れを生じさせる要因となる。   In addition, there is a voltage difference corresponding to the interval between the conductive fine particles between the conductive fine particles, and when this voltage difference changes, a displacement current according to the capacity between them flows. That is, capacitive coupling. This not only assists the transmission of electromagnetic energy, but also causes a time delay with respect to the progress of the electromagnetic energy.

さらに複雑な現象として、電磁エネルギーの進行方向に電界ベクトルがある場合、導電性微粒子の表面にはその電界に応じた電子の粗密波が現れる。この粗密波エネルギーを量子化したものをプラズモンと呼ぶが、プラズモンとフォトン(電磁エネルギーの量子化したもの)とのエネルギー交換現象も、電磁エネルギーの伝達の補助をすると共に電磁エネルギーの進行に対して時間遅れを生じさせる要因となる。   As a more complicated phenomenon, when there is an electric field vector in the traveling direction of electromagnetic energy, an electron density wave corresponding to the electric field appears on the surface of the conductive fine particles. Quantities of this dense wave energy are called plasmons, but the energy exchange phenomenon between plasmons and photons (quantized electromagnetic energy) also assists in the transmission of electromagnetic energy and It becomes a factor causing time delay.

尚、銀、金、など酸化しない金属、あるいはグラファイトからなる導電性微粒子を用いた場合には、オーミック接合の成分が大きくなる。一方、銅やアルミニウムなどの酸化する金属からなる導電性微粒子を用いた場合であっても、接触部の機械的酸化膜破壊などでオーミック接合がある程度確保される。しかしながら、どちらともに、上述したようなオーミック接合以外の電磁エネルギーの進行に対して時間遅れを生じさせる多くの成分によって導通状態が保たれる。   In the case of using conductive fine particles made of non-oxidizing metal such as silver or gold, or graphite, the ohmic junction component becomes large. On the other hand, even when conductive fine particles made of an oxidizing metal such as copper or aluminum are used, an ohmic junction is ensured to some extent by mechanical oxide film destruction at the contact portion. However, in both cases, the conduction state is maintained by many components that cause a time delay with respect to the progress of electromagnetic energy other than the ohmic junction as described above.

このため、2つの電源層のうちの少なくとも一方に、導電性微粒子を分散させてなる導電性微粒子分散膜を用いたことにより、変化する電流、電圧によって生じるあらゆる周波数帯域の電磁エネルギーの進行が、導電性微粒子同士の無数の接点および非接点で複雑に時間遅れを生じることになる。これにより、デカップリングコンデンサを用いることなく、電源層間においての電磁エネルギーの共振を、広い周波数帯域で抑えることが可能になる。しかも、オーミック接合以外のこれら導通現象は電磁エネルギーの損失とはならず、エネルギー効率のよい時間遅延分散回路となる。   For this reason, by using a conductive fine particle dispersion film in which conductive fine particles are dispersed in at least one of the two power supply layers, the progress of electromagnetic energy in all frequency bands caused by changing currents and voltages, A time delay is complicatedly caused by countless contacts and non-contacts between the conductive fine particles. This makes it possible to suppress the resonance of electromagnetic energy between the power supply layers in a wide frequency band without using a decoupling capacitor. Moreover, these conduction phenomena other than the ohmic junction do not result in a loss of electromagnetic energy, resulting in an energy efficient time delay dispersion circuit.

また本発明は、このような構成の回路基板の製造方法、および電源構造体の製造方法でもあり、次の手順を行う。すなわち、先ず層間絶縁膜の少なくとも一方の面上に、導電性微粒子を有機材料に分散させてなる導電性微粒子分散膜を電源層として成膜する工程を行う。次いで、導電性微粒子を変形させることなく有機材料を硬化させる工程を行なう。これにより導電性粒子同士が、前記総合作用が起る距離まで互いに接近し、または部分的に接触することで導通状態が保たれる。   Moreover, this invention is also a manufacturing method of the circuit board of such a structure, and the manufacturing method of a power supply structure, and performs the following procedure. That is, first, a step of forming a conductive fine particle dispersed film formed by dispersing conductive fine particles in an organic material as a power source layer on at least one surface of the interlayer insulating film is performed. Next, a step of curing the organic material without deforming the conductive fine particles is performed. As a result, the conductive particles are kept close to each other up to the distance where the total action occurs, or partially in contact with each other, so that the conductive state is maintained.

以上のような製造方法によれば、導電性微粒子を分散させた状態が保たれた導電性微粒子分散膜を電源層として形成することができる。このため、上述した本発明構成の電源構造体および回路基板を得ることができる。   According to the manufacturing method as described above, the conductive fine particle dispersed film in which the conductive fine particles are dispersed can be formed as the power supply layer. For this reason, the power supply structure and circuit board of the structure of the present invention described above can be obtained.

以上説明したように本発明の電源構造体および回路基板によれば、電源層の少なくとも一方を構成する導電性微粒子分散膜の作用により、デカップリングコンデンサを用いることなく、電源層間においての電磁エネルギーの共振を広い周波数帯域で抑えることが可能になる。このため、電磁放射と電源電圧の変動を防止することができる。この結果、この電源構造体を備えた回路基板を用いることにより、電子機器の高集積化および小型化と共に高速化を達成することが可能になる。   As described above, according to the power supply structure and the circuit board of the present invention, the electromagnetic energy between the power supply layers can be reduced without using a decoupling capacitor by the action of the conductive fine particle dispersion film constituting at least one of the power supply layers. Resonance can be suppressed in a wide frequency band. For this reason, fluctuations in electromagnetic radiation and power supply voltage can be prevented. As a result, by using a circuit board provided with this power supply structure, it is possible to achieve high speed as well as high integration and miniaturization of electronic equipment.

第1実施形態の電源構造体の断面模式図である。It is a cross-sectional schematic diagram of the power supply structure of 1st Embodiment. 第2実施形態の電源構造体の断面模式図である。It is a cross-sectional schematic diagram of the power supply structure of 2nd Embodiment. 第3実施形態の電源構造体の断面模式図である。It is a cross-sectional schematic diagram of the power supply structure of 3rd Embodiment. 第4実施形態の回路基板の断面模式図である。It is a cross-sectional schematic diagram of the circuit board of 4th Embodiment. 第4実施形態の回路基板の製造工程図(その1)である。It is a manufacturing process figure (the 1) of a circuit board of a 4th embodiment. 第4実施形態の回路基板の製造工程図(その2)である。It is a manufacturing process figure (the 2) of a circuit board of a 4th embodiment. 実施例1で作製した回路基板の平面図および断面図である。2A is a plan view and a cross-sectional view of a circuit board manufactured in Example 1. FIG. 実施例1の回路基板(試料S11,S12,C1,C1)について測定したZ11のグラフである。It is a graph of Z11 measured about the circuit board (samples S11, S12, C1, C1) of Example 1. 実施例1の回路基板(試料S11,S13,S14,C1)について測定したZ11のグラフである。It is a graph of Z11 measured about the circuit board (samples S11, S13, S14, C1) of Example 1. 実施例1の回路基板(試料S11,S15,C1)について測定したZ11のグラフである。It is the graph of Z11 measured about the circuit board (sample S11, S15, C1) of Example 1. FIG. 実施例1の回路基板(試料S11,S16,S17,C1)について測定したZ11のグラフである。It is a graph of Z11 measured about the circuit board (samples S11, S16, S17, C1) of Example 1. 実施例1の回路基板(試料S11,S18,S19,C1)について測定したZ11のグラフである。It is a graph of Z11 measured about the circuit board (samples S11, S18, S19, C1) of Example 1. 実施例2で作製した回路基板の層構成を説明するための断面図である。6 is a cross-sectional view for explaining a layer configuration of a circuit board manufactured in Example 2. FIG. 実施例2の回路基板について測定したZ11のグラフである。It is a graph of Z11 measured about the circuit board of Example 2. 実施例2の回路基板について測定したZ21のグラフである。It is a graph of Z21 measured about the circuit board of Example 2. 実施例2の回路基板について測定した放射ノイズのグラフである。It is the graph of the radiation noise measured about the circuit board of Example 2. 実施例3で作製した回路基板のブロック図である。6 is a block diagram of a circuit board manufactured in Example 3. FIG. 実施例3で作製した回路基板の層構成を説明するための断面図である。6 is a cross-sectional view for explaining a layer configuration of a circuit board manufactured in Example 3. FIG. 実施例3の回路基板について測定した電源電圧変動のグラフである。It is a graph of the power supply voltage fluctuation | variation measured about the circuit board of Example 3. FIG. 実施例3の回路基板を高速動作させた場合の信号立ち上がり時間を測定したグラフである。It is the graph which measured the signal rise time at the time of operating the circuit board of Example 3 at high speed.

以下本発明の実施の形態を図面に基づいて、次に示す順に実施の形態を説明する。
1.第1実施形態(電源構造体の第1例)
2.第2実施形態(電源構造体の第2例)
3.第3実施形態(電源構造体の第3例)
4.第4実施形態(電源構造体を備えた回路基板の例)
尚、これらの各実施形態においては、先ず構造を説明し、次に製造方法を説明する。また、同一の構成要素には同一の符号を付し、重複する構成の説明は省略する。
Hereinafter, embodiments of the present invention will be described in the following order based on the drawings.
1. First embodiment (first example of power supply structure)
2. Second Embodiment (Second Example of Power Supply Structure)
3. Third Embodiment (Third Example of Power Supply Structure)
4). Fourth embodiment (an example of a circuit board provided with a power supply structure)
In each of these embodiments, the structure will be described first, and then the manufacturing method will be described. Moreover, the same code | symbol is attached | subjected to the same component and description of the overlapping structure is abbreviate | omitted.

≪1.第1実施形態≫
<電源構造体の構成−1>
図1は、第1実施形態の電源構造体1の断面模式図である。図1に示す電源構造体1は、2つの電源層11,13と、これらの間に挟持された層間絶縁膜15とを備えた3層構造である。2つの電源層11,13は、それぞれが異なる電源に接続されるものである。以下、これらの構成要素の詳細について、電源層11、電源層13、層間絶縁膜15の順に説明する。尚、2つの電源層11,13は、一方に高い電圧が印加され、他方に低い電圧が印加されて、お互いに参照し合うペアとして用いられ、通常は一方が電源、他方がグランドと称される。ここでは、2つの電源層11,13のうち、どちらが電源でどちらがグランドであっても良い。
<< 1. First Embodiment >>
<Configuration of power supply structure-1>
FIG. 1 is a schematic cross-sectional view of a power supply structure 1 according to the first embodiment. The power supply structure 1 shown in FIG. 1 has a three-layer structure including two power supply layers 11 and 13 and an interlayer insulating film 15 sandwiched between them. The two power supply layers 11 and 13 are connected to different power supplies. Hereinafter, the details of these components will be described in the order of the power supply layer 11, the power supply layer 13, and the interlayer insulating film 15. The two power supply layers 11 and 13 are used as a pair in which a high voltage is applied to one and a low voltage is applied to the other, so that they are referred to each other. Usually, one is called a power supply and the other is called a ground. The Here, either of the two power supply layers 11 and 13 may be a power supply and which may be a ground.

またこの電源構造体1は、層間絶縁膜15の全面に対して電源層11,13が設けられていなくても良く、層間絶縁膜15を挟持する状態であれば、層間絶縁膜15の両面において電源層11,13がパターニングされた構成であって良い。例えば、異なる複数の電源電圧の供給に用いられる場合、電源層11,13のうち、少なくとも電源として用いられる電源層が、層間絶縁膜15上において複数に分割された形状にパターニングされていることとする。またパターニングされた電源層11,13の間に層間絶縁膜15が挟持された状態が保たれれば、電源層11,13の両方がパターニングされていて良く、これにより複数の電源構造体部分を備えた電源構造体とする。   In the power supply structure 1, the power supply layers 11 and 13 may not be provided on the entire surface of the interlayer insulating film 15, and may be provided on both surfaces of the interlayer insulating film 15 as long as the interlayer insulating film 15 is sandwiched. The power supply layers 11 and 13 may be patterned. For example, when used for supplying a plurality of different power supply voltages, at least a power supply layer used as a power supply among the power supply layers 11 and 13 is patterned into a plurality of divided shapes on the interlayer insulating film 15. To do. Further, if the interlayer insulating film 15 is held between the patterned power supply layers 11 and 13, both the power supply layers 11 and 13 may be patterned, so that a plurality of power supply structure portions can be formed. Provided power supply structure.

電源層11は、バルク状の材料を平面的に引き伸ばした薄膜として構成されている。このような電源層11を構成する材料は、導電性が良好な材料であれば限定されることはなく、例えば銅(Cu)、アルミニウム(Al)、金(Au)、銀(Ag)、およびこれらを主成分とする合金が金属箔として用いられる。ここでは例えば、銅箔からなる電源層11が設けられていることとする。   The power supply layer 11 is configured as a thin film obtained by extending a bulk material in a plane. The material constituting the power supply layer 11 is not limited as long as the material has good conductivity. For example, copper (Cu), aluminum (Al), gold (Au), silver (Ag), and An alloy containing these as the main components is used as the metal foil. Here, for example, the power supply layer 11 made of copper foil is provided.

電源層13は、導電性微粒子を有機材料に分散させた導電性微粒子分散膜aを有する。このような電源層13は、図示したように導電性微粒子分散膜aの単層構造として構成されていても良いし、導電性微粒子分散膜aと例えば銅箔のような導電性材料との積層構造として構成されていても良い。積層構造で構成される場合であれば、導電性微粒子分散膜aが層間絶縁膜15に接して設けられることとする。   The power supply layer 13 has a conductive fine particle dispersed film a in which conductive fine particles are dispersed in an organic material. Such a power supply layer 13 may be configured as a single layer structure of the conductive fine particle dispersion film a as shown in the figure, or a laminate of the conductive fine particle dispersion film a and a conductive material such as a copper foil. It may be configured as a structure. In the case of a laminated structure, the conductive fine particle dispersion film a is provided in contact with the interlayer insulating film 15.

ここで用いる導電性微粒子は、導電性の良好な材料を用いて構成されていることとする。このような導電性微粒子は、金(Au)、銀(Ag)、銅(Cu)、アルミニウム(Al)、ニッケル(Ni)、またはグラファイトを用いて構成される。これらの材料は、単体で用いられても良く、またはこれらの材料を主成分とした合金として用いられても良い。さらに、これらの材料からなる複数種類の粒子や、さらに他の導電性材料からなる粒子を混ぜ合わせて導電性微粒子を構成しても良い。   The conductive fine particles used here are made of a material having good conductivity. Such conductive fine particles are configured using gold (Au), silver (Ag), copper (Cu), aluminum (Al), nickel (Ni), or graphite. These materials may be used alone, or may be used as an alloy mainly composed of these materials. Furthermore, conductive fine particles may be formed by mixing a plurality of types of particles made of these materials and particles made of other conductive materials.

これらの導電性微粒子は、薄片状(フレーク状)、球状、長粒状などの形状で用いられ、複数種類の形状を合わせて用いても良い。   These conductive fine particles are used in the shape of flakes (flakes), spheres, and long particles, and a plurality of shapes may be used in combination.

導電性微粒子としてグラファイトを用いる場合、a,b面を底面とした円盤形状のグラファイト粒子が用いられる。このグラファイト粒子は、グラフェンをab面方向に積層させた粒子である。ここで、銅は、自由電子密度は1.3×1023/cmであるが、電子移動度は5.1×10cm/V・sしかない。一方、グラファイトのa,b面は、自由電子密度は1013/cmしかないが、電子移動度は1×10cm/V・sと高く、しかも平均自由行程が長い。そのため、グラファイトのa,b面の電気伝導度は銅より良いとされている。なおグラファイトのc軸方向は大きな抵抗を持つ。このため、グラフェンの薄い結晶粒子を導電性微粒子として用いることが望ましい。 When graphite is used as the conductive fine particles, disc-shaped graphite particles having a and b surfaces as the bottom are used. The graphite particles are particles in which graphene is laminated in the ab plane direction. Here, copper has a free electron density of 1.3 × 10 23 / cm 3 but an electron mobility of only 5.1 × 10 1 cm 2 / V · s. On the other hand, the a and b surfaces of graphite have a free electron density of only 10 13 / cm 3, but have a high electron mobility of 1 × 10 4 cm 2 / V · s and a long mean free path. Therefore, it is said that the electrical conductivity of the a and b surfaces of graphite is better than that of copper. Note that the c-axis direction of graphite has a large resistance. For this reason, it is desirable to use thin crystalline particles of graphene as the conductive fine particles.

また導電性微粒子の形状は、例えば長辺方向が50μm以下、短辺方向が10μm以下、その厚みが5μm以下の粒子形状を主とし、10μm以下の球形、楕円球体、等方的異形態の粒子形状のものが含まれていることとする。   The shape of the conductive fine particles is mainly, for example, a particle shape having a long side direction of 50 μm or less, a short side direction of 10 μm or less, and a thickness of 5 μm or less. It shall be included in the shape.

以上のような導電性微粒子を分散させる有機材料は、導電性微粒子を分散可能な材料を用いることとする。このような有機材料としては、たとえばエポキシ樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、BT(ビスマレイド・トリアジン)レジンなど、一般に使われている有機絶縁性材料の中から、適宜選択して用いることができる。   As the organic material for dispersing conductive fine particles as described above, a material capable of dispersing conductive fine particles is used. As such an organic material, for example, an organic insulating material generally used such as an epoxy resin, a polyimide resin, a polyamideimide resin, or a BT (bismaleide triazine) resin can be appropriately selected and used.

尚、以上のような導電性微粒子を有機材料中に分散させた後、硬化させてなる導電性微粒子分散膜aは、その電気抵抗率が、導電性微粒子を構成する材料のバルク材料の電気抵抗率の10倍以下であることが好ましいが、さらには好ましくは5倍程度である。このような導電性微粒子分散膜aの電気抵抗率は、膜厚を厚くすることで引き下げられる。   The conductive fine particle dispersion film a obtained by dispersing the conductive fine particles as described above in an organic material and then curing the conductive fine particles has an electric resistivity of the bulk material of the material constituting the conductive fine particles. The ratio is preferably 10 times or less, more preferably about 5 times. The electrical resistivity of the conductive fine particle dispersion film a can be lowered by increasing the film thickness.

以上の導電性微粒子分散膜aは、溶剤で希釈した有機材料に導電性微粒子を分散させたペーストを用いて形成される。例えば一般的に市販されている銀ペーストを用いて形成される。銀ペーストは、例えば有機材料としてのエポキシ樹脂の前駆体および硬化剤、さらには必要に応じた他の添加を溶剤で希釈した溶液に、銀粒子を分散させてなる。このような銀ペーストを用いて薄膜を形成し、この薄膜中の有機材料を硬化させることにより、導電性粒子同士が、前記総合作用が起る距離まで互いに接近し、または部分的に接触することで導通状態が保たれ、導電性微粒子分散膜aが得られる。   The conductive fine particle dispersion film a is formed using a paste in which conductive fine particles are dispersed in an organic material diluted with a solvent. For example, it is formed using a commercially available silver paste. The silver paste is formed by dispersing silver particles in a solution obtained by diluting, for example, a precursor of an epoxy resin as an organic material, a curing agent, and other additives as necessary with a solvent. By forming a thin film using such a silver paste and curing the organic material in the thin film, the conductive particles are brought close to each other or partially in contact with each other up to the distance at which the total action occurs. Thus, the conductive state is maintained, and the conductive fine particle dispersed film a is obtained.

尚、このような導電性微粒子分散膜aにおいては、有機材料(例えばエポキシ樹脂やポリアミドイミド樹脂)を硬化または乾燥させる過程で、膜中から溶剤が除去されている場合もある。また導電性微粒子分散膜aには、導電性微粒子の分散性を向上させるための分散剤や助溶剤等の添加剤が含有されていても良い。   In such a conductive fine particle dispersed film a, the solvent may be removed from the film in the process of curing or drying the organic material (for example, epoxy resin or polyamideimide resin). The conductive fine particle dispersion film a may contain additives such as a dispersant and a cosolvent for improving the dispersibility of the conductive fine particles.

また、例えば銅箔からなる電源層11、および導電性微粒子分散膜aからなる電源層13の膜厚は、電源構造体1が取り扱う電流容量によって決められる。この電源構造体1が、電子回路に用いられるものであれば、電源層11,13の膜厚は数μm〜十数μmが望ましい。またこの電源構造体1が、電力回路に用いられるものであれば、電源層11,13の膜厚は数μmから数十mmである。   The film thickness of the power supply layer 11 made of, for example, copper foil and the power supply layer 13 made of the conductive fine particle dispersed film a are determined by the current capacity handled by the power supply structure 1. If the power supply structure 1 is used in an electronic circuit, the power supply layers 11 and 13 preferably have a thickness of several μm to several tens of μm. If the power supply structure 1 is used in a power circuit, the power supply layers 11 and 13 have a thickness of several μm to several tens of mm.

以上のような電源層11−13間に挟持された層間絶縁膜15は、導電性微粒子分散膜aを構成する有機材料と同一の溶剤に希釈可能な有機材料を用いて構成されていることが好ましい。この場合、層間絶縁膜15および導電性微粒子分散膜aを構成するそれぞれの有機材料を乾燥させる前または硬化させる前の前駆体が、同一の溶剤で希釈可能であるかあるいは溶解可能であれば良い。このような層間絶縁膜15は、例えば導電性微粒子分散膜aを構成する有機材料と同様の材料が用いられる。例えば、エポキシ樹脂に銀粒子を分散させた導電性微粒子分散膜aを設けた場合であれば、層間絶縁膜15にはエポキシ樹脂、ポリイミド樹脂、またはポリアミドイミド樹脂等が用いられる。これらの樹脂やその前駆体は、アルコール、ケトン、エステル、などの溶剤で希釈あるいは溶解が可能である。それら希釈あるいは溶解が可能な溶剤の他の具体例としては、N-メチルピロリドン、γ-ブチロラクトン、ジグライム、シクロペンタノン、安息香酸エチルなどがある。   The interlayer insulating film 15 sandwiched between the power supply layers 11-13 as described above is configured using an organic material that can be diluted in the same solvent as the organic material that forms the conductive fine particle dispersed film a. preferable. In this case, it is only necessary that the precursors before drying or curing the respective organic materials constituting the interlayer insulating film 15 and the conductive fine particle dispersion film a can be diluted or dissolved with the same solvent. . For the interlayer insulating film 15, for example, a material similar to the organic material constituting the conductive fine particle dispersed film a is used. For example, when the conductive fine particle dispersion film a in which silver particles are dispersed in an epoxy resin is provided, an epoxy resin, a polyimide resin, a polyamideimide resin, or the like is used for the interlayer insulating film 15. These resins and their precursors can be diluted or dissolved with a solvent such as alcohol, ketone or ester. Other specific examples of solvents that can be diluted or dissolved include N-methylpyrrolidone, γ-butyrolactone, diglyme, cyclopentanone, and ethyl benzoate.

尚、このような有機絶縁膜からなる層間絶縁膜15においては、有機材料の硬化または乾燥の過程で膜中から溶剤が除去されている場合もある。   In the interlayer insulating film 15 made of such an organic insulating film, the solvent may be removed from the film in the course of curing or drying of the organic material.

また層間絶縁膜15は、この電源構造体1に要求される性能に応じて適切な分子構造や誘電率に調整して用いられる。例えば、ポリアミドイミド樹脂からなる層間絶縁膜15を用いる場合、ポリアミドイミドの分子構造の改良、もしくは高誘電率の粉末または低誘電率の粉末などを樹脂中に分散させることによって、誘電率が調整される。   Further, the interlayer insulating film 15 is used by adjusting to an appropriate molecular structure and dielectric constant according to the performance required for the power supply structure 1. For example, when the interlayer insulating film 15 made of polyamideimide resin is used, the dielectric constant is adjusted by improving the molecular structure of polyamideimide, or dispersing high dielectric constant powder or low dielectric constant powder in the resin. The

以上のような層間絶縁膜15の膜厚は、電源層11,13に所定の特性インピーダンスが得られるように設定される。この電源構造体1が、電子回路に用いられるものであれば、層間絶縁膜15の膜厚は数μm〜200μmに設定される。また、この電源構造体1が、電力回路に用いられるものであれば、層間絶縁膜15の膜厚は、数μm〜数mmに設定される。このような範囲であれば、電源層11,13の特性インピーダンスが0.01Ω〜数Ωになり、高速用の電源特性インピーダンスとしてふさわしいものとなる。   The film thickness of the interlayer insulating film 15 as described above is set so that a predetermined characteristic impedance can be obtained in the power supply layers 11 and 13. If this power supply structure 1 is used for an electronic circuit, the film thickness of the interlayer insulating film 15 is set to several μm to 200 μm. Moreover, if this power supply structure 1 is used for a power circuit, the film thickness of the interlayer insulating film 15 is set to several μm to several mm. In such a range, the power source layers 11 and 13 have a characteristic impedance of 0.01Ω to several Ω, which is suitable as a high-speed power source characteristic impedance.

このような構成の電源構造体1は、回路基板やそれ以外の用途、例えば電源ケーブルあるいはバスバーとして用いられる。この場合、例えば基板取り出し電極に対して接続させて用いられる。また電源構造体1は、コネクタの中に埋め込まれた構成として用いられても良い。さらにこの電源構造体1は、無機絶縁膜または有機絶縁膜で電源層11,13が覆われていても良い。   The power supply structure 1 having such a configuration is used as a circuit board or other applications, for example, a power cable or a bus bar. In this case, for example, it is used by being connected to the substrate extraction electrode. The power supply structure 1 may be used as a configuration embedded in a connector. Further, the power supply structure 1 may have the power supply layers 11 and 13 covered with an inorganic insulating film or an organic insulating film.

<電源構造体の製造方法−1>
以上のような電源構造体1の製造方法は、次のようである。
<Method for Manufacturing Power Supply Structure-1>
The manufacturing method of the power supply structure 1 as described above is as follows.

先ず、例えば銅箔からなる電源層11を用意し、この上部に層間絶縁膜15として有機絶縁膜を成膜する。この際、有機材料を溶剤で希釈あるいは溶解した溶液を電源層11上に塗布し、その後、乾燥処理することによって層間絶縁膜15を得る。   First, the power supply layer 11 made of, for example, copper foil is prepared, and an organic insulating film is formed thereon as the interlayer insulating film 15. At this time, a solution obtained by diluting or dissolving an organic material with a solvent is applied onto the power supply layer 11 and then subjected to a drying process to obtain the interlayer insulating film 15.

次に、層間絶縁膜15上に、導電性微粒子分散膜aを成膜する。この際、有機材料を希釈した溶液に導電性微粒子を分散させたペーストを用い、層間絶縁膜15上に塗布する。有機材料の希釈には、層間絶縁膜15を構成する有機材料を希釈あるいは溶解したものと同一の溶剤を用いることが好ましい。その後、塗布した膜を乾燥処理することによって、導電性微粒子分散膜aを得る。   Next, a conductive fine particle dispersion film a is formed on the interlayer insulating film 15. At this time, a paste in which conductive fine particles are dispersed in a solution in which an organic material is diluted is applied onto the interlayer insulating film 15. In diluting the organic material, it is preferable to use the same solvent as that obtained by diluting or dissolving the organic material constituting the interlayer insulating film 15. Thereafter, the applied film is dried to obtain a conductive fine particle dispersed film a.

次いで、導電性微粒子分散膜aの有機材料を硬化または乾燥させる工程を行う。この工程では、層間絶縁膜15を同時に硬化させる。ここでは、導電性微粒子分散膜a中の導電性微粒子を変形させることなく有機材料を硬化させ、膜中における導電性微粒子の分散状態を保つことが重要である。したがってここでは、導電性微粒子分散膜a中の導電性微粒子の融点よりも低い温度で熱処理を行う。これにより、導電性微粒子分散膜aを構成する有機材料、および層間絶縁膜15を構成する有機材料を硬化または乾燥させる。また、導電性微粒子分散膜aを構成する有機材料、および層間絶縁膜15を構成する有機材料が光硬化性樹脂である場合には、光照射による硬化を行っても良い。このようにして得た導電性微粒子分散膜aが、電源層13となる。尚、電源層13が、導電性微粒子分散膜aと例えば銅箔のような導電性材料との積層構造として構成されている場合であれば、以上のようにして作製した導電性微粒子分散膜aの上部に銅箔のような導電性材料を積層する。これにより、層間絶縁膜15側の導電性微粒子分散膜aとこの上部の導電性材料との積層構造からなる電源層13を得る。   Next, a step of curing or drying the organic material of the conductive fine particle dispersion film a is performed. In this step, the interlayer insulating film 15 is simultaneously cured. Here, it is important to cure the organic material without deforming the conductive fine particles in the conductive fine particle dispersed film a and to maintain the dispersed state of the conductive fine particles in the film. Therefore, here, the heat treatment is performed at a temperature lower than the melting point of the conductive fine particles in the conductive fine particle dispersed film a. As a result, the organic material constituting the conductive fine particle dispersion film a and the organic material constituting the interlayer insulating film 15 are cured or dried. Further, when the organic material constituting the conductive fine particle dispersion film a and the organic material constituting the interlayer insulating film 15 are photocurable resins, curing by light irradiation may be performed. The conductive fine particle dispersion film a thus obtained becomes the power supply layer 13. If the power supply layer 13 is configured as a laminated structure of the conductive fine particle dispersion film a and a conductive material such as copper foil, the conductive fine particle dispersion film a produced as described above is used. A conductive material such as copper foil is laminated on the top of the substrate. As a result, the power supply layer 13 having a laminated structure of the conductive fine particle dispersion film a on the interlayer insulating film 15 side and the conductive material on the upper side is obtained.

以上のようにして、電源構造体1を完成させる。このようにして得られた電源構造体1は、2つの電源層11,13のうちの一方の電源層13が、有機材料に導電性微粒子を分散させた導電性微粒子分散膜aを用いて構成されている。これにより、上述のように変化する電流および電圧によって生じるあらゆる周波数帯域の電磁エネルギーの進行が、導電性微粒子分散膜a中に分散されている導電性微粒子同士の無数の接点および非接点において複雑に時間遅れを生じることになる。したがって、第1実施形態の電源構造体1を用いることにより、電源層11−13間においての電磁エネルギーの共振を、数100MHzから10GHz付近の高周波成分を含む広い周波数帯域で抑えることが可能になり、電磁放射を防止して安定した電源電圧の供給を図ることが可能になる。   The power supply structure 1 is completed as described above. The power supply structure 1 obtained in this way is configured by using a conductive fine particle dispersion film a in which one of the two power supply layers 11 and 13 has conductive fine particles dispersed in an organic material. Has been. As a result, the progression of electromagnetic energy in all frequency bands caused by the current and voltage changing as described above is complicated at the innumerable contacts and non-contacts between the conductive fine particles dispersed in the conductive fine particle dispersed film a. This will cause a time delay. Therefore, by using the power supply structure 1 of the first embodiment, it is possible to suppress the resonance of electromagnetic energy between the power supply layers 11-13 in a wide frequency band including a high-frequency component near several hundred MHz to 10 GHz. Thus, it becomes possible to prevent electromagnetic radiation and to supply a stable power supply voltage.

またこのような効果は、以降の実施例において測定した自己インピーダンスと相互インピーダンスとが、数100MHzから10GHz付近およびこれ以上の高周波成分を含む広い周波数帯域において従来構成よりも低い値に抑えられていることからも確認された。   In addition, such an effect is such that the self-impedance and the mutual impedance measured in the following examples are suppressed to values lower than those of the conventional configuration in a wide frequency band including several hundred MHz to around 10 GHz and higher frequency components. This was also confirmed.

またここで重要なことは、上述した電磁エネルギーの進行の時間遅れは、電磁エネルギーを損失する現象ではないことである。このため、エネルギーの伝播、伝送、伝達効率を高めることが可能である。すなわち、電流、電圧を維持した電源電圧の供給が可能である。   What is important here is that the above-described time delay in the progression of electromagnetic energy is not a phenomenon of loss of electromagnetic energy. For this reason, it is possible to improve the propagation, transmission, and transmission efficiency of energy. That is, it is possible to supply a power supply voltage that maintains current and voltage.

≪2.第2実施形態≫
<電源構造体の構成−2>
図2は、第2実施形態の電源構造体2の断面模式図である。図2に示す電源構造体2が、第1実施形態の電源構造体と異なるところは、導電性微粒子分散膜aとして構成された電源層13の上部が有機絶縁膜17で覆われているところにあり、他の構成は第1実施形態と同様である。つまりこの電源構造体2は、例えば銅箔からなる電源層11と、導電性微粒子分散膜aからなる電源層13と、これらの間に挟持された層間絶縁膜15と、導電性微粒子分散膜aを覆う有機絶縁膜17とで構成された4層構造である。
≪2. Second Embodiment >>
<Configuration of power supply structure-2>
FIG. 2 is a schematic cross-sectional view of the power supply structure 2 according to the second embodiment. The power supply structure 2 shown in FIG. 2 is different from the power supply structure of the first embodiment in that the upper part of the power supply layer 13 configured as the conductive fine particle dispersion film a is covered with the organic insulating film 17. There are other configurations similar to those of the first embodiment. That is, the power supply structure 2 includes a power supply layer 11 made of, for example, copper foil, a power supply layer 13 made of the conductive fine particle dispersion film a, an interlayer insulating film 15 sandwiched therebetween, and a conductive fine particle dispersion film a. And a four-layer structure composed of an organic insulating film 17 covering the substrate.

有機絶縁膜17は、層間絶縁膜15を構成する有機絶縁膜と類似の性質を有する膜である。すなわち有機絶縁膜17は、導電性微粒子分散膜aを構成する有機材料と同一の溶剤に希釈あるいは溶解が可能な有機材料を用いて構成されていることが好ましい。つまり、有機絶縁膜17および導電性微粒子分散膜aを構成するそれぞれの有機材料を硬化させる前の前駆体および乾燥前の樹脂が、同一の溶剤で希釈あるいは溶解が可能であれば良い。このような有機絶縁膜17は、例えば導電性微粒子分散膜aを構成する有機材料と同一材料(例えばエポキシ樹脂、ポリイミド樹脂、またはポリアミドイミド樹脂)で構成されていることとする。このような有機絶縁膜17は、層間絶縁膜15よりも厚膜であっても良い。   The organic insulating film 17 is a film having properties similar to those of the organic insulating film constituting the interlayer insulating film 15. That is, the organic insulating film 17 is preferably configured using an organic material that can be diluted or dissolved in the same solvent as the organic material that forms the conductive fine particle dispersion film a. That is, it is only necessary that the precursor before curing the organic materials constituting the organic insulating film 17 and the conductive fine particle dispersion film a and the resin before drying can be diluted or dissolved with the same solvent. Such an organic insulating film 17 is made of, for example, the same material (for example, epoxy resin, polyimide resin, or polyamideimide resin) as the organic material constituting the conductive fine particle dispersion film a. Such an organic insulating film 17 may be thicker than the interlayer insulating film 15.

したがって電源構造体2の構成は、導電性微粒子分散膜aと、これを挟持する層間絶縁膜15および有機絶縁膜17の3層が、同一の溶剤で希釈あるいは溶解される有機材料を用いた構成である。尚、このような有機絶縁膜17においては、有機材料の硬化の過程で膜中から溶剤が除去されている場合もある。   Accordingly, the power source structure 2 is configured using an organic material in which the conductive fine particle dispersion film a and the three layers of the interlayer insulating film 15 and the organic insulating film 17 sandwiching the conductive fine particle dispersed film a are diluted or dissolved with the same solvent. It is. In such an organic insulating film 17, the solvent may be removed from the film during the curing of the organic material.

<電源構造体の製造方法−2>
以上のような電源構造体2の製造方法は、次のようである。
<Power Supply Structure Manufacturing Method-2>
The manufacturing method of the power supply structure 2 as described above is as follows.

先ず、第1実施形態と同様に、例えば銅箔からなる電源層11の上部に層間絶縁膜15を成膜して乾燥させ、次いで導電性微粒子分散膜aを成膜して乾燥させるまでを行う。   First, as in the first embodiment, the interlayer insulating film 15 is formed on the power supply layer 11 made of, for example, copper foil and dried, and then the conductive fine particle dispersed film a is formed and dried. .

次に、導電性微粒子分散膜a上に、有機絶縁膜17を成膜する。この際、有機材料を希釈した溶液を導電性微粒子分散膜a上に塗布し、その後、乾燥処理することによって有機絶縁膜17を得る。有機材料の希釈や溶解には、導電性微粒子分散膜aおよび層間絶縁膜15を構成する有機材料を希釈あるいは溶解したものと同一の溶剤を用いることが好ましい。   Next, the organic insulating film 17 is formed on the conductive fine particle dispersion film a. At this time, a solution obtained by diluting the organic material is applied onto the conductive fine particle dispersion film a, and then dried to obtain the organic insulating film 17. For diluting or dissolving the organic material, it is preferable to use the same solvent as that obtained by diluting or dissolving the organic material constituting the conductive fine particle dispersed film a and the interlayer insulating film 15.

以上の後、導電性微粒子分散膜aの有機材料を硬化させる工程を行う。この工程では、層間絶縁膜15および有機絶縁膜17を同時に硬化させる。ここでは、第1実施形態と同様に、導電性微粒子分散膜a中の導電性微粒子を変形させることなく有機材料を硬化させ、膜中における微粒子の分散状態を保つことが重要である。したがってここでは、導電性微粒子分散膜a中の導電性微粒子の融点よりも低い温度で熱処理を行う。これにより、導電性微粒子分散膜aを構成する有機材料、層間絶縁膜15を構成する有機材料、および有機絶縁膜17を構成する有機材料を硬化させる。また、導電性微粒子分散膜aを構成する有機材料、層間絶縁膜15を構成する有機材料、および有機絶縁膜17を構成する有機材料が光硬化性樹脂である場合には、光照射による硬化を行っても良い。   After the above, a step of curing the organic material of the conductive fine particle dispersed film a is performed. In this step, the interlayer insulating film 15 and the organic insulating film 17 are simultaneously cured. Here, as in the first embodiment, it is important to cure the organic material without deforming the conductive fine particles in the conductive fine particle dispersed film a and to maintain the dispersed state of the fine particles in the film. Therefore, here, the heat treatment is performed at a temperature lower than the melting point of the conductive fine particles in the conductive fine particle dispersed film a. As a result, the organic material constituting the conductive fine particle dispersion film a, the organic material constituting the interlayer insulating film 15, and the organic material constituting the organic insulating film 17 are cured. Further, when the organic material constituting the conductive fine particle dispersion film a, the organic material constituting the interlayer insulating film 15, and the organic material constituting the organic insulating film 17 are photocurable resins, curing by light irradiation is performed. You can go.

以上のようにして、電源構造体2を完成させる。このようにして得られた電源構造体2は、第1実施形態と同様に2つの電源層11,13のうちの一方の電源層13が、有機材料に導電性微粒子を分散させた導電性微粒子分散膜aで構成されている。これにより、第2実施形態の電源構造体2を用いることにより、第1実施形態と同様に、電源層11−13間においての電磁エネルギーの共振を、数100MHzから10GHz付近の高周波成分を含む広い周波数帯域で抑えることが可能になり、電磁放射を防止して安定した電源電圧の供給を図ることが可能になる。   The power supply structure 2 is completed as described above. As in the first embodiment, the power supply structure 2 obtained in this way has one of the two power supply layers 11 and 13 in which conductive power fine particles are obtained by dispersing conductive fine particles in an organic material. It is composed of a dispersion film a. Thereby, by using the power supply structure 2 of the second embodiment, as in the first embodiment, the resonance of electromagnetic energy between the power supply layers 11-13 includes a wide range including a high-frequency component around several hundred MHz to 10 GHz. It becomes possible to suppress in the frequency band, and it becomes possible to prevent electromagnetic radiation and to supply a stable power supply voltage.

またこのような効果は、以降の実施例において測定した自己インピーダンスと相互インピーダンスとが、数100MHzから10GHz付近の高周波成分を含む広い周波数帯域において従来構成よりも低い値に抑えられていることからも確認された。   Such an effect is also because the self-impedance and the mutual impedance measured in the following examples are suppressed to values lower than the conventional configuration in a wide frequency band including a high-frequency component in the vicinity of several hundred MHz to 10 GHz. confirmed.

さらに本第2実施形態の電源構造体2においては、導電性微粒子分散膜aを構成する有機材料と同一の溶剤に希釈可能な有機材料を用いて構成された有機絶縁膜17によって、導電性微粒子分散膜aを覆っている。これにより、電磁エネルギーの共振が、広い周波数帯域で平均的に抑えられることが以降の実施例において確認された。   Further, in the power supply structure 2 of the second embodiment, the conductive fine particles are formed by the organic insulating film 17 formed using an organic material that can be diluted in the same solvent as the organic material constituting the conductive fine particle dispersed film a. The dispersion film a is covered. As a result, it was confirmed in the following examples that resonance of electromagnetic energy can be suppressed on average in a wide frequency band.

またここで重要なことは、上述した電磁エネルギーの進行の時間遅れは、電磁エネルギーを損失する現象ではないことである。このため、第1実施形態と同様に、エネルギーの伝播、伝送、伝達効率を高めることが可能である。すなわち、電流、電圧を維持した電源電圧の供給が可能である。   What is important here is that the above-described time delay in the progression of electromagnetic energy is not a phenomenon of loss of electromagnetic energy. For this reason, as in the first embodiment, it is possible to increase energy propagation, transmission, and transmission efficiency. That is, it is possible to supply a power supply voltage that maintains current and voltage.

≪3.第3実施形態≫
<電源構造体の構成−3>
図3は、第3実施形態の電源構造体3の断面模式図である。図3に示す電源構造体3が、第1実施形態および第2実施形態の電源構造体と異なるところは、2つの電源層11’,13の両方が導電性微粒子分散膜aとして構成されているところにある。またこれらの導電性微粒子分散膜aは、それぞれが有機絶縁膜17,19で覆われている。つまりこの電源構造体3は、2つの導電性微粒子分散膜aが、有機絶縁膜17,19と有機絶縁膜として構成された層間絶縁膜15とで挟持された構成となっている。
≪3. Third Embodiment >>
<Configuration of power supply structure-3>
FIG. 3 is a schematic cross-sectional view of the power supply structure 3 according to the third embodiment. The power supply structure 3 shown in FIG. 3 is different from the power supply structures of the first embodiment and the second embodiment in that both of the two power supply layers 11 ′ and 13 are configured as the conductive fine particle dispersion film a. By the way. These conductive fine particle dispersion films a are covered with organic insulating films 17 and 19, respectively. That is, the power supply structure 3 has a configuration in which two conductive fine particle dispersion films a are sandwiched between the organic insulating films 17 and 19 and the interlayer insulating film 15 configured as an organic insulating film.

2つの導電性微粒子分散膜aは、第1実施形態および第2実施形態と同様である。これらの導電性微粒子分散膜aは、それぞれを構成する導電性微粒子および有機材料が同一材料であっても良く、異なる材料であっても良い。ただし、有機材料は、同一の溶剤に希釈あるいは溶解が可能な材料であることが好ましい。   The two conductive fine particle dispersion films a are the same as those in the first and second embodiments. In these conductive fine particle dispersion films a, the conductive fine particles and the organic material constituting each may be the same material or different materials. However, the organic material is preferably a material that can be diluted or dissolved in the same solvent.

層間絶縁膜15は、第1実施形態および第2実施形態と同様である。   The interlayer insulating film 15 is the same as in the first embodiment and the second embodiment.

有機絶縁膜17,19は、第2実施形態で説明した有機絶縁膜17と同様であり、導電性微粒子分散膜aを構成する有機材料と同一の溶剤に希釈あるいは溶解が可能な有機材料を用いて構成されていることが好ましい。このような有機絶縁膜17,19は、例えば導電性微粒子分散膜aを構成する有機材料と同一材料(例えばエポキシ樹脂、ポリイミド樹脂、またはポリアミドイミド樹脂)で構成されていることとする。また、これらの有機絶縁膜17,19は、同一の溶剤に希釈あるいは溶解が可能な有機材料で構成されていれば、それぞれが異なる材料で構成されていても良い。さらに有機絶縁膜17,19は、層間絶縁膜15よりも厚膜であっても良い。   The organic insulating films 17 and 19 are the same as the organic insulating film 17 described in the second embodiment, and an organic material that can be diluted or dissolved in the same solvent as the organic material constituting the conductive fine particle dispersion film a is used. It is preferable to be configured. The organic insulating films 17 and 19 are made of, for example, the same material (for example, epoxy resin, polyimide resin, or polyamideimide resin) as the organic material that forms the conductive fine particle dispersion film a. These organic insulating films 17 and 19 may be made of different materials as long as they are made of organic materials that can be diluted or dissolved in the same solvent. Further, the organic insulating films 17 and 19 may be thicker than the interlayer insulating film 15.

以上より、電源構造体3の構成は、2つの導電性微粒子分散膜a,aと、これを挟持する層間絶縁膜15および有機絶縁膜17,19の5層が、同一の溶剤で希釈あるいは溶解される有機材料を用いた構成となっている。   As described above, the structure of the power supply structure 3 is obtained by diluting or dissolving the two conductive fine particle dispersion films a and a and the five layers of the interlayer insulating film 15 and the organic insulating films 17 and 19 sandwiching the conductive fine particle dispersion films a and a with the same solvent. It is the structure using the organic material used.

尚、本第3実施形態の電源構造体3の変形例として、導電性微粒子分散膜aからなる電源層11’,13を、無機絶縁膜または有機絶縁膜で覆った構成を例示することができる。   As a modification of the power supply structure 3 of the third embodiment, a configuration in which the power supply layers 11 ′ and 13 made of the conductive fine particle dispersed film a are covered with an inorganic insulating film or an organic insulating film can be exemplified. .

<電源構造体の製造方法−3>
以上のような電源構造体3の製造方法は、電源構造体3を構成する各層を一方側から順次成膜した後、導電性微粒子分散膜a中の導電性微粒子を変形させることなく各層を構成する有機材料を硬化させる工程を行えば良い。
<Method for Manufacturing Power Supply Structure-3>
In the method of manufacturing the power supply structure 3 as described above, the layers constituting the power supply structure 3 are sequentially formed from one side, and then each layer is formed without deforming the conductive fine particles in the conductive fine particle dispersed film a. A step of curing the organic material to be performed may be performed.

すなわち先ず、表面平坦な基体を用意し、この上部に有機絶縁膜19を成膜する。この際、有機材料を溶剤で希釈あるいは溶解した溶液を基体に塗布し、その後、乾燥処理することによって有機絶縁膜19を得る。   That is, first, a substrate having a flat surface is prepared, and an organic insulating film 19 is formed thereon. At this time, the organic insulating film 19 is obtained by applying a solution obtained by diluting or dissolving the organic material with a solvent to the substrate, followed by drying.

次に、有機絶縁膜19上に、電源層11’としての導電性微粒子分散膜aを成膜する。この際、有機材料を希釈した溶液に導電性微粒子を分散させたペーストを用い、有機絶縁膜19上に塗布する。有機材料の希釈には、有機絶縁膜19を構成する有機材料を希釈あるいは溶解したと同一の溶剤を用いることが好ましい。その後、塗布した膜を乾燥処理することによって、導電性微粒子分散膜aを得る。   Next, a conductive fine particle dispersion film a as a power supply layer 11 ′ is formed on the organic insulating film 19. At this time, a paste in which conductive fine particles are dispersed in a solution in which an organic material is diluted is applied onto the organic insulating film 19. For diluting the organic material, it is preferable to use the same solvent in which the organic material constituting the organic insulating film 19 is diluted or dissolved. Thereafter, the applied film is dried to obtain a conductive fine particle dispersed film a.

以降は第2実施形態と同様に、電源層11’としての導電性微粒子分散膜aの上部に層間絶縁膜15を成膜して乾燥させ、次いで導電性微粒子分散膜aを成膜して乾燥させ、さらに有機絶縁膜17を成膜して乾燥させる。   Thereafter, as in the second embodiment, the interlayer insulating film 15 is formed on the conductive fine particle dispersion film a serving as the power supply layer 11 ′ and dried, and then the conductive fine particle dispersion film a is formed and dried. Further, an organic insulating film 17 is formed and dried.

次に、工程開始時に準備した表面平坦な基体を有機絶縁膜19より剥離した後、2つの導電性微粒子分散膜aの有機材料を硬化させる工程を行う。この工程では、層間絶縁膜15および有機絶縁膜17,19を同時に硬化させる。ここでは、第1実施形態と同様に、導電性微粒子分散膜a中の導電性微粒子を変形させることなく有機材料を硬化させ、膜中における微粒子の分散状態を保つことが重要である。したがってここでは、2つの導電性微粒子分散膜a中の導電性微粒子の融点よりも低い温度で熱処理を行う。2つの導電性微粒子分散膜aが異なる導電性微粒子を用いたものであれば、これらの導電性微粒子のうち融点が低い方に合わせ、この融点よりも低い温度で熱処理を行う。   Next, after the flat substrate prepared at the start of the process is peeled off from the organic insulating film 19, a process of curing the organic materials of the two conductive fine particle dispersion films a is performed. In this step, the interlayer insulating film 15 and the organic insulating films 17 and 19 are simultaneously cured. Here, as in the first embodiment, it is important to cure the organic material without deforming the conductive fine particles in the conductive fine particle dispersed film a and to maintain the dispersed state of the fine particles in the film. Therefore, here, the heat treatment is performed at a temperature lower than the melting point of the conductive fine particles in the two conductive fine particle dispersion films a. If the two conductive fine particle dispersion films a use different conductive fine particles, heat treatment is performed at a temperature lower than the melting point in accordance with the lower melting point of these conductive fine particles.

これにより、2つの導電性微粒子分散膜aを構成する有機材料、層間絶縁膜15を構成する有機材料、および有機絶縁膜17,19を構成する有機材料を硬化させる。また、導電性微粒子分散膜aを構成する有機材料、層間絶縁膜15を構成する有機材料、および有機絶縁膜17,19を構成する有機材料が光硬化性樹脂である場合には、光照射による硬化を行っても良い。   As a result, the organic material constituting the two conductive fine particle dispersion films a, the organic material constituting the interlayer insulating film 15, and the organic material constituting the organic insulating films 17 and 19 are cured. Further, when the organic material constituting the conductive fine particle dispersion film a, the organic material constituting the interlayer insulating film 15, and the organic material constituting the organic insulating films 17 and 19 are photocurable resins, it is caused by light irradiation. Curing may be performed.

以上のようにして、電源構造体3を完成させる。このようにして得られた電源構造体3は、2つの電源層11’,13の両方ともが、有機材料に導電性微粒子を分散させた導電性微粒子分散膜aで構成されている。これにより、第3実施形態の電源構造体3を用いることにより、第1実施形態および第2実施形態よりもさらに確実に、電源層11−13間においての電磁エネルギーの共振を広い周波数帯域で抑えることが可能になり、電磁放射を防止して安定した電源電圧の供給を図ることが可能になる。   The power supply structure 3 is completed as described above. In the power supply structure 3 thus obtained, both of the two power supply layers 11 ′ and 13 are composed of a conductive fine particle dispersed film a in which conductive fine particles are dispersed in an organic material. Thereby, by using the power supply structure 3 of the third embodiment, the resonance of the electromagnetic energy between the power supply layers 11-13 can be suppressed in a wide frequency band more reliably than in the first embodiment and the second embodiment. Therefore, it is possible to prevent electromagnetic radiation and to supply a stable power supply voltage.

さらに本第3実施形態の電源構造体3においては、導電性微粒子分散膜aを構成する有機材料と同一の溶剤に希釈可能な有機材料を用いて構成された有機絶縁膜17,19によって、導電性微粒子分散膜aを覆っている。これにより、第2実施形態と同様に、電磁エネルギーの共振を、広い周波数帯域で平均的に抑える効果が期待される。   Further, in the power supply structure 3 of the third embodiment, the organic insulating films 17 and 19 are formed by using an organic material that can be diluted in the same solvent as the organic material that forms the conductive fine particle dispersed film a. The fine particle dispersion film a is covered. As a result, similar to the second embodiment, an effect of suppressing the resonance of electromagnetic energy on the average in a wide frequency band is expected.

またここで重要なことは、第1実施形態および第2実施形態と同様に、上述した電磁エネルギーの進行の時間遅れは、電磁エネルギーを損失する現象ではないことである。このため、エネルギーの伝播、伝送、伝達効率を高めることが可能である。すなわち、電流、電圧を維持した電源電圧の供給が可能である。   What is important here is that, as in the first embodiment and the second embodiment, the above-described time delay in the progression of electromagnetic energy is not a phenomenon of loss of electromagnetic energy. For this reason, it is possible to improve the propagation, transmission, and transmission efficiency of energy. That is, it is possible to supply a power supply voltage that maintains current and voltage.

≪4.第4実施形態≫
<回路基板の構成>
図4は、第4実施形態の回路基板の断面模式図である。ここでは、本発明の回路基板の一例として、先の第2実施形態で説明した電源構造体2を用いた回路基板5の構成を説明する。
<< 4. Fourth Embodiment >>
<Configuration of circuit board>
FIG. 4 is a schematic cross-sectional view of a circuit board according to the fourth embodiment. Here, as an example of the circuit board of the present invention, the configuration of the circuit board 5 using the power supply structure 2 described in the previous second embodiment will be described.

すなわち回路基板5は、例えば銅箔からなる電源層11と、導電性微粒子分散膜aからなる電源層13と、これらの間に挟持された層間絶縁膜15と、導電性微粒子分散膜aを覆う有機絶縁膜17とで構成された4層構造の電源構造体2を備えている。ここで、2つの電源層11,13のうちの一方(ここでは電源層11)は、例えばグランド層として設けられていることとする(以下、グランド層11と記す)。   That is, the circuit board 5 covers the power supply layer 11 made of, for example, copper foil, the power supply layer 13 made of the conductive fine particle dispersion film a, the interlayer insulating film 15 sandwiched therebetween, and the conductive fine particle dispersion film a. A power supply structure 2 having a four-layer structure composed of an organic insulating film 17 is provided. Here, one of the two power supply layers 11 and 13 (here, the power supply layer 11) is provided as, for example, a ground layer (hereinafter referred to as the ground layer 11).

有機絶縁膜17の上部には、電源配線31d、および他の配線としてのグランド配線31gが設けられている。電源配線31dは、有機絶縁膜17に設けられた接続孔17dを介して導電性微粒子分散膜aからなる電源層13に接続されている。この接続孔17dは、内部が導電性材料で埋め込まれたものあるいは内壁をめっきによって導通させたものであり、以下の接続孔もこれと同様である。一方、グランド配線31gは、有機絶縁膜17および層間絶縁膜15に設けられた接続孔17gを介してグランド層11に接続されている。この接続孔17gは、導電性微粒子分散膜aからなる電源層13に設けられた開口13aの内側に配置され、電源層13に対して絶縁性が保たれている。また有機絶縁膜17の上部には、電源配線31dおよびグランド配線31gの他にも、接続配線を含む他の配線31が設けられていることとする。   On top of the organic insulating film 17, a power supply wiring 31d and a ground wiring 31g as another wiring are provided. The power supply wiring 31 d is connected to the power supply layer 13 made of the conductive fine particle dispersed film a through a connection hole 17 d provided in the organic insulating film 17. This connection hole 17d is one in which the inside is embedded with a conductive material or the inner wall is made conductive by plating, and the following connection holes are the same. On the other hand, the ground wiring 31 g is connected to the ground layer 11 through a connection hole 17 g provided in the organic insulating film 17 and the interlayer insulating film 15. The connection hole 17g is disposed inside an opening 13a provided in the power supply layer 13 made of the conductive fine particle dispersed film a, and is insulated from the power supply layer 13. In addition to the power supply wiring 31d and the ground wiring 31g, another wiring 31 including a connection wiring is provided on the organic insulating film 17.

また有機絶縁膜17の上部には、これらの配線31,電源配線31d,グランド配線31gを覆う状態で、絶縁膜33が設けられている。この絶縁膜33の材質が限定されることはなく、有機材料または無機材料が用いられる。ここでは例えば有機材料で構成されていることとする。このような絶縁膜33上には、上層配線35が設けられている。これらの上層配線35の一部は、それぞれが絶縁膜33に設けられた接続孔33aを介して、電源配線31d、グランド配線31g、さらには他の配線31に接続されている。   Further, an insulating film 33 is provided on the organic insulating film 17 so as to cover these wiring 31, power supply wiring 31d, and ground wiring 31g. The material of the insulating film 33 is not limited, and an organic material or an inorganic material is used. Here, it is assumed that it is made of, for example, an organic material. On such an insulating film 33, an upper wiring 35 is provided. Some of these upper-layer wirings 35 are connected to the power supply wiring 31d, the ground wiring 31g, and further to the other wirings 31 through the connection holes 33a provided in the insulating film 33, respectively.

また、上層配線35の一部は、ICチップを搭載するための電極パッドの形状に成形されている。これにより、この回路基板5の上部に搭載したICチップが、電源配線31dを介して電源層13に接続され、またグランド配線31gを介してグランド層11に接続されると共に、さらに他のICチップに繋がる配線31や外部端子に繋がる上層配線35に接続される構成となっている。   A part of the upper layer wiring 35 is formed in the shape of an electrode pad for mounting an IC chip. As a result, the IC chip mounted on the upper portion of the circuit board 5 is connected to the power supply layer 13 through the power supply wiring 31d, is connected to the ground layer 11 through the ground wiring 31g, and other IC chips. Are connected to the wiring 31 connected to the upper wiring 35 connected to the external terminal.

一方、グランド層11の上部には、絶縁膜41が設けられている。この絶縁膜41の材質が限定されることはなく、有機材料または無機材料が用いられる。ここでは例えば有機材料で構成されていることとする。このような絶縁膜41上には、裏面側グランド配線43g、および他の配線としての裏面側電源配線43dが設けられている。裏面側グランド配線43gは、絶縁膜41に設けられた接続孔41gを介してグランド層11に接続されている。一方、裏面側電源配線43dは、絶縁膜41および層間絶縁膜15に設けられた接続孔41dを介して導電性微粒子分散膜aからなる電源層13に接続されている。この接続孔41dは、グランド層11に設けられた開口11aの内側に配置され、グランド層11に対して絶縁性が保たれている。また絶縁膜41の上部には、以上の他にも、接続配線を含む他の配線43が設けられていることとする。これらの配線43の一部は、有機絶縁膜17に形成した接続孔17aおよび絶縁膜41に形成した接続孔41aを介して、有機絶縁膜17上の配線31に接続されていても良い。この場合、接続孔41aは、グランド層11に設けられた開口11aの内側に配置され、グランド層11に対して絶縁性が保たれていることとする。また、接続孔17aは、電源層13に設けられた開口13aの内側に配置され、電源層13に対して絶縁性が保たれていることとする。   On the other hand, an insulating film 41 is provided on the ground layer 11. The material of the insulating film 41 is not limited, and an organic material or an inorganic material is used. Here, it is assumed that it is made of, for example, an organic material. On such an insulating film 41, a back-side ground wiring 43g and a back-side power supply wiring 43d as another wiring are provided. The back-side ground wiring 43 g is connected to the ground layer 11 through a connection hole 41 g provided in the insulating film 41. On the other hand, the back-side power supply wiring 43 d is connected to the power supply layer 13 made of the conductive fine particle dispersed film a through a connection hole 41 d provided in the insulating film 41 and the interlayer insulating film 15. The connection hole 41 d is disposed inside an opening 11 a provided in the ground layer 11, and is insulated from the ground layer 11. In addition to the above, other wirings 43 including connection wirings are provided on the insulating film 41. Some of these wirings 43 may be connected to the wiring 31 on the organic insulating film 17 through the connection holes 17 a formed in the organic insulating film 17 and the connection holes 41 a formed in the insulating film 41. In this case, the connection hole 41 a is disposed inside the opening 11 a provided in the ground layer 11, and is assumed to be insulated from the ground layer 11. In addition, the connection hole 17 a is disposed inside the opening 13 a provided in the power supply layer 13 and is insulated from the power supply layer 13.

これらの裏面側グランド配線43g、裏面側電源配線43d、および配線43の一部は、ICチップを搭載するための電極パッドの形状に成形されている。これにより、この回路基板5の上部に搭載したICチップが、裏面側電源配線43dを介して電源層13に接続され、また裏面側グランド配線43gを介してグランド層11に接続されると共に、さらに他のICチップに繋がる配線43や外部端子に繋がる配線43に接続される構成となっている。   A part of the backside ground wiring 43g, the backside power supply wiring 43d, and the wiring 43 is formed in the shape of an electrode pad for mounting an IC chip. As a result, the IC chip mounted on the upper portion of the circuit board 5 is connected to the power supply layer 13 through the backside power supply wiring 43d, and connected to the ground layer 11 through the backside ground wiring 43g. It is configured to be connected to a wiring 43 connected to another IC chip or a wiring 43 connected to an external terminal.

尚、裏面側グランド配線43g、裏面側電源配線43d、および配線43の一部は、さらに他の基板に回路基板5を搭載するための電極パッドの形状に成形されていても良い。   Note that a part of the back side ground wiring 43g, the back side power supply wiring 43d, and the wiring 43 may be formed in the shape of an electrode pad for mounting the circuit board 5 on another board.

また以上のような構成において、グランド層11−電源層13間の層間絶縁膜15は、他の絶縁膜33,絶縁膜41よりも膜厚が小さく、要求される性能に応じて適切な誘電率を有して形成されていることが好ましい。   In the configuration as described above, the interlayer insulating film 15 between the ground layer 11 and the power supply layer 13 is smaller in thickness than the other insulating films 33 and 41 and has an appropriate dielectric constant according to the required performance. It is preferable to have formed.

さらにこの回路基板5は、層間絶縁膜15の全面に対してグランド層11および電源層13が設けられている必要はなく、層間絶縁膜15を挟持する状態であれば、層間絶縁膜15の両面においてグランド層11および電源層13がパターニングされた構成であって良い。   Further, the circuit board 5 does not need to be provided with the ground layer 11 and the power supply layer 13 over the entire surface of the interlayer insulating film 15. The ground layer 11 and the power supply layer 13 may be patterned.

例えば、層間絶縁膜15の一方の面には、グランド層11と同一層を用いて構成された他の信号配線が設けられても良く、層間絶縁膜15の他方の面には、電源層13と同一層を用いて構成された他の信号配線が設けられていても良い。つまり、回路基板5は、これを構成する複数の配線層のうち、所定の誘電率を有する層間絶縁膜15を挟んで設けられた2つの配線層の一部をグランド層11および電源層13として用いた構成であって良い。   For example, another signal wiring configured using the same layer as the ground layer 11 may be provided on one surface of the interlayer insulating film 15, and the power supply layer 13 may be provided on the other surface of the interlayer insulating film 15. Other signal wirings configured using the same layer may be provided. In other words, the circuit board 5 uses, as the ground layer 11 and the power supply layer 13, a part of two wiring layers provided across the interlayer insulating film 15 having a predetermined dielectric constant among the plurality of wiring layers constituting the circuit board 5. The configuration used may be used.

さらにこのような回路基板5に設けられる電源構造体2は、電源電圧に応じて、グランド層11および電源層13のうち少なくとも電源層13が、層間絶縁膜15上において複数に分割された形状にパターニングされていることは、先の電源構造体の構成において説明した通りである。   Further, the power supply structure 2 provided on the circuit board 5 has a shape in which at least the power supply layer 13 of the ground layer 11 and the power supply layer 13 is divided into a plurality of parts on the interlayer insulating film 15 according to the power supply voltage. The patterning is the same as described in the configuration of the power supply structure.

<回路基板の製造方法>
次に、上記構成の回路基板5の製造方法を、図5および図6の断面工程図に基づいて説明する。
<Circuit board manufacturing method>
Next, a method for manufacturing the circuit board 5 having the above-described configuration will be described with reference to cross-sectional process diagrams in FIGS.

先ず、図5Aに示すように、例えば銅箔からなるグランド層(電源層)11上に、有機材料からなる層間絶縁膜15を成膜する。この際、有機材料を溶剤で希釈あるいは溶解した溶液をグランド層11上に塗布し、その後、乾燥処理することによって層間絶縁膜15を得る。   First, as shown in FIG. 5A, an interlayer insulating film 15 made of an organic material is formed on a ground layer (power supply layer) 11 made of, for example, copper foil. At this time, a solution obtained by diluting or dissolving an organic material with a solvent is applied onto the ground layer 11 and then subjected to a drying treatment to obtain the interlayer insulating film 15.

次に、図5Bに示すように、層間絶縁膜15上に、開口13aを備えた導電性微粒子分散膜aを電源層13として成膜する。この際、有機材料を希釈した溶液に導電性微粒子を分散させたペーストを用い、インクジェト法、ディスペンサ法、印刷法、蒸着法などによって、必要位置に開口13aを有する形状に導電性微粒子分散膜aをパターン成膜する。ペーストを構成する有機材料の希釈には、層間絶縁膜15を構成する有機材料を希釈したと同一の溶剤を用いることが好ましい。その後、塗布した膜を乾燥処理することによって、導電性微粒子分散膜aからなる電源層13を得る。   Next, as shown in FIG. 5B, a conductive fine particle dispersion film a having an opening 13 a is formed on the interlayer insulating film 15 as the power supply layer 13. At this time, using a paste in which conductive fine particles are dispersed in a solution in which an organic material is diluted, a conductive fine particle dispersed film a having a shape having an opening 13a at a required position by an inkjet method, a dispenser method, a printing method, a vapor deposition method, or the like. A pattern is formed. In diluting the organic material constituting the paste, it is preferable to use the same solvent as the diluted organic material constituting the interlayer insulating film 15. Thereafter, the applied film is dried to obtain the power supply layer 13 made of the conductive fine particle dispersed film a.

次に、図5Cに示すように、導電性微粒子分散膜aからなる電源層13上に、有機絶縁膜17を成膜する。この際、有機材料を希釈あるいは溶解した溶液を導電性微粒子分散膜a上に塗布し、その後、乾燥処理することによって有機絶縁膜17を得る。有機材料の希釈あるいは溶解には、導電性微粒子分散膜aおよび層間絶縁膜15を構成する有機材料を希釈あるいは溶解したと同一の溶剤を用いることが好ましい。   Next, as shown in FIG. 5C, an organic insulating film 17 is formed on the power supply layer 13 made of the conductive fine particle dispersed film a. At this time, the organic insulating film 17 is obtained by applying a solution obtained by diluting or dissolving the organic material onto the conductive fine particle dispersed film a and then performing a drying process. For diluting or dissolving the organic material, it is preferable to use the same solvent as the organic material constituting the conductive fine particle dispersion film a and the interlayer insulating film 15 diluted or dissolved.

その後、図5Dに示すように、電源層13を構成する導電性微粒子分散膜aの有機材料を硬化または乾燥させる工程を行う。この工程では、層間絶縁膜15、有機絶縁膜17を同時に硬化または乾燥させる。ここでは、先の電源構造体の製造方法で説明したと同様に、導電性微粒子分散膜a中の導電性微粒子を変形させることなく有機材料を硬化させ、膜中における導電性微粒子の分散状態を保つことが重要である。したがってここでは、導電性微粒子分散膜a中の導電性微粒子の融点よりも低い温度で熱処理を行う。   Thereafter, as shown in FIG. 5D, a step of curing or drying the organic material of the conductive fine particle dispersion film a constituting the power supply layer 13 is performed. In this step, the interlayer insulating film 15 and the organic insulating film 17 are simultaneously cured or dried. Here, the organic material is cured without deforming the conductive fine particles in the conductive fine particle dispersion film a, and the dispersion state of the conductive fine particles in the film is determined in the same manner as described in the method for manufacturing the power supply structure. It is important to keep. Therefore, here, the heat treatment is performed at a temperature lower than the melting point of the conductive fine particles in the conductive fine particle dispersed film a.

次に、図5Eに示すように、銅箔からなるグランド層11に、開口11aを形成する。ここでは、ドリルを用いた切削加工またはレーザ加工により、必要位置に開口11aを形成する。また、開口11aの形成は、リソグラフィー法を適用してレジストパターンを形成し、これをマスクにして銅箔をエッチングすることによって行っても良い。   Next, as shown in FIG. 5E, an opening 11a is formed in the ground layer 11 made of copper foil. Here, the opening 11a is formed at a required position by cutting using a drill or laser processing. The opening 11a may be formed by applying a lithography method to form a resist pattern and etching the copper foil using the resist pattern as a mask.

その後、図5Fに示すように、グランド層11を覆う状態で、絶縁膜41を成膜する。この絶縁膜41は、例えば有機材料または無機材料を用いて構成される。このような絶縁膜41は、塗布成膜、ラミネート加工、または積層プレス等により形成される。   Thereafter, as shown in FIG. 5F, an insulating film 41 is formed so as to cover the ground layer 11. The insulating film 41 is configured using, for example, an organic material or an inorganic material. Such an insulating film 41 is formed by coating film formation, laminating, or laminating press.

次いで、図5Gに示すように、有機絶縁膜17および層間絶縁膜15に、各接続孔を形成する。これらの接続孔は、導電性微粒子分散膜aからなる電源層13に達する接続孔17d、電源層13に設けた開口13a内においてグランド層11に達する接続孔17g,および電源層13に設けた開口13a内においてグランド層11に設けた開口11aに対応する位置に達する接続孔17aである。   Next, as shown in FIG. 5G, each connection hole is formed in the organic insulating film 17 and the interlayer insulating film 15. These connection holes include a connection hole 17d reaching the power supply layer 13 made of the conductive fine particle dispersion film a, a connection hole 17g reaching the ground layer 11 in the opening 13a provided in the power supply layer 13, and an opening provided in the power supply layer 13. The connection hole 17a reaches a position corresponding to the opening 11a provided in the ground layer 11 in 13a.

また絶縁膜41および層間絶縁膜15に、各接続孔を形成する。これらの接続孔は、グランド層11に達する接続孔41g,グランド層11に設けた開口11a内において導電性微粒子分散膜aからなる電源層13に達する接続孔41d、グランド層11に設けた開口11a内において接続孔17aに連通する接続孔41aである。   Further, each connection hole is formed in the insulating film 41 and the interlayer insulating film 15. These connection holes include a connection hole 41g reaching the ground layer 11, a connection hole 41d reaching the power supply layer 13 made of the conductive fine particle dispersion film a in the opening 11a provided in the ground layer 11, and an opening 11a provided in the ground layer 11. The connection hole 41a communicates with the connection hole 17a.

以上の各接続孔は、ドリルを用いた切削加工またはレーザ加工によって形成する。   Each of the above connection holes is formed by cutting using a drill or laser processing.

その後、図6Aに示すように、上述した各接続孔内に、メッキ法によって導通させるまたは穴埋め印刷法によって導電性材料を埋めこむ。穴埋め印刷法を適用した場合に、有機絶縁膜17上および絶縁膜41上に付着した導電性材料のインクペーストは、例えばスキージを用いて掻き取ることや粘着フィルムなどをラミネートし剥離することで取り除く。次いで、有機絶縁膜17上に、電源層13に接続された電源配線31d、グランド層11に接続されたグランド配線31g、およびその他の配線31を形成する。また、絶縁膜41上に、電源層13に接続された電源配線43d、グランド層11に接続されたグランド配線43g、およびその他の配線43を形成する。これらの各配線の形成は、例えば有機絶縁膜17および絶縁膜41上に銅箔を貼り合わせた後、この銅箔をパターニングすることによって行う。銅箔のパターニングは、ドリルを用いた切削加工またはレーザ加工によって行う。また、各配線の形成は、リソグラフィー法を適用してレジストパターンを形成し、これをマスクにして銅箔をエッチングすることによって行っても良い。   Thereafter, as shown in FIG. 6A, a conductive material is embedded in each of the connection holes described above by a plating method or by a filling printing method. When the hole filling printing method is applied, the ink paste of the conductive material adhering to the organic insulating film 17 and the insulating film 41 is removed by, for example, scraping with a squeegee or laminating and peeling an adhesive film. . Next, a power supply wiring 31 d connected to the power supply layer 13, a ground wiring 31 g connected to the ground layer 11, and other wirings 31 are formed on the organic insulating film 17. On the insulating film 41, a power supply wiring 43d connected to the power supply layer 13, a ground wiring 43g connected to the ground layer 11, and other wirings 43 are formed. These wirings are formed by, for example, bonding a copper foil on the organic insulating film 17 and the insulating film 41 and then patterning the copper foil. The patterning of the copper foil is performed by cutting using a drill or laser processing. In addition, each wiring may be formed by applying a lithography method to form a resist pattern and etching the copper foil using the resist pattern as a mask.

次に、図6Bに示すように、有機絶縁膜17上に絶縁膜33を成膜する。この絶縁膜33は、例えば有機材料または無機材料を用いて構成される。このような絶縁膜33は、塗布成膜、ラミネート加工、または積層プレス等により形成される。次に、絶縁膜33に、電源配線31d、グランド配線31g、および他の配線31に達する各接続孔33aをそれぞれ形成する。接続孔33aの形成は、例えばドリルを用いた切削加工またはレーザ加工によって行う。   Next, as shown in FIG. 6B, an insulating film 33 is formed on the organic insulating film 17. The insulating film 33 is configured using, for example, an organic material or an inorganic material. Such an insulating film 33 is formed by coating film formation, laminating, or laminating press. Next, each connection hole 33 a reaching the power supply wiring 31 d, the ground wiring 31 g, and the other wiring 31 is formed in the insulating film 33. The connection hole 33a is formed by, for example, cutting using a drill or laser processing.

次いで、図6Cに示すように、上述した各接続孔33a内に、メッキ法によって導通させるまたは穴埋め印刷法によって導電性材料を埋めこむ。穴埋め印刷法を適用した場合に、絶縁膜33上に付着した導電性材料のインクペーストは、例えばスキージを用いて掻き取ることや粘着フィルムなどをラミネートし剥離することで取り除く。次いで、絶縁膜33上に、上層配線35を形成する。各上層配線35の一部は、接続孔33aを介して、電源配線31d、グランド配線31g、およびその他の配線31に接続させる。これらの各上層配線35の形成は、先の配線の形成方法と同様であり、例えば絶縁膜33上に銅箔を貼り合わせた後、この銅箔をパターニングすることによって行う。   Next, as shown in FIG. 6C, the conductive material is embedded in each of the connection holes 33a described above by a plating method or a hole-filling printing method. When the hole-filling printing method is applied, the ink paste of the conductive material adhering to the insulating film 33 is removed by, for example, scraping using a squeegee or laminating and peeling an adhesive film. Next, an upper layer wiring 35 is formed on the insulating film 33. A part of each upper layer wiring 35 is connected to the power supply wiring 31d, the ground wiring 31g, and the other wiring 31 through the connection hole 33a. Each of the upper layer wirings 35 is formed in the same manner as the previous wiring forming method, for example, by bonding a copper foil on the insulating film 33 and then patterning the copper foil.

その後、必要に応じて図6Dに示すように、絶縁膜33,41を硬化させる工程を行う。ここでは、絶縁膜33,41の少なくとも一方が有機材料で構成されている場合に、必要に応じて、有機材料からなる絶縁膜33,41を硬化させる工程を行う。この際、先の電源構造体の製造方法で説明したと同様に、導電性微粒子分散膜a中の導電性微粒子を変形させることなく有機材料を硬化させ、膜中における導電性微粒子の分散状態を保つことが重要である。したがってここでは、導電性微粒子分散膜a中の導電性微粒子の融点よりも低い温度で熱処理を行う。尚、絶縁膜33,41が無機材料からなる場合には、この工程を行う必要はない。   Thereafter, as shown in FIG. 6D, a process of curing the insulating films 33 and 41 is performed as necessary. Here, when at least one of the insulating films 33 and 41 is made of an organic material, a step of curing the insulating films 33 and 41 made of an organic material is performed as necessary. At this time, the organic material is cured without deforming the conductive fine particles in the conductive fine particle dispersed film a, and the dispersed state of the conductive fine particles in the film is determined in the same manner as described in the method for manufacturing the power supply structure. It is important to keep. Therefore, here, the heat treatment is performed at a temperature lower than the melting point of the conductive fine particles in the conductive fine particle dispersed film a. If the insulating films 33 and 41 are made of an inorganic material, this step is not necessary.

以上のようにして得られた回路基板5は、基板内の全面に内蔵した2つの電源層11,13のうちの一方の電源層13が、有機材料に導電性微粒子を分散させた導電性微粒子分散膜aで構成されている。これにより、上述したように、変化する電流および電圧によって生じるあらゆる周波数帯域の電磁エネルギーの進行が、導電性微粒子分散膜a中に分散されている導電性微粒子同士の無数の接点および非接点で複雑に時間遅れを生じることになる。したがって、第4実施形態の回路基板5を用いて電子機器を構成することにより、デカップリングコンデンサを基板上に設けることなく、グランド層11−電源層13間においての電磁エネルギーの共振を広い周波数帯域で抑えることが可能になる。これにより、この回路基板5上に搭載したICチップの駆動に起因する電磁放射を防止できると共に、安定した電源電圧によってICチップ上の半導体集積回路を駆動させることが可能になる。   The circuit board 5 obtained as described above has conductive fine particles in which one of the two power supply layers 11 and 13 built in the entire surface of the substrate is dispersed with conductive fine particles in an organic material. It is composed of a dispersion film a. Thus, as described above, the progression of electromagnetic energy in all frequency bands caused by changing current and voltage is complicated by countless contacts and non-contacts between the conductive fine particles dispersed in the conductive fine particle dispersion film a. Will cause a time delay. Therefore, by configuring the electronic device using the circuit board 5 of the fourth embodiment, resonance of electromagnetic energy between the ground layer 11 and the power supply layer 13 can be performed in a wide frequency band without providing a decoupling capacitor on the board. It becomes possible to suppress with. As a result, it is possible to prevent electromagnetic radiation caused by driving the IC chip mounted on the circuit board 5 and to drive the semiconductor integrated circuit on the IC chip with a stable power supply voltage.

この結果、この回路基板5を用いることにより、電子機器の高集積化および小型化と共に、高速化を達成することが可能になる。   As a result, by using this circuit board 5, it is possible to achieve high speed as well as high integration and miniaturization of electronic equipment.

尚、上述した第4実施形態においては、一例として、先の第2実施形態で説明した電源構造体2を用いた回路基板5の構成を説明した。しかしながら本発明の回路基板がこれに限定されることはなく、第1実施形態〜第3実施形態の電源構造体を備えた構成に適用可能である。   In the above-described fourth embodiment, the configuration of the circuit board 5 using the power supply structure 2 described in the previous second embodiment has been described as an example. However, the circuit board of the present invention is not limited to this, and can be applied to the configuration including the power supply structure according to the first to third embodiments.

≪実施例1≫
<電源構造体の層構成>
図7を用いて説明する層構成で、本発明構成を適用した電源構造体(S11〜S19)と、従来構成の電源構造体(C1,C2)を作製する。図7Aは作製した電源構造体の平面図であり、図7Bは試料S11〜S19の電源構造体の断面図であり、図7Cは試料C1,C2の電源構造体の断面図である。尚、図7B,図7Cの断面図は、図7AのA−A断面に相当する。
Example 1
<Layer structure of power supply structure>
A power supply structure (S11 to S19) to which the configuration of the present invention is applied and a conventional power supply structure (C1, C2) are manufactured with the layer configuration described with reference to FIG. 7A is a plan view of the manufactured power supply structure, FIG. 7B is a cross-sectional view of the power supply structure of samples S11 to S19, and FIG. 7C is a cross-sectional view of the power supply structure of samples C1 and C2. 7B and 7C correspond to the AA cross section of FIG. 7A.

図7A〜図7Cに示される試料S11〜S19,C1,C2の電源構造体は、グランド層11および電源層13によって層間絶縁膜15を挟持した構成を、さらに絶縁膜41および有機絶縁膜17で覆った5層構造である。これらの電源構造体において、グランド層11の上部を覆う絶縁膜41には、2つの開口41cを設けている。開口41cの底部に露出させたグランド層11部分は、グランド端子Gとして用いられる。また開口41cの底部に露出させたグランド層11の一部は、電源層13の取り出し用の電源端子Sとして独立した島状にパターニングされている。この電源端子Sは、層間絶縁膜15に形成した接続部51によって電源層13に接続されている。   The power supply structures of the samples S11 to S19, C1, and C2 shown in FIGS. 7A to 7C have a configuration in which the interlayer insulating film 15 is sandwiched between the ground layer 11 and the power supply layer 13, and the insulating film 41 and the organic insulating film 17 further. It is a covered five-layer structure. In these power supply structures, two openings 41 c are provided in the insulating film 41 covering the top of the ground layer 11. The portion of the ground layer 11 exposed at the bottom of the opening 41c is used as the ground terminal G. Further, a part of the ground layer 11 exposed at the bottom of the opening 41 c is patterned into an independent island shape as a power supply terminal S for taking out the power supply layer 13. The power supply terminal S is connected to the power supply layer 13 by a connection portion 51 formed in the interlayer insulating film 15.

以上のような構成において、図7Bに示した試料S11〜S19の電源構造体は、電源層13としてAg粒子を含有させた導電性微粒子分散膜aを用いる。一方、図7Cに示した試料C1,C2の電源構造体は、電源層13としてCu箔を用い、この点において試料S11〜S19とは異なる。   In the configuration as described above, the power supply structures of the samples S11 to S19 shown in FIG. 7B use the conductive fine particle dispersion film a containing Ag particles as the power supply layer 13. On the other hand, the power supply structures of the samples C1 and C2 shown in FIG. 7C use Cu foil as the power supply layer 13, and are different from the samples S11 to S19 in this respect.

以上の実施例1の電源構造体における各層の構成は、下記表1に示す通りである。
The configuration of each layer in the power supply structure of Example 1 is as shown in Table 1 below.

<電源構造体の製造方法>
次に各電源構造体の製造手順を、上記表1を参照して説明する。
<Method for manufacturing power supply structure>
Next, the manufacturing procedure of each power supply structure will be described with reference to Table 1 above.

先ず、Cu箔からなるグランド層11の表面に、N-メチル-2-ピロリドンを溶剤とした溶剤可溶型のポリアミドイミド(PAI)を塗布し、これを乾燥させてPAI(1)からなる絶縁膜41を形成する。この際、試料S12および試料C2では、試料S11他で用いたPAI(1)に対して、高誘電率材料であるチタン酸バリウム(BaTiO)を粉末状で分散させて塗布することにより、高誘電率のPAI(1)からなる絶縁膜41を形成する。絶縁膜41の膜厚は10〜15μm程度とする。硬化または乾燥完了後の絶縁膜41の比誘電率は、PAI(1)で2.9、チタン酸バリウム(BaTiO)を分散させた高誘電率のPAI(1)で30.0である。 First, a solvent-soluble polyamideimide (PAI) using N-methyl-2-pyrrolidone as a solvent is applied to the surface of the ground layer 11 made of Cu foil, and this is dried to insulate the PAI (1). A film 41 is formed. At this time, in the samples S12 and C2, the high dielectric constant material barium titanate (BaTiO 3 ) is dispersed and applied to the PAI (1) used in the sample S11 and the like. An insulating film 41 made of PAI (1) having a dielectric constant is formed. The thickness of the insulating film 41 is about 10 to 15 μm. The dielectric constant of the insulating film 41 after completion of curing or drying is 2.9 for PAI (1) and 30.0 for PAI (1) having a high dielectric constant in which barium titanate (BaTiO 3 ) is dispersed.

また、Cu箔からなるグランド層11の裏面に、各試料において絶縁膜41と同様に、N-メチル-2-ピロリドンを溶剤とした溶剤可溶型のポリアミドイミド(PAI)を塗布し、これを乾燥させてPAI(1)からなる層間絶縁膜15を形成する。層間絶縁膜15の膜厚は30〜40μmとする。ただし、試料S16では、N-メチル-2-ピロリドンを溶剤とした分子構造の異なる溶剤可溶型のポリアミドイミドPAI(2)を用い、試料S17では膜厚25μmのポリイミド(PI)フィルムとCu箔の張り合わされている銅張積層板を用いた。   Further, a solvent-soluble polyamideimide (PAI) using N-methyl-2-pyrrolidone as a solvent was applied to the back surface of the ground layer 11 made of Cu foil in the same manner as the insulating film 41 in each sample. An interlayer insulating film 15 made of PAI (1) is formed by drying. The film thickness of the interlayer insulating film 15 is 30 to 40 μm. However, in sample S16, solvent-soluble polyamideimide PAI (2) having a different molecular structure using N-methyl-2-pyrrolidone as a solvent is used, and in sample S17, a polyimide (PI) film having a film thickness of 25 μm and a Cu foil are used. A copper-clad laminate laminated with the above was used.

次いで、層間絶縁膜15に接続孔を形成してこの内部に接続部51を形成する。   Next, a connection hole is formed in the interlayer insulating film 15 and a connection portion 51 is formed therein.

次に、層間絶縁膜15上に電源層13を形成する。試料S11〜S19では、導電性微粒子分散ペーストを塗布し、これを乾燥させることによって、導電性微粒子分散膜aからなる電源層13を形成する。この際、上記表1に示したように、試料S11〜S19では、a)導電性微粒子分散膜aにおける導電性微粒子の形状および材質、b)導電性微粒子分散膜aからなる電源層13の膜厚、およびc)導電性微粒子分散ペーストの溶剤をそれぞれに設定する。   Next, the power supply layer 13 is formed on the interlayer insulating film 15. In samples S11 to S19, the power supply layer 13 made of the conductive fine particle dispersion film a is formed by applying a conductive fine particle dispersion paste and drying the paste. At this time, as shown in Table 1 above, in samples S11 to S19, a) the shape and material of the conductive fine particles in the conductive fine particle dispersion film a, and b) the film of the power supply layer 13 made of the conductive fine particle dispersion film a. Thickness and c) Solvent of conductive fine particle dispersed paste are set to each.

すなわち、a)導電性微粒子分散膜aにおける導電性微粒子の形状および材質としては、試料S18では球状Ag(平均粒子径3μm、含有量85重量%)、試料S19では球状Ni(平均粒子径2μm、含有量85重量%)、これ以外の試料S11他では薄片状Ag(平均粒子径7μm、含有量85重量%)とする。
b)導電性微粒子分散膜aからなる電源層13の膜厚としては、試料S13では3〜9μm、試料S14では65〜75μm、これ以外の試料S11他では10〜15μmとする。
c)導電性微粒子分散ペーストの溶剤としては、試料S15ではγ−ブチロラクトン、これ以外の試料S11他では絶縁膜41を構成するPAI(1)と同様のN-メチル-2-ピロリドンを用いる。
That is, a) The shape and material of the conductive fine particles in the conductive fine particle dispersion film a are spherical Ag (average particle diameter 3 μm, content 85% by weight) in Sample S18, and spherical Ni (average particle diameter 2 μm, in Sample S19). The content is 85% by weight, and the other sample S11 is flaky Ag (average particle size: 7 μm, content: 85% by weight).
b) The film thickness of the power supply layer 13 made of the conductive fine particle dispersion film a is 3 to 9 μm in the sample S13, 65 to 75 μm in the sample S14, and 10 to 15 μm in the other samples S11 and others.
c) As a solvent for the conductive fine particle-dispersed paste, γ-butyrolactone is used for sample S15, and N-methyl-2-pyrrolidone similar to PAI (1) constituting insulating film 41 is used for other samples S11 and the like.

一方、試料C1,C2では、層間絶縁膜15上に銅(Cu)箔(膜厚18μm)を熱圧着により貼り合わせて電源層13を形成する。   On the other hand, in samples C1 and C2, a power supply layer 13 is formed by bonding a copper (Cu) foil (film thickness: 18 μm) on the interlayer insulating film 15 by thermocompression bonding.

その後、電源層13の上部に、各試料において絶縁膜41と同様に、N-メチル-2-ピロリドンを溶剤とした溶剤可溶型のポリアミドイミド(PAI)を塗布し、これを乾燥させてPAI(1)からなる有機絶縁膜17を形成する。有機絶縁膜17の膜厚は10〜15μm程度とする。ただし、試料S18では、有機絶縁膜17の形成を省略する。   Thereafter, a solvent-soluble polyamideimide (PAI) using N-methyl-2-pyrrolidone as a solvent is applied to the upper portion of the power supply layer 13 in the same manner as the insulating film 41 in each sample, and this is dried and PAI is applied. An organic insulating film 17 made of (1) is formed. The film thickness of the organic insulating film 17 is about 10 to 15 μm. However, in the sample S18, the formation of the organic insulating film 17 is omitted.

以上の後、絶縁膜41に開口41cを形成し、この底部に露出したグランド層11をパターニングする。これにより、開口41cの底部にグランド層11を部分的に露出させたグランド端子Gと、グランド層11を島状に分離して接続部51を介して電源層13に接続させた電源端子Sとを形成し、各電源構造体を得る。   After the above, an opening 41c is formed in the insulating film 41, and the ground layer 11 exposed at the bottom is patterned. Thus, the ground terminal G in which the ground layer 11 is partially exposed at the bottom of the opening 41c, and the power supply terminal S in which the ground layer 11 is separated into an island shape and connected to the power supply layer 13 through the connection portion 51. To obtain each power supply structure.

<実施例1の評価>
以上のような実施例1の各電源構造体について、300kHz〜20GHz(3×10Hz〜2×1010Hz)の周波数帯域で電圧を印加した場合においての自己インピーダンスZ11を測定する。これらの測定には、測定装置53としてアジレント・テクノロジー社製ベクトルネットワークアナライザN5230Aを用い、測定端子との接点にはカスケード・マイクロテック社製High Frequency Type GSG プローブを用いる。測定前の校正はSOLT法で実施した。図8〜図12には、各電源構造体について測定した自己インピーダンスZ11の測定結果を示す。
<Evaluation of Example 1>
About each power supply structure of Example 1 as described above, self-impedance Z11 is measured when a voltage is applied in a frequency band of 300 kHz to 20 GHz (3 × 10 5 Hz to 2 × 10 10 Hz). For these measurements, a vector network analyzer N5230A manufactured by Agilent Technologies is used as the measuring device 53, and a High Frequency Type GSG probe manufactured by Cascade Microtech is used as a contact point with the measurement terminal. Calibration before measurement was performed by the SOLT method. 8 to 12 show the measurement results of the self-impedance Z11 measured for each power supply structure.

[層間絶縁膜15の誘電率]
図8には、層間絶縁膜15の誘電率が異なる試料S11,S12,C1,C2の測定結果を示す。この結果に示されるように、導電性微粒子分散膜aからなる電源層13を用いた試料S11,S12では、導電性微粒子分散膜aを用いていない試料C1,C2と比較して、200MHz(2×10Hz)以上の高周波数帯域における自己インピーダンスZ11の値が低い値を示している。例えば、200MHz(2×10Hz)以上で、インピーダンス1Ω(10Ω)に達する周波数は、試料C1,C2で1.25GHz(1.25×10Hz)付近に対して、試料S11,S12では2.5GHz(2.5×10Hz)付近であって、より広い範囲で自己インピーダンスZ11の値が低い値に保たれていることがわかる。
[Dielectric constant of interlayer insulating film 15]
FIG. 8 shows measurement results of samples S11, S12, C1, and C2 having different dielectric constants of the interlayer insulating film 15. As shown in this result, the samples S11 and S12 using the power supply layer 13 made of the conductive fine particle dispersion film a are 200 MHz (2 compared to the samples C1 and C2 not using the conductive fine particle dispersion film a. The value of the self-impedance Z11 in a high frequency band of × 10 8 Hz) or higher indicates a low value. For example, the frequency at which the impedance reaches 1Ω (10 0 Ω) at 200 MHz (2 × 10 8 Hz) or higher is approximately 1.25 GHz (1.25 × 10 9 Hz) in the samples C1 and C2, and the sample S11, It can be seen that in S12, the value of the self-impedance Z11 is kept at a low value in the vicinity of 2.5 GHz (2.5 × 10 9 Hz) and in a wider range.

以上より、導電性微粒子分散膜aを用いた本発明の電源構造体によれば、デカップリングコンデンサを用いることなく、高周波数帯域においての電源層間での電磁エネルギーの共振が抑えられることが確認された。またこれにより、本発明の電源構造体を用いることにより、電子機器の高集積化および小型化と共に高速化の達成が可能であることが確認された。   From the above, according to the power supply structure of the present invention using the conductive fine particle dispersion film a, it is confirmed that the resonance of electromagnetic energy between the power supply layers in the high frequency band can be suppressed without using a decoupling capacitor. It was. In addition, it was confirmed that, by using the power supply structure of the present invention, it is possible to achieve high speed as well as high integration and miniaturization of electronic equipment.

また絶縁膜41、層間絶縁膜15、および有機絶縁膜17として、PAI(1)を用いた試料S11と、これに高誘電率材料を含有させた高誘電率のPAI(1)を用いた試料S12とを比較すると、200MHz(2×10Hz)よりも低い波数帯域においては、高誘電率のPAI(1)を用いた試料S12が、低誘電率のPAI(1)を用いた試料S11よりも、自己インピーダンスZ11の値が低い。これに対して、200MHz(2×10Hz)以上の高周波数帯域においては、低誘電率のPAI(1)を用いた試料S11の方が、高誘電率のPAI(1)を用いた試料S12よりも、自己インピーダンスZ11の値が低くなっている。 Further, as the insulating film 41, the interlayer insulating film 15, and the organic insulating film 17, a sample S11 using PAI (1) and a sample using PAI (1) having a high dielectric constant containing a high dielectric constant material. In comparison with S12, in the wave number band lower than 200 MHz (2 × 10 8 Hz), the sample S12 using the high dielectric constant PAI (1) is more specific than the sample S11 using the low dielectric constant PAI (1). The value of the self impedance Z11 is lower than that. In contrast, in a high frequency band of 200 MHz (2 × 10 8 Hz) or higher, the sample S11 using the low dielectric constant PAI (1) is the sample using the high dielectric constant PAI (1). The value of the self-impedance Z11 is lower than S12.

以上より、本発明の電源構造体においては、グランド層11および電源層13の周辺に配置する絶縁膜として低誘電率材料を用いることにより、高周波数帯域において電源層間での電磁エネルギーの共振を抑える効果がより高く得られると考えられる。   As described above, in the power supply structure of the present invention, by using a low dielectric constant material as an insulating film disposed around the ground layer 11 and the power supply layer 13, resonance of electromagnetic energy between the power supply layers is suppressed in a high frequency band. It is thought that the effect can be obtained higher.

[導電性微粒子分散膜aの膜厚]
図9には、導電性微粒子分散膜aで構成された電源層13の膜厚が異なる試料S11,S13,S14の測定結果を、比較となる試料C1の測定結果と共に示す。この結果に示されるように、導電性微粒子分散膜aを用いていない試料C1と比較して、導電性微粒子分散膜aからなる電源層13の膜厚が10〜15μmの試料S11では、200MHz(2×10Hz)以上の高周波数帯域における自己インピーダンスZ11の値が低い値を示している。
[Film thickness of conductive fine particle dispersion film a]
FIG. 9 shows the measurement results of the samples S11, S13, and S14 having different thicknesses of the power supply layer 13 made of the conductive fine particle dispersion film a together with the measurement results of the sample C1 for comparison. As shown in this result, compared with the sample C1 that does not use the conductive fine particle dispersion film a, the sample S11 in which the power supply layer 13 made of the conductive fine particle dispersion film a has a thickness of 10 to 15 μm is 200 MHz ( The value of the self-impedance Z11 in a high frequency band of 2 × 10 8 Hz or higher indicates a low value.

また導電性微粒子分散膜aからなる電源層13の膜厚が最も薄い試料S13では、2GHz(2×10Hz)以上で、自己インピーダンスZ11の値が低い値を示しているものの、全体的な周波数帯域においての値は高い。これは、試料S13は、電源層13の膜厚が薄いことによって体積抵抗率が上昇したためと考えられる。また、導電性微粒子分散膜aからなる電源層13の膜厚が最も厚い試料S14でも、2GHz(2×10Hz)以上で、自己インピーダンスZ11の値が低い値を示しているものの、全体的な周波数帯域においての値は高い。 The sample S13 having the thinnest power supply layer 13 made of the conductive fine particle dispersed film a has a self-impedance Z11 value of 2 GHz (2 × 10 9 Hz) or higher and a low value. The value in the frequency band is high. This is presumably because the volume resistivity of sample S13 increased due to the thin film thickness of power supply layer 13. Further, even in the sample S14 having the largest film thickness of the power supply layer 13 made of the conductive fine particle dispersed film a, the self impedance Z11 shows a low value at 2 GHz (2 × 10 9 Hz) or more, but overall The value in a certain frequency band is high.

以上から、導電性微粒子分散膜aからなる電源層13を用いた本発明構成においては、導電性微粒子分散膜aの膜厚を適宜に調整することにより、高周波数帯域において電源層間での電磁エネルギーの共振を抑える効果をより確実に得ることが可能であることが確認された。   From the above, in the configuration of the present invention using the power supply layer 13 made of the conductive fine particle dispersion film a, the electromagnetic energy between the power supply layers in the high frequency band is adjusted by appropriately adjusting the film thickness of the conductive fine particle dispersion film a. It was confirmed that the effect of suppressing the resonance can be obtained more reliably.

[導電性微粒子分散膜aの溶剤]
図10には、導電性微粒子分散膜aを形成する際に用いる導電性微粒子分散ペーストの溶剤が異なる試料S11,S15の測定結果を、比較となる試料C1の測定結果と共に示す。この結果に示されるように、導電性微粒子分散膜aが、層間絶縁膜15および有機絶縁膜17と同様の溶剤を用いて形成された試料S11は、異なる溶剤を用いた試料S15よりも、自己インピーダンスZ11の値が低い値を示している。また異なる溶剤を用いた試料S15であっても、導電性微粒子分散膜aを用いていない試料C1との比較においては、1GHz(10Hz)以上の高周波数帯域における自己インピーダンスZ11の値が低い値を示している。
[Solvent of conductive fine particle dispersion film a]
FIG. 10 shows the measurement results of samples S11 and S15 with different solvents of the conductive fine particle dispersion paste used when forming the conductive fine particle dispersion film a together with the measurement results of the sample C1 for comparison. As shown in this result, the sample S11 in which the conductive fine particle dispersion film a is formed using the same solvent as the interlayer insulating film 15 and the organic insulating film 17 is more self-stressing than the sample S15 using a different solvent. The value of impedance Z11 shows a low value. Even in the sample S15 using a different solvent, the value of the self-impedance Z11 in the high frequency band of 1 GHz (10 9 Hz) or higher is low in comparison with the sample C1 not using the conductive fine particle dispersion film a. The value is shown.

以上から、導電性微粒子分散膜aからなる電源層13を用いた本発明構成においては、導電性微粒子分散膜aを構成する有機材料と同一の溶剤に希釈可能な有機材料を用いて層間絶縁膜15や有機絶縁膜17を形成することにより、高周波数帯域において電源層間での電磁エネルギーの共振を抑える効果をより確実に得ることが可能であることが確認された。   As described above, in the configuration of the present invention using the power supply layer 13 made of the conductive fine particle dispersion film a, the interlayer insulating film is made of an organic material that can be diluted in the same solvent as the organic material constituting the conductive fine particle dispersion film a. It was confirmed that the effect of suppressing the resonance of the electromagnetic energy between the power supply layers in the high frequency band can be more reliably obtained by forming 15 and the organic insulating film 17.

[層間絶縁膜15の材質]
図11には、層間絶縁膜15の材質が異なる試料S11,S16,S17の測定結果を、比較となる試料C1の測定結果と共に示す。この結果に示されるように、層間絶縁膜15が、導電性微粒子分散膜aと同様の溶剤を用いて形成された試料S11は、異なる溶剤を用いた試料S16よりも、自己インピーダンスZ11の値が低い値を示している。また層間絶縁膜15としてフィルムを用いた試料S17であっても、導電性微粒子分散膜aを用いていない試料C1との比較においては、200MHz(2×10Hz)以上の高周波数帯域における自己インピーダンスZ11の値が低い値を示している。
[Material of Interlayer Insulating Film 15]
FIG. 11 shows the measurement results of the samples S11, S16, and S17 having different materials for the interlayer insulating film 15 together with the measurement results of the sample C1 for comparison. As shown in this result, the sample S11 in which the interlayer insulating film 15 is formed using the same solvent as the conductive fine particle dispersed film a has a self impedance Z11 value higher than that of the sample S16 using a different solvent. It shows a low value. Even in the sample S17 using a film as the interlayer insulating film 15, in comparison with the sample C1 that does not use the conductive fine particle dispersion film a, the self in a high frequency band of 200 MHz (2 × 10 8 Hz) or higher. The value of impedance Z11 shows a low value.

以上から、導電性微粒子分散膜aで構成された電源層13を用いた本発明構成においては、層間絶縁膜15と導電性微粒子分散膜aとを同様の溶剤を用いて形成することにより、導電性微粒子分散膜aを構成する有機材料と同一の溶剤に希釈可能な有機材料を用いて層間絶縁膜15を形成することにより、高周波数帯域において電源層間での電磁エネルギーの共振を抑える効果をより確実に得ることが可能であることが確認された。   From the above, in the configuration of the present invention using the power supply layer 13 composed of the conductive fine particle dispersed film a, the interlayer insulating film 15 and the conductive fine particle dispersed film a are formed by using the same solvent, so By forming the interlayer insulating film 15 using an organic material that can be diluted in the same solvent as the organic material constituting the conductive fine particle dispersion film a, the effect of suppressing the resonance of electromagnetic energy between the power supply layers in the high frequency band is further improved. It was confirmed that it was possible to obtain with certainty.

またこれと共に、層間絶縁膜15としてフィルムを用いることで簡便に形成可能な構成であっても、高周波数帯域において電源層間での電磁エネルギーの共振を抑える効果が得られることが確認された。   At the same time, it was confirmed that even when the film can be easily formed by using a film as the interlayer insulating film 15, the effect of suppressing the resonance of electromagnetic energy between the power supply layers in the high frequency band can be obtained.

[導電性微粒子分散膜aにおける微粒子の形状および材質]
図12には、導電性微粒子分散膜aにおける微粒子の形状および材質が異なる試料S11,S18,S19の測定結果を、比較となる試料C1の測定結果と共に示す。この結果に示されるように、球状のAg粒子を用いた試料S18および球状のニッケル(Ni)粒子を用いた試料S19では、薄片状のAg粒子を用いた試料S11よりも、自己インピーダンスZ11が高い値を示している。
[Shape and Material of Fine Particles in Conductive Fine Particle Dispersion Film a]
FIG. 12 shows the measurement results of the samples S11, S18, and S19 having different shapes and materials of the fine particles in the conductive fine particle dispersion film a together with the measurement results of the sample C1 for comparison. As shown in this result, the sample S18 using spherical Ag particles and the sample S19 using spherical nickel (Ni) particles have higher self impedance Z11 than the sample S11 using flaky Ag particles. The value is shown.

以上から、導電性微粒子分散膜aで構成された電源層13を用いた本発明構成においては、導電性微粒子分散膜aに含有される微粒子の形状を薄片状とすることにより、高周波数帯域において電源層間での電磁エネルギーの共振を抑える効果をより確実に得ることが可能であることが確認された。ただし、球状の微粒子を用いた場合であっても、微粒子分散膜a中における微粒子の含有量によって微粒子間の導通状態を調整することにより、測定結果の改善が見込まれる。   From the above, in the configuration of the present invention using the power supply layer 13 composed of the conductive fine particle dispersion film a, the shape of the fine particles contained in the conductive fine particle dispersion film a is made into a flake shape, so that It was confirmed that the effect of suppressing resonance of electromagnetic energy between the power supply layers can be obtained more reliably. However, even when spherical fine particles are used, the measurement result can be improved by adjusting the conduction state between the fine particles according to the fine particle content in the fine particle dispersion film a.

≪実施例2≫
<回路基板の構成>
図13に示す層構成で、本発明構成を適用した回路基板(試料S21〜S24)と、従来構成の回路基板(試料C3)を作製する。これらの回路基板は、ロジック系のICチップとメモリ用のICチップとの2つのチップが搭載される回路基板であって、ロジック系のICチップは駆動電圧3.3V、駆動周波数400MHz、出力周波数20MHzで駆動される。
<< Example 2 >>
<Configuration of circuit board>
With the layer configuration shown in FIG. 13, a circuit board (samples S21 to S24) to which the configuration of the present invention is applied and a circuit board (sample C3) having a conventional configuration are manufactured. These circuit boards are circuit boards on which two chips of a logic IC chip and a memory IC chip are mounted. The logic IC chip has a drive voltage of 3.3 V, a drive frequency of 400 MHz, and an output frequency. Driven at 20 MHz.

図13Aは試料S21,S22の回路基板の層構造を説明する断面図であり、図13Bは試料S23,S24の回路基板の層構造を説明する断面図であり、図13Cは試料C3の層構造を説明する断面図である。また下記表2には、実施例2の各回路基板の特徴的な構成を示した。以下、下記表2を参照しつつ、実施例2の各回路基板の層構成を説明する。   13A is a cross-sectional view illustrating the layer structure of the circuit boards of samples S21 and S22, FIG. 13B is a cross-sectional view illustrating the layer structure of the circuit boards of samples S23 and S24, and FIG. 13C is the layer structure of sample C3. FIG. Table 2 below shows a characteristic configuration of each circuit board of Example 2. Hereinafter, the layer configuration of each circuit board of Example 2 will be described with reference to Table 2 below.

<試料S21,S22の層構成>
図13Aに示す試料S21,S22の回路基板は、第1導電層L1〜第6導電層L6までの6層の導電層を有する。このうち、第2導電層L2はCu箔(18μm厚み)で構成されてグランド層(GND)として用いられる。また第3導電層L3は導電性微粒子分散膜a(膜厚10〜15μm)で構成されて電源層(VCC)として用いられる。この導電性微粒子分散膜aは、薄片状のAg粒子を含有するAgペースト(溶剤:N-メチル-2-ピロリドン)を用いて塗布成膜された層であり、Ag粒子の平均粒子径7μm、含有量85重量%である。これ以外の第1導電層L1および第6導電層L6は、Cu箔(70μm厚み)、第4導電層L4および第5導電層L5は、Cu箔(35μm厚み)で構成されている。
<Layer structure of samples S21 and S22>
The circuit boards of the samples S21 and S22 shown in FIG. 13A have six conductive layers from the first conductive layer L1 to the sixth conductive layer L6. Among these, the 2nd conductive layer L2 is comprised with Cu foil (18 micrometers thickness), and is used as a ground layer (GND). The third conductive layer L3 is composed of a conductive fine particle dispersion film a (film thickness 10 to 15 μm) and is used as a power supply layer (VCC). This conductive fine particle dispersion film a is a layer formed by coating using an Ag paste (solvent: N-methyl-2-pyrrolidone) containing flaky Ag particles, and the average particle diameter of Ag particles is 7 μm. The content is 85% by weight. Other than this, the first conductive layer L1 and the sixth conductive layer L6 are made of Cu foil (70 μm thickness), and the fourth conductive layer L4 and the fifth conductive layer L5 are made of Cu foil (35 μm thickness).

また第1導電層L1〜第6導電層L6の間には、第1絶縁層R1〜第6絶縁層R6までの6層の絶縁層を有する。このうち、第3導電層L3の導電性微粒子分散膜aを挟持して配置された第2絶縁層R2および第3絶縁層R3は、N-メチル-2-ピロリドンを溶剤とした溶剤可溶型のポリアミドイミド(PAI)を塗布し、これを乾燥させてPAI(1)からなる有機絶縁膜で構成される。ただしの試料S22の第2絶縁層R2には、PAI(1)樹脂に対して、高誘電率材料であるチタン酸バリウム(BaTiO)を粉末状で分散させて塗布することによって得た高誘電率のPAI(1)を用いる。硬化または乾燥完了後の比誘電率は、PAI(1)で2.9、チタン酸バリウム(BaTiO)を分散させた高誘電率のPAI(1)で30.0である。 Between the first conductive layer L1 to the sixth conductive layer L6, there are six insulating layers from the first insulating layer R1 to the sixth insulating layer R6. Among these, the second insulating layer R2 and the third insulating layer R3 disposed with the conductive fine particle dispersion film a of the third conductive layer L3 interposed therebetween are solvent-soluble types using N-methyl-2-pyrrolidone as a solvent. Polyamideimide (PAI) is applied and dried to form an organic insulating film made of PAI (1). However, the second dielectric layer R2 of the sample S22 has a high dielectric constant obtained by dispersing and applying a powder of barium titanate (BaTiO 3 ), which is a high dielectric constant material, to the PAI (1) resin. Rate PAI (1) is used. The dielectric constant after completion of curing or drying is 2.9 for PAI (1) and 30.0 for PAI (1) having a high dielectric constant in which barium titanate (BaTiO 3 ) is dispersed.

これ以外の第1絶縁層R1、および第4絶縁層R4〜第6絶縁層R6は、ガラス布基材エポキシ樹脂(耐熱性グレードFR−4)で構成される。尚、導電性微粒子分散膜aで構成された第3導電層L3と、第4導電層L4との間には、第3絶縁層R3と第4絶縁層R4との2層が配置される。また第1絶縁層R1〜第6絶縁層R6の膜厚は、図示の通りである。   Other than this, the first insulating layer R1 and the fourth insulating layer R4 to the sixth insulating layer R6 are made of glass cloth base epoxy resin (heat resistance grade FR-4). Note that two layers of the third insulating layer R3 and the fourth insulating layer R4 are disposed between the third conductive layer L3 formed of the conductive fine particle dispersion film a and the fourth conductive layer L4. The film thicknesses of the first insulating layer R1 to the sixth insulating layer R6 are as illustrated.

以上のような層構成において、第1導電層L1と第6導電層L6とは、信号配線としてパターン形成される。一方、第2導電層L2〜第5導電層L5は、全面にベタ膜状で配置されて接続用の貫通孔のみが設けられている。また、第1絶縁層R1〜第6絶縁層R6には、接続孔が設けられ、上下の導電層を接続する接続部が設けられている。   In the layer configuration as described above, the first conductive layer L1 and the sixth conductive layer L6 are patterned as signal wirings. On the other hand, the second conductive layer L <b> 2 to the fifth conductive layer L <b> 5 are arranged in a solid film shape on the entire surface and are provided with only through holes for connection. In addition, the first insulating layer R1 to the sixth insulating layer R6 are provided with connection holes and connection portions for connecting the upper and lower conductive layers.

さらに第1導電層L1には、この回路基板に搭載されるロジック系のICチップの搭載位置と、メモリ用のICチップの搭載位置とに、それぞれ第2導電層L2に接続されたグランド端子と、第3導電層L3に接続された電源端子、および信号端子が設けられている。   Further, the first conductive layer L1 includes a ground terminal connected to the second conductive layer L2 at the mounting position of the logic IC chip mounted on the circuit board and the mounting position of the memory IC chip, respectively. , A power supply terminal connected to the third conductive layer L3, and a signal terminal are provided.

<試料S23,S24の層構成>
図13Bに示す試料S23,S24の回路基板が、図13Aに示した試料S21,S22の回路基板と異なるところは、図示した通り、第1絶縁層R1の膜厚を300μm、第6絶縁層R6の膜厚を100μmに変更したところにあり、他の構成は同様である。
<Layer structure of samples S23 and S24>
The circuit boards of the samples S23 and S24 shown in FIG. 13B are different from the circuit boards of the samples S21 and S22 shown in FIG. 13A, as shown in the figure, the film thickness of the first insulating layer R1 is 300 μm, and the sixth insulating layer R6. The film thickness is changed to 100 μm, and the other configurations are the same.

<試料C3の層構成>
図13Cに示す試料C3の回路基板は、第1導電層L1〜第4導電層L4までの4層の導電層を有する。これら4層の導電層は、第1導電層L1および第4導電層L4は、Cu箔(70μm厚み)、第2導電層L2および第3導電層L3は、Cu箔(35μm厚み)で構成されている。このうち、第2導電層L2がグランド層(GND)として用いられ、第3導電層L3が電源層(VCC)として用いられる。
<Layer configuration of sample C3>
The circuit board of the sample C3 illustrated in FIG. 13C includes four conductive layers from the first conductive layer L1 to the fourth conductive layer L4. These four conductive layers are composed of a first conductive layer L1 and a fourth conductive layer L4 made of Cu foil (70 μm thickness), and a second conductive layer L2 and a third conductive layer L3 made of Cu foil (35 μm thickness). ing. Among these, the second conductive layer L2 is used as a ground layer (GND), and the third conductive layer L3 is used as a power supply layer (VCC).

また第1導電層L1〜第4導電層L4の間には、第1絶縁層R1〜第3絶縁層R3までの3層の絶縁層を有する。これらの第1絶縁層R1〜第3絶縁層R3は、ガラス布基材エポキシ樹脂(耐熱性グレードFR−4)で構成される。また第1絶縁層R1〜第3絶縁層R3の膜厚は、図示の通りである。   Between the first conductive layer L1 to the fourth conductive layer L4, there are three insulating layers from the first insulating layer R1 to the third insulating layer R3. The first insulating layer R1 to the third insulating layer R3 are made of glass cloth base epoxy resin (heat resistance grade FR-4). The film thicknesses of the first insulating layer R1 to the third insulating layer R3 are as illustrated.

以上のような層構成において、第1導電層L1と第4導電層L4とは、信号配線としてパターン形成される。一方、第2導電層L2および第3導電層L3は、全面にベタ膜状で配置されて接続用の貫通孔のみが設けられている。また、第1絶縁層R1〜第3絶縁層R3には、接続孔が設けられ、上下の導電層を接続する接続部が設けられている。   In the layer configuration as described above, the first conductive layer L1 and the fourth conductive layer L4 are patterned as signal wirings. On the other hand, the second conductive layer L2 and the third conductive layer L3 are arranged in the form of a solid film on the entire surface and are provided with only through holes for connection. Further, the first insulating layer R1 to the third insulating layer R3 are provided with connection holes and connection portions for connecting the upper and lower conductive layers.

さらに第1導電層L1には、この回路基板に搭載されるロジック系のICチップの搭載位置と、メモリ用のICチップの搭載位置とに、それぞれ第2導電層L2に接続されたグランド端子と、第3導電層L3に接続された電源端子、および信号端子が設けられている。   Further, the first conductive layer L1 includes a ground terminal connected to the second conductive layer L2 at the mounting position of the logic IC chip mounted on the circuit board and the mounting position of the memory IC chip, respectively. , A power supply terminal connected to the third conductive layer L3, and a signal terminal are provided.

<実施例2の評価−1>
以上のような実施例2の各回路基板について、300kHz〜20GHz(3×10Hz〜2×1010Hz)の周波数帯域で電圧を印加した場合においての自己インピーダンスZ11と相互インピーダンスZ21を測定する。これらの測定には、測定装置としてアジレント・テクノロジー社製ベクトルネットワークアナライザN5230Aを用い、測定端子との接点にはカスケード・マイクロテック社製High Frequency Type GSG プローブを用いる。測定前の校正はSOLT法で実施した。
<Evaluation-1 of Example 2>
About each circuit board of Example 2 as described above, self-impedance Z11 and mutual impedance Z21 are measured when a voltage is applied in a frequency band of 300 kHz to 20 GHz (3 × 10 5 Hz to 2 × 10 10 Hz). . For these measurements, a vector network analyzer N5230A manufactured by Agilent Technologies is used as a measuring device, and a High Frequency Type GSG probe manufactured by Cascade Microtech Co. is used as a contact point with the measurement terminal. Calibration before measurement was performed by the SOLT method.

図14には自己インピーダンスZ11の測定結果を示す。この結果に示されるように、導電性微粒子分散膜aを導電層(VCC)に用いた試料S21〜S24の回路基板では、導電性微粒子分散膜aを用いない試料C3と比較して、広い周波数帯域で自己インピーダンスZ11の値が低い値を示している。これにより、本発明の電源構造体を用いることで、広い周波数帯域で電源電圧の変動が小さく抑えられ、安定した電源電圧をICチップに供給できることが確認された。   FIG. 14 shows the measurement result of the self-impedance Z11. As shown in this result, the circuit boards of samples S21 to S24 using the conductive fine particle dispersion film a as the conductive layer (VCC) have a wider frequency than the sample C3 not using the conductive fine particle dispersion film a. The value of the self impedance Z11 is low in the band. As a result, it was confirmed that by using the power supply structure of the present invention, fluctuations in the power supply voltage can be suppressed to be small in a wide frequency band, and a stable power supply voltage can be supplied to the IC chip.

また特に、導電性微粒子分散膜aを導電層(VCC)に用いた試料S21〜S24の回路基板では、導電性微粒子分散膜aを用いない試料C3と比較して、300MHz(3×10Hz)以上の広い高周波数帯域において、自己インピーダンスZ11の値がより低い値を示している。 In particular, in the circuit boards of Samples S21 to S24 using the conductive fine particle dispersion film a as the conductive layer (VCC), 300 MHz (3 × 10 8 Hz) as compared with the sample C3 not using the conductive fine particle dispersion film a. ) In the wide high frequency band described above, the value of the self-impedance Z11 shows a lower value.

これにより、本発明の回路基板を用いることで、デカップリングコンデンサを用いることなく、高周波数帯域においての電源層間での電磁エネルギーの共振が抑えられることが確認された。またこれにより、本発明の電源構造体を用いることにより、電子機器の高集積化および小型化と共に高速化の達成が可能であることが確認された。   Accordingly, it was confirmed that the resonance of electromagnetic energy between the power supply layers in the high frequency band can be suppressed without using a decoupling capacitor by using the circuit board of the present invention. In addition, it was confirmed that, by using the power supply structure of the present invention, it is possible to achieve high speed as well as high integration and miniaturization of electronic equipment.

尚、導電性微粒子分散膜aを導電層(VCC)に用いた試料S21〜S24のうち、微粒子分散膜aを挟持する第2絶縁層R2および第3絶縁層R3として、高誘電率のPAI(1)を用いた試料S22,S24は、低誘電率材料PAIを用いた試料S21,S23と比較すると、30MHz(3×10Hz)よりも低い周波数帯域においては、自己インピーダンスZ11の値が低い。 Of the samples S21 to S24 using the conductive fine particle dispersion film a as the conductive layer (VCC), the second dielectric layer R2 and the third insulation layer R3 sandwiching the fine particle dispersion film a are used as the high dielectric constant PAI ( Samples S22 and S24 using 1) have a lower value of self-impedance Z11 in a frequency band lower than 30 MHz (3 × 10 7 Hz) compared to samples S21 and S23 using low dielectric constant material PAI. .

この結果から、本発明の電源構造体においては、導電性微粒子分散膜aを挟持する有機絶縁膜として高誘電率材料を用いることにより、低周波数帯域において電源層間での電磁エネルギーの共振を抑える効果がより高く得られると考えられる。   From this result, in the power supply structure of the present invention, by using a high dielectric constant material as the organic insulating film sandwiching the conductive fine particle dispersion film a, the effect of suppressing the resonance of electromagnetic energy between the power supply layers in the low frequency band. Is considered higher.

図15には相互インピーダンスZ21の測定結果を示す。この結果に示されるように、導電性微粒子分散膜aを導電層(VCC)に用いた試料S21〜S24の回路基板では、導電性微粒子分散膜aを用いない試料C3と比較して、広い周波数帯域で相互インピーダンスZ21の値が低い値を示している。これにより、本発明の電源構造体を用いることで、広い周波数帯域で電源電圧の変動が小さく抑えられ、電磁放射によるノイズの発生を防止できることが確認された。   FIG. 15 shows the measurement result of the mutual impedance Z21. As shown in this result, the circuit boards of samples S21 to S24 using the conductive fine particle dispersion film a as the conductive layer (VCC) have a wider frequency than the sample C3 not using the conductive fine particle dispersion film a. The value of the mutual impedance Z21 is low in the band. Thus, it was confirmed that by using the power supply structure of the present invention, the fluctuation of the power supply voltage can be suppressed to be small in a wide frequency band and the generation of noise due to electromagnetic radiation can be prevented.

<実施例2の評価−2>
実施例2の試料S21,S22,C3の各回路基板について、30MHz〜1GHz(3×10Hz〜10Hz)の周波数帯域で電圧を印加した場合においての電磁放射ノイズを測定する。この測定は、VCCI規格にもとづき、電波暗室にて、3メートル法で、水平、垂直両方向の放射電界強度を測定した。
<Evaluation-2 of Example-2>
About each circuit board of sample S21, S22, C3 of Example 2, the electromagnetic radiation noise in the case of applying a voltage in a frequency band of 30 MHz-1 GHz (3 * 10 < 7 > Hz-10 < 9 > Hz) is measured. This measurement was based on the VCCI standard, and the radiated electric field strength in both the horizontal and vertical directions was measured in a anechoic chamber using the 3-meter method.

図16には放射ノイズの測定結果を示す。図16A(h)は、試料S21における水平方向のデータであり、図16A(v)は試料S21における垂直方向のデータである。図16B(h)は、試料S22における水平方向のデータであり、図16B(v)は試料S22における垂直方向のデータである。図16C(h)は試料C3における水平方向のデータであり、図16C(v)は、試料C3における垂直方向のデータである。尚、これらの図面中には、放射ノイズの規格値(VCCIクラスb)を実線で示し、またこの値に対するマージン(6dB)を破線で示す。   FIG. 16 shows the measurement result of radiation noise. FIG. 16A (h) shows data in the horizontal direction of the sample S21, and FIG. 16A (v) shows data in the vertical direction of the sample S21. FIG. 16B (h) is data in the horizontal direction of the sample S22, and FIG. 16B (v) is data in the vertical direction of the sample S22. FIG. 16C (h) shows horizontal data in the sample C3, and FIG. 16C (v) shows vertical data in the sample C3. In these drawings, the standard value of radiation noise (VCCI class b) is indicated by a solid line, and the margin (6 dB) for this value is indicated by a broken line.

これらの結果に示されるように、導電性微粒子分散膜aを導電層(VCC)に用いた試料S21,S22では、水平方向、垂直方向ともに、放射ノイズの値が規格値(VCCIクラスb)を超えることはない。これに対して、導電性微粒子分散膜aを用いていない試料C3では、500MHzを超える高周波数帯域において、放射ノイズの値が規格値(VCCIクラスb)を超える値を示す。   As shown in these results, in the samples S21 and S22 using the conductive fine particle dispersion film a as the conductive layer (VCC), the value of the radiation noise is the standard value (VCCI class b) in both the horizontal direction and the vertical direction. Never exceed. On the other hand, in the sample C3 not using the conductive fine particle dispersion film a, the value of the radiation noise exceeds the standard value (VCCI class b) in the high frequency band exceeding 500 MHz.

この結果からも、導電性微粒子分散膜aを導電層(VCC)に用いた本発明の回路基板では、高周波数帯域においての電源層間での電磁エネルギーの共振が抑えられることが確認された。またこれにより、本発明の電源構造体を用いることにより、電子機器の高集積化および小型化と共に高速化の達成が可能であることが確認された。   Also from this result, it was confirmed that the resonance of electromagnetic energy between the power supply layers in the high frequency band can be suppressed in the circuit board of the present invention using the conductive fine particle dispersion film a for the conductive layer (VCC). In addition, it was confirmed that, by using the power supply structure of the present invention, it is possible to achieve high speed as well as high integration and miniaturization of electronic equipment.

≪実施例3≫
<回路基板の構成>
図17に示す構成で、本発明構成を適用した回路基板と、従来構成の回路基板を作製する。これらの回路基板は、駆動電圧1.8V、動作速度6Gbpsの高速ICチップ61と共に、他の5つの信号を分配するICチップ63を含む計6個のICチップが搭載され、32個の出力端子65を備えている。入力端子からICチップ63まで、高速ICチップ61から出力端子まで、各ICチップ間は全ての配線が等しい長さでつながるよう設計されている。そのため配線長さの違いによる信号の遅延がなく、32個全ての出力端子が同時に動作するようになっている。
Example 3
<Configuration of circuit board>
In the configuration shown in FIG. 17, a circuit board to which the configuration of the present invention is applied and a circuit substrate having a conventional configuration are manufactured. These circuit boards are equipped with a total of six IC chips including a high-speed IC chip 61 having a driving voltage of 1.8 V and an operating speed of 6 Gbps, and an IC chip 63 for distributing the other five signals, and 32 output terminals. 65. From the input terminal to the IC chip 63 and from the high-speed IC chip 61 to the output terminal, all wirings are designed to be connected with the same length between the IC chips. Therefore, there is no signal delay due to the difference in wiring length, and all 32 output terminals operate simultaneously.

図18Aは試料S31の回路基板の層構造を説明する断面図であり、図18Bは試料C4の回路基板の層構造を説明する断面図である。以下、実施例3の各回路基板の層構成を説明する。   18A is a cross-sectional view illustrating the layer structure of the circuit board of sample S31, and FIG. 18B is a cross-sectional view illustrating the layer structure of the circuit board of sample C4. Hereinafter, the layer configuration of each circuit board of Example 3 will be described.

<試料S31の層構成>
図18Aに示す試料S31の回路基板は、第1導電層L1〜第5導電層L5までの5層の導電層を有する。このうち、第2導電層L2はCu箔(18μm厚み)で構成されて電源層(VDD)として用いられる。また第3導電層L3は導電性微粒子分散膜a(膜厚10〜15μm)で構成されてグランド層(GND)として用いられる。この微粒子分散膜aは、薄片状のAg粒子を含有するAgペースト(溶剤:N-メチル-2-ピロリドン)を用いて塗布成膜された層であり、Ag粒子の平均粒子径7μm、含有量85重量%である。これ以外の第1導電層L1,第4導電層L4,および第5導電層L5は、Cu箔(18μm厚み)で構成されている。
<Layer configuration of sample S31>
The circuit board of the sample S31 shown in FIG. 18A has five conductive layers from the first conductive layer L1 to the fifth conductive layer L5. Among these, the 2nd conductive layer L2 is comprised with Cu foil (18 micrometers thickness), and is used as a power supply layer (VDD). The third conductive layer L3 is composed of a conductive fine particle dispersed film a (film thickness 10 to 15 μm) and is used as a ground layer (GND). The fine particle dispersion film a is a layer formed by coating using an Ag paste (solvent: N-methyl-2-pyrrolidone) containing flaky Ag particles, and has an average particle diameter of 7 μm and a content of Ag particles. 85% by weight. Other than this, the first conductive layer L1, the fourth conductive layer L4, and the fifth conductive layer L5 are made of Cu foil (18 μm thick).

また第1導電層L1〜第5導電層L5の間には、第1絶縁層R1〜第5絶縁層R5までの5層の絶縁層を有する。このうち、第3導電層L3の導電性微粒子分散膜aを挟持して配置された第2絶縁層R2および第3絶縁層R3は、N-メチル-2-ピロリドンを溶剤とした溶剤可溶型のポリアミドイミド(PAI)を塗布し、これを乾燥させてPAI(1)からなる有機絶縁膜で構成される。硬化または乾燥完了後のPAI(1)の比誘電率は2.9である。また、第1導電層L1および第5導電層L5はソルダーレジスト層SRで覆われている。   Between the first conductive layer L1 to the fifth conductive layer L5, there are five insulating layers from the first insulating layer R1 to the fifth insulating layer R5. Among these, the second insulating layer R2 and the third insulating layer R3 disposed with the conductive fine particle dispersion film a of the third conductive layer L3 interposed therebetween are solvent-soluble types using N-methyl-2-pyrrolidone as a solvent. Polyamideimide (PAI) is applied and dried to form an organic insulating film made of PAI (1). The relative dielectric constant of PAI (1) after completion of curing or drying is 2.9. The first conductive layer L1 and the fifth conductive layer L5 are covered with a solder resist layer SR.

これ以外の第1絶縁層R1,第4絶縁層R4,および第5絶縁層R5は、ガラス布基材エポキシ樹脂(耐熱性グレードFR−4)で構成される。尚、導電性微粒子分散膜aで構成された第3導電層L3と、第4導電層L4との間には、第3絶縁層R3と第4絶縁層R4との2層が配置される。また第1絶縁層R1〜第5絶縁層R5の膜厚は、図示の通りである。   The other first insulating layer R1, fourth insulating layer R4, and fifth insulating layer R5 are made of a glass cloth base epoxy resin (heat resistance grade FR-4). Note that two layers of the third insulating layer R3 and the fourth insulating layer R4 are disposed between the third conductive layer L3 formed of the conductive fine particle dispersion film a and the fourth conductive layer L4. The film thicknesses of the first insulating layer R1 to the fifth insulating layer R5 are as illustrated.

以上のような層構成において、第1導電層L1〜第5導電層L5のうち、導電性微粒子分散膜aからなる第3導電層L3は全面にベタ膜状で配置されて接続用の貫通孔および開口部のみが設けられており、これ以外の層は信号配線としてパターン形成される。ただし、電源層(VDD)として用いられる第2導電層L2には、異なる電源電圧VDDを印加するための3本の電源層がパターン形成されている。これらの電源層は、他の信号配線と比較して十分に幅広で形成されている。   In the layer configuration as described above, of the first conductive layer L1 to the fifth conductive layer L5, the third conductive layer L3 made of the conductive fine particle dispersed film a is arranged in a solid film shape on the entire surface, and is connected to a through-hole. In addition, only the opening is provided, and the other layers are patterned as signal wiring. However, in the second conductive layer L2 used as the power supply layer (VDD), three power supply layers for applying different power supply voltages VDD are patterned. These power supply layers are formed to be sufficiently wider than other signal wirings.

また、第1絶縁層R1〜第5絶縁層R5には、接続孔が設けられ、上下の導電層を接続する接続部が設けられている。   In addition, the first insulating layer R1 to the fifth insulating layer R5 are provided with connection holes and connection portions for connecting the upper and lower conductive layers.

さらに第1導電層L1には、この回路基板に搭載されるICチップの搭載位置に、それぞれ第2導電層L2に接続された電源端子と、第3導電層L3に接続されたグランド端子、および信号端子が設けられている。   Furthermore, the first conductive layer L1 has a power terminal connected to the second conductive layer L2, a ground terminal connected to the third conductive layer L3, and a mounting position of an IC chip mounted on the circuit board, and A signal terminal is provided.

<試料C4の層構成>
図18Bに示す試料C4の回路基板が、図18Aに示した試料S31の回路基板と異なるところは、図示した通り、第3導電層L3をCu箔(18μm厚み)とし、絶縁層を第1絶縁層R1〜第4絶縁層R4の4層構造として全てガラス布基材エポキシ樹脂(耐熱性グレードFR−4)で構成したところにあり、他の構成は同様である。
<Layer configuration of sample C4>
The circuit board of the sample C4 shown in FIG. 18B is different from the circuit board of the sample S31 shown in FIG. 18A. As shown in the figure, the third conductive layer L3 is a Cu foil (18 μm thick), and the insulating layer is the first insulating layer. The four-layer structure of the layers R1 to R4 is all made of glass cloth base epoxy resin (heat resistant grade FR-4), and the other structures are the same.

<実施例3の評価−1>
以上のような実施例3の各回路基板について、3Gbpsで動作させた場合においての電源電圧変動を測定する。この測定には、信号入力装置としてアンリツ製パルスパターンジェネレーターMP1761B、出力信号および電源電圧の測定装置としてアジレント・テクノロジー社製デジタルオシロスコープ86100Cを、基板端子との接点にはアジレント・テクノロジー社製プローブE2675AもしくはE2677Aを用いた。図19に、高速ICチップの電源入力部に一番近い端子における電源電圧の経時変化の測定結果を示す。図19Aは試料S31のデータであり、図19Bは試料C4のデータである。
<Evaluation-1 of Example 3>
For each circuit board of Example 3 as described above, power supply voltage fluctuation is measured when operated at 3 Gbps. For this measurement, an Anritsu pulse pattern generator MP1761B as a signal input device, an Agilent Technology digital oscilloscope 86100C as an output signal and power supply voltage measurement device, and a probe E2675A made by Agilent Technology at the contact with the substrate terminal or E2677A was used. FIG. 19 shows the measurement result of the change with time of the power supply voltage at the terminal closest to the power input portion of the high-speed IC chip. FIG. 19A shows data of sample S31, and FIG. 19B shows data of sample C4.

これらの結果に示されるように、導電性微粒子分散膜aを用いた試料S31の電源電圧の変動は−10.6%〜+7%であったのに対して、導電性微粒子分散膜aを用いていない試料C4の電源電圧の変動は−14.1%〜14.3%である。   As shown in these results, the fluctuation of the power supply voltage of the sample S31 using the conductive fine particle dispersion film a was −10.6% to + 7%, whereas the conductive fine particle dispersion film a was used. The fluctuation of the power supply voltage of the sample C4 that is not present is −14.1% to 14.3%.

この結果から、導電性微粒子分散膜aを用いた本発明の回路基板では、高周波数帯域においての電源層間での電磁エネルギーの共振が抑えられたことにより、高速動作領域においての電源電圧の安定化が図られることが確認された。またこれにより、本発明の電源構造体を用いることにより、電子機器の高集積化および小型化と共に高速化の達成が可能であることが確認された。   From this result, in the circuit board of the present invention using the conductive fine particle dispersed film a, the resonance of the electromagnetic energy between the power supply layers in the high frequency band is suppressed, so that the power supply voltage is stabilized in the high speed operation region. Was confirmed. In addition, it was confirmed that, by using the power supply structure of the present invention, it is possible to achieve high speed as well as high integration and miniaturization of electronic equipment.

<実施例3の評価−2>
以上のような実施例3の各回路基板について、50MHzで動作させた場合においての信号立ち上がり時間を測定する。この測定も、信号入力装置としてアンリツ製パルスパターンジェネレーターMP1761B、出力信号および電源電圧の測定装置としてアジレント・テクノロジー社製デジタルオシロスコープ86100Cを、基板端子との接点にはアジレント・テクノロジー社製プローブE2675AもしくはE2677Aを用いた。図20はこの測定結果を示す。図20Aは試料S31のデータであり、図20Bは試料C4のデータである。
<Evaluation of Example 3-2>
For each circuit board of Example 3 as described above, the signal rise time when operating at 50 MHz is measured. In this measurement, an Anritsu pulse pattern generator MP1761B is used as a signal input device, an Agilent Technology digital oscilloscope 86100C is used as an output signal and power supply voltage measurement device, and a probe E2675A or E2677A manufactured by Agilent Technology is used as a contact point with the substrate terminal. Was used. FIG. 20 shows the measurement results. FIG. 20A shows data of sample S31, and FIG. 20B shows data of sample C4.

これらの結果に示されるように、導電性微粒子分散膜aを用いた試料S31の信号立ち上がり時間はRise Time=77[ps]であったのに対して、導電性微粒子分散膜aを用いていない試料C4の立ち上がり時間はRise Time=91[ps]である。   As shown in these results, the signal rise time of the sample S31 using the conductive fine particle dispersion film a was Rise Time = 77 [ps], whereas the conductive fine particle dispersion film a was not used. The rise time of the sample C4 is Rise Time = 91 [ps].

この結果から、導電性微粒子分散膜aを用いた本発明の回路基板では、高速周波数帯域においての動作速度の高速化が図られていることが確認された。   From this result, it was confirmed that in the circuit board of the present invention using the conductive fine particle dispersion film a, the operation speed was increased in the high-speed frequency band.

1,2,3…電源構造体、5…回路基板、11…電源層(グランド層)、11’…電源層、13…電源層、15…層間絶縁膜、13a,15a…開口、17,19…有機絶縁膜、31d…電源配線(配線)、31g…グランド配線(他の配線)、33d,33g…接続孔、41…絶縁膜、43d…裏面側電源配線(他の配線)、43g…裏面側グランド配線(配線)、a…導電性微粒子分散膜   DESCRIPTION OF SYMBOLS 1, 2, 3 ... Power supply structure, 5 ... Circuit board, 11 ... Power supply layer (ground layer), 11 '... Power supply layer, 13 ... Power supply layer, 15 ... Interlayer insulating film, 13a, 15a ... Opening, 17, 19 ... Organic insulating film, 31d ... Power supply wiring (wiring), 31g ... Ground wiring (other wiring), 33d, 33g ... Connection hole, 41 ... Insulating film, 43d ... Back side power supply wiring (other wiring), 43g ... Backside Side ground wiring (wiring), a ... conductive fine particle dispersed film

Claims (17)

層間絶縁膜と、
前記層間絶縁膜を挟持する状態で設けられたもので、少なくとも一方が有機材料に導電性微粒子を分散させた導電性微粒子分散膜を有する2つの電源層とを備えた
回路基板。
An interlayer insulating film;
A circuit board provided with two power supply layers provided with a conductive fine particle dispersed film in which conductive fine particles are dispersed in an organic material, provided in a state of sandwiching the interlayer insulating film.
前記導電性微粒子は、金、銀、銅、アルミニウム、ニッケル、またはグラファイトを用いて構成された
請求項1記載の回路基板。
The circuit board according to claim 1, wherein the conductive fine particles are configured using gold, silver, copper, aluminum, nickel, or graphite.
前記層間絶縁膜は、前記導電性微粒子分散膜を構成する有機材料と同一の溶剤に希釈または溶解可能な有機材料を用いて構成されている
請求項1または2に記載の回路基板。
The circuit board according to claim 1, wherein the interlayer insulating film is configured using an organic material that can be diluted or dissolved in the same solvent as the organic material that forms the conductive fine particle dispersion film.
前記導電性微粒子分散膜は、当該微粒子分散膜を構成する有機材料と同一の溶剤に希釈または溶解可能な有機材料を用いて構成された有機絶縁膜で挟持されている
請求項1〜3の何れかに記載の回路基板。
The electroconductive fine particle dispersion film is sandwiched between organic insulating films made of an organic material that can be diluted or dissolved in the same solvent as the organic material constituting the fine particle dispersion film. A circuit board according to the above.
前記電源層のうちの少なくとも一方を覆う絶縁膜と、
前記絶縁膜の上部に設けられた配線とを備え、
前記配線は、前記絶縁膜に設けられた接続孔を介して前記電源層の一方に接続されている
請求項1〜4の何れかに記載の回路基板。
An insulating film covering at least one of the power supply layers;
Wiring provided on the insulating film,
The circuit board according to claim 1, wherein the wiring is connected to one of the power supply layers through a connection hole provided in the insulating film.
前記絶縁膜は、前記導電性微粒子分散膜と前記配線との間に配置され、前記導電性微粒子分散膜を構成する有機材料と同一の溶剤に希釈または溶解可能な有機材料を用いて構成されている
請求項5に記載の回路基板。
The insulating film is disposed between the conductive fine particle dispersion film and the wiring, and is configured using an organic material that can be diluted or dissolved in the same solvent as the organic material that constitutes the conductive fine particle dispersion film. The circuit board according to claim 5.
前記絶縁膜の上部には、前記配線に対して絶縁された他の配線が設けられ、
前記他の配線は、
前記電源層のうち前記配線が接続された電源層に設けた開口と、当該開口の内側に位置する状態で前記絶縁膜におよび前記層間絶縁膜に形成された接続孔とを介して前記電源層のうちの他方の電源層に接続されている
請求項5または6に記載の回路基板。
On the insulating film, another wiring insulated from the wiring is provided,
The other wiring is
The power supply layer through an opening provided in the power supply layer to which the wiring is connected in the power supply layer, and a connection hole formed in the insulating film and in the interlayer insulating film in a state located inside the opening The circuit board according to claim 5, wherein the circuit board is connected to the other power supply layer.
層間絶縁膜と、
前記層間絶縁膜を挟持する状態で設けられたもので、少なくとも一方が有機材料に導電性微粒子を分散させた導電性微粒子分散膜を有する2つの電源層とを備えた
電源構造体。
An interlayer insulating film;
A power supply structure provided with two interlayer power supply layers provided with a conductive fine particle dispersed film in which conductive fine particles are dispersed in an organic material, provided so as to sandwich the interlayer insulating film.
前記導電性微粒子は、金、銀、銅、アルミニウム、ニッケル、またはグラファイトを用いて構成された
請求項8記載の電源構造体。
The power supply structure according to claim 8, wherein the conductive fine particles are configured using gold, silver, copper, aluminum, nickel, or graphite.
前記層間絶縁膜は、前記導電性微粒子分散膜を構成する有機材料と同一の溶剤に希釈または溶解可能な有機材料を用いて構成される
請求項8または9に記載の電源構造体。
The power supply structure according to claim 8 or 9, wherein the interlayer insulating film is configured using an organic material that can be diluted or dissolved in the same solvent as the organic material that forms the conductive fine particle dispersion film.
前記導電性微粒子分散膜は、当該導電性微粒子分散膜を構成する有機材料と同一の溶剤に希釈または溶解可能な有機材料を用いて構成された有機絶縁膜で挟持されている
請求項8〜10の何れかに記載の電源構造体。
The conductive fine particle dispersion film is sandwiched between organic insulating films made of an organic material that can be diluted or dissolved in the same solvent as the organic material that forms the conductive fine particle dispersion film. The power supply structure according to any one of the above.
2つの電源層と、当該電源層間に挟持された層間絶縁膜とを備えた回路基板の製造方法であって、
層間絶縁膜の少なくとも一方の面上に、導電性微粒子を有機材料に分散させてなる導電性微粒子分散膜を電源層の少なくとも一部として成膜する工程と、
前記導電性微粒子を変形させることなく前記有機材料を硬化させる工程とを行なう
回路基板の製造方法。
A method of manufacturing a circuit board comprising two power supply layers and an interlayer insulating film sandwiched between the power supply layers,
Forming a conductive fine particle dispersed film formed by dispersing conductive fine particles in an organic material on at least one surface of the interlayer insulating film as at least a part of the power supply layer;
And a step of curing the organic material without deforming the conductive fine particles.
前記層間絶縁膜は、前記導電性微粒子分散膜を構成する有機材料と同一の溶剤に希釈または溶解可能な有機材料を用いて構成され、
前記有機材料を硬化させる工程では、前記層間絶縁膜の硬化も同時に行う
請求項12記載の回路基板の製造方法。
The interlayer insulating film is configured using an organic material that can be diluted or dissolved in the same solvent as the organic material that forms the conductive fine particle dispersion film,
The method for manufacturing a circuit board according to claim 12, wherein in the step of curing the organic material, the interlayer insulating film is simultaneously cured.
前記導電性微粒子分散膜を成膜する工程の後、前記有機材料を硬化させる工程の前に、
前記導電性微粒子分散膜を構成する有機材料と同一の溶剤に希釈または溶解可能な有機材料を用いて構成された有機絶縁膜で当該導電性微粒子分散膜を覆う工程を行い、
前記有機材料を硬化させる工程では、前記有機絶縁膜の硬化も同時に行う
請求項12または13に記載の回路基板の製造方法。
After the step of forming the conductive fine particle dispersed film, before the step of curing the organic material,
Performing a step of covering the conductive fine particle dispersion film with an organic insulating film constituted by using an organic material that can be diluted or dissolved in the same solvent as the organic material constituting the conductive fine particle dispersion film;
The method for manufacturing a circuit board according to claim 12 or 13, wherein in the step of curing the organic material, the organic insulating film is also cured.
2つの電源層と、当該電源層間に狭持された層間絶縁膜とを備えた電源構造体の製造方法であって、
層間絶縁膜の少なくとも一方の面上に、導電性微粒子を有機材料に分散させてなる導電性微粒子分散膜を電源層の少なくとも一部として成膜する工程と、
前記導電性微粒子を変形させることなく前記有機材料を硬化させる工程とを行なう
電源構造体の製造方法。
A method of manufacturing a power supply structure comprising two power supply layers and an interlayer insulating film sandwiched between the power supply layers,
Forming a conductive fine particle dispersed film formed by dispersing conductive fine particles in an organic material on at least one surface of the interlayer insulating film as at least a part of the power supply layer;
A method of manufacturing a power supply structure, comprising: curing the organic material without deforming the conductive fine particles.
前記層間絶縁膜は、前記導電性微粒子分散膜を構成する有機材料と同一の溶剤に希釈または溶解可能な有機材料を用いて構成され、
前記有機材料を硬化させる工程では、前記層間絶縁膜の硬化も同時に行う
請求項15記載の電源構造体の製造方法。
The interlayer insulating film is configured using an organic material that can be diluted or dissolved in the same solvent as the organic material that forms the conductive fine particle dispersion film,
The method for manufacturing a power supply structure according to claim 15, wherein in the step of curing the organic material, the interlayer insulating film is simultaneously cured.
前記導電性微粒子分散膜を成膜する工程の後、前記有機材料を硬化させる工程の前に、
前記微粒子分散膜を構成する有機材料と同一の溶剤に希釈または溶解可能な有機材料を用いて構成された有機絶縁膜で当該導電性微粒子分散膜を覆う工程を行い、
前記有機材料を硬化させる工程では、前記有機絶縁膜の硬化も同時に行う
請求項15または16に記載の電源構造体の製造方法。
After the step of forming the conductive fine particle dispersed film, before the step of curing the organic material,
Performing a step of covering the conductive fine particle dispersion film with an organic insulating film constituted by using an organic material that can be diluted or dissolved in the same solvent as the organic material constituting the fine particle dispersion film;
The method for manufacturing a power supply structure according to claim 15 or 16, wherein in the step of curing the organic material, the organic insulating film is also cured.
JP2011211161A 2010-09-30 2011-09-27 Circuit board, power supply structure, method for manufacturing circuit board, and method for manufacturing power supply structure Pending JP2012094843A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011211161A JP2012094843A (en) 2010-09-30 2011-09-27 Circuit board, power supply structure, method for manufacturing circuit board, and method for manufacturing power supply structure
TW100135142A TW201218873A (en) 2010-09-30 2011-09-29 Wiring substrate, power structural body, method of manufacturing the wiring substrate and method of manufacturing the power structural body
PCT/JP2011/072568 WO2012043795A1 (en) 2010-09-30 2011-09-30 Circuit board, power supply structure, method for manufacturing circuit board, and method for manufacturing power supply structure

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010221398 2010-09-30
JP2010221398 2010-09-30
JP2011211161A JP2012094843A (en) 2010-09-30 2011-09-27 Circuit board, power supply structure, method for manufacturing circuit board, and method for manufacturing power supply structure

Publications (1)

Publication Number Publication Date
JP2012094843A true JP2012094843A (en) 2012-05-17

Family

ID=45893232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011211161A Pending JP2012094843A (en) 2010-09-30 2011-09-27 Circuit board, power supply structure, method for manufacturing circuit board, and method for manufacturing power supply structure

Country Status (3)

Country Link
JP (1) JP2012094843A (en)
TW (1) TW201218873A (en)
WO (1) WO2012043795A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014034672A1 (en) * 2012-08-31 2014-03-06 学校法人明星学苑 Transmission circuit structure body
JP2019009322A (en) * 2017-06-26 2019-01-17 株式会社リコー Circuit board

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140262440A1 (en) * 2013-03-14 2014-09-18 Xilinx, Inc. Multi-layer core organic package substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076535A (en) * 2000-08-31 2002-03-15 Sumitomo Metal Mining Co Ltd Wiring board, substrate therefor, and their manufacturing methods
JP3305574B2 (en) * 1996-06-24 2002-07-22 京セラ株式会社 Wiring board
JP2004363434A (en) * 2003-06-06 2004-12-24 Matsushita Electric Ind Co Ltd Electronic circuit device and its manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3305574B2 (en) * 1996-06-24 2002-07-22 京セラ株式会社 Wiring board
JP2002076535A (en) * 2000-08-31 2002-03-15 Sumitomo Metal Mining Co Ltd Wiring board, substrate therefor, and their manufacturing methods
JP2004363434A (en) * 2003-06-06 2004-12-24 Matsushita Electric Ind Co Ltd Electronic circuit device and its manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014034672A1 (en) * 2012-08-31 2014-03-06 学校法人明星学苑 Transmission circuit structure body
JP2019009322A (en) * 2017-06-26 2019-01-17 株式会社リコー Circuit board

Also Published As

Publication number Publication date
TW201218873A (en) 2012-05-01
WO2012043795A1 (en) 2012-04-05

Similar Documents

Publication Publication Date Title
US8633395B2 (en) Multilayer wiring board
US9496171B2 (en) Printed interconnects for semiconductor packages
Ho et al. High RF performance TSV silicon carrier for high frequency application
US7894172B2 (en) ESD protection structure
US9326377B2 (en) Printed wiring board
JP2006210911A (en) Capacitor material used in circuit board, circuit board utilizing said capacitor material, method of manufacturing circuit board, and information processing system utilizing circuit board
US20190198223A1 (en) Coil component
JPWO2011125354A1 (en) Functional element built-in substrate
KR20160140307A (en) Chip inductor
KR100870380B1 (en) Design of Low Inductance Embedded Capacitor Layer Connections
WO2012043795A1 (en) Circuit board, power supply structure, method for manufacturing circuit board, and method for manufacturing power supply structure
JP2005327932A (en) Multilayer wiring board and its manufacturing method
JP4910335B2 (en) Printed wiring board and semiconductor integrated circuit device
JP2005064028A (en) Wiring board
JP5286694B2 (en) Electronic equipment
JP2004063929A (en) Wiring board and electronic equipment using it
KR20190108541A (en) Chip electronic component and board having the same mounted thereon
US11997783B2 (en) Electronic devices
US20230262893A1 (en) Circuit board, manufacturing method thereof, and electronic device
JP2014116377A (en) Power supply structure and circuit board
JP2005347287A (en) Shielded line in multilayered substrate, semiconductor chip, electronic circuit element, and manufacturing method thereof
JP2005116909A (en) Electronic device and wiring board used therefor
JP2002222894A (en) Package for semiconductor
JP2004241496A (en) Wiring substrate and electronic device employing the same
Tanaka et al. Study on electrical characteristics of micron-order wiring with nano-scale conductive metal particle

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151222