JP2012080365A - 伝送システム、スレーブ伝送装置及びクロック同期方法 - Google Patents

伝送システム、スレーブ伝送装置及びクロック同期方法 Download PDF

Info

Publication number
JP2012080365A
JP2012080365A JP2010224272A JP2010224272A JP2012080365A JP 2012080365 A JP2012080365 A JP 2012080365A JP 2010224272 A JP2010224272 A JP 2010224272A JP 2010224272 A JP2010224272 A JP 2010224272A JP 2012080365 A JP2012080365 A JP 2012080365A
Authority
JP
Japan
Prior art keywords
difference value
clock
transmission
slave
master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010224272A
Other languages
English (en)
Other versions
JP5549513B2 (ja
Inventor
Hiroshi Yoshida
宏 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010224272A priority Critical patent/JP5549513B2/ja
Priority to US13/248,215 priority patent/US8867681B2/en
Publication of JP2012080365A publication Critical patent/JP2012080365A/ja
Application granted granted Critical
Publication of JP5549513B2 publication Critical patent/JP5549513B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12Synchronisation of different clock signals provided by a plurality of clock generators
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0685Clock or time synchronisation in a node; Intranode synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】SYNC盤を設置することなく複数の伝送装置間でクロックの同期をとること。
【解決手段】複数の伝送装置のうちの一つであるマスタ伝送装置は、制御装置から複数の伝送装置に供給される共通のクロックである共通クロックと自装置で用いるクロックであるマスタクロックとの差分値を示す第一の差分値を算出する第一の算出部を備える。また、マスタ伝送装置は、第一の差分値をマスタ伝送装置以外のスレーブ伝送装置に通知する通知部を備える。一方、スレーブ伝送装置は、共通クロックと自装置で用いるクロックであるスレーブクロックとの差分値を示す第二の差分値を算出する第二の算出部を備える。また、スレーブ伝送装置は、マスタ伝送装置により通知された第一の差分値に第二の差分値が一致するように、スレーブクロックを生成する電圧制御発振器を制御する制御部を備える。
【選択図】図2

Description

本発明は、伝送システム、スレーブ伝送装置及びクロック同期方法に関する。
従来、制御装置に複数の伝送装置を接続した伝送システムが知られている。このような伝送システムにおいて、各伝送装置は、外部のネットワークとの間でデータを送受信するとともに、他の伝送装置との間でもデータを送受信する。そして、他の伝送装置との間でデータを送受信するに際して、各伝送装置は、他の伝送装置との間でクロックの同期を図る。このため、伝送システムには、一般に、複数の伝送装置に対して共通のクロックを供給するSYNC(Synchronous)盤が設置される。
図8は、SYNC盤が設置された従来の伝送システムを説明するための図である。図8に示した従来の伝送システムは、BWB(Back Wiring Board)を介して制御装置に3つの伝送装置を接続しており、3つの伝送装置にSYNC盤を接続している。制御装置は、3つの伝送装置に対して各種の制御用のクロックを供給したり、警報収集やスイッチング等の各種の処理を行う旨の指示を行う。各伝送装置は、制御装置からの指示に応じた各種の処理を行う。SYNC盤は、3つの伝送装置に対して共通のクロックを供給する。このため、SYNC盤から共通のクロックを供給された3つの伝送装置の各々は、共通のクロックを用いて他の伝送装置との間でデータの送受信を精度良く行うことができる。
特表2008−507050号公報
しかしながら、SYNC盤は比較的に高価であり、伝送システムを利用するユーザによってはSYNC盤を伝送システムに設置することはコスト的に困難となる。上記した従来の伝送システムでは、SYNC盤が設置されないと、複数の伝送装置間でクロックの同期をとることができないため、複数の伝送装置間でデータを送受信することができない。このため、SYNC盤を設置することなく複数の伝送装置間でクロックの同期をとることが望まれている。
開示の技術は、上記に鑑みてなされたものであって、SYNC盤を設置することなく複数の伝送装置間でクロックの同期をとることができる伝送システム、スレーブ伝送装置及びクロック同期方法を提供することを目的とする。
本願の開示する伝送システムは、制御装置に複数の伝送装置を接続した伝送システムであって、前記複数の伝送装置のうちの一つであるマスタ伝送装置は、前記制御装置から前記複数の伝送装置に供給される共通のクロックである共通クロックと自装置で用いるクロックであるマスタクロックとの差分値を示す第一の差分値を算出する第一の算出部と、前記第一の差分値を前記マスタ伝送装置以外のスレーブ伝送装置に通知する通知部とを備え、前記スレーブ伝送装置は、前記共通クロックと自装置で用いるクロックであるスレーブクロックとの差分値を示す第二の差分値を算出する第二の算出部と、前記マスタ伝送装置により通知された第一の差分値に前記第二の差分値が一致するように、前記スレーブクロックを生成する電圧制御発振器を制御する制御部とを備える。
本願の開示する伝送システムの一つの態様によれば、SYNC盤を設置することなく複数の伝送装置間でクロックの同期をとることができるという効果を奏する。
図1は、本実施例に係る伝送システムのシステム構成例を示す図である。 図2は、マスタ伝送装置及びスレーブ伝送装置の構成を示すブロック図である。 図3は、第一の差分値の算出処理について説明するための図である。 図4は、ディジタルフレームのフォーマットを示す図である。 図5は、第二の差分値の算出処理について説明するための図である。 図6は、差分器による処理を説明するための図である。 図7は、本実施例に係る伝送システムによるクロック同期処理の処理手順を示すフローチャートである。 図8は、SYNC盤が設置された従来の伝送システムを説明するための図である。
以下に、本願の開示する伝送システム、スレーブ伝送装置及びクロック同期方法の実施例を図面に基づいて詳細に説明する。なお、以下の実施例は、開示の技術を限定するものではない。
まず、本実施例に係る伝送システムの構成を説明する。図1は、本実施例に係る伝送システムのシステム構成例を示す図である。同図に示すように、本実施例に係る伝送システム10は、制御装置100と、制御装置100にBWB(Back Wiring Board)200を介して接続された3つの伝送装置300〜500とを有する。BWB200は、制御装置100及び伝送装置300〜500の間でデータのやり取りをするための配線盤である。なお、制御装置100に接続される伝送装置の数は2以上であればいくつでもよい。
制御装置100は、3つの伝送装置300〜500を統括制御する制御装置である。制御装置100は、3つの伝送装置300〜500に対して各種制御に用いるための共通のクロック(以下「共通クロック」)を供給する。また、制御装置100は、3つの伝送装置300〜500に対して警報収集やスイッチング等の各種の処理を行う旨の指示を行う。
伝送装置300〜500は、外部のネットワークとの間でデータを送受信するとともに、伝送装置300〜500間でもデータを送受信するインターフェース装置である。
このような構成の下で、本実施例に係る伝送システム10では、伝送装置300〜500間でデータを送受信する場合、制御装置100が伝送装置300をマスタ伝送装置、伝送装置300以外の他の伝送装置400、500をスレーブ伝送装置に設定する。そして、マスタ伝送装置である伝送装置300は、制御装置100から供給される共通クロックと自装置で用いるクロックであるマスタクロックとの差分値(以下「第一の差分値」という)を算出する。そして、伝送装置300は、算出した第一の差分値をスレーブ伝送装置である伝送装置400、500に通知する。
一方、スレーブ伝送装置である伝送装置400、500は、制御装置100から供給される共通クロックと自装置で用いるクロックであるスレーブクロックとの差分値(以下「第二の差分値」という)を算出する。そして、伝送装置400、500は、伝送装置300により通知された第一の差分値に第二の差分値が一致するようにスレーブクロックを調整する。
このように、本実施例に係る伝送システム10では、スレーブ伝送装置である伝送装置400、500が、マスタ伝送装置である伝送装置300により通知された第一の差分値に第二の差分値が一致するようにスレーブクロックを調整する。このため、本実施例に係る伝送システム10では、制御装置100から供給される既存の共通クロックを用いてマスタクロックとスレーブクロックの同期をとることができ、SYNC盤を設置することなく複数の伝送装置間でクロックの同期をとることができる。
次に、マスタ伝送装置である伝送装置300の構成について説明する。図2は、マスタ伝送装置及びスレーブ伝送装置の構成を示すブロック図である。同図に示すように、伝送装置300は、受信部301、格納部302、差分器303、D/A(Digital/Analog)変換部304、電圧制御発振器(VCXO:Voltage Controlled Crystal Oscillator)305及びOSC(Oscillator)306を備える。また、伝送装置300は、SEL(Selector)307、伝送処理部308、差分値算出部309、算出結果記憶部310及び通知部311を備える。
受信部301は、マスタ伝送装置により通知された第一の差分値を受信して格納部302に受け渡す。格納部302は、受信部301から受け取った第一の差分値を逐次格納する。差分器303は、格納部302に格納された第一の差分値と差分値算出部309から通知された第二の差分値とを比較することによりマスタクロックとスレーブクロックとの差分を求め、差分が解消されるようにVCXO305を制御する。D/A変換部304は、差分器303により求められたマスタクロックとスレーブクロックとの差分をアナログ信号に変換してVCXO305に受け渡す。VCXO305は、D/A変換部304から受け渡されたアナログ信号を基にしてスレーブクロックを生成し、生成したスレーブクロックをSEL307に受け渡す。
なお、これら受信部301、格納部302、差分器303、D/A変換部304、VCXO305は、マスタ伝送装置からスレーブ伝送装置への主従関係の切り替えが行われるまでは動作しない。マスタ伝送装置からスレーブ伝送装置への主従関係の切り替えは、制御装置100からの主従関係の設定指示を伝送装置300が受け付けた場合などに実行される。
OSC306は、周波数が固定されたクロックを生成する発振器であり、伝送装置300がマスタ伝送装置に設定されている場合に、伝送装置300で用いるクロックであるマスタクロックを生成し、生成したマスタクロックをSEL307に受け渡す。例えば、OSC306は、周波数が78MHzであるクロックを精度±20ppmで生成することにより、マスタクロックを生成し、生成したマスタクロックをSEL307に受け渡す。
SEL307は、制御装置100による指示に応じてVCXO305からの出力又はOSC306からの出力を選択して伝送処理部308及び差分値算出部309に受け渡す。具体的には、SEL307は、制御装置100から伝送装置300をマスタ伝送装置に設定する旨の指示を受け付けた場合には、OSC306から出力されるマスタクロックを選択して伝送処理部308及び差分値算出部309に受け渡す。一方、SEL307は、制御装置100から制御装置100をスレーブ伝送装置に設定する旨の指示を受け付けた場合には、VCXO305から出力されるスレーブクロックを選択して伝送処理部308及び差分値算出部309に受け渡す。本実施例では、伝送装置300がマスタ伝送装置に設定されているため、SEL307は、OSC306から出力されるマスタクロックを選択して伝送処理部308及び差分値算出部309に受け渡す。
伝送処理部308は、SEL307から受け取ったクロックを用いて各種のデータの伝送処理を行う処理部である。例えば、伝送処理部308は、SEL307から受け取ったクロックを用いて、外部のネットワークや他の伝送装置との間でデータの送受信を行う。また、例えば、伝送処理部308は、SEL307から受け取ったクロックを用いてデータを各ポートに振り分けるクロスコネクト処理を行う。
差分値算出部309は、制御装置100から供給される共通クロックとSEL307から受け取ったマスタクロックとの差分値を示す第一の差分値を算出する。差分値算出部309は、第一の算出部の一例である。
具体的には、差分値算出部309は、カウンタ309aとカウンタ309bとを有する。カウンタ309aは、制御装置100から供給される共通クロックを用いて所定周期でRC(Ripple Carry)信号を発生する。例えば、カウンタ309aは、周波数が133MHzである共通クロックを用いて125μs周期でRC信号を発生する。
カウンタ309bは、カウンタ309aで発生したRC信号をLD(Load)信号として受け取り、受け取ったRC信号とSEL307から受け取ったマスタクロックとを比較してRC信号間のマスタクロックを計数することにより、第一の差分値を算出する。
ここで、第一の差分値の算出処理について説明する。図3は、第一の差分値の算出処理について説明するための図である。同図に示すように、カウンタ309bは、LD信号としてカウンタ309aから受け取ったRC信号とSEL307から受け取ったマスタクロックとを比較する。そして、カウンタ309bは、前回RC信号を受け取った時点から今回RC信号を受け取った時点までの期間(すなわち、周期T)に、SEL307から受け取ったマスタクロック数を計数することにより、第一の差分値Nを算出する。例えば、RC信号の周期Tが125μs(1024分周)であり、マスタクロックの周波数が77.76MHzであるとする。この場合、カウンタ309bは、125μs周期間のマスタクロック数を125×10−6×1024/(1/(77.76×10))=9953280個と計数することにより、第一の差分値N=9953280を算出する。
図2の説明に戻り、算出結果記憶部310は、差分値算出部309により算出された第一の差分値を記憶する。
通知部311は、伝送装置300がマスタ伝送装置に設定されている場合に、算出結果記憶部310に記憶された第一の差分値をスレーブ伝送装置である伝送装置400、500に通知する。具体的には、通知部311は、マスタ伝送装置とスレーブ伝送装置との間でデータのやり取りを行うためのディジタルフレームに第一の差分値を含めてスレーブ伝送装置である伝送装置400、500に通知する。
図4は、ディジタルフレームのフォーマットを示す図である。図4に示すディジタルフレームは、運用管理用の各種情報などを格納するOH(Overhead)部と主信号を記憶するデータ部とを含む。そして、通知部311は、図4に示すディジタルフレームのOH部内の未使用領域であるRES(Reservation)領域に第一の差分値を格納してスレーブ伝送装置である伝送装置400、500に通知する。
次に、スレーブ伝送装置である伝送装置400、500の構成について説明する。なお、伝送装置400をスレーブ伝送装置の代表として説明し、他の伝送装置500については説明を省略する。図2に示すように、伝送装置400は、受信部401、格納部402、差分器403、D/A変換部404、VCXO405及びOSC406を備える。また、伝送装置400は、SEL407、伝送処理部408、差分値算出部409、算出結果記憶部410及び通知部411を備える。
受信部401は、マスタ伝送装置により通知された第一の差分値を受信して格納部402に受け渡す。例えば、受信部401は、図3に示したディジタルフレームをマスタ伝送装置である伝送装置300から受信すると、受信したディジタルフレームのOH部のRES領域から第一の差分値を抽出して格納部402に受け渡す。
格納部402は、受信部401から受け取った第一の差分値を逐次格納する。これにより、マスタ伝送装置である伝送装置300が抜き取られ、伝送装置300の通知部311からの第一の差分値の通知が途絶した場合でも、格納部402が第一の差分値を保持することができる。
差分器403は、格納部402に格納された第一の差分値と差分値算出部409から通知された第二の差分値とを比較することによりマスタクロックとスレーブクロックとの差分を求め、差分が解消されるようにVCXO405を制御する。具体的には、差分器403は、差分値算出部409から通知された第二の差分値が格納部402に格納された第一の差分値に一致するように、スレーブクロックを生成するVCXO405を制御する。差分器403は、制御部の一例である。差分器403による処理については後に詳述する。
D/A変換部404は、差分器403により求められたマスタクロックとスレーブクロックとの差分をアナログ信号に変換してVCXO405に受け渡す。VCXO405は、D/A変換部404から受け渡されたアナログ信号を基にしてスレーブクロックを生成し、生成したスレーブクロックをSEL407に受け渡す。
OSC406は、周波数が固定されたクロックを生成する発振器であり、伝送装置400がマスタ伝送装置に設定されている場合に、マスタクロックを生成してSEL407に受け渡す。本実施例では、伝送装置400がスレーブ伝送装置に設定されているため、OSC406は動作しない。
SEL407は、制御装置100による指示に応じてVCXO405からの出力又はOSC406からの出力を選択して伝送処理部408及び差分値算出部409に受け渡す。具体的には、SEL407は、制御装置100から伝送装置400をマスタ伝送装置に設定する旨の指示を受け付けた場合には、OSC406から出力されるマスタクロックを選択して伝送処理部408及び差分値算出部409に受け渡す。一方、SEL407は、制御装置100から伝送装置400をスレーブ伝送装置に設定する旨の指示を受け付けた場合には、VCXO405から出力されるスレーブクロックを選択して伝送処理部408及び差分値算出部409に受け渡す。本実施例では、伝送装置400がスレーブ伝送装置に設定されているため、SEL407は、VCXO405から出力されるスレーブクロックを選択して伝送処理部408及び差分値算出部409に受け渡す。
伝送処理部408は、SEL407から受け取ったクロックを用いて各種のデータの伝送処理を行う処理部である。例えば、伝送処理部408は、SEL407から受け取ったクロックを用いて、外部のネットワークや他の伝送装置との間でデータの送受信を行う。また、例えば、伝送処理部408は、SEL407から受け取ったクロックを用いてデータを各ポートに振り分けるクロスコネクト処理を行う。
差分値算出部409は、制御装置100から供給される共通クロックとSEL407から受け取ったスレーブクロックとの差分値を示す第二の差分値を算出する。差分値算出部409は、第二の算出部の一例である。
具体的には、差分値算出部409は、カウンタ409aとカウンタ409bとを有する。カウンタ409aは、制御装置100から供給される共通クロックを用いて所定周期でRC信号を発生する。例えば、カウンタ409aは、周波数が133MHzである共通クロックを用いて125μs周期でRC信号を発生する。
カウンタ409bは、カウンタ409aで発生したRC信号をLD信号として受け取り、受け取ったRC信号とSEL407から受け取ったスレーブクロックとを比較してRC信号間のスレーブクロックを計数することにより、第二の差分値を算出する。
ここで、第二の差分値の算出処理について説明する。図5は、第二の差分値の算出処理について説明するための図である。同図に示すように、カウンタ409bは、LD信号としてカウンタ409aから受け取ったRC信号とSEL407から受け取ったスレーブクロックとを比較する。そして、カウンタ409bは、前回RC信号を受け取った時点から今回RC信号を受け取った時点までの期間(すなわち、周期T)に、SEL407から受け取ったスレーブクロック数を計数することにより、第二の差分値Mを算出する。例えば、RC信号の周期Tが125μs(1024分周)であり、スレーブクロックの周波数が77.76MHzであるとする。この場合、カウンタ409bは、125μs周期間のマスタクロック数を125×10−6×1024/(1/(77.76×10))=9953280個と計数することにより、第二の差分値M=9953280を算出する。
図2の説明に戻り、算出結果記憶部410は、差分値算出部409により算出された第二の差分値を記憶する。
通知部411は、伝送装置400がマスタ伝送装置に設定されている場合に、算出結果記憶部410に記憶された第二の差分値をスレーブ伝送装置に通知する。本実施例では、伝送装置400がスレーブ伝送装置に設定されているため、通知部411は動作しない。
次に、差分器403による処理について説明する。図6は、差分器403による処理を説明するための図である。図6に示す直線L1は、制御装置100から伝送装置300〜500に供給される周波数133MHz±100ppmの共通クロックを示す。図6に示す直線L2は、マスタ伝送装置である伝送装置300のOSC306により生成される周波数78MHz±20ppmのマスタクロックを示す。
図6に示す例では、伝送装置300のOSC306により生成されたマスタクロックL2の周波数が78MHz−20ppmとなっている。すると、マスタ伝送装置である伝送装置300からスレーブ伝送装置である伝送装置400に通知された第一の差分値は、図中のΔF1となり、格納部402は、第一の差分値ΔF1を格納する。一方、図6に示す例では、伝送装置400のVCXO405により生成されたスレーブクロックの周波数がマスタクロックL2+40ppmとなっている。すると、伝送装置400の差分値算出部409により算出された第二の差分値は、図中のΔF2となり、差分値算出部409は、第二の差分値ΔF2を差分器403に通知する。そして、差分器403は、差分値算出部409から通知された第二の差分値ΔF2が格納部402に格納された第一の差分値ΔF1に一致するように、スレーブクロックを生成するVCXO405を制御する。これにより、第二の差分値ΔF2が図中のΔF2´(=ΔF1)となり、制御装置100から供給される共通クロックを基準として伝送装置300におけるマスタクロックと伝送装置400におけるスレーブクロックとが同期する。同様に、制御装置100から供給される共通クロックを基準として伝送装置300におけるマスタクロックと伝送装置500におけるスレーブクロックとが同期する。
次に、本実施例に係る伝送システム10によるクロック同期処理について説明する。図7は、本実施例に係る伝送システム10によるクロック同期処理の処理手順を示すフローチャートである。なお、図7では、一例として、図1に示した伝送装置300と伝送装置400との間のクロック同期処理の処理手順を説明するが、伝送装置300と伝送装置500との間のクロック同期処理も同様の処理手順により実行可能である。
図7に示すように、伝送システム10が起動されると(ステップS101)、制御装置100が伝送装置300をマスタ伝送装置に設定するとともに、伝送装置400をスレーブ伝送装置に設定する(ステップS102)。
そして、伝送装置300のSEL307は、制御装置100から伝送装置300をマスタ伝送装置に設定する旨の指示を受け付け、OSC306から出力されるマスタクロックを選択する(ステップS102)。
続いて、差分値算出部309は、制御装置100から供給される共通クロックとSEL307から受け取ったマスタクロックとの差分値を示す第一の差分値を算出する(ステップS103)。そして、算出結果記憶部310は、差分値算出部309により算出された第一の差分値を記憶する。
続いて、通知部311は、算出結果記憶部310に記憶された第一の差分値をスレーブ伝送装置である伝送装置400に通知する(ステップS104)。
一方、伝送装置400のSEL407は、制御装置100から伝送装置400をスレーブ伝送装置に設定する旨の指示を受け付け、VCXO405から出力されるスレーブクロックを選択する(ステップS105)。
続いて、差分値算出部409は、制御装置100から供給される共通クロックとSEL407から受け取ったスレーブクロックとの差分値を示す第二の差分値を算出する(ステップS106)。そして、算出結果記憶部410は、差分値算出部409により算出された第二の差分値を記憶する。そして、受信部401は、マスタ伝送装置である伝送装置300により通知された第一の差分値を受信して格納部402に受け渡す。そして、格納部402は、受信部401から受け取った第一の差分値を逐次格納する(ステップS107)。
続いて、差分器403は、差分値算出部409から通知された第二の差分値が格納部402に格納された第一の差分値に一致するように、スレーブクロックを生成するVCXO405を制御する(ステップS108)。
なお、図7に示したクロック同期処理が実行されている間、制御装置100は、マスタ伝送装置である伝送装置300及びスレーブ伝送装置である伝送装置400、500から第一の差分値及び第二の差分値をそれぞれ定期的に収集して監視する。そして、制御装置100は、マスタ伝送装置である伝送装置300に障害が発生した場合に、スレーブ伝送装置である伝送装置400、500のうち、第一の差分値との差が最小となる第二の差分値に対応する伝送装置を新たなマスタ伝送装置に設定する。これにより、制御装置100は、スレーブ伝送装置からマスタ伝送装置への切り替え設定を安全かつ迅速に実行することができる。
上述してきたように、本実施例に係る伝送システム10では、スレーブ伝送装置である伝送装置400が、マスタ伝送装置である伝送装置300により通知された第一の差分値に第二の差分値が一致するようにスレーブクロックを生成するVCXO405を制御する。このため、本実施例によれば、制御装置100から供給される既存の共通クロックを用いてマスタクロックとスレーブクロックとの同期をとることができ、その結果、SYNC盤を設置することなく複数の伝送装置間でクロックの同期をとることができる。例えば、1ppm/1bitの精度でクロックの同期をとることができる。
また、本実施例では、スレーブ伝送装置である伝送装置400が、マスタ伝送装置である伝送装置300により通知された第一の差分値を格納部402に逐次格納し、該第一の差分値に自装置で算出した第二の差分値が一致するようにVCXO405を制御する。このため、スレーブ伝送装置である伝送装置400は、故障によりマスタ伝送装置からの第一の差分値の通知が途絶した場合でも、格納部402に格納された第一の差分値を用いてVCXO405を制御することができる。その結果、スレーブ伝送装置である伝送装置400は、マスタ伝送装置が故障した場合であっても他のスレーブ伝送装置との間のクロックの同期を維持することができる。
また、本実施例では、マスタ伝送装置である伝送装置300が、マスタ伝送装置とスレーブ伝送装置との間でデータのやり取りを行うためのディジタルフレームに第一の差分値を含めてスレーブ伝送装置である伝送装置400、500に通知する。このため、マスタ伝送装置である伝送装置300は、伝送装置間のデータのやり取りを行う際に通常用いられるディジタルフレームの未使用領域であるRES領域を有効に活用することが可能である。
10 伝送システム
100 制御装置
300 伝送装置
301 受信部
302 格納部
303 差分器
304 D/A変換部
308 伝送処理部
309 差分値算出部
309a カウンタ
309b カウンタ
310 算出結果記憶部
311 通知部
400 伝送装置
401 受信部
402 格納部
403 差分器
404 A/D変換部
408 伝送処理部
409 差分値算出部
409a カウンタ
409b カウンタ
410 算出結果記憶部
411 通知部
500 伝送装置

Claims (5)

  1. 制御装置に複数の伝送装置を接続した伝送システムであって、
    前記複数の伝送装置のうちの一つであるマスタ伝送装置は、
    前記制御装置から前記複数の伝送装置に供給される共通のクロックである共通クロックと自装置で用いるクロックであるマスタクロックとの差分値を示す第一の差分値を算出する第一の算出部と、
    前記第一の差分値を前記マスタ伝送装置以外のスレーブ伝送装置に通知する通知部と、
    前記スレーブ伝送装置は、
    前記共通クロックと自装置で用いるクロックであるスレーブクロックとの差分値を示す第二の差分値を算出する第二の算出部と、
    前記マスタ伝送装置により通知された第一の差分値に前記第二の差分値が一致するように、前記スレーブクロックを生成する電圧制御発振器を制御する制御部と
    を備えたことを特徴とする伝送システム。
  2. 前記スレーブ伝送装置は、
    前記マスタ伝送装置により通知された第一の差分値を逐次格納する格納部をさらに備え、
    前記制御部は、前記格納部に格納された第一の差分値に前記第二の差分値が一致するように、前記電圧制御発振器を制御することを特徴とする請求項1に記載の伝送システム。
  3. 前記通知部は、前記マスタ伝送装置と前記スレーブ伝送装置との間でデータのやり取りを行うためのディジタルフレームに前記第一の差分値を含めて前記スレーブ伝送装置に通知することを特徴とする請求項1又は2に記載の伝送システム。
  4. 制御装置にマスタ伝送装置とともに接続されるスレーブ伝送装置であって、
    前記制御装置から前記マスタ伝送装置及び自装置に供給される共通のクロックである共通クロックと前記マスタ伝送装置で用いるクロックであるマスタクロックとの差分値を示す第一の差分値を前記マスタ伝送装置から受信する受信部と、
    前記共通クロックと自装置で用いるクロックであるスレーブクロックとの差分値を示す第二の差分値を算出する第二の算出部と、
    受信された前記第一の差分値に前記第二の差分値が一致するように、前記スレーブクロックを生成する電圧制御発振器を制御する制御部と
    を備えたことを特徴とするスレーブ伝送装置。
  5. 制御装置に複数の伝送装置を接続した伝送システムにおいて実行されるクロック同期方法であって、
    前記複数の伝送装置のうちの一つであるマスタ伝送装置が、
    前記制御装置から前記複数の伝送装置に供給される共通のクロックである共通クロックと自装置で用いるクロックであるマスタクロックとの差分値を示す第一の差分値を算出し、
    前記第一の差分値を前記マスタ伝送装置以外のスレーブ伝送装置に通知し、
    前記スレーブ伝送装置が、
    前記共通クロックと自装置で用いるクロックであるスレーブクロックとの差分値を示す第二の差分値を算出し、
    前記マスタ伝送装置により通知された第一の差分値に前記第二の差分値が一致するように、前記スレーブクロックを生成する電圧制御発振器を制御する
    ことを特徴とするクロック同期方法。
JP2010224272A 2010-10-01 2010-10-01 伝送システム、スレーブ伝送装置及びクロック同期方法 Expired - Fee Related JP5549513B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010224272A JP5549513B2 (ja) 2010-10-01 2010-10-01 伝送システム、スレーブ伝送装置及びクロック同期方法
US13/248,215 US8867681B2 (en) 2010-10-01 2011-09-29 Transmission system, transmission device, and clock synchronization method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010224272A JP5549513B2 (ja) 2010-10-01 2010-10-01 伝送システム、スレーブ伝送装置及びクロック同期方法

Publications (2)

Publication Number Publication Date
JP2012080365A true JP2012080365A (ja) 2012-04-19
JP5549513B2 JP5549513B2 (ja) 2014-07-16

Family

ID=45889800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010224272A Expired - Fee Related JP5549513B2 (ja) 2010-10-01 2010-10-01 伝送システム、スレーブ伝送装置及びクロック同期方法

Country Status (2)

Country Link
US (1) US8867681B2 (ja)
JP (1) JP5549513B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015079943A1 (ja) * 2013-11-27 2017-03-16 ソニー株式会社 信号処理装置、信号処理方法、並びにプログラム

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104025482B (zh) * 2011-12-27 2017-06-13 中兴通讯股份有限公司 一种基于分组交换系统的全局同步方法及系统
CN104683055B (zh) * 2014-12-03 2017-01-25 国家电网公司 时间同步方法及装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000151570A (ja) * 1998-11-06 2000-05-30 Oki Electric Ind Co Ltd Ip端末装置
JP2001186180A (ja) * 1999-12-24 2001-07-06 Oki Electric Ind Co Ltd Ip端末装置、周波数誤差範囲推定方法、周波数差推定方法及び推定所要時間算出方法
WO2006082628A1 (ja) * 2005-02-01 2006-08-10 Mitsubishi Denki Kabushiki Kaisha 基地局間同期システム、同期制御装置および基地局
JP2007096589A (ja) * 2005-09-28 2007-04-12 Hitachi Communication Technologies Ltd 通信システム、マスタ通信装置、および従属通信装置
JP2010041567A (ja) * 2008-08-07 2010-02-18 Denso Corp シリアル通信ネットワークシステム
JP2013500614A (ja) * 2009-07-24 2013-01-07 アルカテル−ルーセント 高精度な同期方法およびシステム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT501510B1 (de) 2004-07-19 2009-05-15 Univ Wien Tech Dezentrale fehlertolerante taktgenerierung in vlsi chips
US7865756B2 (en) * 2007-03-12 2011-01-04 Mosaid Technologies Incorporated Methods and apparatus for clock signal synchronization in a configuration of series-connected semiconductor devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000151570A (ja) * 1998-11-06 2000-05-30 Oki Electric Ind Co Ltd Ip端末装置
JP2001186180A (ja) * 1999-12-24 2001-07-06 Oki Electric Ind Co Ltd Ip端末装置、周波数誤差範囲推定方法、周波数差推定方法及び推定所要時間算出方法
WO2006082628A1 (ja) * 2005-02-01 2006-08-10 Mitsubishi Denki Kabushiki Kaisha 基地局間同期システム、同期制御装置および基地局
JP2007096589A (ja) * 2005-09-28 2007-04-12 Hitachi Communication Technologies Ltd 通信システム、マスタ通信装置、および従属通信装置
JP2010041567A (ja) * 2008-08-07 2010-02-18 Denso Corp シリアル通信ネットワークシステム
JP2013500614A (ja) * 2009-07-24 2013-01-07 アルカテル−ルーセント 高精度な同期方法およびシステム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015079943A1 (ja) * 2013-11-27 2017-03-16 ソニー株式会社 信号処理装置、信号処理方法、並びにプログラム

Also Published As

Publication number Publication date
JP5549513B2 (ja) 2014-07-16
US8867681B2 (en) 2014-10-21
US20120082191A1 (en) 2012-04-05

Similar Documents

Publication Publication Date Title
US8689035B2 (en) Communication system, communication interface, and synchronization method
US6816818B2 (en) Method, clock generator module and receiver module for synchronizing a receiver module
CN105743599B (zh) 一种动态网络高精度传输同步与延迟补偿方法
CN106899370A (zh) 一种时钟链路切换方法、装置及基站
JP6036179B2 (ja) 通信装置及び同期方法
JP5650072B2 (ja) 周波数・時刻同期方法および周波数・時刻同期装置
JP5450656B2 (ja) 通信装置及び時刻同期システム
JP5549513B2 (ja) 伝送システム、スレーブ伝送装置及びクロック同期方法
CN103842917A (zh) 时间控制装置、时间控制方法和程序
JP5736550B1 (ja) 基地局装置
JP5266705B2 (ja) 通信システム
JP5868299B2 (ja) ネットワーク装置
JP2016116143A (ja) 時刻同期監視方法、通信システム、及びマスタ装置
WO2013023538A1 (zh) 同步网络时钟的维护方法及装置
CN106209337B (zh) 一种时间同步报文发送频率自适应方法、装置及设备
JP2012114815A (ja) 位相同期装置および位相同期方法
JP5620876B2 (ja) 網同期装置のシェルフ、網同期装置
TWI735401B (zh) 通信裝置、通信系統、通信方法及程式
JP6274918B2 (ja) 通信システム
US10134442B2 (en) Method for synchronising and rendering multimedia streams
WO2020095413A1 (ja) 通信システム、通信装置、方法、及びプログラム
CN104980265B (zh) 用于将等时的系统与上级的时钟系统同步的方法
JP2015207865A (ja) 同期確立方法
JP2008252824A (ja) ディジタルネットワークの網同期装置及びディジタルネットワークの局に設けられる網同期装置
EP4068659A1 (en) Clock port attribute recovery method, device, and system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140505

R150 Certificate of patent or registration of utility model

Ref document number: 5549513

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees