JP2012064978A - 配線システム - Google Patents

配線システム Download PDF

Info

Publication number
JP2012064978A
JP2012064978A JP2011274824A JP2011274824A JP2012064978A JP 2012064978 A JP2012064978 A JP 2012064978A JP 2011274824 A JP2011274824 A JP 2011274824A JP 2011274824 A JP2011274824 A JP 2011274824A JP 2012064978 A JP2012064978 A JP 2012064978A
Authority
JP
Japan
Prior art keywords
terminal
wiring
static electricity
electronic element
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011274824A
Other languages
English (en)
Other versions
JP5240354B2 (ja
Inventor
Takaaki Yamagiwa
敬明 山際
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Wiring Systems Ltd
Original Assignee
Sumitomo Wiring Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Wiring Systems Ltd filed Critical Sumitomo Wiring Systems Ltd
Priority to JP2011274824A priority Critical patent/JP5240354B2/ja
Publication of JP2012064978A publication Critical patent/JP2012064978A/ja
Application granted granted Critical
Publication of JP5240354B2 publication Critical patent/JP5240354B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】電子機器、例えばECUの小型化を妨げることなく、電子機器を静電気から保護することが可能な配線システムを提供する。
【解決手段】電子素子が実装される配線パターン5〜12を有する回路基板2と、電気部品が接続される電気配線23〜30と、電気配線23〜30に接続された端子14〜21が複数配列された端子配列部13とを備えており、端子配列部13は、互いに隣接して配置された第1端子16と第2端子15とを含み、第1端子16は、配線パターンのうち、接地経路を有する配線パターン7、または電気配線のうち、接地経路を有する電気配線25に接続されており、第2端子15は、配線パターンのうち、静電気Vに対して易破壊性の電子素子22が実装される配線パターン6に接続されている。
【選択図】図1

Description

本発明は、静電気が印加される環境下で用いられる回路基板用の配線システムに関する。
電子機器、例えば車両用の電子制御ユニット(Electronic Control Unit:以下、ECUという)は、車両組立作業中または車両修理中に作業者や車体等に帯電している静電気が、ECUの入出力端子を介して印加されることがある。静電気は数千〜数万Vの高電圧であり、このような高電圧がECUに印加されると、ECUに組み込まれている電子素子が内部破壊されて、ECUの故障の原因となる。このため、車両用のECUは、製品仕様として静電気に対する耐性が求められ、例えば「±25KVの静電気が印加されても故障しないこと」との条件で、仕様が指定されることになる。
ECUを静電気から保護する対策として、例えば特許文献1に記載されているように、トランジスタで構成されるカレントミラー回路と、前記トランジスタおよび前記カレントミラー回路の動作用電源または接地間に接続された抵抗素子とを含む回路を、ECUの回路基板に形成して保護回路を構成する方法が知られている。
この方法によれば、ECUに、ECUの動作電圧を超える静電気のような高電圧が印加された場合、前記カレントミラー回路および前記抵抗素子によって、前記高電圧をECUの動作電圧の範囲内に低下させることにより、ECUを保護している。
特開2006−157578号公報
前記静電気保護回路は、上述のような効果を奏するものの、近年のECUでは、内蔵される回路基板の実装密度を高くしてECUを小型化することが要求されているため、前記保護回路を構成するための前記カレントミラー回路や前記抵抗素子を設けるスペースを確保することが困難化している。
そこで、本発明は、上述の課題に鑑みてなされたもので、電子機器、例えばECUの小型化を妨げることなく、電子機器を静電気から保護することが可能な配線システムを提供することを目的とする。
本発明の一の局面に係る配線システムは、電子素子が実装される配線パターンを有する回路基板と、複数の端子が配列された端子配列部とを備えた配線システムであって、前記端子配列部は、互いに隣接して配置された第1端子と第2端子とを含み、前記第1端子は、前記配線パターンのうち、接地経路を有する配線パターンに接続されており、前記第2端子は、前記配線パターンのうち、静電気に対して易破壊性の電子素子が実装される配線パターンに接続され、前記接地経路を有する前記配線パターンに実装される電子素子が、アバランシェ効果を有する電子素子であることを特徴とする。
上記の配線システムによれば、静電気が、例えば車両組立作業中または車両修理中に、易破壊性の電子素子が実装される配線パターンに印加されたとしても、前記第1端子を前記第2端子に隣接して配置することで、静電気をアースすることができる。すなわち、静電気は、まず、易破壊性電子素子が実装される前記配線パターンから前記第2端子に導かれ、つづいて前記第2端子と該第2端子に隣接する前記第1端子との間で放電される。この後、放電された静電気は、前記第1端子に接続された接地経路である接地配線パターンを介してアースすることができる。これにより、易破壊性電子素子に直接静電気が印加されることを防止できる。したがって、電子素子の内部破壊を防止することができ、ひいては電子素子を内蔵するECUが、その機能を低下させる、または機能を失うことを防止できる。
また、前記接地経路を有する前記配線パターンに実装される電子素子が、アバランシェ効果を有する電子素子である。このため、複数の配線パターンのうちの1つに実装される、アバランシェ効果を有する前記電子素子を介して静電気をアースすることができるので、前記回路基板の実装密度を低下させることなく、易破壊性の電子素子を静電気から保護することができる。
本発明の他の局面に係る配線システムは、電子素子が実装される配線パターンを有する回路基板と、電気部品が接続される電気配線と、前記電気配線に接続された端子が複数配列された端子配列部とを備えた配線システムであって、前記端子配列部は、互いに隣接して配置された第1端子と第2端子とを含み、前記第1端子は、前記配線パターンのうち、接地経路を有する配線パターン、または前記電気配線のうち、接地経路を有する電気配線に接続されており、前記第2端子は、前記配線パターンのうち、静電気に対して易破壊性の電子素子が実装される配線パターンに接続され、前記接地経路を有する前記配線パターンに実装される電子素子が、アバランシェ効果を有する電子素子であることを特徴とする。
上記の配線システムによれば、静電気が、例えば車両組立作業中または車両修理中に、易破壊性の電子素子が実装される配線パターンに印加されたとしても、前記第1端子を前記第2端子に隣接して配置することで、静電気をアースすることができる。すなわち、静電気は、まず、易破壊性電子素子が実装される前記配線パターンから前記第2端子に導かれ、つづいて前記第2端子と該第2端子に隣接する前記第1端子との間で放電される。この後、放電された静電気は、前記第1端子に接続された接地経路である、接地配線パターンまたは接地電気配線を介してアースすることができる。これにより、易破壊性電子素子に直接静電気が印加されることを防止できる。したがって、電子素子の内部破壊を防止することができ、ひいては電子素子を内蔵するECUが、その機能を低下させる、または機能を失うことを防止できる。
また、前記回路基板に、別途、静電気対策のための専用の複雑な回路や、専用の抵抗素子等を設けることなく、静電気をアースすることを可能にしているので、回路基板の実装密度を低下させることはなく、前記回路基板を内蔵する電子機器、例えばECUの小型化の要求に応えることができる。
また、前記接地経路を有する前記配線パターンに実装される電子素子が、アバランシェ効果を有する電子素子である。このため、複数の配線パターンのうちの1つに実装される、アバランシェ効果を有する前記電子素子を介して静電気をアースすることができるので、前記回路基板の実装密度を低下させることなく、易破壊性の電子素子を静電気から保護することができる。
本発明のさらに他の実施形態では、前記接地経路を有する前記電気配線が、該電気部品に接続された電気部品を介して接地されている。前記電気部品は、例えば、複数の接点を有するスイッチ素子であり、前記スイッチ素子の一方の接点に、前記電気配線が接続されると共に、他方の接点が接地されている。また、前記電気部品は、前記スイッチ素子に代えて、易破壊性の前記電子素子よりも低い抵抗値を有する抵抗素子としてもよい。この構成によれば、前記電気配線に接続された前記電気部品を介して静電気をアースすることができるので、前記回路基板の実装密度を低下させることなく、易破壊性の電子素子を静電気から保護することができる。
本発明の配線システムによれば、電子機器、例えばECUの小型化を妨げることなく、電子機器を静電気から保護することが可能である。
本発明の第1実施形態に係る配線システムの概略図である。 図1の配線システムの端子配列部の概略図である。 本発明の第2実施形態に係る配線システムの概略図である。 第2実施形態の変形例を示す概略図である。 本発明の第3実施形態に係る配線システムの概略図である。
以下、本発明を実施するための最良の形態について、図面を参照しながら詳細に説明する。
(実施形態1)
図1は、本発明に係る第1実施形態の配線システム1Aの概略図である。この配線システム1Aは、所定の電子素子が実装される第1〜第8配線パターン5〜12を有する回路基板2と、所定のパターンに配列された第1〜第8端子14〜21を有し、回路基板2に実装される端子配列部13と、所定の電気部品を有する第1〜第8電気回路32〜39に接続されると共に、第1〜第8端子14〜21に接続された第1〜第8電気配線23〜30とを含む。
回路基板2は、例えば車両用の電子制御ユニット(ECU)3に内蔵される回路基板である。端子配列部13の第1〜第8端子14〜21は、図2に示すように、互いに所定の間隔をあけて、例えば上下の各列に4本ずつのパターンで配列されており、図示しないリード線等によって回路基板2上の対応する第1〜第8配線パターン5〜12に接続されている。図1では、8本の端子および8本の配線パターンを示しているが、それらの数は限定されない。
図1に示すように、第3端子16に接続された第3配線パターン7は、それ自体が接地経路として構成されている。これにより、第3端子16は、常に接地された状態の接地端子として構成されている。一方、第3端子16に隣接する第2端子15に接続された第2配線パターン6には、易破壊性の電子素子22、例えばコンデンサが実装される。なお、ここでの“易破壊性電子素子”とは、数千〜数万Vの静電気が印加されると、内部破壊が生じる可能性の高い電子素子のことをいい、他にはC−MOS ICやマイコン等の半導体素子が挙げられる。
この第1実施形態によれば、静電気Vが、例えば車両組立作業中または車両修理中に、第2電気配線24から、易破壊性の電子素子22が実装された第2配線パターン6に接続された第2端子15に印加されたとしても、第2端子15が、接地端子である第3端子16に隣接して配置されているので、静電気Vを、接地経路である第3配線パターン7を通して逃がすことができる。すなわち、静電気Vを、矢印で示すように、まず、接地端子である第3端子16に隣接して配置された第2端子15に導き、つづいて第2端子15と第3端子16との間で放電させた後、第3端子16に接続された接地経路である第3配線パターン7を介してアースすることができる。これにより、第2配線パターン6の易破壊性電子素子22に静電気Vが直接印加されることを防止できる。したがって、電子素子22の内部破壊を防止することができ、ひいては電子素子22を内蔵するECU3が、その機能を低下させる、または機能を失うことを防止できる。
また、静電気Vが第2電気回路33に印加されたとしても、上述のように、静電気Vは、まず第2電気配線24を通って第2端子15に導かれ、つづいて第2端子15と第3端子16との間で放電された後、第3配線パターン7を介してアースされる。これにより、静電気Vが、第2電気配線24から第2端子15を通過して易破壊性電子素子22に直接印加されることを防止できる。
第2端子15は第3端子16に隣接して配置されているが、第1実施形態において、“隣接”とは、数千〜数万Vの静電気Vが第2配線パターン6または第2電気回路33へ印加されたときに、第2端子15と第3端子16との間で放電が生起され易い間隔で配置されていることを意味する。また、第3端子16を常に接地端子とする必要は必ずしもなく、第2端子15に隣接する端子であればよく、例えば第1端子14または第6端子19を接地端子としてもよい。
さらに、第1実施形態では、ECU3の回路基板22に、別途、静電気対策のための専用の複雑な回路や、専用の抵抗素子等を設けることなく、複数の端子のうちの第3端子16を、電子素子が実装されていない単純な接地経路である第3配線パターン7に接続し、該第3配線パターン7を介して第2配線パターン6または第2電気回路33に印加される静電気Vを逃がしているだけなので、ECU3の回路基板2の実装密度を低下させることはなく、ECU3の小型化の要求に応えることができる。
(実施形態2)
図3は、本発明に係る第2実施形態の配線システム1Bの概略図である。第1実施形態では、第3端子16に接続された第3配線パターン7を接地経路として構成していたが、第2実施形態では、第3端子16に接続された第3電気配線25を接地経路として構成している。すなわち、第3電気配線25は、第3電気回路34の一部を構成する電気部品40であるスイッチ素子を介して第3電気回路に接続されている。スイッチ素子40は第1〜第3接点41〜43を有しており、第3電気配線25は、スイッチ素子40の第1接点41を介して第3電気回路34に接続されている。スイッチ素子40の第2接点42は、常に接地されている。これにより、スイッチ素子40の第1接点41と第2接点42とが接続されているとき、第3電気配線25は、接地経路を形成すると共に、第3電気配線25に接続された第3端子16は、接地端子として構成される。
第3電気回路34は、例えば車両のワイパーを駆動するための回路であり、その場合、スイッチ素子40は、ワイパーのワイパーブレードが規定の停止位置で停止しているか否かを検出するスイッチである。ワイパーブレードが規定の停止位置にあるとき、スイッチ素子40の第1接点41と第2接点42とは、常に接続された状態なので、第3電気回路34は、接地経路となる。なお、ワイパーブレードが動作しているとき、第1接点41と第3接点43とは接続された状態となる。
また、スイッチ素子40は、車両に搭載されるラジオの盗難を検出するスイッチであって、ラジオが所定の位置に取り付けられているときは、第1接点41と第2接点42とが接続されて接地された状態に維持されるスイッチであってもよい。
さらに、スイッチ素子40は、車両の座席シートベルトの着用/非着用を検出するスイッチであって、シートベルトが非着用状態にあるときは、第1接点41と第2接点42とが接続されて接地された状態に維持されるスイッチであってもよい。
第2実施形態のその他の構成は、第1実施形態の構成と同一なので、その説明を省略する。また、図3では、第2電気配線24、第3電気配線25および第3電気回路34以外の電気配線および電気回路は、図の簡略化のため省略している。
この第2実施形態によれば、静電気Vが、例えば車両組立作業中または車両修理中に、第2電気配線24から、電子素子22が実装された第2配線パターン6に接続された第2端子15に印加されたとしても、第2端子15を、接地端子である第3端子16に隣接して配置することで、静電気Vを、接地経路である第3電気配線25を通して逃がすことができる。すなわち、静電気Vを、矢印で示すように、まず、接地端子である第3端子16に隣接して配置された第2端子15に導き、つづいて第2端子15と第3端子16との間で放電させる。その後、第3端子16に放電された静電気Vを、第3端子16に接続された接地経路である第3電気配線25に導き、車両組立作業中または車両修理中は第1接点41と第2接点42とが接続されているスイッチ素子40を介してアースすることができる。これにより、第2配線パターン6の易破壊性電子素子22に直接静電気Vが印加されることを防止できる。したがって、電子素子22の内部破壊を防止することができ、ひいては電子素子22を内蔵するECU3が、その機能を低下させる、または機能を失うことを防止できる。
また、静電気Vが第2電気回路33に印加されたとしても、上述のように、静電気Vは、まず第2電気配線24を通って第2端子15に導かれ、つづいて第2端子15と第3端子16との間で放電される。その後、第3端子16に放電された静電気Vは、第3電気配線25に導かれ、スイッチ素子40を介してアースされる。これにより、静電気Vが第2端子15を通過して易破壊性電子素子22に直接印加されることを防止できる。
また、第2実施形態では、ECU3の回路基板2に、別途、静電気V対策のための専用の複雑な回路や、専用の抵抗素子等を設けることなく、特定の状態にあるとき、例えばワイパーのワイパーブレードが規定の停止位置にあるときは接地された状態に維持されるスイッチ素子40を用いて静電気Vをアースしているだけなので、ECU3の回路基板2の実装密度を低下させることはなく、ECU3の小型化の要求に応えることができる。
図4は、図3の第2実施形態の変形例を示す概略図である。第3電気配線25は、第2実施形態では、第3電気回路34のスイッチ素子40に接続されているが、この変形例では、第3電気回路34を構成する電気部品45である抵抗素子に接続されている。抵抗素子45は接地されており、これにより、第3電気配線25は、抵抗素子45を介して接地経路として構成されている。抵抗素子45は、第2配線パターン6の易破壊性電子素子22よりも低い抵抗値を有する抵抗素子であればよく、例えば車両のルームライトを構成する電球である。
この変形例によれば、第2端子15と第3端子16との間で放電されて第3電気配線25に導かれた静電気Vは、抵抗素子45を通過してアースされる。これにより、第2配線パターン6の易破壊性電子素子22(図3)に直接静電気Vが印加されることを防止できるので、電子素子22の内部破壊を回避できる。
図3の第2実施形態および図4の変形例は、上述のように、印加された静電気VをECU3の外部でアースするものである。
(実施形態3)
図5は、本発明の第3実施形態に係る配線システム1Cの概略図である。本実施形態では、第3配線パターン7には、例えばMOSFET素子のような電子素子47が実装されており、第3電気配線25は、例えば電磁リレースイッチを構成する第3電気回路34に接続されている。第3配線パターン7に実装される電子素子47は、静電気Vのような高電圧が印加されるとアバランシェ効果により静電気Vをアースすることが可能な低インピーダンスの電子素子であればよい。そのような電子素子47を選択することで、第3配線パターン7を、低インピーダンスの接地配線パターンとして構成できると共に、第3配線パターン7に接続される第3端子16を、低インピーダンス端子、つまり接地端子として構成できる。第3実施形態のその他の構成は、第1実施形態の構成と同一なので、その説明を省略する。
この第3実施形態によれば、静電気Vが、例えば車両組立作業中または車両修理中に、第2電気配線24から、易破壊性の電子素子22が実装された第2配線パターン6に接続された第2端子15に印加されたとしても、第2端子15を、接地端子である第3端子16に隣接して配置することで、静電気Vを、接地経路を備えた第3配線パターン7を通して逃がすことができる。すなわち、静電気Vを、矢印で示すように、まず、第3端子16に隣接して配置された第2端子15に導き、つづいて第2端子15と第3端子16との間で放電させた後、第3端子16に接続された第3配線パターン7に導くことができる。このとき、第3配線パターン7に実装されたMOSFET素子47は、アバランシェ効果により、ドレイン48−ソース49間が導通状態となるので、静電気Vをアースすることができる。これにより、第2配線パターン6の易破壊性電子素子22に直接静電気Vが印加されることを防止できる。したがって、電子素子22の内部破壊を防止することができ、ひいては電子素子22を内蔵するECU3が、その機能を低下させる、または機能を失うことを防止できる。
また、静電気Vが第2電気回路33に印加されたとしても、上述のように、静電気Vは、まず第2電気配線24を通って第2端子15に導かれ、つづいて第2端子15と第3端子16との間で放電される。その後、第3端子16に放電された静電気Vは、第3配線パターン7に導かれ、MOSFET素子47を介してアースされる。これにより、静電気Vが第2端子15を通過して易破壊性電子素子22に直接印加されることを防止できる。
第1実施形態および第3実施形態は、上述のように、印加された静電気VをECU3の内部でアースするものである。
なお、空気の絶縁破壊電圧は、約30KV/cm程度であるので、第2端子15と第3端子16との間隔を8mm以下とすれば、±25KVの静電気を放電させることができる。車両用ECUに用いられる端子の間隔は、ECUの小型化・高性能化のため、2〜3mm以下と極めて狭くなっており、±25KVの静電気を放電させることができ、要求仕様に合致させることができる。
1A〜1C 配線システム
2 回路基板
3 ECU
5〜12 第1〜第8配線パターン
13 端子配列部
14〜21 第1〜第8端子
22 電子素子
23〜30 第1〜第8電気配線
32〜39 第1〜第8電気回路
V 静電気

Claims (2)

  1. 電子素子が実装される配線パターンを有する回路基板と、複数の端子が配列された端子配列部とを備えた配線システムであって、
    前記端子配列部は、互いに隣接して配置された第1端子と第2端子とを含み、
    前記第1端子は、前記配線パターンのうち、接地経路を有する配線パターンに接続されており、
    前記第2端子は、前記配線パターンのうち、静電気に対して易破壊性の電子素子が実装される配線パターンに接続され、
    前記接地経路を有する前記配線パターンに実装される電子素子が、アバランシェ効果を有する電子素子である配線システム。
  2. 電子素子が実装される配線パターンを有する回路基板と、電気部品が接続される電気配線と、前記電気配線に接続された端子が複数配列された端子配列部とを備えた配線システムであって、
    前記端子配列部は、互いに隣接して配置された第1端子と第2端子とを含み、
    前記第1端子は、前記配線パターンのうち、接地経路を有する配線パターン、または前記電気配線のうち、接地経路を有する電気配線に接続されており、
    前記第2端子は、前記配線パターンのうち、静電気に対して易破壊性の電子素子が実装される配線パターンに接続され、
    前記接地経路を有する前記配線パターンに実装される電子素子が、アバランシェ効果を有する電子素子である配線システム。
JP2011274824A 2011-12-15 2011-12-15 配線システム Expired - Fee Related JP5240354B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011274824A JP5240354B2 (ja) 2011-12-15 2011-12-15 配線システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011274824A JP5240354B2 (ja) 2011-12-15 2011-12-15 配線システム

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007262547A Division JP2009094243A (ja) 2007-10-05 2007-10-05 配線システム

Publications (2)

Publication Number Publication Date
JP2012064978A true JP2012064978A (ja) 2012-03-29
JP5240354B2 JP5240354B2 (ja) 2013-07-17

Family

ID=46060292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011274824A Expired - Fee Related JP5240354B2 (ja) 2011-12-15 2011-12-15 配線システム

Country Status (1)

Country Link
JP (1) JP5240354B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60117600A (ja) * 1983-11-28 1985-06-25 松下電器産業株式会社 静電破壊防止装置
JPS6380871U (ja) * 1986-11-14 1988-05-27
JPH04124838U (ja) * 1991-04-26 1992-11-13 株式会社富士通ゼネラル 電源回路
JP2000058666A (ja) * 1998-08-12 2000-02-25 Nec Ic Microcomput Syst Ltd 静電気保護回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60117600A (ja) * 1983-11-28 1985-06-25 松下電器産業株式会社 静電破壊防止装置
JPS6380871U (ja) * 1986-11-14 1988-05-27
JPH04124838U (ja) * 1991-04-26 1992-11-13 株式会社富士通ゼネラル 電源回路
JP2000058666A (ja) * 1998-08-12 2000-02-25 Nec Ic Microcomput Syst Ltd 静電気保護回路

Also Published As

Publication number Publication date
JP5240354B2 (ja) 2013-07-17

Similar Documents

Publication Publication Date Title
US7368761B1 (en) Electrostatic discharge protection device and fabrication method thereof
US5869869A (en) Microelectronic device with thin film electrostatic discharge protection structure
JP3773506B2 (ja) 半導体集積回路装置
CN107275165B (zh) 包括中断布线的电子控制装置
US5426323A (en) Integrated semiconductor circuit with ESD protection
JP6349217B2 (ja) 電子制御装置
US20060268477A1 (en) Apparatus for ESD protection
JP2002083931A (ja) 半導体集積回路装置
JP5752657B2 (ja) 半導体装置
KR20110042115A (ko) 멀티-다이 패키지에서 과전압 보호를 위한 시스템 및 방법
JPH1154237A (ja) 配線基板の放電構造
JP2008091808A (ja) 半導体集積回路
JP2010010419A (ja) 半導体装置
JP5240354B2 (ja) 配線システム
US20040257727A1 (en) ESD protection device, and pushbutton module and electronic device utilizing the same
JP4005794B2 (ja) 自動車用電子制御装置
JP6373912B2 (ja) ノイズフィルタ、及び当該ノイズフィルタが形成された回路基板
JP4872877B2 (ja) 配線基板
JP2009094243A (ja) 配線システム
US20060261412A1 (en) Process and electrostatic discharge protection device for the protection of a semiconductor circuit
US11244941B2 (en) Integrated device for protection from electrostatic discharges
JP2007227825A (ja) Icパッケージ、電子制御装置およびインターポーザ基板
US20050127444A1 (en) Semiconductor integrated circuit
JP2010183039A (ja) 混成回路の基板実装構造
US20230422391A1 (en) Vehicle-mounted electronic control device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130318

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees