JP2012064978A - 配線システム - Google Patents
配線システム Download PDFInfo
- Publication number
- JP2012064978A JP2012064978A JP2011274824A JP2011274824A JP2012064978A JP 2012064978 A JP2012064978 A JP 2012064978A JP 2011274824 A JP2011274824 A JP 2011274824A JP 2011274824 A JP2011274824 A JP 2011274824A JP 2012064978 A JP2012064978 A JP 2012064978A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- wiring
- static electricity
- electronic element
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】電子素子が実装される配線パターン5〜12を有する回路基板2と、電気部品が接続される電気配線23〜30と、電気配線23〜30に接続された端子14〜21が複数配列された端子配列部13とを備えており、端子配列部13は、互いに隣接して配置された第1端子16と第2端子15とを含み、第1端子16は、配線パターンのうち、接地経路を有する配線パターン7、または電気配線のうち、接地経路を有する電気配線25に接続されており、第2端子15は、配線パターンのうち、静電気Vに対して易破壊性の電子素子22が実装される配線パターン6に接続されている。
【選択図】図1
Description
図1は、本発明に係る第1実施形態の配線システム1Aの概略図である。この配線システム1Aは、所定の電子素子が実装される第1〜第8配線パターン5〜12を有する回路基板2と、所定のパターンに配列された第1〜第8端子14〜21を有し、回路基板2に実装される端子配列部13と、所定の電気部品を有する第1〜第8電気回路32〜39に接続されると共に、第1〜第8端子14〜21に接続された第1〜第8電気配線23〜30とを含む。
図3は、本発明に係る第2実施形態の配線システム1Bの概略図である。第1実施形態では、第3端子16に接続された第3配線パターン7を接地経路として構成していたが、第2実施形態では、第3端子16に接続された第3電気配線25を接地経路として構成している。すなわち、第3電気配線25は、第3電気回路34の一部を構成する電気部品40であるスイッチ素子を介して第3電気回路に接続されている。スイッチ素子40は第1〜第3接点41〜43を有しており、第3電気配線25は、スイッチ素子40の第1接点41を介して第3電気回路34に接続されている。スイッチ素子40の第2接点42は、常に接地されている。これにより、スイッチ素子40の第1接点41と第2接点42とが接続されているとき、第3電気配線25は、接地経路を形成すると共に、第3電気配線25に接続された第3端子16は、接地端子として構成される。
図5は、本発明の第3実施形態に係る配線システム1Cの概略図である。本実施形態では、第3配線パターン7には、例えばMOSFET素子のような電子素子47が実装されており、第3電気配線25は、例えば電磁リレースイッチを構成する第3電気回路34に接続されている。第3配線パターン7に実装される電子素子47は、静電気Vのような高電圧が印加されるとアバランシェ効果により静電気Vをアースすることが可能な低インピーダンスの電子素子であればよい。そのような電子素子47を選択することで、第3配線パターン7を、低インピーダンスの接地配線パターンとして構成できると共に、第3配線パターン7に接続される第3端子16を、低インピーダンス端子、つまり接地端子として構成できる。第3実施形態のその他の構成は、第1実施形態の構成と同一なので、その説明を省略する。
2 回路基板
3 ECU
5〜12 第1〜第8配線パターン
13 端子配列部
14〜21 第1〜第8端子
22 電子素子
23〜30 第1〜第8電気配線
32〜39 第1〜第8電気回路
V 静電気
Claims (2)
- 電子素子が実装される配線パターンを有する回路基板と、複数の端子が配列された端子配列部とを備えた配線システムであって、
前記端子配列部は、互いに隣接して配置された第1端子と第2端子とを含み、
前記第1端子は、前記配線パターンのうち、接地経路を有する配線パターンに接続されており、
前記第2端子は、前記配線パターンのうち、静電気に対して易破壊性の電子素子が実装される配線パターンに接続され、
前記接地経路を有する前記配線パターンに実装される電子素子が、アバランシェ効果を有する電子素子である配線システム。 - 電子素子が実装される配線パターンを有する回路基板と、電気部品が接続される電気配線と、前記電気配線に接続された端子が複数配列された端子配列部とを備えた配線システムであって、
前記端子配列部は、互いに隣接して配置された第1端子と第2端子とを含み、
前記第1端子は、前記配線パターンのうち、接地経路を有する配線パターン、または前記電気配線のうち、接地経路を有する電気配線に接続されており、
前記第2端子は、前記配線パターンのうち、静電気に対して易破壊性の電子素子が実装される配線パターンに接続され、
前記接地経路を有する前記配線パターンに実装される電子素子が、アバランシェ効果を有する電子素子である配線システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011274824A JP5240354B2 (ja) | 2011-12-15 | 2011-12-15 | 配線システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011274824A JP5240354B2 (ja) | 2011-12-15 | 2011-12-15 | 配線システム |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007262547A Division JP2009094243A (ja) | 2007-10-05 | 2007-10-05 | 配線システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012064978A true JP2012064978A (ja) | 2012-03-29 |
JP5240354B2 JP5240354B2 (ja) | 2013-07-17 |
Family
ID=46060292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011274824A Expired - Fee Related JP5240354B2 (ja) | 2011-12-15 | 2011-12-15 | 配線システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5240354B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60117600A (ja) * | 1983-11-28 | 1985-06-25 | 松下電器産業株式会社 | 静電破壊防止装置 |
JPS6380871U (ja) * | 1986-11-14 | 1988-05-27 | ||
JPH04124838U (ja) * | 1991-04-26 | 1992-11-13 | 株式会社富士通ゼネラル | 電源回路 |
JP2000058666A (ja) * | 1998-08-12 | 2000-02-25 | Nec Ic Microcomput Syst Ltd | 静電気保護回路 |
-
2011
- 2011-12-15 JP JP2011274824A patent/JP5240354B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60117600A (ja) * | 1983-11-28 | 1985-06-25 | 松下電器産業株式会社 | 静電破壊防止装置 |
JPS6380871U (ja) * | 1986-11-14 | 1988-05-27 | ||
JPH04124838U (ja) * | 1991-04-26 | 1992-11-13 | 株式会社富士通ゼネラル | 電源回路 |
JP2000058666A (ja) * | 1998-08-12 | 2000-02-25 | Nec Ic Microcomput Syst Ltd | 静電気保護回路 |
Also Published As
Publication number | Publication date |
---|---|
JP5240354B2 (ja) | 2013-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7368761B1 (en) | Electrostatic discharge protection device and fabrication method thereof | |
US5869869A (en) | Microelectronic device with thin film electrostatic discharge protection structure | |
JP3773506B2 (ja) | 半導体集積回路装置 | |
CN107275165B (zh) | 包括中断布线的电子控制装置 | |
US5426323A (en) | Integrated semiconductor circuit with ESD protection | |
JP6349217B2 (ja) | 電子制御装置 | |
US20060268477A1 (en) | Apparatus for ESD protection | |
JP2002083931A (ja) | 半導体集積回路装置 | |
JP5752657B2 (ja) | 半導体装置 | |
KR20110042115A (ko) | 멀티-다이 패키지에서 과전압 보호를 위한 시스템 및 방법 | |
JPH1154237A (ja) | 配線基板の放電構造 | |
JP2008091808A (ja) | 半導体集積回路 | |
JP2010010419A (ja) | 半導体装置 | |
JP5240354B2 (ja) | 配線システム | |
US20040257727A1 (en) | ESD protection device, and pushbutton module and electronic device utilizing the same | |
JP4005794B2 (ja) | 自動車用電子制御装置 | |
JP6373912B2 (ja) | ノイズフィルタ、及び当該ノイズフィルタが形成された回路基板 | |
JP4872877B2 (ja) | 配線基板 | |
JP2009094243A (ja) | 配線システム | |
US20060261412A1 (en) | Process and electrostatic discharge protection device for the protection of a semiconductor circuit | |
US11244941B2 (en) | Integrated device for protection from electrostatic discharges | |
JP2007227825A (ja) | Icパッケージ、電子制御装置およびインターポーザ基板 | |
US20050127444A1 (en) | Semiconductor integrated circuit | |
JP2010183039A (ja) | 混成回路の基板実装構造 | |
US20230422391A1 (en) | Vehicle-mounted electronic control device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130318 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160412 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |