JP2012059905A - Electrode connecting structure in electronic component - Google Patents

Electrode connecting structure in electronic component Download PDF

Info

Publication number
JP2012059905A
JP2012059905A JP2010201510A JP2010201510A JP2012059905A JP 2012059905 A JP2012059905 A JP 2012059905A JP 2010201510 A JP2010201510 A JP 2010201510A JP 2010201510 A JP2010201510 A JP 2010201510A JP 2012059905 A JP2012059905 A JP 2012059905A
Authority
JP
Japan
Prior art keywords
electrode
solder layer
lead
center
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010201510A
Other languages
Japanese (ja)
Inventor
Munehiko Masutani
宗彦 増谷
Masami Takeuchi
政美 竹内
Shigekazu Higashimoto
繁和 東元
Harumitsu Sato
晴光 佐藤
Takuya Ishizaki
卓也 石崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2010201510A priority Critical patent/JP2012059905A/en
Publication of JP2012059905A publication Critical patent/JP2012059905A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Abstract

PROBLEM TO BE SOLVED: To provide an electrode connecting structure in an electronic component, capable of suppressing that an electronic component is joined in a tilting state, even if a center of a joint region area between the electronic component and a lead is shifted to one side in regard to a center of a joint region area between the electronic component and a base portion.SOLUTION: An electrode connecting structure comprises a base portion 11, a semiconductor element 12 equipped with a first electrode 13 and a second electrode 14, a lead 15 disposed at an interval from the semiconductor element 12; and is provided with a first solder layer 16 between the base portion 11 and the first electrode 13, and a second solder layer 17 between the second electrode 14 and the lead 15. A center C2 of a joint region area S2 of the second solder layer 17 in the second electrode 14 is shifted from a center C1 of a joint region area S1 of the first solder layer 16 in the first electrode 13, and a distance between a part of the region on the center C2 side to the center C1 in the joint region with the second solder layer 17 in the second electrode 14 and the lead 15 is formed to be wider than a distance between the other part and the lead 15.

Description

この発明は、半導体素子など電子部品における電極の接続構造に関する。   The present invention relates to an electrode connection structure in an electronic component such as a semiconductor element.

特許文献１における図３及び図４で示す従来技術においては、ベース電極としての基部上に半導体素子が半田を介して接合されると共に、半導体素子上に上部電極が半田を介して接合された半導体装置が開示されている。半導体素子上には、信号線を接続（ワイヤボンディング）するための信号電極が設けられ、半導体素子上における信号電極が設けられた領域以外の領域に上部電極が半田で接合されている。また、半導体素子は基部上に半導体素子の裏面のほぼ全面が半田接合された状態にある。従って、上面から見た場合に、半導体素子と基部との接合領域面積の中心に対し、半導体素子と上部電極との接合領域面積の中心が片方にずれた位置にある。   In the prior art shown in FIG. 3 and FIG. 4 in Patent Document 1, a semiconductor element is bonded to a base portion as a base electrode via solder, and a semiconductor device in which an upper electrode is bonded to the semiconductor element via solder. An apparatus is disclosed. A signal electrode for connecting (wire bonding) a signal line is provided on the semiconductor element, and an upper electrode is joined by solder to a region other than the region where the signal electrode is provided on the semiconductor element. Further, the semiconductor element is in a state where almost the entire back surface of the semiconductor element is solder-bonded on the base. Therefore, when viewed from above, the center of the junction region area between the semiconductor element and the upper electrode is shifted to one side with respect to the center of the junction region area between the semiconductor element and the base.

この半導体装置の製造方法は、まず、基部上に半導体素子を半田を介して接合させた後、ワイヤボンディングにより半導体素子上の信号電極と外部電極とをワイヤにより接続させる。次に、半導体素子上に上部電極を所定間隔を保持しつつ対向配置させ、加熱装置で半導体装置全体を加熱させながら半田注入孔から溶融半田を供給する。その後硬化させることにより、半導体素子と上部電極とが半田により接合される。   In this method of manufacturing a semiconductor device, first, a semiconductor element is joined to a base via solder, and then a signal electrode on the semiconductor element and an external electrode are connected by a wire bonding by a wire. Next, the upper electrodes are arranged opposite to each other while maintaining a predetermined interval on the semiconductor element, and molten solder is supplied from the solder injection hole while heating the entire semiconductor device with a heating device. Thereafter, the semiconductor element and the upper electrode are joined by soldering by curing.

特開２００４−３０３８６９号公報JP 2004-303869 A

しかし、特許文献１で開示された従来技術においては、半導体素子と基部との接合領域に対し半導体素子と上部電極との接合領域が片方にずれた位置にあることにより、半導体素子と上部電極とを半田で接合させるときに、半田の表面張力により半導体素子が傾いてしまう問題がある。これは、半導体素子と上部電極との接合時には、半導体装置全体を加熱させながら溶融半田の供給が行われ、基部、半導体素子、上部電極の全てが半田が溶融する温度以上に加熱されるので、半導体素子と基部との間の半田も溶融状態となることによる。この半田の溶融状態においては、半導体素子には半田層から表面張力による引っ張り力Ｆが作用するが、半導体素子と基部間の半田層からは半導体素子を基部側に引っ張る引っ張り力Ｆ１が作用し、半導体素子と上部電極間の半田層からは半導体素子を上部電極側に引っ張る引っ張り力Ｆ２が作用する。ところで、半導体素子と基部との接合領域面積の中心に対し半導体素子と上部電極との接合領域面積の中心が片方にずれた位置にあることにより、半導体素子と上部電極間の半田層から半導体素子に作用する半導体素子と基部との接合領域面積の中心を中心として時計回りのモーメントと反時計回りのモーメントとが不均衡となり、半導体素子は基部に対して傾いた状態で接合されてしまう。   However, in the prior art disclosed in Patent Document 1, the junction region between the semiconductor element and the upper electrode is shifted to one side with respect to the junction region between the semiconductor element and the base. When soldering is performed with solder, there is a problem that the semiconductor element is inclined due to the surface tension of the solder. This is because when the semiconductor element and the upper electrode are joined, molten solder is supplied while heating the entire semiconductor device, and the base, the semiconductor element, and the upper electrode are all heated above the temperature at which the solder melts. This is because the solder between the semiconductor element and the base is also in a molten state. In the molten state of the solder, a tensile force F due to surface tension acts on the semiconductor element from the solder layer, but a tensile force F1 that pulls the semiconductor element toward the base side acts from the solder layer between the semiconductor element and the base part. From the solder layer between the semiconductor element and the upper electrode, a tensile force F2 that pulls the semiconductor element toward the upper electrode acts. By the way, since the center of the junction area area between the semiconductor element and the upper electrode is shifted to one side with respect to the center of the junction area area between the semiconductor element and the base, the semiconductor element is separated from the solder layer between the semiconductor element and the upper electrode. As a result, a clockwise moment and a counterclockwise moment are imbalanced around the center of the area of the junction region between the semiconductor element acting on the base and the base, and the semiconductor element is joined while being tilted with respect to the base.

本発明は上記の問題点に鑑みてなされたもので、本発明の目的は、電子部品と基部との接合領域面積の中心に対し電子部品と上部電極との接合領域面積の中心が片方にずれた位置にあっても電子部品が基部に対して傾いた状態で接合されるのを抑制可能な電子部品における電極の接続構造の提供にある。   The present invention has been made in view of the above problems, and an object of the present invention is to shift the center of the junction region area between the electronic component and the upper electrode to one side with respect to the center of the junction region area between the electronic component and the base. The present invention is to provide an electrode connection structure in an electronic component that can prevent the electronic component from being joined in a tilted state with respect to the base portion even if the electronic component is in the position.

上記の課題を解決するために、請求項１記載の発明は、平面状の接合面を有する基部と、表面が平面状の第１電極および第２電極を備えた電子部品と、該電子部品と間隔を空けて配置される板状のリードとを有し、前記基部の接合面と前記第１電極とは第１半田層を介して接合され、前記第２電極と前記リードとは第２半田層を介して接合される電子部品における電極の接続構造において、前記基部の接合面上方から見て、前記第２電極における前記第２半田層の接合領域面積の中心が前記第１電極における前記第１半田層の接合領域面積の中心からずれた位置にあり、前記第２電極の前記第２半田層との接合領域における前記第１半田層の接合領域面積の中心に対して前記第２半田層の接合領域面積の中心が存在する側の領域の少なくとも一部と前記リードとの距離は、他の部分と前記リードとの距離よりも広く形成されていることを特徴とする。   In order to solve the above-mentioned problems, the invention described in claim 1 includes a base having a planar joining surface, an electronic component having a planar first electrode and a second electrode, and the electronic component. Plate-like leads arranged at intervals, the joint surface of the base and the first electrode are joined via a first solder layer, and the second electrode and the lead are second solder. In the electrode connection structure in the electronic component bonded through the layer, the center of the bonding region area of the second solder layer in the second electrode is the first electrode in the first electrode when viewed from above the bonding surface of the base. The second solder layer with respect to the center of the bonding area of the first solder layer in the bonding area of the second electrode with the second solder layer at a position shifted from the center of the bonding area of the first solder layer. At least of the region on the side where the center of the junction region area of Distance parts and the lead is characterized in that it is wider than the distance between the other portion and the lead.

請求項１記載の発明によれば、基部の接合面と電子部品の第１電極とは第１半田層を介して接合され、電子部品の第２電極とリードとは第２半田層を介して接合されているので、電子部品に対して一方の側に基部が配置され、それと反対側にリードが配置されて、間にそれぞれ第１半田層、第２半田層が形成された構成となっている。このような構成を有する半導体装置の製造に際しては、基部の接合面上に電子部品を第１半田層を介して接合させた後で、加熱装置内で溶融半田を供給して電子部品とリードとの接合を行い第２半田層を形成するのが一般的な方法である。この時、第１半田層も溶融状態となる。
半田の溶融状態においては、電子部品には第１半田層及び第２半田層から表面張力による引っ張り力が作用する。単位面積当りに作用する引っ張り力をＦとすれば、引っ張り力Ｆは、第１半田層及び第２半田層を介して接合される両部材間の距離にほぼ反比例し、力の方向はそれぞれ反対方向となっている。例えば、第１半田層を介して基部と第１電極とは接合されているが、第１半田層から作用する引っ張り力をＦ１とすると引っ張り力Ｆ１は電子部品を基部へ向かう方向へ引っ張る力である。また、第２半田層を介して第２電極とリードとは接合されているが、第２半田層から作用する引っ張り力をＦ２とすると引っ張り力Ｆ２は電子部品をリードに向かう方向へ引っ張る力である。
ここで、基部と電子部品との距離をｄ１とし、電子部品とリードとの距離をｄ２として
距離ｄ１、ｄ２が一定とした場合には、引っ張り力Ｆ１、Ｆ２はそれぞれの半田層内において一定の値となる。そして、基部の接合面上方から見て、第２電極における第２半田層の接合領域面積の中心Ｃ２が第１電極における第１半田層の接合領域面積の中心Ｃ１からずれた位置にあるとすると、第１半田層から電子部品に加わるモーメント（引っ張り力Ｆ１×中心Ｃ１からの距離）は、中心Ｃ１を中心として時計回りのモーメントと反時計回りのモーメントとが釣り合った状態となるが、第２半田層から電子部品に加わるモーメント（引っ張り力Ｆ２×中心Ｃ１からの距離）は、中心Ｃ１を中心として時計回りのモーメントと反時計回りのモーメントとが不均衡となり、その結果電子部品は傾いてしまう。
しかし、本発明においては、第２電極の第２半田層との接合領域における第１半田層の接合領域面積の中心Ｃ１に対して第２半田層の接合領域面積の中心Ｃ２が存在する側の領域の少なくとも一部は、リードとの距離が他の部分とリードとの距離よりも広く形成されている。すなわち、第２半田層においては第２電極とリードとの距離ｄ２は一定ではなく、中心Ｃ２が存在する側の領域の少なくとも一部において他の部分よりも距離ｄ２が広く形成されている。よって、距離ｄ２が広く形成された部位における引っ張り力Ｆ２は、他の部分よりも小さくなっている。このため、第２半田層から電子部品に加わる中心Ｃ１を中心として時計回りのモーメントと反時計回りのモーメントとを釣り合った状態により近づけることが可能である。すなわち、他の部分よりも距離ｄ２が広く形成された部位を適宜調整することにより、電子部品の傾きを防止できる。従って、電子部品全体としては、電子部品が基部に対し傾いた状態で接合されるのを抑制可能である。
なお、本発明において「第１半田層の接合領域面積の中心Ｃ１に対して第２半田層の接合領域面積の中心Ｃ２が存在する側の領域」というのは、第２電極の第２半田層との接合領域において、第１半田層の接合領域面積の中心Ｃ１に対応する位置を通り、且つ、中心Ｃ１と中心Ｃ２とを結ぶ線に対して垂直な直線により画定される２つの領域のうち中心Ｃ２が存在する側の領域のことを指しており、これにより規定される領域の一部又は全部においてリードとの距離が他の部分より広く形成されている。 According to the first aspect of the present invention, the bonding surface of the base and the first electrode of the electronic component are bonded via the first solder layer, and the second electrode and the lead of the electronic component are bonded via the second solder layer. Since it is joined, the base is arranged on one side with respect to the electronic component, the lead is arranged on the opposite side, and the first solder layer and the second solder layer are formed between them, respectively. Yes. In manufacturing the semiconductor device having such a configuration, after joining the electronic component on the joint surface of the base via the first solder layer, the molten solder is supplied in the heating device, and the electronic component and the lead are connected. It is a general method to form the second solder layer by joining the above. At this time, the first solder layer is also in a molten state.
In the molten state of the solder, a tensile force due to surface tension acts on the electronic component from the first solder layer and the second solder layer. If the tensile force acting per unit area is F, the tensile force F is almost inversely proportional to the distance between both members joined via the first solder layer and the second solder layer, and the directions of the forces are opposite to each other. It has become a direction. For example, the base and the first electrode are joined via the first solder layer. If the pulling force acting from the first solder layer is F1, the pulling force F1 is a force that pulls the electronic component in the direction toward the base. is there. In addition, the second electrode and the lead are joined via the second solder layer. If the pulling force acting from the second solder layer is F2, the pulling force F2 is a force that pulls the electronic component toward the lead. is there.
Here, when the distance between the base and the electronic component is d1, and the distance between the electronic component and the lead is d2, and the distances d1 and d2 are constant, the tensile forces F1 and F2 are constant in each solder layer. Value. When viewed from above the bonding surface of the base, the center C2 of the bonding area of the second solder layer in the second electrode is at a position shifted from the center C1 of the bonding area of the first solder layer in the first electrode. The moment applied to the electronic component from the first solder layer (the pulling force F1 × the distance from the center C1) is a state where the clockwise moment and the counterclockwise moment about the center C1 are balanced. As for the moment applied to the electronic component from the solder layer (the pulling force F2 × the distance from the center C1), the clockwise moment and the counterclockwise moment about the center C1 are imbalanced, and as a result, the electronic component is tilted. .
However, in the present invention, the center C2 of the bonding region area of the second solder layer is present on the side where the center C2 of the bonding region area of the second solder layer exists in the bonding region area C1 of the first solder layer in the bonding region of the second electrode with the second solder layer. At least a part of the region is formed such that the distance from the lead is wider than the distance from the other part to the lead. That is, in the second solder layer, the distance d2 between the second electrode and the lead is not constant, and the distance d2 is formed wider than the other parts in at least a part of the region where the center C2 exists. Therefore, the pulling force F2 at the part where the distance d2 is widely formed is smaller than the other parts. For this reason, it is possible to bring the clockwise moment and counterclockwise moment closer to each other closer to the center C1 applied to the electronic component from the second solder layer. That is, the electronic component can be prevented from being tilted by appropriately adjusting a portion where the distance d2 is formed wider than other portions. Accordingly, the electronic component as a whole can be prevented from being joined in a state where the electronic component is inclined with respect to the base.
In the present invention, “the region on the side where the center C2 of the bonding area of the second solder layer is present with respect to the center C1 of the bonding area of the first solder layer” refers to the second solder layer of the second electrode. Of the two regions defined by a straight line passing through a position corresponding to the center C1 of the bonding region area of the first solder layer and perpendicular to the line connecting the center C1 and the center C2. This indicates a region on the side where the center C2 exists, and a part or all of the region defined thereby is formed wider than the other portions.

請求項２記載の発明は、請求項１に記載の電子部品における電極の接続構造において、前記リードの形状が、湾曲状に形成されたことを特徴とする。   According to a second aspect of the present invention, in the electrode connection structure of the electronic component according to the first aspect, the shape of the lead is formed in a curved shape.

請求項２記載の発明によれば、リードの形状が湾曲状に形成されているので、電子部品とリードとの距離ｄ２を連続的に変化させることが可能であり、リードと第２電極間に溶融半田をスムースに供給可能である。   According to the second aspect of the present invention, since the shape of the lead is curved, it is possible to continuously change the distance d2 between the electronic component and the lead, and between the lead and the second electrode. Molten solder can be supplied smoothly.

請求項３記載の発明は、請求項１に記載の電子部品における電極の接続構造において、前記リードの形状が、階段状に形成されたことを特徴とする。   According to a third aspect of the present invention, in the electrode connection structure of the electronic component according to the first aspect, the lead is formed in a step shape.

請求項３記載の発明によれば、リードの形状が階段状に形成されているので、製造が容易であり製造工数を削減可能である。   According to the third aspect of the present invention, since the lead is formed in a stepped shape, the manufacturing is easy and the number of manufacturing steps can be reduced.

請求項４記載の発明は、請求項１〜３のいずれか一項に記載の電子部品における電極の接続構造において、前記リードは前記第２電極との距離が他の部分より広く形成された部分より延出する延出部を有し、該延出部に半田供給用の孔を設けたことを特徴とする。   According to a fourth aspect of the present invention, in the electrode connection structure in the electronic component according to any one of the first to third aspects, the lead is a portion formed such that the distance from the second electrode is wider than the other portion. It has an extending part that extends further, and a solder supply hole is provided in the extending part.

請求項４記載の発明によれば、リードは第２電極との距離が他の部分より広く形成された部分より延出する延出部を有し、該延出部に半田供給用の孔が設けられているので、半田供給用の孔から溶融半田を供給し、延出部を伝わらせて半田を供給させることが可能である。重力を利用して溶融半田を供給できるので、半田を確実に供給可能である。   According to a fourth aspect of the present invention, the lead has an extending portion that extends from a portion that is wider than the other portion with respect to the second electrode, and a hole for supplying solder is formed in the extending portion. Since it is provided, it is possible to supply the molten solder from the hole for supplying solder and to transmit the solder along the extending portion. Since the molten solder can be supplied using gravity, the solder can be supplied reliably.

請求項５記載の発明は、請求項１〜４のいずれか一項に記載の電子部品における電極の接続構造において、前記第１電極における前記第１半田層の接合領域が、前記電子部品の前記基部の接合面に対向する側の全面に及んでいることを特徴とする。   According to a fifth aspect of the present invention, in the electrode connection structure in the electronic component according to any one of the first to fourth aspects, a bonding region of the first solder layer in the first electrode is the electronic component. It extends over the entire surface on the side facing the joint surface of the base.

請求項５記載の発明によれば、第１電極における第１半田層の接合領域が電子部品の基部の接合面に対向する側の全面に及んでいるので、電子部品を基部上に全面均一に接合可能である。   According to the fifth aspect of the present invention, since the bonding area of the first solder layer in the first electrode extends over the entire surface on the side facing the bonding surface of the base portion of the electronic component, the electronic component is uniformly distributed over the base portion. Can be joined.

本発明によれば、第２電極の第２半田層との接合領域における第１半田層の接合領域面積の中心に対して第２半田層の接合領域面積の中心が存在する側の領域の少なくとも一部は、リードとの距離が他の部分とリードとの距離よりも広く形成されるため、電子部品が基部に対して傾いた状態で接合されるのを抑制可能である。   According to the present invention, at least a region on the side where the center of the bonding region area of the second solder layer exists with respect to the center of the bonding region area of the first solder layer in the bonding region of the second electrode with the second solder layer. In some cases, the distance between the lead and the lead is formed wider than the distance between the other part and the lead, so that it is possible to suppress the electronic component from being joined while being inclined with respect to the base.

第１の実施形態に係る半導体素子における電極の接続構造を示す模式断面図である。It is a schematic cross section which shows the connection structure of the electrode in the semiconductor element which concerns on 1st Embodiment. 第１の実施形態に係る接続構造の上面図である。It is a top view of the connection structure concerning a 1st embodiment. 第１の実施形態に係る接続構造の半導体素子と各半田層との接合領域面積を示す上面図である。It is a top view which shows the junction area | region area of the semiconductor element of the connection structure which concerns on 1st Embodiment, and each solder layer. 第１の実施形態に係る接続構造の製造工程を説明するための模式図である。（ａ）半導体素子を基部上に接合させる工程を示し、（ｂ）半導体素子上に間隔を空けてリードを配置する工程を示し、（ｃ）リードと半導体素子間に溶融半田を供給する工程を示し、ｄ）半田を供給後硬化させた状態を示す。It is a schematic diagram for demonstrating the manufacturing process of the connection structure which concerns on 1st Embodiment. (A) showing a step of bonding a semiconductor element on the base, (b) showing a step of arranging leads on the semiconductor element with an interval, and (c) supplying molten solder between the lead and the semiconductor element. D) shows a state where the solder is hardened after being supplied. 第１の実施形態に係る接続構造の作用説明用の模式図である。（ａ）模式断面図を示し、（ｂ）半導体素子と各半田層との接合領域面積を示す上面図である。It is a mimetic diagram for explanation of operation of the connection structure concerning a 1st embodiment. FIG. 4A is a schematic cross-sectional view, and FIG. 4B is a top view illustrating a bonding region area between a semiconductor element and each solder layer. 第２の実施形態に係る半導体素子における電極の接続構造を示す模式断面図である。It is a schematic cross section which shows the connection structure of the electrode in the semiconductor element which concerns on 2nd Embodiment. 第２の実施形態に係る接続構造の製造工程を説明するための模式図である。（ａ）半導体素子を基部上に接合させる工程を示し、（ｂ）半導体素子上に間隔を空けてリードを配置する工程を示し、（ｃ）リードと半導体素子間に溶融半田を供給する工程を示し、ｄ）半田を供給後硬化させた状態を示す。It is a schematic diagram for demonstrating the manufacturing process of the connection structure which concerns on 2nd Embodiment. (A) showing a step of bonding a semiconductor element on the base, (b) showing a step of arranging leads on the semiconductor element with an interval, and (c) supplying molten solder between the lead and the semiconductor element. D) shows a state where the solder is hardened after being supplied. 第３の実施形態に係る半導体素子における電極の接続構造を示す模式断面図である。It is a schematic cross section which shows the connection structure of the electrode in the semiconductor element which concerns on 3rd Embodiment. 第４の実施形態に係る半導体素子における電極の接続構造を示す模式図である。（ａ）模式断面図を示し、（ｂ）半導体素子と各半田層との接合領域面積を示す上面図である。It is a schematic diagram which shows the connection structure of the electrode in the semiconductor element which concerns on 4th Embodiment. FIG. 4A is a schematic cross-sectional view, and FIG. 4B is a top view illustrating a bonding region area between a semiconductor element and each solder layer. その他の実施形態に係る半導体素子における電極の接続構造を示す模式断面図である。It is a schematic cross section which shows the connection structure of the electrode in the semiconductor element which concerns on other embodiment. その他の実施形態に係る半導体素子における電極の接続構造を示す模式図である。（ａ）模式断面図を示し、（ｂ）半導体素子と各半田層との接合領域面積を示す上面図である。It is a schematic diagram which shows the connection structure of the electrode in the semiconductor element which concerns on other embodiment. FIG. 4A is a schematic cross-sectional view, and FIG. 4B is a top view illustrating a bonding region area between a semiconductor element and each solder layer.

（第１の実施形態）
以下、第１の実施形態に係る半導体素子における電極の接続構造を図１〜図５に基づいて説明する。
図１に示すように、この接続構造を有する半導体装置１０は、上面に平面状の接合面を有する基部１１と、表面が平面状の第１電極１３および第２電極１４を備えた電子部品としての半導体素子１２と、半導体素子１２と間隔を空けて配置された板状のリード１５から構成され、基部１１の接合面と第１電極１３とは第１半田層１６を介して接合され、第２電極１４とリード１５とは第２半田層１７を介して接合されている。 (First embodiment)
The electrode connection structure in the semiconductor device according to the first embodiment will be described below with reference to FIGS.
As shown in FIG. 1, a semiconductor device 10 having this connection structure is an electronic component including a base 11 having a planar bonding surface on the upper surface, and a first electrode 13 and a second electrode 14 having a planar surface. The semiconductor element 12 and the plate-like lead 15 arranged at a distance from the semiconductor element 12, the bonding surface of the base 11 and the first electrode 13 are bonded via the first solder layer 16, The two electrodes 14 and the leads 15 are joined via the second solder layer 17.

図１及び図２に示すように、基部１１は、金属製で所定の厚さを有する矩形の材料が用いられており、材料としては、銅、アルミニウム、又はこれらの合金等を含んだ導電性で熱伝導性の良い金属材料が使用されている。   As shown in FIGS. 1 and 2, the base 11 is made of a rectangular material having a predetermined thickness made of metal, and the material is conductive including copper, aluminum, or an alloy thereof. Metal materials with good thermal conductivity are used.

半導体素子１２は、矩形の形状を有し、裏面のほぼ全面に第１電極１３が形成され、おもて面に第２電極１４が形成されている。第１電極１３及び第２電極１４は、銅やアルミニウム等で形成されている。半導体素子１２としては、例えば、ＩＧＢＴやダイオードなどが用いられている。半導体素子１２のおもて面における半導体素子１２の短辺方向の側縁部のうちの一方には、信号用電極１８が形成され信号用電極１８は図示しない外部電極とワイヤ１９により接続されている。従って、第１電極１３は半導体素子１２の裏面のほぼ全面に渡り形成されているが、第２電極１４は半導体素子１２のおもて面における信号用電極１８の形成された部位を含まない領域に形成されている。   The semiconductor element 12 has a rectangular shape, and the first electrode 13 is formed on almost the entire back surface, and the second electrode 14 is formed on the front surface. The first electrode 13 and the second electrode 14 are made of copper, aluminum, or the like. For example, an IGBT or a diode is used as the semiconductor element 12. A signal electrode 18 is formed on one of the side edges in the short side direction of the semiconductor element 12 on the front surface of the semiconductor element 12, and the signal electrode 18 is connected to an external electrode (not shown) by a wire 19. Yes. Therefore, the first electrode 13 is formed over almost the entire back surface of the semiconductor element 12, but the second electrode 14 is a region that does not include the portion where the signal electrode 18 is formed on the front surface of the semiconductor element 12. Is formed.

リード１５は、板状の部材を折り曲げた形状を有し、上部電極に該当する。材料としては、銅、アルミニウム、又はこれらの合金等を含んだ導電性で熱伝導性の良い金属材料が使用されている。図１に示すように、リード１５は半導体素子１２のおもて面と平行に形成された先端部１５Ａと、半導体素子１２から離れる方向に湾曲した湾曲部１５Ｂと、湾曲部１５Ｂより外側に延出した延出部１５Ｃから構成されている。先端部１５Ａ及び湾曲部１５Ｂと第２電極１４間に第２半田層１７が形成されている。   The lead 15 has a shape obtained by bending a plate-like member, and corresponds to the upper electrode. As the material, a metal material having good conductivity and heat conductivity including copper, aluminum, or an alloy thereof is used. As shown in FIG. 1, the lead 15 includes a tip 15A formed parallel to the front surface of the semiconductor element 12, a curved part 15B curved in a direction away from the semiconductor element 12, and an outer side extending from the curved part 15B. It is comprised from the extended part 15C extended. A second solder layer 17 is formed between the distal end portion 15 </ b> A and the curved portion 15 </ b> B and the second electrode 14.

ここで、湾曲部１５Ｂは、先端部１５Ａから離れるほど第２電極１４との距離が大きくなるように形成されているので、先端部１５Ａと第２電極１４との間に供給される第２半田層１７の厚さをｄ２１とし、湾曲部１５Ｂと第２電極１４との間に供給される第２半田層１７の厚さをｄ２２とすれば、厚さｄ２１よりも厚さｄ２２が厚くなるように第２半田層１７は形成される。（ｄ２１＜ｄ２２）なお、厚さｄ２２は信号用電極１８から離れるほど厚くなり、図１で示した厚さｄ２２は、最も厚い部位を表している。
一方、基部１１と第１電極１３との間に供給される第１半田層１６の厚さをｄ１とすれば、第２電極１４がリード１５と接合されていない場合において第１半田層１６は第１電極１３上において全面均一な厚さとなるように形成されている。 Here, since the bending portion 15B is formed so that the distance from the second electrode 14 increases as the distance from the distal end portion 15A increases, the second solder supplied between the distal end portion 15A and the second electrode 14 is formed. If the thickness of the layer 17 is d21 and the thickness of the second solder layer 17 supplied between the curved portion 15B and the second electrode 14 is d22, the thickness d22 is greater than the thickness d21. In addition, the second solder layer 17 is formed. (D21 <d22) Note that the thickness d22 increases as the distance from the signal electrode 18 increases, and the thickness d22 shown in FIG. 1 represents the thickest part.
On the other hand, if the thickness of the first solder layer 16 supplied between the base 11 and the first electrode 13 is d1, the first solder layer 16 is not bonded to the lead 15 when the second electrode 14 is not joined to the lead 15. The first electrode 13 is formed to have a uniform thickness over the entire surface.

図３に示すように、第１電極１３における第１半田層１６の接合領域面積をＳ１、その接合領域面積Ｓ１の中心をＣ１とし、第２電極１４における第２半田層１７の接合領域面積をＳ２、その接合領域面積Ｓ２の中心をＣ２とする。中心Ｃ２は中心Ｃ１からずれた位置にあり、中心Ｃ２は中心Ｃ１に対し信号用電極１８と反対側にずれている。
また、第２電極１４の第２半田層１７との接合領域における第１半田層１６の接合領域面積Ｓ１の中心Ｃ１に対して第２半田層１７の接合領域面積Ｓ２の中心Ｃ２が存在する側の領域の少なくとも一部とリード１５との距離は、他の部分とリード１５との距離よりも広く形成されている。すなわち、接合領域面積Ｓ２内において中心Ｃ１に対して中心Ｃ２が存在する側の方がリード１５との距離が広くなるように形成されている。 As shown in FIG. 3, the bonding area of the first solder layer 16 in the first electrode 13 is S1, the center of the bonding area S1 is C1, and the bonding area of the second solder layer 17 in the second electrode 14 is C1. S2, and the center of the junction region area S2 is C2. The center C2 is shifted from the center C1, and the center C2 is shifted to the opposite side of the signal electrode 18 with respect to the center C1.
Further, the side where the center C2 of the junction region area S2 of the second solder layer 17 exists with respect to the center C1 of the junction region area S1 of the first solder layer 16 in the junction region of the second electrode 14 with the second solder layer 17. The distance between at least a portion of the region and the lead 15 is formed wider than the distance between the other portion and the lead 15. That is, it is formed so that the distance from the lead 15 is larger on the side where the center C2 exists than the center C1 in the junction region area S2.

次に、上記構造を有する半導体装置１０についてその製造工程を図４に基づき説明する。
先ず、図４（ａ）に示すように、基部１１の接合面上にはんだ箔を介して半導体素子１２を載せ、図示しない加熱装置によって所定の温度ではんだ箔を溶融させ、その後硬化させて半導体素子１２と基部１１の接合面との半田付けを行う。その結果、半導体素子１２の第１電極１３と基部１１の接合面とが第１半田層１６を介して接合される。 Next, the manufacturing process of the semiconductor device 10 having the above structure will be described with reference to FIG.
First, as shown in FIG. 4A, the semiconductor element 12 is placed on the joint surface of the base 11 via a solder foil, the solder foil is melted at a predetermined temperature by a heating device (not shown), and then cured to form a semiconductor. Soldering between the joint surface of the element 12 and the base 11 is performed. As a result, the first electrode 13 of the semiconductor element 12 and the bonding surface of the base portion 11 are bonded via the first solder layer 16.

次に、図４（ｂ）に示すように、半導体素子１２上にリード１５を治具にて所定間隔だけ空けて対向配置させる。すなわち、第２電極１４上にリード１５の先端部１５Ａを信号用電極１８側に向け、延出部１５Ｃを信号用電極１８とは反対側に向くようにして配置させる。このとき、リード１５は、湾曲部１５Ｂと第２電極１４間の距離が先端部１５Ａと第２電極１４間の距離より大きくなるように配置される。   Next, as shown in FIG. 4B, the leads 15 are arranged on the semiconductor element 12 so as to face each other with a predetermined interval with a jig. That is, the tip 15 A of the lead 15 is arranged on the second electrode 14 so that it faces the signal electrode 18, and the extension 15 C faces the side opposite to the signal electrode 18. At this time, the lead 15 is disposed such that the distance between the curved portion 15B and the second electrode 14 is larger than the distance between the distal end portion 15A and the second electrode 14.

次に、図４（ｃ）に示すように、図４（ｂ）に示す状態にある半導体装置を加熱装置内に入れて、装置全体を加熱させながら側方に配置された半田供給装置２０から溶融半田を供給する。溶融半田は、半田自身の毛細管現象とぬれ性により、湾曲部１５Ｂと第２電極１４間の距離の広い方から、先端部１５Ａと第２電極１４間の距離の狭い方へ向けて侵入し、先端部１５Ａ及び湾曲部１５Ｂと第２電極１４間に充填される。   Next, as shown in FIG. 4C, the semiconductor device in the state shown in FIG. 4B is placed in the heating device, and the solder supply device 20 disposed on the side is heated while the entire device is heated. Supply molten solder. Due to the capillary phenomenon and wettability of the solder itself, the molten solder enters from the wider distance between the curved portion 15B and the second electrode 14 toward the smaller distance between the tip portion 15A and the second electrode 14, It fills between tip part 15A and curved part 15B, and the 2nd electrode 14.

次に、図４（ｄ）に示すように、加熱装置から取り出し冷却させることにより半田が硬化し、第２電極１４とリード１５とが第２半田層１７を介して接合される。そして、半導体素子１２上の信号用電極１８と外部電極とをワイヤ１９により接続（ワイヤボンディング）させる。なお、第１半田層１６と第２半田層１７とは、スズ（Ｓｎ）等を含む同一組成、同一融点の半田を使用している。   Next, as shown in FIG. 4 (d), the solder is cured by being taken out of the heating device and cooled, and the second electrode 14 and the lead 15 are joined via the second solder layer 17. Then, the signal electrode 18 on the semiconductor element 12 and the external electrode are connected by wire 19 (wire bonding). The first solder layer 16 and the second solder layer 17 are made of solder having the same composition and the same melting point including tin (Sn).

次に、上記構成を有する半導体装置１０についてその作用説明を行う。
上記図４（ｃ）の工程にあるとき、供給された溶融半田により形成される第２半田層１７に加えて、第１半田層１６も溶融状態にある。
半田の溶融状態においては、半導体素子１２には、第１半田層１６及び第２半田層１７から表面張力による引っ張り力が作用する。単位面積当りの引っ張り力をＦとすると、この引っ張り力Ｆは、第１半田層１６及び第２半田層１７を介して接合される両部材間の距離にほぼ反比例し、第１半田層１６からの力の方向と第２半田層１７からの力の方向はそれぞれ反対方向となっている。例えば、図５（ａ）に示すように、第１半田層１６を介して基部１１と第１電極１３とは接合されているが、第１半田層１６から半導体素子１２に作用する単位面積当りの引っ張り力をＦ１とすると引っ張り力Ｆ１は半導体素子１２を基部１１側へ引っ張る方向に作用する。また、第２半田層１７を介して第２電極１４とリード１５とは接合されているが、第２半田層１７から半導体素子１２に作用する単位面積当りの引っ張り力をＦ２とすると引っ張り力Ｆ２は半導体素子１２をリード１５側へ引っ張る方向に作用する。 Next, the operation of the semiconductor device 10 having the above configuration will be described.
4C, in addition to the second solder layer 17 formed by the supplied molten solder, the first solder layer 16 is also in a molten state.
In the molten state of the solder, a tensile force due to surface tension acts on the semiconductor element 12 from the first solder layer 16 and the second solder layer 17. Assuming that the tensile force per unit area is F, the tensile force F is almost inversely proportional to the distance between both members joined via the first solder layer 16 and the second solder layer 17, and from the first solder layer 16. The direction of the force and the direction of the force from the second solder layer 17 are opposite to each other. For example, as shown in FIG. 5A, the base 11 and the first electrode 13 are joined via the first solder layer 16, but per unit area acting on the semiconductor element 12 from the first solder layer 16. Assuming that the pulling force of F1 is F1, the pulling force F1 acts in the direction of pulling the semiconductor element 12 toward the base 11 side. In addition, the second electrode 14 and the lead 15 are joined via the second solder layer 17, but if the tensile force per unit area acting on the semiconductor element 12 from the second solder layer 17 is F2, the tensile force F2 Acts in the direction of pulling the semiconductor element 12 toward the lead 15.

ところで、基部１１と第１電極１３間の距離は一定のため、基部１１と第１電極１３との間に供給される第１半田層１６の厚さｄ１は、第１電極１３上において全面均一となるように形成されている。また、第２電極１４とリード１５は、先端部１５Ａと第２電極１４との距離より湾曲部１５Ｂと第２電極１４の距離が広くなるように形成されているので、第２電極１４とリード１５の間に供給される第２半田層１７の厚さｄ２は、先端部１５Ａと第２電極１４との間に供給される第２半田層１７の厚さｄ２１より湾曲部１５Ｂと第２電極１４との間に供給される第２半田層１７の厚さｄ２２が厚くなるように形成されている。
また、図５（ｂ）に示すように、第１電極１３における第１半田層１６の接合領域面積Ｓ１の中心Ｃ１に対し、第２電極１４における第２半田層１７の接合領域面積Ｓ２の中心Ｃ２は信号用電極１８と反対側にずれた位置にある。 Incidentally, since the distance between the base 11 and the first electrode 13 is constant, the thickness d1 of the first solder layer 16 supplied between the base 11 and the first electrode 13 is uniform over the first electrode 13. It is formed to become. Further, since the second electrode 14 and the lead 15 are formed so that the distance between the curved portion 15B and the second electrode 14 is larger than the distance between the tip portion 15A and the second electrode 14, the second electrode 14 and the lead 15 are formed. The thickness d2 of the second solder layer 17 supplied between the second solder layer 17 and the second electrode 14 is greater than the thickness d21 of the second solder layer 17 supplied between the tip 15A and the second electrode 14. 14 is formed such that the thickness d22 of the second solder layer 17 supplied between the second solder layer 17 and the second solder layer 17 increases.
Further, as shown in FIG. 5B, the center of the junction region area S2 of the second solder layer 17 in the second electrode 14 with respect to the center C1 of the junction region area S1 of the first solder layer 16 in the first electrode 13. C2 is at a position shifted to the opposite side of the signal electrode 18.

従って、第１半田層１６による引っ張り力Ｆ１は、第１電極１３と基部１１との距離が一定で第１半田層１６の厚さが一定のため、第１電極１３における第１半田層１６の接合領域面積Ｓ１の全面においてどの位置でも同じ力となる。全体としてはＦ１×Ｓ１の大きさの引っ張り力が半導体素子１２に作用する。一方、従来技術のようにリード１５に湾曲部が設けられていない場合、第２半田層１７による引っ張り力Ｆ２は、第２電極１４における第２半田層１７の接合領域面積Ｓ２の全面においてどの位置でも同じ力となる。全体としてはＦ２×Ｓ２の大きさの引っ張り力が半導体素子１２には作用する。しかし、引っ張り力Ｆ２×Ｓ２の中心Ｃ２が引っ張り力Ｆ１×Ｓ１の中心Ｃ１からずれているため、全体として半導体素子１２は傾いた状態で接合されることになる。
一方、本実施形態の場合は、第２半田層１７においては、先端部１５Ａと湾曲部１５Ｂとで作用する単位面積当りの引っ張り力Ｆ２が異なり、先端部１５Ａと第２電極１４間に作用する引っ張り力をＦ２１とし、湾曲部１５Ｂと第２電極１４間に作用する引っ張り力をＦ２２とすると、Ｆ２１＞Ｆ２２となっている。
ここで、図５（ａ）に示すように、中心Ｃ１を通る中心線Ｃ０を引いたとき中心線Ｃ０からの距離をそれぞれＬ２１、Ｌ２２とすると、先端部１５ＡではＦ２１×Ｌ２１のモーメントＮ２１が作用している。また、湾曲部１５ＢではＦ２２×Ｌ２２のモーメントＮ２２が作用している。モーメントＮ２１は、Ｃ０を中心として時計回りのモーメントであり、モーメントＮ２２は、Ｃ０を中心として反時計回りのモーメントである。この先端部１５Ａと湾曲部１５Ｂに第２半田層１７から加わるモーメントを総和したものをΣＮ２１、ΣＮ２２とすれば、ΣＮ２１＋ΣＮ２２＝０となるように湾曲部１５Ｂと第２電極１４間の距離ｄ２２の調整を行っている。このモーメントの総和が０に近づくほど半導体素子１２が傾いて接合されるのを防止できる。 Accordingly, the tensile force F1 due to the first solder layer 16 is such that the distance between the first electrode 13 and the base 11 is constant and the thickness of the first solder layer 16 is constant. The same force is obtained at any position on the entire surface of the junction region area S1. As a whole, a tensile force having a size of F1 × S1 acts on the semiconductor element 12. On the other hand, when the lead 15 is not provided with a curved portion as in the prior art, the tensile force F2 due to the second solder layer 17 is at any position on the entire surface of the bonding region area S2 of the second solder layer 17 in the second electrode 14. But it will be the same power. As a whole, a tensile force having a size of F2 × S2 acts on the semiconductor element 12. However, since the center C2 of the tensile force F2 × S2 is displaced from the center C1 of the tensile force F1 × S1, the semiconductor element 12 is bonded in an inclined state as a whole.
On the other hand, in the case of the present embodiment, in the second solder layer 17, the tensile force F2 per unit area acting between the tip portion 15A and the curved portion 15B is different and acts between the tip portion 15A and the second electrode 14. If the pulling force is F21 and the pulling force acting between the bending portion 15B and the second electrode 14 is F22, F21> F22.
Here, as shown in FIG. 5 (a), when the center line C0 passing through the center C1 is drawn and the distances from the center line C0 are L21 and L22, respectively, a moment N21 of F21 × L21 acts on the tip portion 15A. is doing. Further, a moment N22 of F22 × L22 is acting on the curved portion 15B. The moment N21 is a clockwise moment around C0, and the moment N22 is a counterclockwise moment around C0. Adjusting the distance d22 between the bending portion 15B and the second electrode 14 so that ΣN21 + ΣN22 = 0 is obtained by summing the moments applied from the second solder layer 17 to the tip portion 15A and the bending portion 15B. It is carried out. The semiconductor element 12 can be prevented from being tilted and joined as the sum of the moments approaches zero.

このように、第２半田層１７から半導体素子１２に加わるモーメントは、Ｃ０を中心として時計回りのモーメントと反時計回りのモーメントとが釣り合うように調整されていることにより、半導体素子１２全体としては、半導体素子１２が基部１１に対し傾いた状態で接合されるのを抑制可能となっている。また、第１半田層１６による引っ張り力Ｆ１は、第１電極１３と基部１１との距離が一定で第１半田層１６の厚さが一定のため、第１電極１３における第１半田層１６の接合領域面積Ｓ１の全面においてどの位置でも同じ力となる。
なお、上記の関係には本来、半導体素子１２の自重も加わるが、溶融半田の引っ張り力に比べはるかに小さいので無視できる。 As described above, the moment applied to the semiconductor element 12 from the second solder layer 17 is adjusted so that the clockwise moment and the counterclockwise moment centering on C0 are balanced. It is possible to suppress the semiconductor element 12 from being joined in a tilted state with respect to the base portion 11. Further, the pulling force F1 due to the first solder layer 16 is such that the distance between the first electrode 13 and the base 11 is constant and the thickness of the first solder layer 16 is constant, so that the first solder layer 16 of the first electrode 13 has a constant thickness. The same force is obtained at any position on the entire surface of the junction region area S1.
In addition, although the weight of the semiconductor element 12 is originally added to the above relationship, it is negligible because it is much smaller than the tensile force of the molten solder.

この第１の実施形態に係る半導体装置１０によれば以下の効果を奏する。
（１）第１電極１３における第１半田層１６の接合領域面積Ｓ１の中心Ｃ１に対し、第２電極１４における第２半田層１７の接合領域面積Ｓ２の中心Ｃ２は信号用電極１８と反対側にずれた位置にあり、基部１１と第１電極１３間の距離は、第１電極１３上において全面均一となるように形成されており、第２電極１４とリード１５間の距離は、先端部１５Ａと第２電極１４間の距離より湾曲部１５Ｂと第２電極１４間の距離が広くなるように設定されている。このとき、中心Ｃ１を通る中心線Ｃ０からの距離をそれぞれＬ２１、Ｌ２２とし作用する引っ張り力をＦ２１、Ｆ２２とすると、先端部１５ＡではＦ２１×Ｌ２１のモーメントＮ２１が作用し、湾曲部１５ＢではＦ２２×Ｌ２２のモーメントＮ２２が作用している。このＣ０を中心としたモーメントの総和が０に近づくように調整されていることにより、半導体素子１２全体としては、半導体素子１２が基部１１に対し傾いた状態で接合されるのを抑制可能となっている。
（２）リード１５は、半導体素子１２との距離２１が一定の先端部１５Ａと、先端部１５Ａと連設され半導体素子１２との距離２２が距離２１より徐々に広がるように湾曲する湾曲部１５Ｂを備えているので、半導体素子１２との距離２２を連続的に変化させることが可能であり、リード１５と第２電極１４間に溶融半田をスムースに供給可能である。 The semiconductor device 10 according to the first embodiment has the following effects.
(1) The center C2 of the junction region area S2 of the second solder layer 17 in the second electrode 14 is opposite to the signal electrode 18 with respect to the center C1 of the junction region area S1 of the first solder layer 16 in the first electrode 13. The distance between the base 11 and the first electrode 13 is uniform on the entire surface of the first electrode 13, and the distance between the second electrode 14 and the lead 15 is the tip. The distance between the bending portion 15B and the second electrode 14 is set larger than the distance between 15A and the second electrode 14. At this time, assuming that the distances from the center line C0 passing through the center C1 are L21 and L22, respectively, and the acting forces are F21 and F22, a moment N21 of F21 × L21 acts at the tip portion 15A, and F22 × at the curved portion 15B. A moment N22 of L22 is acting. By adjusting the sum of moments about C0 to be close to 0, the semiconductor element 12 as a whole can be suppressed from being bonded to the base 11 while the semiconductor element 12 is tilted. ing.
(2) The lead 15 has a tip portion 15A having a constant distance 21 to the semiconductor element 12 and a curved portion 15B that is connected to the tip portion 15A and curves so that the distance 22 to the semiconductor element 12 gradually increases from the distance 21. Therefore, the distance 22 from the semiconductor element 12 can be continuously changed, and the molten solder can be smoothly supplied between the lead 15 and the second electrode 14.

（第２の実施形態）
次に、第２の実施形態に係る半導体装置３０を図６及び図７に基づいて説明する。
この実施形態は、第１の実施形態におけるリード１５の延出部１５Ｃに半田供給用の孔を設けたものであり、その他の構成は共通である。
従って、ここでは説明の便宜上、先の説明で用いた符号を一部共通して用い、共通する構成についてはその説明を省略し、変更した個所のみ説明を行う。 (Second Embodiment)
Next, the semiconductor device 30 according to the second embodiment will be described with reference to FIGS.
In this embodiment, a solder supply hole is provided in the extending portion 15C of the lead 15 in the first embodiment, and other configurations are common.
Therefore, here, for convenience of explanation, some of the reference numerals used in the previous explanation are used in common, explanation of common configurations is omitted, and only the changed parts are explained.

図６に示すように、リード１５の延出部１５Ｃには半田供給用の孔３１が貫通形成されている。この孔３１を介して上方より溶融半田を供給し、リード１５と第２電極１４間を接合させることができる。   As shown in FIG. 6, a solder supply hole 31 is formed through the extending portion 15 </ b> C of the lead 15. Molten solder can be supplied from above through the hole 31 to join the lead 15 and the second electrode 14 together.

次に、上記構造を有する半導体装置３０についてその製造工程を図７に基づき説明する。
先ず、図７（ａ）に示すように、基部１１の接合面上にはんだ箔を介して半導体素子１２を載せ、図示しない加熱装置によって所定の温度ではんだ箔を溶融させ、その後硬化させて半導体素子１２と基部１１の接合面との半田付けを行うが、これは第１実施形態における、図４（ａ）の工程と同等である。 Next, the manufacturing process of the semiconductor device 30 having the above structure will be described with reference to FIG.
First, as shown in FIG. 7A, a semiconductor element 12 is placed on a joint surface of a base 11 via a solder foil, the solder foil is melted at a predetermined temperature by a heating device (not shown), and then cured to form a semiconductor. Soldering between the element 12 and the joint surface of the base 11 is performed, which is equivalent to the process of FIG. 4A in the first embodiment.

次に、図７（ｂ）に示すように、半導体素子１２上にリード１５を治具にて所定間隔だけ空けて対向配置させる。すなわち、第２電極１４上にリード１５の先端部１５Ａを信号用電極１８側に向け、延出部１５Ｃを信号用電極１８とは反対側に向くようにして配置させる。この工程も第１実施形態における、図４（ｂ）の工程と同等である。   Next, as shown in FIG. 7B, the leads 15 are arranged on the semiconductor element 12 so as to face each other with a predetermined interval with a jig. That is, the tip 15 A of the lead 15 is arranged on the second electrode 14 so that it faces the signal electrode 18, and the extension 15 C faces the side opposite to the signal electrode 18. This step is also equivalent to the step of FIG. 4B in the first embodiment.

次に、図７（ｃ）に示すように、図７（ｂ）に示す状態にある半導体装置を加熱装置内に入れて、装置全体を加熱させながら上方に設置された半田供給装置２０から孔３１を介して溶融半田を供給する。供給された溶融半田は、孔３１を通過した後延出部１５Ｃ及び湾曲部１５Ｂの裏面を伝わってリード１５と第２電極１４間に供給される。溶融半田は、半田自身の毛細管現象とぬれ性により、湾曲部１５Ｂと第２電極１４間の距離の広い方から、先端部１５Ａと第２電極１４間の距離の狭い方へ向けて侵入し、先端部１５Ａ及び湾曲部１５Ｂと第２電極１４間に充填される。   Next, as shown in FIG. 7 (c), the semiconductor device in the state shown in FIG. 7 (b) is put into the heating device, and the whole device is heated while the hole is opened from the solder supply device 20 installed above. Molten solder is supplied via 31. The supplied molten solder is supplied between the lead 15 and the second electrode 14 after passing through the hole 31 and along the back surface of the extended portion 15C and the curved portion 15B. Due to the capillary phenomenon and wettability of the solder itself, the molten solder enters from the wider distance between the curved portion 15B and the second electrode 14 toward the smaller distance between the tip portion 15A and the second electrode 14, It fills between tip part 15A and curved part 15B, and the 2nd electrode 14.

次に、図７（ｄ）に示すように、加熱装置から取り出し冷却させることにより半田が硬化し、第２電極１４とリード１５とが第２半田層１７を介して接合される。
このように、孔３１を介しリード１５の裏面を伝わらせながら溶融半田を供給できるので、半田を適切な位置に供給可能である。その他の効果は第１実施形態における（１）、（２）の効果と同等であり説明を省略する。 Next, as shown in FIG. 7 (d), the solder is cured by being taken out from the heating device and cooled, and the second electrode 14 and the lead 15 are joined via the second solder layer 17.
As described above, since the molten solder can be supplied while being transmitted along the back surface of the lead 15 through the hole 31, the solder can be supplied to an appropriate position. Other effects are the same as the effects (1) and (2) in the first embodiment, and a description thereof will be omitted.

（第３の実施形態）
次に、第３の実施形態に係る半導体装置４０を図８に基づいて説明する。
この実施形態は、第１の実施形態におけるリード１５の形状を階段状に形成したものであり、その他の構成は共通である。
従って、ここでは説明の便宜上、先の説明で用いた符号を一部共通して用い、共通する構成についてはその説明を省略し、変更した個所のみ説明を行う。 (Third embodiment)
Next, a semiconductor device 40 according to the third embodiment will be described with reference to FIG.
In this embodiment, the shape of the lead 15 in the first embodiment is formed in a step shape, and other configurations are common.
Therefore, here, for convenience of explanation, some of the reference numerals used in the previous explanation are used in common, explanation of common configurations is omitted, and only the changed parts are explained.

図８に示すように、リード４１は半導体素子１２と平行に形成された先端部４１Ａと、
先端部４１Ａに対し半導体素子１２から遠ざかる方向に折り曲げられて階段状に形成された階段部４１Ｂと、階段部４１Ｂより外側に延出した延出部４１Ｃから構成されている。先端部４１Ａ及び階段部４１Ｂと第２電極１４間に第２半田層４２が形成されている。
ここで、先端部４１Ａと第２電極１４間の距離をｄ２１とし、階段部４１Ｂと第２電極１４間の距離をｄ２４とすれば、第２半田層４２は距離ｄ２１よりも距離ｄ２４が広くなるように階段状に形成されている。（ｄ２１＜ｄ２４）この場合においても、第１の実施形態と同様に、Ｃ０を中心としたモーメントの総和が０に近づくように距離ｄ２４の大きさの調整が行われている。 As shown in FIG. 8, the lead 41 has a tip 41A formed in parallel with the semiconductor element 12,
The step portion 41B is formed in a staircase shape that is bent in a direction away from the semiconductor element 12 with respect to the tip portion 41A, and an extension portion 41C that extends outward from the step portion 41B. A second solder layer 42 is formed between the tip portion 41 </ b> A and the staircase portion 41 </ b> B and the second electrode 14.
Here, if the distance between the tip 41A and the second electrode 14 is d21 and the distance between the staircase 41B and the second electrode 14 is d24, the second solder layer 42 has a distance d24 wider than the distance d21. It is formed like a step. (D21 <d24) Also in this case, as in the first embodiment, the magnitude of the distance d24 is adjusted so that the sum of moments centered on C0 approaches zero.

この第３の実施形態によれば、第１の実施形態における（１）の効果と同等の効果を得ることができることに加えて、リード４１の形状が階段状に形成されているので、製造が容易であり製造工数を削減可能である。   According to the third embodiment, in addition to being able to obtain the same effect as the effect (1) in the first embodiment, the shape of the lead 41 is formed in a step shape, so that the manufacturing is possible. It is easy and can reduce the number of manufacturing steps.

（第４の実施形態）
次に、第４の実施形態に係る半導体装置５０を図９に基づいて説明する。
この実施形態は、第１の実施形態におけるリード１５の形状と配設方向を変更したものであり、その他の構成は共通である。
従って、ここでは説明の便宜上、先の説明で用いた符号を一部共通して用い、共通する構成についてはその説明を省略し、変更した個所のみ説明を行う。 (Fourth embodiment)
Next, a semiconductor device 50 according to a fourth embodiment will be described with reference to FIG.
In this embodiment, the shape and arrangement direction of the lead 15 in the first embodiment are changed, and other configurations are common.
Therefore, here, for convenience of explanation, some of the reference numerals used in the previous explanation are used in common, explanation of common configurations is omitted, and only the changed parts are explained.

図９（ａ）に示すように、リード５１は先端が半導体素子１２から離れる方向にせり上がるように形成された先端部５１Ａと、半導体素子１２のおもて面と平行に形成された中腹部５１Ｂと、中腹部５１Ｂより外側に延出した延出部５１Ｃから構成されている。先端部５１Ａ及び中腹部５１Ｂと第２電極１４間に第２半田層５２が形成されている。
この実施形態は、半導体素子１２上に形成された信号用電極１８の上方にリード５１の延出部５１Ｃが位置するように配置したものである。すなわち、第２電極１４上にリード５１の先端部５１Ａを信号用電極１８とは反対側に向け、延出部５１Ｃを信号用電極１８側に向くようにして配置させる。 As shown in FIG. 9A, the lead 51 has a tip 51A formed such that the tip rises in a direction away from the semiconductor element 12, and a middle part formed parallel to the front surface of the semiconductor element 12. 51B and the extension part 51C extended outside the middle part 51B. A second solder layer 52 is formed between the distal end portion 51 </ b> A and the middle abdominal portion 51 </ b> B and the second electrode 14.
In this embodiment, the extending portion 51 </ b> C of the lead 51 is disposed above the signal electrode 18 formed on the semiconductor element 12. That is, the tip 51A of the lead 51 is arranged on the second electrode 14 so that the tip 51A faces away from the signal electrode 18 and the extension 51C faces the signal electrode 18 side.

ここで、先端部５１Ａの第２半田層５２と接する部分のうち中腹部５１Ｂから最も離れた部分と第２電極１４間の距離をｄ２５とし、中腹部５１Ｂと第２電極１４間の距離をｄ２６とすれば、第２半田層５２は距離ｄ２６よりも距離ｄ２５が広くなるように形成されている。（ｄ２６＜ｄ２５）なお、先端部５１Ａと第２電極１４間の距離は先端部５１Ａの先端に行くほど（信号用電極１８と反対側になるほど）広くなるように形成されている。   Here, the distance between the second electrode 14 and the portion farthest from the middle abdomen 51B in the part of the tip 51A in contact with the second solder layer 52 is d25 and the distance between the middle abdomen 51B and the second electrode 14 is d26. Then, the second solder layer 52 is formed so that the distance d25 is larger than the distance d26. (D26 <d25) The distance between the tip 51A and the second electrode 14 is formed so as to increase toward the tip of the tip 51A (as far as the side opposite to the signal electrode 18).

図９（ｂ）に示すように、第１電極１３における第１半田層１６の接合領域面積をＳ１、その接合領域面積Ｓ１の中心をＣ１とし、第２電極１４における第２半田層５２の接合領域面積をＳ２、その接合領域面積Ｓ２の中心をＣ２とする。中心Ｃ２は中心Ｃ１からずれた位置にあり、中心Ｃ２は中心Ｃ１に対し信号用電極１８と反対側にずれている。
また、第２電極１４の第２半田層５２との接合領域における第１半田層１６の接合領域面積Ｓ１の中心Ｃ１に対して第２半田層５２の接合領域面積Ｓ２の中心Ｃ２が存在する側の領域の少なくとも一部とリード５１との距離は、他の部分とリード５１との距離よりも広く形成されている。すなわち、接合領域面積Ｓ２内において中心Ｃ１に対して中心Ｃ２が存在する側の方がリード５１との距離が広くなるように形成されている。
なお、この実施形態の半導体装置５０の製造工程は、第１の実施形態における製造工程と同等であるが、溶融半田の供給については、リード５１の先端部５１Ａ側から供給するのが好ましい。 As shown in FIG. 9B, the bonding area of the first solder layer 16 in the first electrode 13 is S1, the center of the bonding area S1 is C1, and the bonding of the second solder layer 52 in the second electrode 14 is performed. The region area is S2, and the center of the junction region area S2 is C2. The center C2 is shifted from the center C1, and the center C2 is shifted to the opposite side of the signal electrode 18 with respect to the center C1.
The side where the center C2 of the bonding area S2 of the second solder layer 52 exists with respect to the center C1 of the bonding area S1 of the first solder layer 16 in the bonding area of the second electrode 14 with the second solder layer 52. The distance between at least a part of this area and the lead 51 is formed wider than the distance between the other part and the lead 51. That is, it is formed so that the distance from the lead 51 is greater on the side where the center C2 exists than the center C1 in the junction region area S2.
The manufacturing process of the semiconductor device 50 of this embodiment is the same as the manufacturing process of the first embodiment. However, it is preferable to supply the molten solder from the tip 51A side of the lead 51.

上記構成を有する半導体装置５０については、その作用効果は第１の実施形態における作用効果と基本的には同等である。
図９（ａ）に示すように、中心Ｃ１を通る中心線Ｃ０からの距離をそれぞれＬ２５、Ｌ２６とし作用する引っ張り力をＦ２５、Ｆ２６とすると、先端部５１ＡではＦ２５×Ｌ２５のモーメントＮ２５が作用し、中腹部５１ＢではＦ２６×Ｌ２６のモーメントＮ２６が作用している。このそれぞれのモーメントを総和したものをΣＮ２５、ΣＮ２６とすれば、ΣＮ２５＋ΣＮ２６＝０となるように先端部５１Ａと第２電極１４間の距離ｄ２５の調整を行っている。
このＣ０を中心としたモーメントの総和が０に近づくように調整されていることにより、半導体素子１２全体としては、半導体素子１２が基部１１に対し傾いた状態で接合されるのを抑制可能となっている。 For the semiconductor device 50 having the above-described configuration, the operation and effect are basically the same as the operation and effect in the first embodiment.
As shown in FIG. 9 (a), assuming that the distances from the center line C0 passing through the center C1 are L25 and L26, respectively, and the tensile forces acting are F25 and F26, a moment N25 of F25 × L25 acts on the tip 51A. In the middle part 51B, a moment N26 of F26 × L26 is acting. If the sum of these moments is ΣN25 and ΣN26, the distance d25 between the tip 51A and the second electrode 14 is adjusted so that ΣN25 + ΣN26 = 0.
By adjusting the sum of moments about C0 to be close to 0, the semiconductor element 12 as a whole can be suppressed from being bonded to the base 11 while the semiconductor element 12 is tilted. ing.

なお、本発明は、上記した実施形態に限定されるものではなく発明の趣旨の範囲内で種々の変更が可能であり、例えば、次のように変更しても良い。
○ 第１及び第２の実施形態では、先端部１５Ａに連接して湾曲部１５Ｂを形成するとして説明したが、図１０に示すように、湾曲部１５Ｂに代えて直線状の傾斜部６１Ｂとしても良い。リード６１は半導体素子１２のおもて面と平行に形成された先端部６１Ａと、半導体素子１２から離れる方向に傾斜した傾斜部６１Ｂと、傾斜部６１Ｂより外側に延出した延出部６１Ｃから構成されている。先端部１５Ａ及び傾斜部６１Ｂと第２電極１４間に第２半田層１７が形成されている。このように、リード６１の形状が屈曲形成したものなので、製造が容易であり製造工数を削減可能である。
○ 第１〜第４の実施形態では、第１電極１３は半導体素子１２の裏面のほぼ全面に渡り形成されているとして説明したが、部分的に形成されていても良い。図１１（ａ）、（ｂ）に示すように、半導体素子１２の裏面の第１電極７１は半導体素子１２の裏面において全面に及んでおらず部分的に形成されている。第１電極７１における第１半田層７２の接合領域面積をＳ３、その接合領域面積Ｓ３の中心をＣ３とし、第２電極１４における第２半田層１７の接合領域面積をＳ４、その接合領域面積Ｓ４の中心をＣ４とする。中心Ｃ４は中心Ｃ３からずれた位置にあり、中心Ｃ４は中心Ｃ３に対し信号用電極１８と反対側にずれている。ところで、第１〜第４の実施形態では、接合領域面積Ｓ１内に接合領域面積Ｓ２が存在していた（図５（ｂ）、図９（ｂ）参照）が、本実施形態では、接合領域面積Ｓ３内に接合領域面積Ｓ４が存在しておらず、一部がはみ出して存在している。しかし、中心Ｃ３は接合領域面積Ｓ４内にあるので、中心Ｃ３を通る中心線Ｃ０からの距離と引っ張り力によるモーメントを考慮して、それぞれのモーメントの総和が０に近づくようにリード１５の形状を調整することにより、半導体素子１２全体としては、半導体素子１２が基部１１に対し傾いた状態で接合されるのを抑制可能となっている。
○ 上記各実施形態においては、中心Ｃ１又は中心Ｃ３に対し、中心Ｃ２又は中心Ｃ４が存在する側の領域の少なくとも一部とリードとの距離は、他の部分とリードとの距離よりも広く形成されているとして説明したが、中心Ｃ２又は中心Ｃ４が存在しない他方の領域まで含めて、リードとの距離を広く形成した部位を広げても良い。
○ 板状のリードが複数半導体装置に接合される場合、それぞれのリードに同様の形状を形成しても良い。この場合、それぞれのリードとの接合により生じるモーメントの総和が中心Ｃ１を中心としてゼロに近づくよう適宜形状を調整すればよい。 The present invention is not limited to the above-described embodiment, and various modifications are possible within the scope of the spirit of the invention. For example, the following modifications may be made.
In the first and second embodiments, the bending portion 15B is formed to be connected to the tip portion 15A. However, as shown in FIG. 10, a linear inclined portion 61B may be used instead of the bending portion 15B. good. The lead 61 includes a front end portion 61A formed parallel to the front surface of the semiconductor element 12, an inclined portion 61B inclined in a direction away from the semiconductor element 12, and an extending portion 61C extending outward from the inclined portion 61B. It is configured. A second solder layer 17 is formed between the tip portion 15 </ b> A and the inclined portion 61 </ b> B and the second electrode 14. Thus, since the shape of the lead 61 is bent, manufacturing is easy and the number of manufacturing steps can be reduced.
In the first to fourth embodiments, it has been described that the first electrode 13 is formed over substantially the entire back surface of the semiconductor element 12, but may be partially formed. As shown in FIGS. 11A and 11B, the first electrode 71 on the back surface of the semiconductor element 12 does not reach the entire surface on the back surface of the semiconductor element 12 and is partially formed. The bonding area of the first solder layer 72 in the first electrode 71 is S3, the center of the bonding area S3 is C3, the bonding area of the second solder layer 17 in the second electrode 14 is S4, and the bonding area S4. Let C4 be the center of. The center C4 is shifted from the center C3, and the center C4 is shifted to the opposite side of the signal electrode 18 with respect to the center C3. By the way, in 1st-4th embodiment, joining area | region S2 existed in joining area | region S1 (refer FIG.5 (b), FIG.9 (b)), but in this embodiment, joining area | region S1. The junction region area S4 does not exist in the area S3, and a part thereof protrudes. However, since the center C3 is in the junction region area S4, the distance from the center line C0 passing through the center C3 and the moment due to the tensile force are taken into consideration, and the shape of the lead 15 is set so that the sum of the moments approaches zero. By adjusting, it is possible to suppress the semiconductor element 12 as a whole from being joined in a state where the semiconductor element 12 is inclined with respect to the base 11.
In each of the above embodiments, the distance between at least a part of the region where the center C2 or the center C4 exists and the lead is wider than the distance between the other part and the lead with respect to the center C1 or the center C3. Although described as being performed, the portion formed with a large distance from the lead may be expanded including the other region where the center C2 or the center C4 does not exist.
○ When plate-like leads are joined to a plurality of semiconductor devices, the same shape may be formed for each lead. In this case, the shape may be adjusted as appropriate so that the sum of moments generated by joining with the respective leads approaches zero with the center C1 as the center.

１１ 基部
１２ 半導体素子
１３ 第１電極
１４ 第２電極
１５ リード
１６ 第１半田層
１７ 第２半田層
Ｓ１ 第１電極における第１半田層の接合領域面積
Ｓ２ 第２電極における第２半田層の接合領域面積
Ｃ１ Ｓ１の中心
Ｃ２ Ｓ２の中心 DESCRIPTION OF SYMBOLS 11 Base 12 Semiconductor element 13 1st electrode 14 2nd electrode 15 Lead 16 1st solder layer 17 2nd solder layer S1 Junction area | region S2 of 1st solder layer in 1st electrode 2nd solder layer joining area | region in 2nd electrode Center of area C1 S1 C2 Center of S2

Claims (5)

平面状の接合面を有する基部と、表面が平面状の第１電極および第２電極を備えた電子部品と、該電子部品と間隔を空けて配置される板状のリードとを有し、
前記基部の接合面と前記第１電極とは第１半田層を介して接合され、前記第２電極と前記リードとは第２半田層を介して接合される電子部品における電極の接続構造において、
前記基部の接合面上方から見て、前記第２電極における前記第２半田層の接合領域面積の中心が前記第１電極における前記第１半田層の接合領域面積の中心からずれた位置にあり、
前記第２電極の前記第２半田層との接合領域における前記第１半田層の接合領域面積の中心に対して前記第２半田層の接合領域面積の中心が存在する側の領域の少なくとも一部と前記リードとの距離は、他の部分と前記リードとの距離よりも広く形成されていることを特徴とする電子部品における電極の接続構造。 A base having a planar joining surface, an electronic component having a first electrode and a second electrode having a planar surface, and a plate-like lead arranged with a space from the electronic component,
In the electrode connection structure in the electronic component in which the joint surface of the base and the first electrode are joined via a first solder layer, and the second electrode and the lead are joined via a second solder layer,
When viewed from above the bonding surface of the base, the center of the bonding area of the second solder layer in the second electrode is at a position shifted from the center of the bonding area of the first solder layer in the first electrode,
At least a part of a region on the side where the center of the bonding area of the second solder layer exists with respect to the center of the bonding area of the first solder layer in the bonding region of the second electrode with the second solder layer The distance between the lead and the lead is formed wider than the distance between the other part and the lead. 前記リードの形状が、湾曲状に形成されたことを特徴とする請求項１に記載の電子部品における電極の接続構造。   2. The electrode connection structure in an electronic component according to claim 1, wherein the lead has a curved shape. 前記リードの形状が、階段状に形成されたことを特徴とする請求項１に記載の電子部品における電極の接続構造。   2. The electrode connection structure in an electronic component according to claim 1, wherein the lead is formed in a stepped shape. 前記リードは前記第２電極との距離が他の部分より広く形成された部分より延出する延出部を有し、該延出部に半田供給用の孔を設けたことを特徴とする請求項１〜３のいずれか一項に記載の電子部品における電極の接続構造。   The lead has an extension part extending from a part formed wider than the other part with a distance from the second electrode, and a solder supply hole is provided in the extension part. The connection structure of the electrode in the electronic component as described in any one of claim | item 1 -3. 前記第１電極における前記第１半田層の接合領域が、前記電子部品の前記基部の接合面に対向する側の全面に及んでいることを特徴とする請求項１〜４のいずれか一項に記載の電子部品における電極の接続構造。   5. The bonding region of the first solder layer in the first electrode extends over the entire surface of the electronic component on the side facing the bonding surface of the base portion. Electrode connection structure in the electronic component described.
JP2010201510A 2010-09-09 2010-09-09 Electrode connecting structure in electronic component Pending JP2012059905A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010201510A JP2012059905A (en) 2010-09-09 2010-09-09 Electrode connecting structure in electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010201510A JP2012059905A (en) 2010-09-09 2010-09-09 Electrode connecting structure in electronic component

Publications (1)

Publication Number Publication Date
JP2012059905A true JP2012059905A (en) 2012-03-22

Family

ID=46056649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010201510A Pending JP2012059905A (en) 2010-09-09 2010-09-09 Electrode connecting structure in electronic component

Country Status (1)

Country Link
JP (1) JP2012059905A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2022620A (en) * 2018-03-02 2019-09-06 Shindengen Electric Mfg Semiconductor device and method of manufacturing semiconductor device
JPWO2019043950A1 (en) * 2017-09-04 2020-05-28 三菱電機株式会社 Semiconductor module and power converter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019043950A1 (en) * 2017-09-04 2020-05-28 三菱電機株式会社 Semiconductor module and power converter
NL2022620A (en) * 2018-03-02 2019-09-06 Shindengen Electric Mfg Semiconductor device and method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
JP6044097B2 (en) Power module substrate with heat sink, power module substrate with cooler, and power module
KR102220852B1 (en) Method for manufacturing bonded body and method for manufacturing power-module substrate
JP4751714B2 (en) Stacked mounting structure
JP2016219852A (en) Substrate with cooler for power module and method for producing the same
JP5011562B2 (en) Semiconductor device and manufacturing method thereof
JP2015012065A (en) Method of manufacturing semiconductor device
KR101776427B1 (en) Method for bonding using binder for power module
JP4916737B2 (en) Cooler
JP2007281274A (en) Semiconductor device
JP5854011B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2012059905A (en) Electrode connecting structure in electronic component
JP2011192686A (en) Semiconductor device
JP2013080835A (en) Semiconductor device and manufacturing method of the same
US20170223816A1 (en) Flexible printed wiring board, electronic device having flexible printed wiring board, and method for manufacturing electronic device having flexible printed wiring board
JP6680850B2 (en) Metal block welding column combination and power supply module applying it
JP2008294390A (en) Module structure
JP6374240B2 (en) Liquid phase diffusion bonding process for double-sided power modules
JP4703492B2 (en) Lead-free solder material
JP2012084588A (en) Connection structure of electrode in electronic parts
JP2016219681A (en) Structure and method for joining metal wiring
JP2010283169A (en) Method of manufacturing semiconductor device
WO2020095614A1 (en) Lead frame wiring structure and semiconductor module
KR102039791B1 (en) Mounting method of semiconductor chip and semiconductor chip package
JP2013149739A (en) Electronic apparatus module
JP2016051743A (en) Method of forming solder joint between metal layers