JP6374240B2 - Liquid phase diffusion bonding process for double-sided power modules - Google Patents
Liquid phase diffusion bonding process for double-sided power modules Download PDFInfo
- Publication number
- JP6374240B2 JP6374240B2 JP2014137682A JP2014137682A JP6374240B2 JP 6374240 B2 JP6374240 B2 JP 6374240B2 JP 2014137682 A JP2014137682 A JP 2014137682A JP 2014137682 A JP2014137682 A JP 2014137682A JP 6374240 B2 JP6374240 B2 JP 6374240B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- melting point
- temperature
- joining
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
（関連出願の相互参照）
本出願は、その全内容が参照により本明細書に組み込まれる、２０１３年７月５日出願の米国特許仮出願第６１／８４３，２９６号の利益及び優先権を主張する。本出願には、２０１２年４月１７日出願の米国特許出願第１３／４４８，６３２号の全内容が参照により組み込まれる。
(Cross-reference of related applications)
This application claims the benefit and priority of US Provisional Application No. 61 / 843,296, filed July 5, 2013, the entire contents of which are hereby incorporated by reference. This application incorporates by reference the entire contents of US patent application Ser. No. 13 / 448,632, filed Apr. 17, 2012.
本発明は、合金形成、特に、パワーエレクトロニクスにおける液相拡散（ＴＬＰ）接合を用いた両面接合に関する。 The present invention relates to alloy formation, and particularly to double-sided bonding using liquid phase diffusion (TLP) bonding in power electronics.
パワーデバイス及びその他の電気デバイスの両面接合は、電子デバイスの上部側及び下部側の両方にコンポーネントを取り付けることによって熱的及び電気的性能が改善されたパワーモジュール構造を可能にする。例えば、両面接合は、両面冷却やチップオンチップデザインを可能にする。両面接合には、鉛はんだや無鉛はんだが一般的に用いられる。 Double-sided bonding of power devices and other electrical devices allows for a power module structure with improved thermal and electrical performance by attaching components to both the upper and lower sides of the electronic device. For example, double-sided bonding enables double-sided cooling and chip-on-chip designs. For double-sided bonding, lead solder or lead-free solder is generally used.
上部側及び下部側の両方には同じはんだが接合材料として用いられるので、上部側及び下部側の接合材料は同じプロセス温度及び溶融温度を有する。従って、上部側及び下部側は同じはんだプロセスにおいて同時に接合され得る。同時接合には、複数のデバイスを位置合わせして接合する必要があることから、複雑な組み立てプロセスが求められる。例えば、はんだ用の固定具中にパワーデバイス並びに上部及び下部コンポーネントを配置する際、上部コンポーネント及びパワーデバイスが下部コンポーネントを隠して見えなくしてしまう場合があり、それが位置合わせの検査を困難にする。はんだのリフローも、位置ずれをさらに引き起こし得る。別の選択肢として、上部側及び下部側に異なるはんだを用いてもよく、異なるプロセス温度及び溶融温度が必要であるが、逐次接合プロセスが可能となる。まず、デバイスの一方の側がはんだ付けされ、次に、位置合わせの検査がされ、続いて他方の側のはんだ付けが行われる。 Since the same solder is used as the bonding material for both the upper and lower sides, the upper and lower bonding materials have the same process temperature and melting temperature. Thus, the upper side and the lower side can be joined simultaneously in the same soldering process. Simultaneous bonding requires a complicated assembly process because a plurality of devices need to be aligned and bonded. For example, when placing a power device and upper and lower components in a solder fixture, the upper component and power device may obscure and obscure the lower component, which makes alignment inspection difficult. . Solder reflow can also cause misalignment. As another option, different solders may be used on the upper and lower sides, which require different process and melting temperatures, but allow for a sequential bonding process. First, one side of the device is soldered, then an alignment check is performed, followed by soldering on the other side.
本発明は、概略的にはパワーエレクトロニクスにおける液相拡散（ＴＬＰ）接合を用いた両面接合に関する。種々の実施形態において、電子デバイス用の接合技術の接合品質及び製造信頼性を改善するための技術が開示される。 The present invention generally relates to double-sided bonding using liquid phase diffusion (TLP) bonding in power electronics. In various embodiments, techniques for improving the bonding quality and manufacturing reliability of bonding techniques for electronic devices are disclosed.
ＴＬＰは、厚さ制限の依存性が低減された、実質的に均質な、迅速で信頼性のある接合線の製造を可能とする。言い換えると、本明細書で開示される技術を用いることで、厚さ制限がなく過剰な接合時間が掛からない、実質的に単一の合金から作られる実質的に均質な接合線を得ることができる。パワーエレクトロニクスのためのより良好で目標とする性能を備えた（より）適切な接合線も得られる。得られた接合が、その接合温度よりも著しく高い再溶融温度（すなわち、維持可能温度）を有することから、ＴＬＰは、シリコン、ＳｉＣ、ＧａＮなどから製造された電子デバイスなどの高温パワー電子デバイスに特に有用であり得る。例えば、ＴＬＰ接合は、少なくとも、自動車（ハイブリッド車、プラグインハイブリッド車、及び／又は電気自動車を含む）、船舶、航空宇宙、原子力、及び／又はエレクトロニクス産業に適用可能である。ＴＬＰ接合は、適応性が高く、ウェハ同士、ダイとウェハ、ダイと基板、又はダイ同士の接合に少なくとも適用可能である。さらに、このシステムは、従来の製造技術との互換性を有し、両面接合での使用に適応させることができる。 TLP allows for the production of substantially homogeneous, quick and reliable bond lines with reduced dependence on thickness limitations. In other words, using the techniques disclosed herein, it is possible to obtain a substantially homogeneous bond line made from a substantially single alloy that is not thickness limited and does not take excessive bonding time. it can. A (more) suitable bond line with better and targeted performance for power electronics is also obtained. Since the resulting bond has a remelting temperature (ie, a maintainable temperature) that is significantly higher than its bonding temperature, TLPs can be used in high temperature power electronic devices such as electronic devices made from silicon, SiC, GaN, etc. It can be particularly useful. For example, TLP bonding is applicable to at least the automobile (including hybrid vehicles, plug-in hybrid vehicles, and / or electric vehicles), marine, aerospace, nuclear, and / or electronics industries. TLP bonding is highly adaptable and can be applied at least to bonding of wafers, dies and wafers, dies and substrates, or dies. Furthermore, the system is compatible with conventional manufacturing techniques and can be adapted for use in double-sided bonding.
本発明の実施形態の特徴及び利点は、図面と合わせて考察されることで、以下に示す詳細な記述からより明らかとなる。当然、これらの図面及びそれらに付随する記述は、請求項の範囲内の構成の例を示すものであって、請求項の範囲を限定するものではない。参照符号が付与された要素間の対応を示すために、図面全体を通して参照符号は再利用される。 The features and advantages of embodiments of the present invention will become more apparent from the detailed description set forth below when considered in conjunction with the drawings. Naturally, these drawings and the accompanying descriptions show examples of configurations within the scope of the claims, and do not limit the scope of the claims. Reference numerals are reused throughout the drawings to show correspondence between elements that have been given reference numerals.
以下の詳細な記述において、本発明の理解のために、数多くの具体的な詳細事項が示される。しかし、これらの具体的な詳細事項の一部がなくても、本発明の要素を実施し得ることは当業者には明らかである。他の場合では、本発明を不必要に分かりにくくすることを避けるために、公知の構造及び技術については詳細に示していない。 In the following detailed description, numerous specific details are set forth in order to provide an understanding of the present invention. However, it will be apparent to one skilled in the art that the elements of the invention may be practiced without some of these specific details. In other instances, well-known structures and techniques have not been shown in detail in order to avoid unnecessarily obscuring the present invention.
本発明は、概略的にはパワーエレクトロニクスにおける液相拡散接合を用いた接合の改善に関する。液相拡散（ＴＬＰ）接合は、ベース材料の特性とは異なる微小構造的、従って機械的な特性を有する接着部を作り出す。ＴＬＰ接合は、接合温度にて融点降下元素が中間層から基材の結晶格子及び結晶粒界へ移動する際に拡散が発生するという点ではんだとは異なる。固体拡散プロセスは、接合界面での組成の変化を引き起こし、１つの親材料は低溶融温度を有し、溶融して中間層として作用するものであり、別の親材料は高融点を有する。従って、高溶融温度の親材料の融点よりも低い温度にて、液体の薄層が界面に沿って広がり、接着部を形成する。接合温度を低下させると溶融物の凝固が引き起こされるが、この溶融相を接合温度にて保持すると、その後この相を親材料中へ拡散させることができる。 The present invention relates generally to improved bonding using liquid phase diffusion bonding in power electronics. Liquid phase diffusion (TLP) bonding creates a bond that has microstructural and thus mechanical properties that differ from those of the base material. TLP bonding differs from solder in that diffusion occurs when the melting point lowering element moves from the intermediate layer to the crystal lattice and grain boundaries of the substrate at the bonding temperature. The solid diffusion process causes a change in composition at the bonding interface, where one parent material has a low melting temperature, melts and acts as an intermediate layer, and another parent material has a high melting point. Accordingly, at a temperature lower than the melting point of the high melting temperature parent material, a thin liquid layer spreads along the interface to form an adhesive portion. Lowering the bonding temperature causes solidification of the melt, but if this molten phase is held at the bonding temperature, it can then be diffused into the parent material.
両面接合では、高性能パワーモジュール及びその他の電子デバイスを作製することができる。両面接合は、コンポーネントが電子デバイスの上部側及び下部側の両方に取り付けられる技術を意味する。図１は、デバイス１１０を含む両面接合構造１００を示す。デバイス１１０は、上部金属層１２０が載置される上部側１１２を有する。デバイス１１０はまた、下部金属層１３０が載置される下部側１１４も有する。上部側接合材料１４０は、上部側接合対象１６０を上部側１１２に接合する。同様に、下部側接合材料は、下部側接合対象１７０を下部側１１４に接合する。
With double-sided bonding, high performance power modules and other electronic devices can be fabricated. Double-sided bonding refers to a technique in which components are attached to both the upper and lower sides of an electronic device. FIG. 1 shows a double-
従来から、両面接合には、はんだによる同時接合プロセスが用いられている。上部側接合材料１４０及び下部側接合材料１５０は、同じはんだである。はんだは、上部側１１２及び下部側１１４の両方に適用され、上部側接合対象１６０及び下部側接合対象１７０は、それぞれ、上部側１１２及び下部側１１４上に配置される。両面接合構造１００は、はんだを活性化させるための処理を受ける。しかし、リフロー及びその他のずれの問題並びに精密なプロセス制御を考慮すると、両面を同時に信頼性高くはんだ付けすることはできない。
Conventionally, a simultaneous bonding process using solder has been used for double-sided bonding. The upper
同時接合ほど一般的ではないが、はんだは、逐次接合プロセスにも用いられ得る。上部側接合材料１４０及び下部側接合材料１５０は、異なる溶融温度を有するはんだである。デバイス１１０は、第一の側の接合のための固定具（図示せず）中に配置される。本開示全体を通して、下部側は、第一に接合される側として記載される。しかし、そうではなく、上部側が第一に接合されてもよく、すなわち下部側又は上部側のいずれかが第一の側であり、逆側が第二の側であってもよい。下部側１１４は、下部側接合対象１７０にはんだ付けされる。上部側接合対象１６０が、下部側１１４の位置合わせの検査を行い難くするか、又は妨害し得ることから、第二の側の接合の前に、デバイス１１０は、下部側接合対象１７０の位置合わせについて検査される。デバイス１１０は、検査のために固定具から取り出され、その後、上部側１１２のはんだ付けのために固定具へ戻されてもよい。この種の逐次接合では、上部側接合材料１４０及び下部側接合材料１５０は異なるはんだであるが、それは、下部側（第一の側）のプレ接合が上部側（第二の側）の接合の過程にて溶融し、損傷を受けてしまうかもしれないからである。
Although not as common as simultaneous bonding, solder can also be used for sequential bonding processes. The upper
図２Ａ及び２Ｂは、両面接合構造の例を示す。図２Ａは、両面接合構造２００を示す。図２Ａにおいて、ダイ２１０は、ダイアタッチ２１５を介して絶縁基板２２０と両面接合される。ダイ２１０は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、接合ゲート電界効果トランジスタ（ＪＦＥＴ）、ダイオード又はその他の電子コンポーネントであってよく、絶縁基板２２０は、直接接合銅（ＤＢＣ）基板、直接接合アルミニウム（ＤＢＡ）基板又は活性金属ろう付け（ＡＭＢ）基板であってよい。基板２２０は、さらに、クーラーアタッチ２２５を介して冷却板２３０と接続される。
2A and 2B show examples of double-sided bonding structures. FIG. 2A shows a double-
図２Ｂは、スペーサー２６３を有する両面接合構造２５０を示す。図２Ｂでは、ダイ２６０は、ＩＧＢＴ、ＭＯＳＦＥＴ、ＪＦＥＴ、ダイオード、又はその他の電子コンポーネントであってよいが、はんだ２６５を介して下部側のコレクタ板２８０と接続される。上部側では、ダイ２６０は、スペーサー２６３へはんだ付けされ、これはさらに、エミッタ板２７０へはんだ付けされる。
FIG. 2B shows a double-sided joint structure 250 having a
ＴＬＰ接合は、例えば、はんだ付けプロセスをこれに置き換えることで、両面接合に適用することができる。上述のように、ＴＬＰ接合は、はんだ付けよりも高い再溶融温度を有する。はんだ付けとは異なり、ＴＬＰは、さらに、同時又は逐次接合の選択肢を提供する。接合材料及びその厚さは、用途に適するように選択されてよい。ＴＬＰはさらに、デバイスとは異なる材料で作製されたスペーサーなど、様々な種類の材料への接合も可能とする。図３は、ＴＬＰ接合を利用したシステム及び方法３００を示す。
TLP bonding can be applied to double-sided bonding, for example, by replacing the soldering process. As mentioned above, TLP joints have a higher remelting temperature than soldering. Unlike soldering, TLP also offers the option of simultaneous or sequential bonding. The joining material and its thickness may be selected to suit the application. TLP also allows bonding to various types of materials, such as spacers made of different materials from the device. FIG. 3 illustrates a system and
ＴＬＰ接合は、再溶融温度（すなわち、維持可能温度）が、接合温度又は拡散／凝固温度よりも著しく高いことから、ハイパワー半導体デバイスに有効であり得る。ＴＬＰは、多くの電子デバイスに、特に、シリコン、ＳｉＣ、ＧａＮなどから作製される高温パワー電子デバイスに有用である。 TLP bonding can be useful for high power semiconductor devices because the remelting temperature (ie, maintainable temperature) is significantly higher than the bonding temperature or diffusion / solidification temperature. TLP is useful for many electronic devices, particularly high temperature power electronic devices made from silicon, SiC, GaN, and the like.
ＴＬＰの概略を図３に示す。一般的に、ＴＬＰ接合には、２つ（又は複数）の材料が関与する。示されるように、材料Ａ３１０（高溶融温度を有する）及び中心材料とも称される材料Ｂ３２０（材料Ａ３１０の溶融温度に対して低い溶融温度を有する）と表示される２つの材料である。材料Ａ３１０及び材料Ｂ３２０（中心材料）はいずれも、純粋な組成である必要がないことは理解されるべきである。図３の工程２に示されるように、接合温度の上昇に従って、材料Ｂ３２０は溶融し、材料Ａ３１０へ拡散し始める。拡散した材料は、材料Ｂ３２０と逐次に反応し、等温凝固により合金を形成し得る。凝固は、図３の工程４に示されるように、接合線がＡ＋Ｂ合金の完全なセットとなるまで継続され得る（例：均質な接合線）。ＴＬＰ接合プロセスの過程にて、機械的圧力（３ｋＰａから１ＭＰａのような数ｋＰａから数ＭＰａの範囲など）が印加されてもよい。 An outline of TLP is shown in FIG. In general, two (or more) materials are involved in a TLP junction. As shown, there are two materials designated as material A310 (having a high melting temperature) and material B320 (also having a lower melting temperature relative to the melting temperature of material A310), also referred to as the central material. It should be understood that neither material A310 nor material B320 (center material) need be of pure composition. As shown in step 2 of FIG. 3, as the bonding temperature increases, the material B320 starts to melt and diffuse into the material A310. The diffused material can sequentially react with the material B320 to form an alloy by isothermal solidification. Solidification can continue until the bond line is a complete set of A + B alloys (eg, homogeneous bond line), as shown in step 4 of FIG. In the course of the TLP bonding process, a mechanical pressure (such as a range of several kPa to several MPa such as 3 kPa to 1 MPa) may be applied.
いくつかのＴＬＰ材料では、図３の工程５に示されるように、複数のＡ＋Ｂ合金が、複数の化合物を生成するが、これは不均質な接合線をもたらす。この不均質な接合線は、生産において問題を提起し得るその不均一性、不整合性、非制御性及び品質の不確実性のために、多くの場合、理想的ではないと見なされる。例えば、銅−スズ（Ｃｕ−Ｓｎ）は、複数のＣｕ‐Ｓｎ化合物（又は合金）を生成し得るＴＬＰ材料である。銅及びスズはいずれも、パワーエレクトロニクス材料として広く用いられていることから、様々な実施形態において、本開示の方法３００は、不均質な接合線形成を最小限に抑えるように構成される。
In some TLP materials, as shown in step 5 of FIG. 3, multiple A + B alloys produce multiple compounds, which results in heterogeneous bond lines. This heterogeneous bond line is often considered non-ideal due to its non-uniformity, inconsistencies, non-controllability and quality uncertainties that can pose problems in production. For example, copper-tin (Cu-Sn) is a TLP material that can produce multiple Cu-Sn compounds (or alloys). Since both copper and tin are widely used as power electronics materials, in various embodiments, the disclosed
一般的に、パワーエレクトロニクスでは高電力で使用されたり高温が発生したりするため、利用可能な複数の合金のうちの特定の合金は、伝導性の接合線のようなパワーエレクトロニクス用途に、より適していることがある。例えば、Ｃｕ3Ｓｎ合金は、Ｃｕ6Ｓｎ5と比較した場合、両合金ともにＣｎ−ＳｎＴＬＰ接合プロセスの過程で生成されるが、より高い電気伝導性を有する（Ｃｕ3Ｓｎは、合金Ｂ＋に相当し、Ｃｕ6Ｓｎ5は、合金Ａ＋に相当する）。従って、パワーエレクトロニクスの場合、目標が、好ましい材料（例：Ｃｕ6Ｓｎ5合金ではなくＣｕ3Ｓｎ合金）から成る均質な接合線を生成するプロセスを利用することである場合があり得る。上記で開示される必要条件は、開示されるシステム及び方法３００により上手く満たされる。加えて、以下の表１は、追加の接合材料に関する非網羅的なリストを示す。
種々の実施形態では、方法３００は、単一の合金から成る均質な接合線を実現するために用い得る。例えば、単一の合金は、パワーエレクトロニクス用途を目標とする性質に基づいて実現され得る。１つの合金の例は、Ｃｕ3Ｓｎであり、これは、Ｃｕ6Ｓｎ5などのその他の合金と比較して、パワーエレクトロニクスにより適している。方法３００は、厚い接合線を作製するように構成されてよく、これは、高温によって引き起こされる接合線の応力を低減するのに有利である。また、大量生産を補助するために、本システムは、長い接合時間を要さず、製造条件への依存性も低い。例えば、方法３００の接合プロセスは、約３０分間から約２時間である。方法３００は、接合されたデバイスに対して、非常に優れた接触並びに良好な電気及び熱伝導性を提供し、従って、従来技術と比較して、デバイス性能及び接合品質を向上させる。
In various embodiments, the
複数の構造及び製造の選択肢が提案される。様々な材料が用いられてよい。また、材料表面の前処理が実施されてもよい。この多様性により、柔軟な設計及び製造プロセス並びに両面接合のような多くの用途へのこの技術の容易な変換が可能となる。 Several construction and manufacturing options are proposed. A variety of materials may be used. In addition, pretreatment of the material surface may be performed. This diversity allows for an easy conversion of this technology into many applications such as flexible design and manufacturing processes and double-sided bonding.
図４Ａ及び４Ｂは、複数合金接合線から単一合金接合線への遷移の断面図を示す。図４Ａの接合状態４００において、材料Ｂが第一の合金４１０、Ａ＋Ｂ合金へ変換されていることから、接合プロセスは、完了状態であり得る。図３の工程５と同様に、拡散が完了していないことから、第一の合金４１０は、大よそ第二の合金４２０の２つの層に挟まれている。接合状態４００における接合線は均質ではないが、不均質な接合線は適切な接合を形成している。図４Ｂの接合状態４５０では、２つの材料は単一の合金、第二の合金４２０を形成するように材料は十分に拡散している。接合状態４５０の均質な接合線は、図４Ａの不均質な接合線よりも強い接合を提供することができる。
4A and 4B show cross-sectional views of the transition from a multiple alloy bond line to a single alloy bond line. In the bonded
図５Ａ〜５Ｃは、ＴＬＰ接合を用いた逐次両面接合プロセス５００を示す。図５Ａでは、デバイス５１０は、上部側金属層５２０が載置される上部側５１２と、下部側金属層５３０が載置される下部側５１４とを有する。上部側金属層５２０及び下部側金属層５３０は、同じ又は異なる、金属又は金属合金を含んでよく、あるいは、別の金属上の金の薄層のような２つ以上の金属を含んでよい。下部側接合材料５５０は、上述のように第二の材料の２つの層間に挟まれる第一の材料のような適切なＴＬＰ材料であり得るが、下部側金属層５３０と下部側接合対象との間に適用される。下部側５１４は、その後、第一の接合が完了する（すなわち、図３における工程４又は５のように第一の材料が合金を形成する）ように処理される。
5A-5C show a sequential double-
図５Ｂにおいて，第一の接合の完了後、第二の接合が開始される。上部側接合材料５４０は、上述のように適切なＴＬＰ材料であり得るが、上部側金属層５２０と上部側接合対象５６０との間に適用される。図５Ｃにおいて、第二の接合が完了し、これで両面接合が完了する。
In FIG. 5B, after the completion of the first bonding, the second bonding is started. The upper
この逐次プロセスは、新たな合金の溶融温度がプロセス温度よりも高く、従って、予め接合された接合線を損傷することなく、接合プロセスを繰り返すことができることから、実行可能である。図５Ｃにおいて、下部側接合材料５５０は、上部側接合材料５４０の接合プロセスによって損傷されない。しかし、溶融、拡散及び凝固を必要とするために、接合時間自体がはんだ付けよりも長いこと、並びに、接合プロセスが２回行われることにより、この逐次プロセスは、はんだ付けによる逐次プロセス、又は、ＴＬＰ若しくははんだ付けによる同時接合よりも長い時間を要する。加えて、接合線品質の制御が困難であり得るか、又は、合金の適切な比率を確保して所望の接合線を形成するために非常に長い接合時間を要する。
This sequential process is feasible because the melting temperature of the new alloy is higher than the process temperature, and thus the joining process can be repeated without damaging the pre-joined joint lines. In FIG. 5C, the lower
本発明は、プロセス温度に対してより高い再溶融温度を利用し、第二の接合からの熱量を共用することで第一の接合を完了する。熱量の共用という概念は、同じＴＬＰ材料の組み合わせが用いられる場合及び異なるＴＬＰ材料（又は厚さ）の組み合わせが用いられる場合の両方に適用可能である。図６Ａ〜６Ｄ、８Ａ〜８Ｃ及び９Ａ〜９Ｄに関する、以下で考察する種々の実施形態では、デバイスは、ＩＧＢＴ、ＭＯＳＦＥＴ、ＪＦＥＴ、ダイオードなどのパワーモジュール又はその他の半導体デバイスなどの電子デバイスであってよい。金属層は、別々の層又は合金として、１つ以上の金属であってよく、これらは、電気及び／又は熱伝導性であってよい。加えて、金属層は、金のような別の金属の薄層でメッキされていてよい。接合対象は、さらなる電子デバイス若しくはコンポーネント又は別の選択肢として冷却デバイスであってよい。接合材料は、表１の材料の組み合わせのようなＴＬＰに適する材料の組み合わせであってよい。 The present invention uses a higher remelting temperature relative to the process temperature and completes the first bonding by sharing the amount of heat from the second bonding. The concept of heat sharing is applicable both when the same TLP material combination is used and when different TLP material (or thickness) combinations are used. In the various embodiments discussed below with respect to FIGS. 6A-6D, 8A-8C, and 9A-9D, the device is an electronic device such as a power module such as an IGBT, MOSFET, JFET, diode, or other semiconductor device. Good. The metal layer may be one or more metals as separate layers or alloys, which may be electrically and / or thermally conductive. In addition, the metal layer may be plated with a thin layer of another metal such as gold. The joining object may be a further electronic device or component or alternatively a cooling device. The bonding material may be a combination of materials suitable for TLP, such as the combination of materials in Table 1.
図６Ａ〜６Ｄは、逐次両面接合プロセス６００を示し、ここでは、両面に同じＴＬＰ材料の組み合わせが用いられる。図６Ａにおいて、デバイス６１０は、上部側金属層６２０が載置される上部側６１２と、下部側金属層６３０が載置される下部側６１４とを有する。下部側接合材料６５０、例えば適切なＴＬＰ材料が、下部側金属層６３０と下部側接合対象６７０との間に適用される。しかし、図５とは異なり、図６Ｄにおいて部分完了下部側接合材料６５５で示されるように、第一の接合は完了していない。部分完了下部側接合材料６５５は、完全に接合されておらず、図４Ａのような２つの合金ではなく、１つの合金と親材料とを含んでいる。言い換えると、第一の接合プロセスは、下部側接合材料６５０の変換が完了する前に停止される。
6A-6D show a sequential double-
図６Ｂでは、上部側接合プロセスが行われる。上部側接合材料６４０は、下部側接合材料６５０と同じ材料であり、上部側金属層６２０と上部側接合対象６６０との間に適用される。図６Ｃでは、下部側接合材料６５０及び上部側接合材料６４０の両方が、第二の接合プロセスの結果として、完全に接合されている。第二の接合は、第一の接合と同じプロセスであることから、部分完了下部側接合材料６５５は、第二の接合プロセスの過程にて、溶融、拡散及び凝固のプロセスを再開する。第二の接合は、上部側接合材料６４０の変換も完了する。第一の接合プロセスは、元々、完了まで実施されないため、この逐次プロセスでは、必要とされる合計接合時間が短縮される。加えて、接合プロセスの完了時点にて、均質な接合線が形成され得るが、他の実施形態では、接合プロセスは、不均質接合線の状態で終了されてもよい。
In FIG. 6B, an upper side bonding process is performed. The upper-
図７は、両面接合プロセス６００のプロセスプロファイル７００を示す。プロセスプロファイル７００は、概念図を表しており、スケールを合わせて描かれてはいない。下部側接合対象６７０がデバイス６１０と位置合わせされ、固定具又は接合の過程にてデバイス６１０を固定するための他の適切な手段の内部に配置された後、第一の接合プロセスが、期間７４０にわたる溶融温度７１０への温度の上昇によって開始される。次に、温度が、期間７４５にわたって第一の凝固温度７２０まで上昇される。第一の凝固温度は、下部側接合材料６５０の変換（すなわち拡散及び凝固）が完了するほどの充分に長い時間は維持されず、その結果、部分完了下部側接合材料６５５が得られる。
FIG. 7 shows a process profile 700 for a double-
期間７７０の間に、温度が低下される。部分完了下部側接合材料６５５は、完全に変換されてはいないが、接合を作り出すには充分な材料が溶融され、拡散されている。デバイス６１０は、所望に応じて、位置合わせの確認のために取り出されもよい。
During period 770, the temperature is decreased. The partially completed
次に、デバイス６１０は、固定具に戻されて、第二の接合プロセスが開始され得る。温度が再度溶融温度７１０まで上昇されるが、それは上部側接合材料６４０が下部側接合材料６５０と同じであるからであり、すなわち同じプロセス温度が用いられてよい。溶融温度７１０は、期間７５０の間維持される。この時間の過程にて、部分完了下部側接合材料６５５は、損傷を受けず、むしろその溶融プロセスが継続される。
The
次に、温度は、第二の凝固温度７３０と称される拡散／凝固温度７３０まで上昇される。第二の凝固温度７３０は期間７６０の間保持され、これは部分完了下部側接合材料６５５及び上部側接合材料６４０が完全に変換されるのに充分である。期間７６０が繰り返されないことから（すなわち期間７４５は期間７６０未満である）、合計プロセス時間は大きく短縮される。
The temperature is then raised to a diffusion /
その他のＴＬＰ材料の組み合わせや、厚さの変更などの変更が用いられ得る。図８Ａ〜８Ｃの逐次両面接合プロセス８００は、１つの側（下部側であるが、他の実施形態では上部側）が、他方の側よりも厚い接合厚さを必要とする１つの実施形態を示す。図８Ａでは、デバイス８１０は、上部側金属層８２０が載置される上部側８１２と、下部側金属層８３０が載置される下部側８１４とを有する。下部側接合材料８５０は、下部側金属層８３０と下部側接合対象８７０との間に適用される。下部側接合材料８５０は、上部側金属層８２０と上部側接合対象８６０との間に適用される上部側接合材料８４０よりも厚い。
Other combinations of TLP materials or changes such as thickness changes may be used. The sequential double-
図６Ａと同様に、図８Ａにおいて、第一の接合プロセスが開始される。しかし、第一の接合時間は、図８Ｂから分かるように、部分完了下部側接合材料８５５中の残留又は未変換の中心材料（すなわち、図３の材料Ｂ）の量が、上部側接合材料８４０中の中心材料（すなわち、図３の材料Ｂ）の量よりも少なくなるように調節される。このことにより、図８Ｃから分かるように、第二の接合プロセスからの熱エネルギーが、第一の接合プロセスを完了するのに充分であることが確保される。
Similar to FIG. 6A, in FIG. 8A, the first bonding process begins. However, as can be seen from FIG. 8B, the first bonding time is determined by the amount of residual or unconverted central material (ie, material B of FIG. 3) in the partially completed
逐次プロセスは、プロセス時間を短縮するものであるが、同時プロセスは、さらによりプロセス時間を短縮し得る。図９Ａ〜９Ｄは、同時両面接合プロセス９００を示す。デバイス９１０は、上部側金属層９２０が載置される上部側９１２と、下部側金属層９３０が載置される下部側９１４とを有する。図９Ａから分かるように、上部側接合対象９６０及び下部側接合対象９７０の両方は、それぞれ、上部側接合材料９４０及び下部側接合材料９５０上に位置合わせされる。下部側接合材料９５０は、上部側接合材料９４０よりも低い接合温度を有するが、他の実施形態では、これが逆であってもよい。
Sequential processes reduce process time, but simultaneous processes can further reduce process time. 9A-9D illustrate a simultaneous double-
図１０は、同時両面接合ＴＬＰプロセス９００のプロセスプロファイル１０００を示す。プロセスプロファイル１０００は、スケールを合わせて描かれてはいない。図９Ａにおいて、位置合わせ後、温度が、期間１０４０にわたって、下部側接合材料９５０（特に、中心材料）の溶融温度１０１０（低い方の温度）に上昇される。溶融温度１０１０は、下部側接合材料９５０の中心材料及び上部側接合材料９４０の中心材料が完全に溶融されるまで維持される。
FIG. 10 shows a
図９Ｂにおいて、その後、温度は、第一の材料、下部側接合材料９５０の拡散／凝固温度である第一の凝固温度１０２０まで上昇される。第一の凝固温度１０２０は、期間１０５０の間保持され、これによって、下部側接合材料９５０の拡散及び反応が可能となる。しかし、部分完了下部側接合材料９５５によって示されるように、第一の接合は、第二の接合プロセスが開始されるまで完了しない。
In FIG. 9B, the temperature is then raised to a
温度は、上部側接合材料９４０の拡散／凝固温度である第二の凝固温度１０３０まで上昇される。第二の凝固温度１０３０は、期間１０６０の間維持され、これは、図９Ｃから分かるように、第一及び第二の接合プロセスを完了するのに充分な時間である。
The temperature is raised to a
図７と比較すると、図１０は、第一の部分凝固のための期間７４５及び接合プロセスの間の期間７７０が存在しない。さらに、第一の接合プロセスが、第二の接合プロセスの熱エネルギーを利用することから、合計プロセス時間は短縮される。第二の接合プロセスの温度が高められることで、第一の接合プロセスの拡散及び反応速度がさらに上昇する。従って、同時両面接合プロセスでは、逐次両面接合プロセスと比較して、プロセス時間が改善され得る。
Compared to FIG. 7, FIG. 10 does not have a
本発明の利点は、これらに限定されないが、逐次又は同時接合プロセスの間での選択による個別化の行い易さ、新たな材料、構造又はプロセスを導入することのない接合時間の大幅な短縮（大量生産の場合に特に有利）、及び、製造条件への依存性の低減及び長い接合時間が不要であること（これも大量生産の場合に重要）が挙げられ、デバイス性能さらには接合品質を確保する、接合されたデバイスに対する非常に優れた接触並びに良好な電気及び熱伝導性、製造プロセス設計における柔軟性及び多くの用途への適用性を可能とする、異なる材料の使用又は材料表面の前処理の実施という選択肢、並びに、従来の製造技術との互換性、を提供する。 The advantages of the present invention include, but are not limited to, ease of individualization by selection between sequential or simultaneous bonding processes, and significant reduction in bonding time without introducing new materials, structures or processes ( This is particularly advantageous in the case of mass production) and reduced dependency on manufacturing conditions and the need for long bonding time (which is also important for mass production), ensuring device performance and bonding quality. The use of different materials or pretreatment of material surfaces, which allows very good contact and good electrical and thermal conductivity to bonded devices, flexibility in manufacturing process design and applicability to many applications As well as compatibility with conventional manufacturing techniques.
当業者であれば、本明細書で開示される例と関連して記載される種々の説明のための論理ブロック及びプロセス工程が、電子ハードウェア、コンピュータソフトウェア又はこれらの組み合わせとして実施されてよいことは理解される。そのような機能がハードウェア又はソフトウェアとして実施されるかは、システム全体に課される特定の用途及び設計に関する制限に依存する。当業者であれば、各特定の用途について、記載の機能を様々な方法で実施することができるが、そのような実施の決定は、開示される装置及び方法の範囲から逸脱させるものとして解釈されるべきではない。 Those of ordinary skill in the art may implement the various illustrative logic blocks and process steps described in connection with the examples disclosed herein as electronic hardware, computer software, or combinations thereof. Is understood. Whether such functionality is implemented as hardware or software depends upon the particular application and design constraints imposed on the overall system. Those skilled in the art can perform the described functions in a variety of ways for each particular application, but such implementation decisions are to be construed as departing from the scope of the disclosed apparatus and methods. Should not.
本明細書で開示される例と関連して記載される方法又はアルゴリズムの工程は、直接、ハードウェアにて、プロセッサによって実行されるソフトウェアモジュールにて又はこれら２つの組み合わせにて実現されてよい。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ‐ＲＯＭ又はその他の本技術分野で公知の記憶媒体のいずれかの形態に保存されていてよい。代表的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、情報を書き込むことができるように、プロセッサと接続されている。別の選択肢として、記憶媒体は、プロセッサと一体化されていてよい。プロセッサ及び記憶媒体は、特定用途向け集積回路（ＡＳＩＣ）中に配置され得る。 The method or algorithm steps described in connection with the examples disclosed herein may be implemented directly in hardware, in a software module executed by a processor, or in a combination of the two. The software modules are stored in any form of RAM memory, flash memory, ROM memory, EPROM memory, EEPROM memory, registers, hard disk, removable disk, CD-ROM or other storage media known in the art. Good. A typical storage medium is connected to the processor such that the processor can read information from, and write information to, the storage medium. As another option, the storage medium may be integral to the processor. The processor and the storage medium may be located in an application specific integrated circuit (ASIC).
開示される例としての実施形態の前述の記載は、当業者が、本発明を作製又は使用できるように提供されるものである。これらの例に対する種々の改変は、当業者には容易に明らかであり、本明細書で開示される原理は、本発明の趣旨及び範囲から逸脱することなく、その他の例に適用され得る。記載の実施形態は、すべての点において、単に説明のためのものであって、限定するものではないと見なされるべきであり、本発明の範囲は、従って、前述の記載によってではなく、以下の請求項によって示される。請求項の意味、及び均等性の範囲内に含まれるすべての変形は、それらの範囲内に包含されることになる。 The previous description of the disclosed exemplary embodiments is provided to enable any person skilled in the art to make or use the present invention. Various modifications to these examples will be readily apparent to those skilled in the art, and the principles disclosed herein may be applied to other examples without departing from the spirit and scope of the invention. The described embodiments are to be considered in all respects only as illustrative and not restrictive, and the scope of the present invention is therefore not limited by the foregoing description, but by As indicated by the claims. All changes that come within the meaning and range of equivalency of the claims are to be embraced within their scope.
Claims (19)
前記第一の接合対象を前記電子デバイスの第一の側と位置合わせする工程と、
前記第二の融点へ温度を上昇させ、前記第二の材料を溶融することにより第一の接合プロセスを開始する工程と、
前記第二の材料が完全に拡散される前に温度を低下させることにより前記第一の接合プロセスを中断する工程と、
第二の接合材料を前記電子デバイスと第二の接合対象との間へ配置する工程であって、前記第二の接合材料は、第二の凝固温度を有し、第三の融点を有する第三の材料と前記第三の融点よりも低い第四の融点を有する第四の材料とを含む工程と、
前記第二の接合対象を前記電子デバイスの前記第一の側とは反対側である第二の側と位置合わせする工程と、
前記第二の凝固温度まで温度を上昇させることにより第二の接合プロセスを開始する工程と、
前記第一の接合材料から第一の接合線を形成することにより前記第二の接合プロセスの間に前記第一の接合プロセスを完了する工程と、
前記第二の接合材料から第二の接合線を形成することにより前記第二の接合プロセスを完了する工程と、
を含む、両面接合のための液相拡散（ＴＬＰ）接合方法。 Disposing a first bonding material between the electronic device and a first bonding target, wherein the first bonding material has a first solidification temperature and a first melting point. And a second material having a second melting point lower than the first melting point;
Aligning the first bonding object with the first side of the electronic device;
Increasing the temperature to the second melting point and initiating a first bonding process by melting the second material;
Interrupting the first bonding process by lowering the temperature before the second material is completely diffused;
Disposing a second bonding material between the electronic device and a second bonding target, wherein the second bonding material has a second solidification temperature and a third melting point. Including a third material and a fourth material having a fourth melting point lower than the third melting point;
Aligning the second bonding target with a second side opposite to the first side of the electronic device;
Starting a second joining process by raising the temperature to the second solidification temperature;
Completing the first joining process during the second joining process by forming a first joining line from the first joining material;
Completing the second joining process by forming a second joining line from the second joining material;
A liquid phase diffusion (TLP) bonding method for double-sided bonding.
前記第一の接合対象を前記電子デバイスの第一の側と位置合わせする工程と、
第二の接合材料を前記電子デバイスと第二の接合対象との間へ配置する工程であって、前記第二の接合材料は、第二の凝固温度を有し、第三の融点を有する第三の材料と前記第三の融点よりも低い第四の融点を有する第四の材料とを含み、前記第一の凝固温度は、前記第二の凝固温度よりも低い工程と、
前記第二の接合対象を前記電子デバイスの前記第一の側とは反対側である第二の側と位置合わせする工程と、
前記第二の融点へ温度を上昇させ、前記第二の材料を溶融することにより第一の接合プロセスを開始する工程と、
前記第二の材料が完全に溶融されるまで前記第二の融点を維持する工程と、
前記第一の凝固温度まで温度を上昇させ、前記第一及び第二の材料を拡散させる工程と、
前記第二の凝固温度まで温度を上昇させることにより前記第一の接合プロセスが完了する前に第二の接合プロセスを開始する工程と、
前記第一の接合材料から第一の接合線を形成することにより前記第二の接合プロセスの間に前記第一の接合プロセスを完了する工程と、
前記第二の接合材料から第二の接合線を形成することにより前記第二の接合プロセスを完了する工程と、
を含む、両面接合のための液相拡散（ＴＬＰ）接合方法。 Disposing a first bonding material between the electronic device and a first bonding target, wherein the first bonding material has a first solidification temperature and a first melting point. And a second material having a second melting point lower than the first melting point;
Aligning the first bonding object with the first side of the electronic device;
Disposing a second bonding material between the electronic device and a second bonding target, wherein the second bonding material has a second solidification temperature and a third melting point. A third material and a fourth material having a fourth melting point lower than the third melting point, wherein the first solidification temperature is lower than the second solidification temperature;
Aligning the second bonding target with a second side opposite to the first side of the electronic device;
Increasing the temperature to the second melting point and initiating a first bonding process by melting the second material;
Maintaining the second melting point until the second material is completely melted;
Increasing the temperature to the first solidification temperature and diffusing the first and second materials;
Initiating a second joining process before the first joining process is completed by raising the temperature to the second solidification temperature;
Completing the first joining process during the second joining process by forming a first joining line from the first joining material;
Completing the second joining process by forming a second joining line from the second joining material;
A liquid phase diffusion (TLP) bonding method for double-sided bonding.
前記第一の接合対象を前記電子デバイスの第一の側と位置合わせする工程と、
前記第一の接合材料から第一の部分完了接合材料を形成するために前記第二の融点まで温度を上昇させる工程と、
第二の接合材料を前記電子デバイスと第二の接合対象との間への配置する工程であって、前記第二の接合材料は、第二の凝固温度を有し、第三の材料を含み、前記第三の材料は、第三の融点を有し、前記第三の融点よりも低い第四の融点を有する第四の材料の２つの層の間に挟まれる工程と、
前記第二の接合対象を前記電子デバイスの前記第一の側とは反対側である第二の側と位置合わせする工程と、
前記第二の凝固温度へ温度を上昇させる工程と、
温度が前記第二の凝固温度である間、前記第一の部分完了接合材料から第一の接合線を形成する工程と、
前記第二の接合材料から第二の接合線を形成する工程と、
を含む、両面接合のための液相拡散（ＴＬＰ）接合方法。 Disposing a first bonding material between the electronic device and a first bonding object, wherein the first bonding material has a first solidification temperature and includes a first material; The first material has a first melting point and is sandwiched between two layers of a second material having a second melting point lower than the first melting point;
Aligning the first bonding object with the first side of the electronic device;
Increasing the temperature to the second melting point to form a first partially completed bonding material from the first bonding material;
Disposing a second bonding material between the electronic device and a second object to be bonded, wherein the second bonding material has a second solidification temperature and includes a third material; The third material has a third melting point and is sandwiched between two layers of a fourth material having a fourth melting point lower than the third melting point;
Aligning the second bonding target with a second side opposite to the first side of the electronic device;
Increasing the temperature to the second solidification temperature;
Forming a first bond line from the first partially completed bonding material while the temperature is the second solidification temperature;
Forming a second joining line from the second joining material;
A liquid phase diffusion (TLP) bonding method for double-sided bonding.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201361843296P | 2013-07-05 | 2013-07-05 | |
| US61/843,296 | 2013-07-05 | ||
| US13/957,320 | 2013-08-01 | ||
| US13/957,320 US9044822B2 (en) | 2012-04-17 | 2013-08-01 | Transient liquid phase bonding process for double sided power modules |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015024443A JP2015024443A (en) | 2015-02-05 |
| JP6374240B2 true JP6374240B2 (en) | 2018-08-15 |
Family
ID=52489550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014137682A Active JP6374240B2 (en) | 2013-07-05 | 2014-07-03 | Liquid phase diffusion bonding process for double-sided power modules |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6374240B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI661494B (en) | 2014-07-31 | 2019-06-01 | 美商西凱渥資訊處理科技公司 | Multilayered transient liquid phase bonding |
| JP6721329B2 (en) | 2015-12-21 | 2020-07-15 | 三菱電機株式会社 | Power semiconductor device and manufacturing method thereof |
| JP7009186B2 (en) * | 2016-12-02 | 2022-01-25 | スカイワークス ソリューションズ，インコーポレイテッド | How to Make Electronic Devices Formed in Cavities |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003214291A (en) * | 2002-01-21 | 2003-07-30 | Fukuju Kogyo Kk | Common rail and manufacturing method |
| US7565996B2 (en) * | 2004-10-04 | 2009-07-28 | United Technologies Corp. | Transient liquid phase bonding using sandwich interlayers |
| JP2010179336A (en) * | 2009-02-05 | 2010-08-19 | Toyota Central R&D Labs Inc | Joint product, semiconductor module, and method for manufacturing the joint product |
| JP2012178513A (en) * | 2011-02-28 | 2012-09-13 | Mitsubishi Materials Corp | Power module unit and manufacturing method of the same |
| US8431445B2 (en) * | 2011-06-01 | 2013-04-30 | Toyota Motor Engineering & Manufacturing North America, Inc. | Multi-component power structures and methods for forming the same |
-
2014
- 2014-07-03 JP JP2014137682A patent/JP6374240B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015024443A (en) | 2015-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9044822B2 (en) | Transient liquid phase bonding process for double sided power modules | |
| US7535092B2 (en) | Si power device mounted on a substrate including arrangements to prevent damage to connection layers due to heat treatment | |
| JP6272512B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| US10008394B2 (en) | Method for mounting an electrical component, wherein a hood is used, and hood suitable for use in said method | |
| TWI702693B (en) | Substrate for power module with cooler and manufacturing method thereof | |
| JP4904767B2 (en) | Semiconductor device | |
| US20170092611A1 (en) | Porous metallic film as die attach and interconnect | |
| JP6041469B2 (en) | Method for forming high melting point solder layer | |
| JP5672324B2 (en) | Manufacturing method of joined body and manufacturing method of power module substrate | |
| CN104919585A (en) | Power module substrate, power module substrate with heat sink, and power module with heat sink | |
| US10058951B2 (en) | Alloy formation control of transient liquid phase bonding | |
| US20130270327A1 (en) | Improvements of long term bondline reliability of power electronics operating at high temperatures | |
| JP2013214561A (en) | Power module substrate with heat sink, power module substrate with cooler, and power module | |
| JP6374240B2 (en) | Liquid phase diffusion bonding process for double-sided power modules | |
| KR20100130960A (en) | Semiconductor device and method of manufacturing the same | |
| JP2013207237A (en) | Manufacturing method of substrate for power module with heat sink | |
| JP5904257B2 (en) | Power module substrate manufacturing method | |
| JP2010199251A (en) | Method of manufacturing semiconductor device | |
| JP6020496B2 (en) | Junction structure and manufacturing method thereof | |
| KR102039791B1 (en) | Mounting method of semiconductor chip and semiconductor chip package | |
| JP2011199315A (en) | Metal/ceramic bonding substrate | |
| JP2010283169A (en) | Method of manufacturing semiconductor device | |
| JP2014187180A (en) | Assembly for semiconductor device, substrate for power module and power module | |
| JP2015002305A (en) | Semiconductor device | |
| CN104465578A (en) | Semiconductor device and semiconductor module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170420 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180320 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180608 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180619 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180719 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6374240 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |