JP2012054978A - 無線通信システムにおける受信機のためのスパー抑制 - Google Patents

Abstract

【課題】受信機におけるスパーの悪影響を軽減する。
【解決手段】プロセッサ１５０は、望まれる信号の帯域幅内に位置するスパーを有している望まれる信号についてのデジタルサンプルを受信する。スパーは、受信機１２０において内部的に生成され得る、あるいは外部の干渉ソースから生じ得る望ましくない信号である。プロセッサ１５０は、スパーを抑制するためにデジタルサンプルをフィルタにかけ、抑制されたスパーを有する出力サンプルを提供する。プロセッサ１５０は、デジタルサンプル上でＦＦＴを実行することと、スペクトル反応を調べることによってスパーを検出する。プロセッサ１５０は、調整可能なノッチ周波数および／または調整可能なノッチ帯域幅を有するノッチフィルタ１６０を使って、デジタルサンプルをフィルタにかける。ノッチ周波数は、スパーの周波数に基づいてセットされ、ノッチ帯域幅はスパーの振幅に基づいてセットされる。
【選択図】図１

Description

背景

（Ｉ．分野）
本開示は、一般的に通信に関連し、より具体的には、無線通信における、受信機での信号を処理するための技術に関連する。

（ＩＩ．背景）
無線通信システムにおいて、送信機は、無線周波数(radio frequency)（ＲＦ）キャリア信号(carrier signal)上にデータを変調し、送信(transmission)のためにより適しているＲＦ変調された信号(RF modulated signal)を生成する。次に、送信機は、無線チャネルを介して、ＲＦ変調された信号を受信機に送信する。受信機は、送信された信号を受信し、受信された信号をフィルタにかけ、増幅し、周波数は、ＲＦからベースバンドに、増幅された信号をダウンコンバートし(downconverts)、ベースバンド信号を、サンプルを得るためにデジタル化する。受信機は、次に、送信機によって送られたデータを回復するために、サンプルを処理する。

受信機は、典型的に、様々な望ましくない信号(undesired signals)を生成する、その信号は、しばしば、スパー(spurs)と呼ばれる。例えば、スパーは、受信機についてのリファレンスオシレータ(reference oscillator)の高調波(harmonics)、ベースバンド信号をデジタル化するのに使用されるサンプリングクロック(sampling clock)の高調波、受信機でデジタル回路のために使用されるクロックの高調波、ＲＦコンポーネント(components)のミクシングプロダクト(mixing products)などであるかもしれない。いくつかのスパーは、望まれる信号の帯域幅内に入る(fall)かもしれない。これらの帯域内スパーは、受信信号(received signal)を適切に復調する受信機の能力を妨げ、したがって受信機の感度を減じる(desenses)ノイズとして、作用する。実際のところ、スパーに起因する劣った感度(poor sensitivity)を受信機が示す１つ以上の「悪い」周波数チャネルを、受信機が有することはまれではない。劣った感度は、低いパフォーマンス(poor performance)、減少された通信範囲(reduced communication coverage)、および、多分他の悪影響(deleterious effects)をもたらす可能性があり、それらのすべては、望ましくない。

したがって、受信機におけるスパーの悪影響を軽減する(mitigate)技術に対して、当技術分野において必要性がある。

[概要]
受信機におけるスパーを抑制するための技術がここに説明される。一般的に、スパーは、受信機において内部的に生成される、あるいは、外部の干渉ソースから生じうる、望ましくない信号である。本技術は、無線通信システムにおける基地局と同様に無線デバイスについて、使用されることができる。本技術は、望まれる信号の小さな一部分(small portion)のみを取り除き(remove)ながら、スパーを抑制することによって、いくつかの周波数チャネルについてのパフォーマンスと感度と、を改善することができる。

一実施形態において、プロセッサ（例えば、無線デバイス内の）は、望まれる信号の帯域幅内に位置するスパーを有する、望まれる信号についてのデジタルサンプルを受信する。プロセッサは、スパーを抑制するために、デジタルサンプルをフィルタにかけ、抑制されたスパーを有する出力サンプルを供給する。プロセッサは、例えば、高速フーリエ変換(fast Fourier transform)（ＦＦＴ）あるいは離散フーリエ変換(discrete Fourier transform)（ＤＦＴ）をデジタルサンプル上で実行することと、合成スペクトル反応(resultant spectral response)を調べることと、によってスパーを検出することができる。スパーはまた、受信機において内部的に生成されることが知られている複数のスパーのうちの１つであり得る。プロセッサは、調整可能な(adjustable)ノッチ周波数および／または調整可能なノッチ帯域幅を有するノッチフィルタを用いて、デジタルサンプルをフィルタにかける(filter)ことができる。例えば、ノッチ周波数は、スパーの周波数に基づいてセットされることができ、ノッチ帯域幅は、スパーの振幅に基づいてセットされることができる。

本発明の様々な態様および実施形態は、以下に、さらに詳細に説明される。

図１は、無線デバイスのブロック図を示す。 図２Ａは、ＣＤＭＡ信号のスペクトルプロットを示す。 図２Ｂは、スパー抑制を備えたＣＤＭＡ信号のスペクトルプロットを示す。 図３は、スパー抑制のために使用された、ノッチフィルタのブロック図を示す。 図４Ａは、ノッチフィルタについてのポールとゼロのプロットを示す。 図４Ｂは、ノッチフィルタの周波数反応を示す。 図５Ａは、ノッチフィルタの一実施形態を示す。 図５Ｂは、ノッチフィルタの一実施形態を示す。 図６は、スパーを検出し、抑制するためのプロセスを示す。

［詳細な説明］
本発明の特徴および本質は、同様の参照文字が全体を通して同様に識別する図面と併せて、以下に記述される詳細な説明から、より明らかになるであろう。

用語「例示的な(exemplary)」は、「例(example)、インスタンス(instance)、又は例証(illustration)として機能している」を意味するように、ここでは使用されている。「例示的な」としてここに説明されるいずれの実施形態あるいは設計(design)も、他の実施形態あるいは設計よりも、好ましいまたは有利であるとして、必ずしも解釈されるべきではない。

ここに説明されるスパー抑制技術は、符号分割多元接続（ＣＤＭＡ）システム、時分割多元接続（ＴＤＭＡ）システム、周波数分割多元接続（ＦＤＭＡ）システム、および直交周波数分割多元接続（ＯＦＤＭＡ）システム、直交周波数分割多重（ＯＦＤＭ）システム、シングルキャリア周波数分割多元接続(single-carrier frequency division multiple access)（ＳＣ−ＦＤＭＡ）システム、などのような、様々な無線通信技術のために使用されることができる。ＣＤＭＡシステムは、ｃｄｍａ２０００、広帯域ＣＤＭＡ（Ｗ−ＣＤＭＡ）、などのような、１つ以上の無線接続技術をインプリメント(implement)することができる。ｃｄｍａ２０００は、ＩＳ−９５、ＩＳ―２０００、およびＩＳ−８５６標準規格をカバーする(covers)。ＴＤＭＡシステムは、モバイル通信のためのグローバルシステム（ＧＳＭ（登録商標））をインプリメントすることができる。ＧＳＭ（登録商標）とＷ−ＣＤＭＡは、「第三世代パートナーシッププロジェクト」（３ＧＰＰ）と名づけられたコンソーシアム、のドキュメントにおいて説明されている。ｃｄｍａ２０００は、「第三世代パートナーシッププロジェクト２」（３ＧＰＰ２）と名づけられたコンソーシアム、のドキュメントにおいて説明されている。３ＧＰＰおよび３ＧＰＰ２のドキュメントは、公的に入手可能である。ＯＦＤＭＡシステムは、ＯＦＤＭを使用する。ＳＣ−ＦＤＭＡシステムは、時間ドメインにおいて、変調信号を送信する一方で、ＯＦＤＭベースのシステムは、周波数ドメインにおいて、変調信号を送信する。一般的に、ここに説明される技術は、抑制されるべきスパーが望まれる信号帯域幅の一部分のみを占める(occupies)任意の通信システムについて使用されることができる。本技術は、特に、例えば、ＣＤＭＡおよびＯＦＤＭベースのシステムのような、広帯域通信システムに適用できる。

スパー抑制技術(spur suppression techniques)は、無線通信システムにおける基地局同様に無線デバイスについて使用されることができる。基地局は、一般的に、無線デバイスと通信する固定局であり、また、ベーストランシーバシステム(base transceiver system)（ＢＴＳ）、ノードＢ、アクセスポイント、あるいはいくつかの他の用語で呼ばれることができる。無線デバイスは、固定されてもよいし、あるいはモバイル(mobile)であってもよく、また、移動局、ユーザ機器、端末、加入者ユニット、あるいはいくつかの他の用語で呼ばれることができる。無線デバイスは、携帯電話、携帯情報端末(personal digital assistant)（ＰＤＡ）、無線モデムカードなどであってもよい。明確にするために、以下の説明の多くは、ＣＤＭＡシステムにおける無線デバイスについてであり、それは、ｃｄｍａ２０００あるいはＷ−ＣＤＭＡをインプリメントすることができる。

図１は、ＣＤＭＡシステムにおける無線デバイス１００のブロック図を示す。受信経路上で、アンテナ１１０は、１つ以上の基地局から１つ以上のＲＦ変調信号を、また多分他の送信機から干渉信号を、受信する。アンテナ１１０は、受信ＲＦ信号をデュプレクサ１１２に提供する。デュプレクサ１１２は、望まれる順方向リンク（あるいはダウンリンク）周波数帯域についての受信ＲＦ信号をフィルタにかけ、入力ＲＦ信号を受信機１２０に提供する。望まれる周波数帯域は、セルラ帯域(cellular band)、ＰＣＳ帯域(PCS band)、あるいはいくつかの他の周波数帯域であってもよい。

概して、受信機は、スーパーヘテロダインアーキテクチャ(super-heterodyne architecture)あるいはダイレクトツーベースバンドアーキテクチャ(direct-to-baseband architecture)を、インプリメントすることができる。スーパーヘテロダインアーキテクチャにおいては、入力ＲＦ信号は、マルチプルのステージにおいて、例えば、１つのステージにおいてＲＦから中間周波数(intermediate frequency)（ＩＦ）に、別のステージにおいてＩＦからベースバンドに、ダウンコンバートされる周波数である。ダイレクトツーベースバンドアーキテクチャにおいて、入力ＲＦ信号は、１つのステージで、ＲＦから直接的にベースバンドにダウンコンバートされる周波数である。スーパーヘテロダインおよびダイレクトツーベースバンドアーキテクチャは、異なる回路ブロックを使用してもよいし、かつ／または異なる回路要件(requirements)を有してもよい。次の説明は、ダイレクトツーベースバンドアーキテクチャについてである。

受信機１２０内で、低雑音増幅器(low noise amplifier)（ＬＮＡ）１２２は、固定あるいは可変の利得で、入力ＲＦ信号を、受信し、増幅し、増幅ＲＦ信号を提供する。ミキサ１２４周波数は、増幅ＲＦ信号を、ＬＯジェネレータ１３４からの受信ローカルオシレータ（ＲＸ＿ＬＯ）信号でダウンコンバートし、ダウンコンバートされた信号を提供する。ＲＸ＿ＬＯ信号の周波数は、望まれるＣＤＭＡチャネルについてのＲＦ変調信号がベースバンドにあるいはベースバンド近く(near-baseband)にダウンコンバートされるよう、選択されることができる。可変利得増幅器(variable gain amplifier)（ＶＧＡ）１２６は、可変利得で、ダウンコンバートされた信号を増幅し、望まれる振幅を有する入力ベースバンド信号を提供する。ＬＮＡ１２２、ＶＧＡ１２６、および受信（ＲＸ）デジタル信号プロセッサ(digital signal processor)（ＤＳＰ）１５０内の他の回路ブロックは、入力ＲＦ信号のために必要とされる信号増幅(required signal amplification)を提供し、それは振幅において９０デシベル（ｄＢ）以上変わり得る。

ベースバンドフィルタ１２８は、入力ベースバンド信号をフィルタにかけ、出力ベースバンド信号を提供する。簡潔のために、図１で示されていないが、ＬＯジェネレータ１３４、ミキサ１２４、ＶＧＡ１２６およびフィルタ１２８からの信号は、複素信号であり、各複素信号は、同相(inphase)（Ｉ）コンポーネントと直角位相(quadrature)（Ｑ）コンポーネントを有する。Ａ／Ｄコンバータ(analog-to-digital converters)（ＡＤＣｓ）１３０は、出力ベースバンド信号をデジタル化し、ＩおよびＱ ＡＤＣサンプル(I Q ADC samples)、Ｉ_ａｄｃおよびＱ_ａｄｃを提供する。ＡＤＣｓ１３０は、ベースバンドで（図１で示されているように）、あるいは、ＩＦサンプリングについての中間周波数（図１で示されていない）でデジタル化することができる。ＡＤＣｓ１３０は、デルタ−シグマＡＤＣｓ（ΔΣＡＤＣｓ）、フラッシュＡＤＣｓ、あるいはいくつかの他のタイプのＡＤＣｓでインプリメントされることができる。ＡΔΣＡＤＣは、入力信号を、少しのビットの解像度(resolution)で、しかし、信号の帯域幅より何倍も大きいサンプリングレートで、デジタル化することができる。

ＲＸ ＤＳＰ１５０、プリプロセッサ(pre-processor)（ｐｒｅ−ｐｒｏｃ）１５２は、前処理（例、デジタルフィルタリング、サンプルレート変換、内挿(interpolation)、など）を、ＩおよびＱ ＡＤＣサンプル上で実行し、ＩおよびＱ入力サンプル、Ｉ_ｉｎおよびＱ_ｉｎを提供する。具体的な例として、ＡＤＣｓ１３０は、出力ベースバンド信号を、ｃｄｍａ２０００の場合は３２倍チップレート（あるいはｃｈｉｐ×３２）で、４ビットの解像度を用いて、デジタル化することができるΔΣＡＤＣｓであることができる。チップレートは、ｃｄｍａ２０００の場合、１．２２８８メガチップ／秒(Ｍｃｐｓ)で、Ｗ−ＣＤＭＡの場合、３．８４Ｍｃｐｓである。プリプロセッサ１５２は、ＡＤＣサンプルをフィルタにかけ、チップレート（あるいはｃｈｉｐ×１）で、１８ビットの解像度を用いて、入力サンプルを得るために、サンプルレート変換を実行することができる。入力サンプルレートは、このようにして、ＡＤＣサンプルレートとは異なることができる。ノッチフィルタ１６０は、ＩおよびＱ入力サンプルを、スパーを抑制するために、下に説明されるように、処理し、ＩおよびＱ出力サンプル、Ｉ_ｏｕｔとＱ_ｏｕｔを提供する。ポストプロセッサ（post-processor）（ｐｏｓｔ−ｐｒｏｃ）１６２は、後処理を、ＩおよびＱ出力サンプル上で実行し、ＩおよびＱデータサンプル、Ｉ_ｄａｔおよびＱ_ｄａｔを提供する。例えば、ポストプロセッサ１６２は、自動利得制御(automatic gain control)（ＡＧＣ）、デジタルフィルタリング、直流電流(direct current)（ＤＣ）リムーバル、などを実行することができる。デモジュレータ（Ｄｅｍｏｄ）１６４は、復調を、ＩおよびＱデータサンプル上で実行し、復調されたデータを提供する。デモジュレータ１６４は、レーキ受信機あるいはいくつかの他のタイプの受信機を、当技術分野において知られているように、インプリメントすることができる。

送信経路上で、送信（ＴＸ）ＤＳＰ１８０は、データが送信されるように処理し、ＩおよびＱデータチップ、Ｉ_ｄａｃとＱ_ｄａｃを提供する。Ｄ／Ａ変換機（ＤＡＣｓ）１８２は、ＩおよびＱデータチップをアナログに変換し、複素アナログ信号を送信機１９０に提供する。送信機１９０内で、ＶＧＡ１９２は、可変利得を用いて、アナログ信号を増幅する。ミキサ１９４周波数は、ＬＯジェネレータ１３４からの送信ＬＯ（ＴＸ＿ＬＯ）信号を使って、増幅された信号を、ベースバンドからＲＦにアップコンバートする(upconverts)。バンドパスフィルタ１９６は、アップコンバートされた信号を、Ｄ／Ａ変換および周波数アップコンバージョン(frequency upconversion)によってもたらされたイメージ(images)を取り除くために、フィルタにかける。パワーアンプ(power amplifier)（ＰＡ）１９８は、アップコンバートされた信号を増幅し、必要とされるパワーレベル(required power level)を有する出力ＲＦ信号を提供する。デュプレクサ１１２は、逆方向リンク（あるいは、アップリンク）周波数帯域についての出力ＲＦ信号をフィルタにかけ、アンテナ１１０を介して、送信のために、フィルタにかけられた出力ＲＦ信号を提供する。簡潔にするため図１では示されてはいないが、ＤＡＣ１８２とＶＧＡ１９２からの信号は、ＩおよびＱコンポーネントを有する複素信号である。

リファレンスオシレータ１３２は、正確な周波数を有する基準信号(reference signal)を提供する。リファレンスオシレータ１３２は、水晶発振器(crystal oscillator)（ＸＯ）、温度補正水晶発振器(temperature compensated crystal oscillator)（ＴＣＸＯ）、電圧制御オシレータ(voltage controlled oscillator)（ＶＣＯ）あるいは、いくつかの他のタイプのオシレータであってもよい。ＬＯジェネレータ１３４は、ＲＸ＿ＬＯおよびＴＸ＿ＬＯ信号を、オシレータ１３２からの基準信号に基づいて、生成する。クロックジェネレータ１３６は、基準信号に基づいて、無線デバイス１００内で、様々なユニットについてのクロックを生成する。例えば、クロックジェネレータ１３６は、ＡＤＣｓ１３０の場合、３２倍チップレート（ｃｈｉｐ×３２）でサンプリングクロックを、また、ＤＳＰｓ１５０および１８０、およびコントローラ１７０の場合、１６倍チップレート（ｃｈｉｐ×１６）でデジタルクロックを、生成することができる。

コントローラ１７０は、ＤＳＰ１５０および１８０のオペレーションと無線デバイス１００内の他の回路ブロックを制御する。例えば、コントローラ１７０は、スパーを検出し、検出されたスパーに基づいて、ノッチフィルタ１６０のオペレーションを制御する。メモリ１７２は、無線デバイス１００内で、様々な処理ユニット（例、ＲＸ ＤＳＰ１５０とコントローラ１７０）のための、データとプログラムコードを記憶する。

図１は、受信機と送信機の具体的な設計を示す。一般的に、各経路についての信号コンディショニング(signal conditioning)は、アンプ、フィルタ、ミキサなどの１つ以上のステージによって、実行されることができる。受信機と送信機は、図１には示されていない、異なる、かつ／あるいは、追加の回路ブロックを含んでもよい。

図１はまた、ＲＸＤＳＰ１５０の具体的設計を示す。一般的に、デジタル処理は、様々な様式において実行されることができる。例えば、ノッチフィルタ１６０は、ＡＤＣ１３０の後、プリプロセッサ１５２の後（図１で示されているように）、あるいはポストプロセッサ１６２の後、に位置してもよい。

図２Ａは、図１において受信機１２０内の例示的なＣＤＭＡ信号のスペクトルプロットを示す。ｃｄｍａ２０００の場合、基地局は、１．２２８８Ｍｃｐのチップレートで、擬似乱数(pseudo-random number)（ＰＮ）シーケンス(sequence)で、データをスペクトル的に広げる(spectrally spreads)。結果として生じるスペクトラム拡散信号(spread spectrum signal)は、１．２３メガヘルツ（ＭＨｚ）の２面帯域幅を有しており、特定周波数帯域において特定ＣＤＭＡチャネルにアップコンバートされる周波数である。順方向リンクに関しては、セルラ帯域は、８６９から８９４ＭＨｚに及び(spans)、そして、ＰＣＳ帯域は、１９３０から１９９９０ＭＨｚに及ぶ。各周波数帯域は、多くのＣＤＭＡチャネルをカバーし(covers)、各ＣＤＭＡチャネルは、１．２３ＭＨｚの帯域幅を有する。

無線デバイス１００は、受信ＣＤＭＡ信号の帯域幅内に現れる様々なスパーを生成し得る。例えば、リファレンスオシレータ１３２は、１９．２ＭＨｚで動作することができて、クロックジェネレータ１３６は、オシレータ１３２からの１９．２ＭＨｚリファレンスクロックに基づいて、様々なクロックを生成することができる。これらのクロックは、対象の周波数帯域(frequency band of interest)の範囲に入る１９．２ＭＨｚの強い高調波を有することができる。例えば、図２Ａに示されているように、１９．２ＭＨｚの４６番目の高調波は、８８３．２ＭＨｚにあり、４６番目の高調波についてのスパーは、セルラ帯域の範囲に入り、受信ＣＤＭＡ信号に対して強い可能性がある。

スパーはまた、ＲＦコンポーネントのミクシングプロダクトによっても、生成され得る。例えば、１９．２ＭＨｚリファレンスクロックの１９番目高調波は、ｃｈｉｐ×３２の１３番目高調波と混ざり、８７５．９８ＭＨｚでスパーを生成する可能性があり、そのスパーは、セルラ帯域の範囲に入る。ＬＯジェネレータ１３４は、受信機１２０内で周波数ダウンコンバージョンについての１以上のＬＯ信号を、送信機１９０内で周波数アップコンバージョンについての１以上のＬＯ信号を、生成することができる。ＬＯ信号は、対象(interest)の周波数帯域内に入るスパーを生成するために、無線デバイス１００内で、一緒に、および／または他のクロックとまぜることができる。

スパーはまた、受信信号における望ましくないコンポーネント（これはまたジャマ―(jammers)とも呼ばれる）のミクシングプロダクトによっても、生成され得る。例えば、ｃｄｍａ２０００に適応可能であるＩＳ−９８Ｄは、無線デバイスにおける受信経路の線形性(linearity)および動的範囲(dynamic range)をテストすることを意図されているシングルトーンテスト(single-tone test)およびツートーンテスト(two-tone test)を規定する(specifies)。シングルトーンテストについては、単一のトーンは、ＣＤＭＡ信号の中心周波数から＋９００ＫＨｚに位置し、このテストの場合、−１０１ｄＢｍにあるＣＤＭＡ信号レベルよりも振幅において７１ｄＢ高い。受信経路における非線形性(non-linearity)は、トーンがＣＤＭＡ信号とまざり、ＣＤＭＡ信号帯域幅の範囲に入る相互変調コンポーネントを生成する、原因となる。ツートーンテストについては、２つのトーンは、ＣＤＭＡ信号の中心周波数から＋９００ＫＨｚと１７００ＫＨｚに位置づけられており、ＣＤＭＡ信号レベルよりも振幅において５８ｄＢ高い。受信経路における非線形性は、これらの２つのトーンが一緒にまざり、＋１００ＫＨｚでスパーを生成する、原因となる。

一般的に、スパーは、様々なメカニズムによって無線デバイス１００内で内部的に生成され得る。より多くの機能（例、ＲＦとデジタル）が、単一の集積回路（ＩＣ）ダイ内に集積化され、あるいは複数のＩＣダイが、単一のパッケージ内に封入される(encapsulated)につれ、内部的に生成されたスパーは、より広まり(prevalent)、より問題となる可能性が高い。スパーはまた、外部の干渉ソースから生じ、アンテナ１１０から受信ＲＦ信号において現れ得る。内部的に生成されたスパーは、典型的に、決定的な周波数でのトーンであるが、外部スパーは、ランダム周波数での狭帯域信号であり得る。どのようなケースにおいても、スパーは、これらのスパーに影響された各ＣＤＭＡチャネルについての受信機の感度を減じる。

図２Ｂは、ノッチフィルタを使ったスパー抑制後の例示的なＣＤＭＡ信号のスペクトルプロットを示す。内部的に生成されたスパーは、しばしば、リファレンスオシレータ１３２においてドリフト(drifts)を有する周波数における決定的、かつ、トラックである(both deterministic and track in frequency with drifts in reference oscillator 132)、狭帯域正弦波信号(narrowband sinusoidal signals)である。例えば、リファレンスクロックの高調波は、リファレンスオシレータ１３２の周波数によって決定される。それゆえに、ＣＤＭＡチャネル内のスパーは、１つの適切に置かれたノッチフィルタで、抑制され得る。望まれるＣＤＭＡ信号の小さな一部分のみを取り除きながら、スパーを抑制することによって、より高い感度および改善されたパフォーマンスは、ＣＤＭＡチャネルのために達成されることができる。

図３は、図１におけるノッチフィルタ１６０の一実施形態である、ノッチフィルタ１６０ａのブロック図を示す。図３において、ｘ（ｎ）は、サンプル期間ｎの間のプリプロセッサ１５２からの複素入力サンプルを表しており、ｙ（ｎ）は、サンプル期間ｎの間のノッチフィルタ１６０ａによって供給された複素出力サンプルを表しており、ｗ（ｎ）は、サンプル期間ｎの間のノッチフィルタ１６０ａ内での複素中間サンプルを表す、なおここで、
ｘ（ｎ）＝Ｉ_ｉｎ（ｎ）＋ｊＱ_ｉｎ（ｎ）および、
ｙ（ｎ）＝Ｉ_ｏｕｔ（ｎ）＋ｊＱ_ｏｕｔ（ｎ） 式（１）
ノッチフィルタ１６０ａ内で、加算器３１２は、入力サンプルｘ（ｎ）を受信し、そこから中間サンプルｗ（ｎ）を差し引いて、出力サンプルｙ（ｎ）を提供する。乗算器３１４は、出力サンプルを利得Ｋで掛ける。加算器３１６は、中間サンプルと乗算器３１４の出力を加える。レジスタ３１８は、加算器３１６の出力を記憶し、１サンプル期間の遅延を提供する。乗算器３２０は、レジスタ３１８からの記憶されたサンプルを、利得Ａで掛け、中間サンプルを提供する。

ノッチフィルタ１６０ａは、加算器３１６と、レジスタ３１８と、乗算器３２０と、によって形成されたループを含む。乗算器３２０は、レジスタ３１８からの保存されたサンプルに関して、相回転(phase rotation)を導入し、相回転の量は、利得Ａによって決定される。加算器３１６およびレジスタ３１８は、それ上で蓄積するアキュムレータ(accumulator)を形成する。この自己蓄積(self-accumulation)は、各蓄積についての相回転の量および蓄積の率によって決定された周波数を有する、正弦コンポーネント(sinusoidal component)を導入する。正弦コンポーネントは、スパーを抑制させるようにモデル化し、入力サンプルから差し引かれる。

中間サンプルは、下記のように表される：
ｗ（ｎ）＝Ａ・［ｗ（ｎ−１）＋Ｋ・ｙ（ｎ−１）］ 式（２）
Ｗ（ｚ）＝Ａ・［Ｗ（ｚ）・ｚ^−１＋Ｋ・Ｙ（ｚ）・ｚ^−１］および 式（３）

式（２）は、離散時間ｎの場合であり、式（３）および（４）は、ｚドメインの場合である。

出力サンプルのための伝達関数(transfer function)Ｈ（ｚ）は、次のように表される：
ｙ（ｎ）＝ｘ（ｎ）−ｗ（ｎ） 式（５）

式（７）で示されているように、伝達関数Ｈ（ｚ）は、利得Ａによって決定された単一のゼロと、利得ＫおよびＡによって決定された単一のポールを含む。利得ＫおよびＡは、次のように定義されることができる：
Ｋ＜＜１、かつ 式（８）
Ａ＝ｅ^{ｊ２π Ｍ} 式（９）
ただし、０≦Ｍ≦１である。

図４Ａは、式（７）における、伝達関数Ｈ（ｚ）についてのポールおよびゼロのプロットを示す。ゼロは、式（９）に示されているフォームを有するために、利得Ａを規定することによって、ユニットサークル上に置かれることができる。量Ｍは、ユニットサークル上のゼロの位置を決定する。ノッチフィルタ１６０ａの周波数反応は、ゼロに起因したノッチを有する。このノッチの中心周波数は、ゼロの位置によって決定され、次のように与えられることができる：
ｆ_{ｎｏｔｃｈ}＝ｆ_ｓ・Ｍ 式（１０）
なお、ｆ_ｓは、ノッチフィルタについてのサンプルレートであり、ｆ_{ｎｏｔｃｈ}は、ノッチ周波数である。Ａは、複素値なので、ノッチは周波数における１面上にのみ現れる。式（８）に示されるように、利得Ｋは、ノッチの帯域幅を決定し、典型的に、１よりもずっと小さい。

図４Ｂは、ノッチフィルタ１６０ａの例示的周波数反応を示す。この例では、サンプルレートは、チップレートで（４／３）倍チップレートｆ_ｃであって、Ｋ＝０．１２５、Ａ＝ｅ^ｊπ／５、そしてノッチ周波数は、０．１６４ＭＨｚである。

ノッチの幅は、利得Ｋによって決定され、より大きい利得Ｋは、より幅広いノッチに対応し、逆もまた同様である。ノッチの幅はまた、ノッチ深さに関連し、より幅広いノッチは、より深いノッチに対応し、逆もまた同様である。スパーは、より容易により幅広いノッチで捕獲される(captured)ことができ、それはまた、より深いノッチを理由に、スパーをもっと抑制することができる。しかしながら、より幅広いノッチはまた、もっと望まれる信号コンポーネントを減衰させる。逆に、スパーを狭いノッチを使って捕獲することは、もっと難しいかもしれない、それは、より浅いノッチのためにスパーを少ししか制することができない(less)。ノッチの幅は、可変パラメータであることができ、抑制されているスパーの特性に基づいて、次に説明されるように、調整されることができる。

ノッチフィルタ１６０ａは、サンプルレートと呼ばれる入力サンプルのレートで、典型的に動作する。一般的に、いくつかの利益を達成するために、ノッチフィルタ１６０ａを、可能なかぎり低いレートで動作することが望ましい。第１に、利得Ａを表すために使用された与えられた数のビットについて、ノッチ周波数の解像度は、サンプルレートに比例している。したがって、よりよい解像度は、より低いサンプルレートで、ノッチ周波数に対して、達成されることができる。第２に、電力消費は、ＣＭＯＳデジタル回路についてのクロックレートに比例しているので、低いサンプルレートは電力消費を減らす。サンプルレートは、エイリアシング(aliasing)を避けるために、チップレートよりも大きくあるべきである。一実施形態においては、サンプルレートは、（４／３）倍チップレートあるいはｆ_Ｓ＝１．３３３×ｆ_Ｃとして選ばれる。ｃｄｍａ２０００に関しては、１．２２８８Ｍｃｐｓのチップレートの場合、サンプルレートは１．６３８ＭＨｚである。

図５Ａは、図３におけるノッチフィルタ１６０ａの具体的な実施形態である、ノッチフィルタ１６０ｂのブロック図を示す。この実施形態に関して、入力および出力サンプルは、１８ビットの解像度を持っていると、仮定される。ノッチフィルタ１６０ｂは、Ｉ入力サンプルＩ_ｉｎを処理するＩ経路と、Ｑ入力サンプルＱ_ｉｎを処理するＱ経路と、を含む。ノッチフィルタ１６０ｂ内の総量と同様に入力および出力サンプルは、符号付き整数で表される。ｋビットの符号付き数は、１つの符号ビットとｋ−１データビットを含む。

Ｉ経路については、飽和している(saturating)加算器５１２ａは、Ｉ入力サンプルＩ_ｉｎを受信し、そこからＩ中間サンプルＷ_Ｉを差し引き、Ｉ出力サンプルＩ_ｏｕｔを提供する。シフトユニット５１４ａは、Ｉ出力サンプルを、ｍビット分、右にシフトする。飽和している加算器５１６ａは、飽和している加算器５３０ａの出力とユニット５１４ａからのシフトされたサンプルを加える。レジスタ５１８ａは、加算器５１６ａの出力を記憶し、１サンプル期間の遅延を提供する。

Ｑ経路については、飽和している加算器５１２ｂは、Ｑ入力サンプルＱ_ｉｎを受信し、そこからＱ中間サンプルＷ_Ｑを差し引き、Ｑ出力サンプルＱ_ｏｕｔを提供する。シフトユニット５１４ｂは、Ｑ出力サンプルを、ｍビットごとに、右にシフトする。飽和している加算器５１６ｂは、飽和している加算器５３０ｂの出力と、ユニット５１４ｂからのシフトされたサンプルを加える。レジスタ５１８ｂは、加算器５１６ｂの出力を記憶し、１サンプル期間の遅延を提供する。

複素乗算器５２０は、複素利得Ａ＝Ａ_ｒｅ＋ｊＡ_ｉｍを用いて、レジスタ５１８ａおよび５１８ｂの複素出力の複素乗算を実行し、複素中間サンプルＷ＝Ｗ_Ｉ＋ｊＷ_Ｑを提供する。乗算器５２０は、４つの実数乗算とビットマニピュレーション(bit manipulation)を使って、望まれる出力を得るために、複素乗算を実行する。

複素乗算器５２０内のＩ経路に関して、実数乗算器５２２ａは、レジスタ５１８ａの出力を利得Ａ_ｒｅで掛け、そして実数乗算器５２４ａは、レジスタ５１８ｂの出力を利得Ａ_ｉｍで掛ける。ユニット５２６ａは、乗算器５２２ａの出力の７つの最下位ビット(least significant bits)（ＬＳＢｓ）をカットし、ユニット５２８ａは、乗算器５２４ａの出力の７ＬＳＢｓをカットする。「カット(cut)」オペレーションは、短縮(truncation)、切り上げ機能(rounding)および／あるいはいくつかの他のオペレーションを含むことができる。飽和している加算器５３０ａは、ユニット５２８ａの出力を、ユニット５２６ａの出力から、差し引く。ユニット５３２ａは、加算器５３０ａの出力の３ＬＳＢｓをカットし、Ｉ中間サンプルＷ_Ｉを提供する。

複素乗算器５２０内のＱ経路に関しては、実数乗算器５２２ｂは、レジスタ５１８ｂの出力を利得Ａ_ｒｅで掛け、実数乗算器５２４ｂは、レジスタ５１８ａの出力を利得Ａ_ｉｍで掛ける。ユニット５２６ｂは、乗算器５２２ｂの出力の７ＬＳＢｓをカットし、ユニット５２８ｂは、乗算器５２４ｂの出力の７ＬＳＢｓをカットする。飽和している加算器５３０ｂは、ユニット５２８ｂの出力と５２８ｂの出力を加える。ユニット５３２ｂは、加算器５３０ｂの出力の３ＬＳＢｓをカットし、Ｑ中間サンプルＷ_Ｑを提供する。

図５Ｂは、図５Ａにおける、各実数乗算器５２２ａと、５２２ｂと、５２４ａと５２４ｂと、のために使用されることができる、実数乗算器５５０の一実施形態を示す。乗算器５５０は、２１ビット入力データを受信し、それで１５ビット利得を乗算し、２８ビット出力データを提供する。図５において、２１ビット入力データは、レジスタ５１８ａあるいは５１８からであってもよい。２８ビット出力データは、ユニット５２６ａ、５２６ｂ、５２８ａあるいは５２８ｂについてであってもよい。１５ビット利得は、Ａ_ｒｅあるいはＡ_ｉｍであることができて、２つの係数に区分化される(partitioned)ことができる。第１の係数は、１５ビット利得の７ＬＳＢｓプラス(plus)１つの符号ビットを含む。第２の係数は、該１つの符号ビットをすでに含む(includes)、１５ビット利得の８ＭＳＢｓを含む。

乗算器５５０内で、乗算器５５２は、２１ビット入力データを受信し、それを第１の係数で乗算し、２８ビット出力を提供する。乗算器５５４は、２１ビット入力データを受信し、それを第２の係数で乗算し、２８ビット出力を提供する。ユニット５５６は、乗算器５５２からの２８ビット出力の７ＬＳＢｓをカットし、乗算器５５４からの２８ビットできちんと位置合わせされている２１ビット出力を提供する。飽和している加算器５５８は、ユニット５５６の２１ビット出力と、乗算器５５４の２８ビット出力と、を加え、２８ビット出力データを供給する。

図５Ａと５Ｂにおいて示されている実施形態については、Ａによる複素乗算は、８のより小さい（２１ビット×８ビット）実数乗算で、効率的にインプリメントされる。これらの８つの実数乗算は、時分割多重（ＴＤＭ）様式で実数乗算を実行する単一のハードウェアユニットを使って、インプリメントされることができる。Ｋによる乗算は、ビットシフトユニット５１４ａおよび５１４ｂを使ってインプリメントされる。利得Ｋは、そのとき２剰、あるいはＫ＝２^−ｍと等しく、なおｍは、各出力サンプルについての右ビットのシフトの数であり、１以上にセットされることができる。ノッチフィルタ１６０ｂの周波数反応は、異なる数のビットをシフトすることによって、容易に調整されることができる。

図５Ａおよび５Ｂは、ノッチフィルタ１６０ｂの具体的な実施形態を示す。具体的なビット幅は、ノッチフィルタを通して、様々なノードで与えられている。下記に説明されるように、各ノードでのビットの数は、様々なパフォーマンス基準に基づいて、選択されることができる。

ループは、乗算器５２０と、加算器５１６と、レジスタ５１８と、によって形成される。このループは、量子化インパクトが感度において無視できる(negligible)ように、十分な数のさらなるビットで、設計されることができる。感度は、無線デバイスが正確に復調することを必要とされる、最低ＣＤＭＡ信号レベルに関係する。さらなるビットの数は、レジスタ５１８のビット幅と入力および出力サンプルのビット幅との間の差異に等しい。コンピュータシミュレーションは、１つのさらなるビットが、無視できる量子化インパクトを達成するのに十分であり得ることを示す。図５Ａおよび５Ｂに示されている例示的な設計については、３つのさらなるビットが、余分のマージン(extra margin)を達成するループのために使用されている。

利得Ａ_ｒｅおよびＡ_ｉｍについてのビット幅は、ノッチ周波数の正確性と安定性を決定する。不十分な数のビットがＡ_ｒｅとＡ_ｉｍのために使用されている場合、そのときは、ノッチ周波数は、中心周波数の周りでディザする(dither)可能があり、また、スパーを捕獲し、抑制することが難しい可能性がある。図５Ａおよび５Ｂに示されている例示的な設計に関して、コンピュータシミュレーションは、安定で正確なノッチ周波数を確実なものにするために、Ａ_ｒｅとＡ_ｉｍにとって１５ビット（あるいは１４ビット符号付きの数）が十分であることを指し示す。Ａ_ｒｅとＡ_ｉｍについての１４ビットの符号付きの数で、ノッチ周波数は、ｆ_ｓ／２^１４の解像度を有しており、それは、ｆ_ｓ＝１．３３３×ｆ_ｃ＝１．６３８Ｍｃｐｓのサンプルレートの場合は１００Ｈｚに等しい。ノッチの帯域幅は、典型的に、１００Ｈｚよりもずっと幅広いので、この解像度は、十分であろう。

図５Ａおよび５Ｂにおける例示的な設計に関して、利得Ａ_ｒｅまたはＡ_ｉｍは、次のように決定されることができる：
Ｍ＝ｆ_{ｎｏｔｃｈ}／ｆ_ｓ 式（１１）
Ａ＝２^１４・ｅ^ｊπ・Ｍ 式（１２）
Ａ_ｒｅ＝ｒｅａｌ（Ａ）および 式（１３）
Ａ_ｉｍ＝ｉｍａｇ（Ａ） 式（１４）
ユニット５１４による右ビットシフトの数は、利得Ｋの値を決定し、したがって、ノッチフィルタの帯域幅を決定する。いくつかの（例、１つの）右ビットシフトは、より大きい利得値と、より幅広くより深いノッチと、に対応しており、それは、より多くのスパー抑制を供給するが、もっと望まれる信号コンポーネントをもまた減退させる。より多くの右ビットシフトは、より小さな利得値とより狭く浅いノッチに対応する、それは、より少ないスパー抑制を供給するだけでなく、少ししか望まれる信号コンポーネントを減退させない。右ビットシフトの数は、可変であることができ、また、検出されるスパー、例えば、より大きなスパーについてより少数の右ビットシフト、に基づいて選択されることができる。一実施形態において、スパー抑制の量は、異なる数の右ビットシフト（例、ｍ＝１、２，３、４、・・・）の各々に対して、（例えば、コンピュータシミュレーションおよび／または実験測定(empirical measurement)に基づいて）決定され、参照テーブル(look-up table)において蓄積される。そして適切な数の右ビットシフトは、検出されたスパーの振幅に基づいて選択されることができる。

スパーの検出と抑制は、様々な様式において実行されることができる。一実施形態において、高速フーリエ変換（ＦＦＴ）は、サンプルのスペクトル特性を決めるために、ＡＤＣｓ１３０あるいはプリプロセッサ１５２からのサンプル上で実行される。望まれる信号帯域幅内でのスパーは、ＦＦＴ出力に基づいて識別される。これらのスパーの位置はまた、ＦＦＴ出力に基づいて決定されることができる。ノッチフィルタは、最大スパーの位置に移されることができる、また、ノッチの幅は、望まれる信号レベルに関連する最大スパーの振幅に基づいて、セットされることができる。

別の実施形態においては、無線デバイスによって内部的に生成されたスパーは、例えば、実験測定、コンピュータシュミレーションなどに基づいて識別される。例えば、無線デバイス内クロックの異なる高調波についてのスパー、異なるミクシングプロダクトについてのスパー、などが、解明されることが可能である。これらのスパーは、参照テーブルにおいて蓄積されることができる。代替的に、これらのスパーのよい抑制を供給することができる利得ＫおよびＡについての値は、解明され、参照テーブルにおいて、蓄積されることができる。無線デバイスは、例えば、参照テーブルからの異なる利得値を適用することによって(applying)、参照テーブルにおいて蓄積された異なるスパーを抑制することを試みること(attempt)ができる。参照テーブルにおいて蓄積された各スパーに関して、スパーが抑制されるというパフォーマンスが確認されることができる(ascertained)。最高のパフォーマンスという結果になる、抑制されたスパーは、保持されることができる。パフォーマンスは、例えば、より低いビットエラーレートあるいはフレームエラーレート、ＦＦＴ出力からのよりよいスペクトル反応、などのような様々なメトリックによって、量化されることができる。

さらに別の実施形態において、無線デバイスは、望まれる信号帯域幅にわたって、ノッチフィルタをスイープすること(sweeping)によって、スパーをサーチする(searches)。無線デバイスは、よいパフォーマンスを提供するノッチ周波数で、止めることができる。スパー検出および抑制は、他の様式において、また実行されることができる。

図６は、スパー検出および抑制を実行するためのプロセス６００の一実施形態を示す。望まれる信号を含むデジタルサンプルは、はじめに受信される（ブロック６１０）。望まれる信号の帯域幅内に位置するスパーは、検出される（ブロック６１２）。スパーは、ＦＦＴベースのスキーム、知られている内部的に生成されたスパーの参照テーブル、あるいはいくつかの他の検出スキームを使って、検出され得る。周波数と、多分スパーの振幅は決定される（ブロック６１４）。そして、ノッチ周波数およびノッチ帯域幅は、それぞれ、スパーの周波数と振幅と、に基づいて、決定される（ブロック６１６）。望まれるノッチ周波数と帯域幅を達成するＡおよびＫ利得値は、例えば、式（１１）から（１４）に示されているように、コンピュートされる（ブロック６１８）。次に、ノッチフィルタの利得ＡおよびＫは、コンピュートされた値にセットされる（ブロック６２０）。デジタルサンプルは、スパーを抑制するために、ノッチフィルタを用いて、フィルタにかけられる（ブロック６２２）。

上記に説明された実施形態の場合、可変ノッチ周波数と可変ノッチ帯域幅を有するノッチフィルタに基づいて、スパー抑制は実行される。ノッチフィルタは、特定のタイプのイコライザ(equalizer)としてみられる(viewed)ことができる。イコライザは、典型的に、有限インパルス応答(finite impulse response)（ＦＩＲ）フィルタを用いてインプリメントされ、最小チップ間干渉(inter-chip interference)（ＩＣＩ）、最小平均平方誤差(minimum mean square error)、などのようなメトリックに基づいてしばしば動作する。図３および５Ａで示されているノッチフィルタは、無限インパルス応答(infinite impulse response)（ＩＩＲ）フィルタでインプリメントされ、メトリック上でスパーを抑制するように、動作する、イコライザである。スパーを抑制することができるイコライザはまた、他のフィルタストラクチャ(filter structures)で、インプリメントされることができ、他のメトリックに基づいて動作することができる。スパー抑制はまた、他のタイプの回路に基づいて実行されることができ、また、これは、本発明の範囲の内である。例えば、回路は、スパーを合成することができ、合成されたスパーを入力サンプルから差し引くことができる。

ここに説明されたスパー抑制技術は、様々な手段によってインプリメントされることができる。例えば、これらの技術は、ハードウェア、ファームウェア、ソフトウェア、あるいはそれらの組み合わせにおいて、インプリメントされることができる。ハードウェアインプリメンテーションについては、スパー抑制を実行するために使用されるプロセッシングユニットは、１以上の特定用途向け集積回路（ＡＳＩＣｓ）、デジタルシグナルプロセッサ（ＤＳＰｓ）、デジタルシグナルプロセッサデバイス（ＤＳＰＤｓ）、プログラマブル論理回路（ＰＬＤｓ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡｓ）、プロセッサ、コントローラ、マイクロコントローラ、電子デバイス、ここに説明された機能を実行するために設計された他の電子ユニット、あるいはそれらの組み合わせ、の中でインプリメントされることができる。

ソフトウェアインプリメンテーションについては、スパー抑制技術は、ここに説明された機能を実行するモジュール（例、プロシージャ(procedures)、ファンクション(functions)など）を使って、インプリメントされることができる。ソフトウェアコードは、メモリ（例、図１におけるメモリ１７２）に記憶されることができて、プロセッサ（例、プロセッサ１７０）によって実施されることができる。メモリは、プロセッサ内あるいはプロセッサの外で、インプリメントされることができる。

開示された実施形態の、以上の説明は、いずれの当業者も本発明を作り、使用することができるように提供されている。これらの実施形態に対する様々な修正は、当業者にとっては容易に明らかであろう、そして、ここにおいて定義された包括的な原理は、本発明の精神あるいは範囲から逸脱することなく、他の実施形態に適用されることができる。したがって、本発明は、ここに示された実施形態に限定されるようには意図されておらず、ここに開示された原理および新規な特徴に整合する最も広い範囲が与えられるべきである。

開示された実施形態の、以上の説明は、いずれの当業者も本発明を作り、使用することができるように提供されている。これらの実施形態に対する様々な修正は、当業者にとっては容易に明らかであろう、そして、ここにおいて定義された包括的な原理は、本発明の精神あるいは範囲から逸脱することなく、他の実施形態に適用されることができる。したがって、本発明は、ここに示された実施形態に限定されるようには意図されておらず、ここに開示された原理および新規な特徴に整合する最も広い範囲が与えられるべきである。
以下に、本出願時の特許請求の範囲に記載された発明を付記する。
[１］ 望まれる信号の帯域幅内に位置するスパーを有する前記望まれる信号についてのデジタルサンプルを受信するように、前記スパーを抑制するために前記デジタルサンプルをフィルタにかけるように、そして、抑制された前記スパーを有する出力サンプルを供給するように動作するプロセッサと、
前記プロセッサに動作的に結合されるメモリと、
を備える装置
[２］ 前記スパーは、前記装置内で内部的に生成されている、前記［１］に記載の装置。
[３］ 前記スパーは、前記装置内での、クロックの高調波である、前記［１］に記載の装置。
[４］ 前記スパーは、外部の干渉ソースによって生成されており、入力無線周波数（ＲＦ）信号において存在する、前記［１］に記載の装置。
[５］ 前記プロセッサは、調整可能なノッチ周波数を有するノッチフィルタを用いて、前記デジタルサンプルをフィルタにかけるように動作する、前記［１］に記載の装置。
[６］ 前記プロセッサは、調整可能なノッチ帯域幅を有するノッチフィルタを用いて、前記デジタルサンプルをフィルタにかけるように動作する、前記［１］に記載の装置。
[７］ 前記プロセッサは、調整可能なノッチ周波数と調整可能なノッチ帯域幅とを有するノッチフィルタを用いて、前記デジタルサンプルをフィルタにかけるように動作する、前記［１］に記載の装置。
[８］ 前記プロセッサは、スパーを検出するように、そして、前記スパーの特性に基づいて前記デジタルサンプルをフィルタにかけるように動作する、前記［１］に記載の装置。
[９］ 前記プロセッサは、デジタルサンプル上で、高速フーリエ変換（ＦＦＴ）あるいは、離散フーリエ変換（ＤＦＴ）を実行することによって、前記スパーを検出するように動作する、前記［１］に記載の装置。
[１０］ 前記メモリは、複数の知られているスパーを記憶するように動作し、前記プロセッサは、前記複数の知られているスパーのうちの1つとして、前記スパーを識別するように動作する、前記［１］に記載の装置。
[１１］ 前記プロセッサは、前記スパーの振幅によって決定されるノッチ帯域幅、を有するノッチフィルタを用いて、前記デジタルサンプルをフィルタにかけるように動作する、前記［１］に記載の装置。
[１２］ 前記プロセッサは、複素利得を有するノッチフィルタを用いて、前記デジタルサンプルをフィルタにかけるように、そして、前記複素利得を備えた複素乗算をインプリメントするために複数の実数乗算を実行するように動作する、前記［１］に記載の装置。
[１３］ 前記プロセッサは、前記複素利得に基づいて第１および第２の係数を形成するように、そして、前記複数の実数乗算の各々についての前記第１および第２の係数で２つのより小さい実数乗算を実行するように動作する、前記［１２］に記載の装置。
[１４］ 前記プロセッサは、実数利得を有するノッチフィルタを用いて、前記デジタルサンプルをフィルタにかけるように、そして、前記実数利得で実数乗算をインプリメントするためにビットシフトを実行するように動作する、前記［１２］に記載の装置。
[１５］ 装置であって、
広帯域信号の帯域幅内に位置するスパーを有する前記広帯域信号についてのデジタルサンプルを受信するように、前記スパーを抑制するために前記デジタルサンプルをフィルタにかけるように、そして、抑制された前記スパーを有する出力サンプルを供給するように動作するプロセッサと、なおここでは、前記スパーは、前記装置で内部的に生成される；
前記プロセッサに動作的に結合されるメモリと；
を備える装置。
[１６］ 前記広帯域信号は、符号分割多元接続（ＣＤＭＡ）信号である、前記［１５］に記載の装置。
[１７］ 前記広帯域信号は、直交周波数分割多元（ＯＦＤＭ）信号である、前記［１５］に記載の装置。
[１８］ 無線デバイスであって、
ＣＤＭＡ信号の帯域幅内に位置するスパーを有する符号分割多元接続（ＣＤＭＡ）信号、についてのデジタルサンプルを受信するように、前記スパーを抑制するためにノッチフィルタを用いて前記デジタルサンプルをフィルタにかけるように、そして、抑制された前記スパーを有する出力サンプルを供給するように動作するプロセッサと、なおここでは、前記スパーは、前記無線デバイス内で内部的に生成される；
前記プロセッサに動作的に結合されるメモリと；
を備える無線デバイス。
[１９］ 前記プロセッサは、調整可能なノッチ周波数と調整可能なノッチ帯域幅を有する調整可能なノッチフィルタを用いて、前記デジタルサンプルをフィルタにかけるように動作する、前記［１８］に記載の無線デバイス。
[２０］ 前記スパーは、前記無線デバイス内のクロックの高調波である、前記［１８］に記載の無線デバイス。
[２１］ 望まれる信号の帯域幅内に位置するスパーを有する、前記望まれる信号についてのデジタルサンプルを受信することと、
前記スパーを抑制するために、前記デジタルサンプルをフィルタにかけることと、
前記の抑制されたスパーを有する出力サンプルを供給することと、
を備える方法。
[２２］ 前記デジタルサンプルを前記フィルタにかけることは、調整可能なノッチ周波数を有するノッチフィルタを用いて、前記デジタルサンプルをフィルタにかけること、を備える、前記［２１］に記載の方法。
[２３］ 前記デジタルサンプルを前記フィルタにかけることは、調整可能なノッチ帯域幅を有するノッチフィルタを用いて、前記デジタルサンプルをフィルタにかけること、を備える、前記［２１］に記載の方法。
[２４］ 前記デジタルサンプルを前記フィルタにかけることは、前記スパーを検出することと、前記スパーの特性に基づいて前記デジタルサンプルをフィルタにかけることと、を備える、前記［２１］に記載の方法。
[２５］ 望まれる信号の帯域幅内に位置するスパーを有する前記望まれる信号についてのデジタルサンプルを、受信するための手段と、
前記スパーを抑制するために前記デジタルサンプルをフィルタにかけるための手段と、
前記の抑制されたスパーを有する出力サンプルを供給するための手段と、
を備える装置。
[２６］ 前記デジタルサンプルをフィルタにかけるための前記手段は、調整可能なノッチ周波数を有するノッチフィルタを用いて、前記デジタルサンプルをフィルタにかけるための手段を備える、前記［２５］に記載の装置。
[２７］ 前記デジタルサンプルをフィルタにかけるための前記手段は、調整可能なノッチ帯域幅を有する前記ノッチフィルタを用いて、前記デジタルサンプルをフィルタにかけるための手段を備える、前記［２５］に記載の装置。
[２８］ 前記デジタルサンプルをフィルタにかけるための前記手段は、前記スパーを検出するための手段と、前記スパーの特性に基づいて前記デジタルサンプルをフィルタにかけるための手段と、を備える、前記［２５］に記載の装置。

Claims (28)

1. 望まれる信号の帯域幅内に位置するスパーを有する前記望まれる信号についてのデジタルサンプルを受信するように、前記スパーを抑制するために前記デジタルサンプルをフィルタにかけるように、そして、抑制された前記スパーを有する出力サンプルを供給するように動作するプロセッサと、
   前記プロセッサに動作的に結合されるメモリと、
   を備える装置
2. 前記スパーは、前記装置内で内部的に生成されている、請求項１に記載の装置。
3. 前記スパーは、前記装置内での、クロックの高調波である、請求項１に記載の装置。
4. 前記スパーは、外部の干渉ソースによって生成されており、入力無線周波数（ＲＦ）信号において存在する、請求項１に記載の装置。
5. 前記プロセッサは、調整可能なノッチ周波数を有するノッチフィルタを用いて、前記デジタルサンプルをフィルタにかけるように動作する、請求項１に記載の装置。
6. 前記プロセッサは、調整可能なノッチ帯域幅を有するノッチフィルタを用いて、前記デジタルサンプルをフィルタにかけるように動作する、請求項１に記載の装置。
7. 前記プロセッサは、調整可能なノッチ周波数と調整可能なノッチ帯域幅とを有するノッチフィルタを用いて、前記デジタルサンプルをフィルタにかけるように動作する、請求項１に記載の装置。
8. 前記プロセッサは、スパーを検出するように、そして、前記スパーの特性に基づいて前記デジタルサンプルをフィルタにかけるように動作する、請求項１に記載の装置。
9. 前記プロセッサは、デジタルサンプル上で、高速フーリエ変換（ＦＦＴ）あるいは、離散フーリエ変換（ＤＦＴ）を実行することによって、前記スパーを検出するように動作する、請求項１に記載の装置。
10. 前記メモリは、複数の知られているスパーを記憶するように動作し、前記プロセッサは、前記複数の知られているスパーのうちの1つとして、前記スパーを識別するように動作する、請求項１に記載の装置。
11. 前記プロセッサは、前記スパーの振幅によって決定されるノッチ帯域幅、を有するノッチフィルタを用いて、前記デジタルサンプルをフィルタにかけるように動作する、請求項１に記載の装置。
12. 前記プロセッサは、複素利得を有するノッチフィルタを用いて、前記デジタルサンプルをフィルタにかけるように、そして、前記複素利得を備えた複素乗算をインプリメントするために複数の実数乗算を実行するように動作する、請求項１に記載の装置。
13. 前記プロセッサは、前記複素利得に基づいて第１および第２の係数を形成するように、そして、前記複数の実数乗算の各々についての前記第１および第２の係数で２つのより小さい実数乗算を実行するように動作する、請求項１２に記載の装置。
14. 前記プロセッサは、実数利得を有するノッチフィルタを用いて、前記デジタルサンプルをフィルタにかけるように、そして、前記実数利得で実数乗算をインプリメントするためにビットシフトを実行するように動作する、請求項１２に記載の装置。
15. 装置であって、
    広帯域信号の帯域幅内に位置するスパーを有する前記広帯域信号についてのデジタルサンプルを受信するように、前記スパーを抑制するために前記デジタルサンプルをフィルタにかけるように、そして、抑制された前記スパーを有する出力サンプルを供給するように動作するプロセッサと、なおここでは、前記スパーは、前記装置で内部的に生成される；
    前記プロセッサに動作的に結合されるメモリと；
    を備える装置。
16. 前記広帯域信号は、符号分割多元接続（ＣＤＭＡ）信号である、請求項１５に記載の装置。
17. 前記広帯域信号は、直交周波数分割多元（ＯＦＤＭ）信号である、請求項１５に記載の装置。
18. 無線デバイスであって、
    ＣＤＭＡ信号の帯域幅内に位置するスパーを有する符号分割多元接続（ＣＤＭＡ）信号、についてのデジタルサンプルを受信するように、前記スパーを抑制するためにノッチフィルタを用いて前記デジタルサンプルをフィルタにかけるように、そして、抑制された前記スパーを有する出力サンプルを供給するように動作するプロセッサと、なおここでは、前記スパーは、前記無線デバイス内で内部的に生成される；
    前記プロセッサに動作的に結合されるメモリと；
    を備える無線デバイス。
19. 前記プロセッサは、調整可能なノッチ周波数と調整可能なノッチ帯域幅を有する調整可能なノッチフィルタを用いて、前記デジタルサンプルをフィルタにかけるように動作する、請求項１８に記載の無線デバイス。
20. 前記スパーは、前記無線デバイス内のクロックの高調波である、請求項１８に記載の無線デバイス。
21. 望まれる信号の帯域幅内に位置するスパーを有する、前記望まれる信号についてのデジタルサンプルを受信することと、
    前記スパーを抑制するために、前記デジタルサンプルをフィルタにかけることと、
    前記の抑制されたスパーを有する出力サンプルを供給することと、
    を備える方法。
22. 前記デジタルサンプルを前記フィルタにかけることは、調整可能なノッチ周波数を有するノッチフィルタを用いて、前記デジタルサンプルをフィルタにかけること、を備える、請求項２１に記載の方法。
23. 前記デジタルサンプルを前記フィルタにかけることは、調整可能なノッチ帯域幅を有するノッチフィルタを用いて、前記デジタルサンプルをフィルタにかけること、を備える、請求項２１に記載の方法。
24. 前記デジタルサンプルを前記フィルタにかけることは、前記スパーを検出することと、前記スパーの特性に基づいて前記デジタルサンプルをフィルタにかけることと、を備える、請求項２１に記載の方法。
25. 望まれる信号の帯域幅内に位置するスパーを有する前記望まれる信号についてのデジタルサンプルを、受信するための手段と、
    前記スパーを抑制するために前記デジタルサンプルをフィルタにかけるための手段と、
    前記の抑制されたスパーを有する出力サンプルを供給するための手段と、
    を備える装置。
26. 前記デジタルサンプルをフィルタにかけるための前記手段は、調整可能なノッチ周波数を有するノッチフィルタを用いて、前記デジタルサンプルをフィルタにかけるための手段を備える、請求項２５に記載の装置。
27. 前記デジタルサンプルをフィルタにかけるための前記手段は、調整可能なノッチ帯域幅を有する前記ノッチフィルタを用いて、前記デジタルサンプルをフィルタにかけるための手段を備える、請求項２５に記載の装置。
28. 前記デジタルサンプルをフィルタにかけるための前記手段は、前記スパーを検出するための手段と、前記スパーの特性に基づいて前記デジタルサンプルをフィルタにかけるための手段と、を備える、請求項２５に記載の装置。

Images