CN101366186A

CN101366186A - 用于无线通信系统中接收机的杂波抑制

Info

Publication number: CN101366186A
Application number: CNA2007800019580A
Authority: CN
Inventors: D·F·弗里波维科
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 2006-01-04
Filing date: 2007-01-04
Publication date: 2009-02-11
Anticipated expiration: 2027-01-04
Also published as: WO2007120939A2; US20070153878A1; DE602007002614D1; ATE444596T1; TW200803193A; EP1969726A2; WO2007120939A3; JP2009522946A; JP5199436B2; EP1969726B1; JP2012054978A; CN101366186B; KR20080083053A; US8149896B2; JP5269611B2; KR101060042B1

Abstract

描述了用于抑制接收机中杂波的技术。处理器(例如，在无线设备内)接收合需信号——有杂波位于所述合需信号的带宽内——的数字样本。杂波是可能在接收机处内部地生成的不合需的信号，或者可能来自外部干扰源。该处理器将数字样本滤波以抑制杂波并提供抑制了杂波的输出样本。该处理器可通过例如对数字样本执行FFT并检查频谱响应来检测杂波。处理器可用具有可调陷波频率和/或可调陷波带宽的陷波滤波器来将数字样本滤波。例如，该陷波频率可基于杂波的频率来设置，而陷波带宽可基于杂波的振幅来设置。

Description

用于无线通信系统中接收机的杂波抑制

背景

I.领域

本公开一般涉及通信，尤其涉及在无线通信系统中的接收机处处理信号的技术。

II.背景

在无线通信系统中，发射机将数据调制到射频(RF)载波信号上并生成更适于传输的RF调制信号。然后发射机经由无线信道将该RF调制信号传送至接收机。接收机接收该传送的信号、滤波并放大所接收到的信号、将经放大的信号从RF下变频至基带、并数字化该基带信号以获得样本。随后接收机处理样本以恢复发射机发送的数据。

接收机通常生成各种不需要的信号，这些信号常被称为杂波。例如，杂波可以是接收机的基准振荡器的谐波、用以数字化基带信号的采样时钟的谐波、用于接收机处的数字电路使用的谐波、RF分量的混频积等。一些杂波可能落在所需信号的带宽内。这些带内杂波起到噪声的作用从而妨碍了接收机正确解调接收到的信号的能力并因此降低了接收机的灵敏度。实际上，接收机具有其中由于杂波而使接收机呈现较差的灵敏度的一个或多个“差”频道的情况并不少见。较差的灵敏度可能导致较差的性能、减小的通信覆盖、以及可能的其它有害效应，这些都是不愿见到的。

因此本领域需要一种减轻接收机中杂波的有害效应的技术。

概要

这里描述了用于抑制接收机中的杂波的技术。一般而言，杂波是可能在接收机处内部地生成的不合需的信号，或者可能来自外部干扰源。该技术可用于无线通信系统中的无线设备以及基站。该技术可通过在仅移除合需信号的一小部分的同时抑制杂波来改善一些频道的灵敏度和性能。

在一实施例中，处理器(例如，在无线设备内)接收合需信号——有杂波位于该合需信号的带宽内——的数字样本。该处理器将数字样本滤波以抑制杂波并提供抑制了杂波的输出样本。该处理器可通过例如对数字样本执行快速傅里叶变换(FFT)或离散傅里叶变换(DFT)并检查得到的频谱响应来检测杂波。杂波还可以是已知的在接收机处内部生成的多种杂波中的一种。处理器可用具有可调陷波频率和/或可调陷波带宽的陷波滤波器来将数字样本滤波。例如，该陷波频率可基于杂波的频率来设置，而陷波带宽可基于杂波的振幅来设置。

以下进一步描述了本发明的各方面和实施例。

附图简述

本发明的特征和实质将因以下结合其中同样的参照字符通篇作相应的标识的附图阐述的具体描述而更加显而易见。

图1示出了无线设备的框图。

图2A示出了CDMA信号的频谱曲线图。

图2B示出了在有杂波抑制情况下的CDMA信号的频谱曲线图。

图3示出了用于杂波抑制的陷波滤波器的框图。

图4A示出了该陷波滤波器的极点和零点的示图。

图4B示出了该陷波滤波器的频率响应。

图5A和5B示出了陷波滤波器的实施例。

图6示出了用于检测和抑制杂波的过程。

具体描述

措词“示例性的”在此用于表示“用作示例、实例、或例示。”在此描述为“示例性”的任何实施例或设计并不一定要解释为优于或胜过其它实施例或设计。

在此所描述的杂波抑制技术可用于各种无线通信系统，诸如码分多址(CDMA)系统、时分多址(TDMA)系统、频分多址(FDMA)系统、正交频分多址(OFDMA)系统、正交频分复用(OFDM)系统、单载波频分多址(SC-FDMA)系统等。CDMA网络可实现诸如cdma2000、宽带CDMA(W-CDMA)等一个或多个无线电接入技术。cdma2000涵盖IS-95、IS-2000和IS-856标准。TDMA系统可实现诸如全球移动通信系统(GSM)。GSM和W-CDMA在来自名为“第三代合作伙伴计划”(3GPP)的联盟的文档中进行了描述。cdma2000在来自名为“第三代合作伙伴计划2”(3GPP2)的联盟的文档中进行了描述。OFDMA系统利用OFDM。基于OFDM的系统在频域传送调制码元而SC-FDMA系统在时域传送调制码元。一般而言，在此所述的技术可用于其中要抑制的杂波仅占据所需信号带宽的一部分的任何通信系统。这些技术特别适用于诸如基于CDMA或OFDM的系统等宽带通信系统。

杂波抑制技术可用于无线通信系统中的无线设备以及基站。基站一般是与无线设备通信的固定站且也可被称为基础收发机系统(BTS)、B节点、接入点、或一些其它术语。无线设备可以是固定或移动的且也可被称为移动站、用户装备、终端、订户单元、或一些其它术语。无线设备可以是蜂窝电话、个人数字助理、无线调制解调卡等。为了简单起见，以下描述大部分针对可实现cdma2000或W-CDMA的CDMA中的无线设备。

图1示出了CDMA系统中无线设备100的框图。在接收路径上，天线110接收来自一个或多个基站的一个或多个RF调制信号以及可能来自其它发射机的干扰信号。天线110将接收到的RF信号提供给双工器112。双工器112针对所需的前向链路(或下行链路)频带对该接收到的RF信号滤波并将输入RF信号提供给接收机120。所需的频带可以是蜂窝带、PCS带、或一些其它频带。

一般而言，接收机可实现超外差架构或直接基带架构。在超外差架构中，输入RF信号分多级进行下变频，例如在一个级中从RF到中频(IF)，然后在另一个级中从IF到基带。在直接基带架构中，输入RF信号在一个阶段中直接从RF下变频至基带。超外差和直接基带架构可使用不同的电路块和/或具有不同电路组件。以下描述是针对直接基带架构。

在接收机120内，低噪声放大器(LNA)122接收输入RF信号并以固定或可变增益对其放大并提供经放大的RF信号。混频器124用来自LO发生器134的接收本地振荡器(RX_LO)信号对经放大的RF信号进行下变频并提供经下变频的信号。RX_LO信号的频率可以用使得对应所需CDMA信道的RF调制信号被下变频至基带或基带附近的方式来选择。可变增益放大器(VGA)126以一可变增益放大该经下变频的信号并提供具有所需振幅的输入基带信号。LNA 122、VGA 126、以及在接收(RX)数字信号处理器(DSP)150内的其它电路块对输入RF信号提供必要的信号放大，其中输入RF信号的振幅可能改变90分贝(dB)或更多。

基带滤波器128对该输入基带信号滤波并提供输出基带信号。虽然为了简单起见未在图1中示出，但来自LO发生器134、混频器124、VGA 126、以及滤波器128的信号是复数信号，其中每个复数信号具有同相(I)分量和正交(Q)分量。模数转换器(ADC)130将输出基带信号数字化并提供I和Q ADC样本I_adc和Q_adc。ADC 130可在基带数字化(如图1所示)或在中频数字化以进行IF采样(未在图1中示出)。ADC 130可用Δ-Σ ADC(ΔΣ ADC)、闪ADC、或一些其它类型的ADC。ΔΣ ADC可以很少比特数的分辨率但大于信号带宽许多倍的采样率对输入信号进行数字化。

在RX DSP 150内，预处理器(pre-proc)152对I和Q样本执行预处理(例如，数字滤波、样本率转换、内插等)并提供I和Q输出样本I_in和Q_in。作为一特定示例，对于cdma2000，ADC 130可以是在32倍码片率(或chipx32)上以4比特分辨率将输出基带信号数字化的ΔΣ ADC。对于cdma2000情形，码片率是1.2288兆码片/秒(Mcps)，而对于W-CDMA情形为3.84Mcps。预处理器152可将ADC样本滤波并执行样本率转换以获得码片率(或chipx1)上18比特分辨率的输入样本。因此输入样本率可不同于ADC样本率。陷波滤波器160处理I和Q输入样本以如下所述地抑制杂波，并提供I和Q输出样本I_out和Q_out。后处理器(post-proc)162对I和Q输出样本执行后处理并提供I和Q数据样本I_dat和Q_dat。例如，后处理器162可执行自动增益控制(AGC)、数字滤波、直流(DC)控制等。解调器(Demod)164对I和Q数据样本执行解调并提供经解调的数据。如本领域所已知的，解调器164可实现耙式接收机或一些其它类型的接收机。

在发射路径上，发射(TX)DSP 180处理要传送的数据并提供I和Q数据码片I_dat和Q_dat。数模转换器(DAC)182将I和Q数据码片转换为模拟并将复数模拟信号提供给发射机190。在发射机190内，VGA 192以一可变增益放大该模拟信号。混频器194用来自LO发生器134的发射LO(TX_LO)信号将经放大的信号上变频至RF。带通滤波器196对经上变频的信号滤波以移除由模数转换器和上变频所引起的映像。功率放大器198放大经上变频的信号并提供具有所要求的功率电平的输出RF信号。双工器112针对反向链路(或上行链路)对输出RF信号进行滤波并提供经由天线110传输的经滤波的输出RF信号。尽管为了简单起见未在图1中示出，但来自DAC 182和VGA 192的信号是具有I和Q分量的复数信号。

基准振荡器132提供具有精确频率的基准信号。基准振荡器132可以是晶体振荡器(XO)、温度补偿晶体振荡器(TCXO)、压控振荡器(VCO)、或一些其它类型的振荡器。LO发生器134基于来自振荡器132的基准信号生成RX_LO和TX_LO信号。时钟发生器136基于基准信号生成用于无线设备100内各种单元的时钟。例如，时钟发生器136可为ADC 130生成32倍码片率(chipx32)的采样时钟以及为DSP 150和180以及控制器170生成16倍码片(chipx16)的数字时钟。

控制器170控制DSP 150和180以及无线设备100内的其它电路块的操作。例如，控制器170可对杂波进行检测并基于检测出的杂波来控制陷波滤波器160的操作。存储器172存储用于无线设备100内的各种处理单元(例如，RX DSP 150和控制器170)的数据和程序代码。

图1示出了接收机和发射机的一特定设计。一般而言，对于每一路径的信号调整可由一级或多级放大器、滤波器、混频器来执行。接收机和发射机可包括未在图1中示出的不同和/或其它电路块。

图1还示出了RX DSP 150的特定设计。一般而言，数字处理可以各种方式来执行。例如，陷波滤波器160可以位于ADC 130之后、预处理器152之后(如图1所示)、或后处理器162之后。

图2A示出了图1中接收机120内一示例性CDMA信号的频谱曲线图。对于cdma2000，基站用码片率为1.2288Mcps的伪随机(PN)序列对数据进行扩频。得到的扩频信号具有1.23兆赫兹(MHz)的双侧带宽并且被上变频至一特定频带中的特定CDMA信道。对于前向链路，蜂窝带从869MHz跨度至894MHz，而PCS带从1930MHz跨度至1990MHz。每个频带覆盖许多CDMA信道，且每个CDMA信道具有1.23MHz的带宽。

无线设备100可能生成在接收到的CDMA信号的带宽内的各种杂波。例如，基准振荡器132可工作在19.2MHz，且时钟发生器136可基于来自振荡器132的19.2MHz基准时钟生成各种时钟。这些时钟可具有落在感兴趣的频带内的19.2MHz的较强谐波。例如，19.2MHz的第46个谐波在883.2MHz上，而该第46个谐波的杂波落在蜂窝带内并且相对于接收到的CDMA信号可能是较强的，如图2A所示。

杂波还可能是由RF组件的混频积产生的。例如，19.2MHz基准时钟的第19个谐波可能与chipx32的第13个谐波混频以生成落在蜂窝带内的875.98MHz上的杂波。LO发生器134可生成用于接收机120内的下变频的一个或多个LO信号以及用于发射机190内的上变频的一个或多个LO信号。这些LO信号可能混频在一起和/或与无线设备100内的其它时钟混频从而生成落在感兴趣的频带内的杂波。

杂波还可能是由接收到的信号中不希望的分量(也被称为电气干扰(jammer))的混频积生成的。例如，适用于cdma2000的IS-98D规定了旨在测试无线设备中接收路径的线性和动态范围的单频调测试和双频调测试。对于单频调测试，一单频调位于距离CDMA信号的中心频率+900KHz处并且振幅比对于该测试为-101dBm的CDMA信号电平高71dB。接收路径中的非线性导致该频调与CDMA信号混频并生成落在CDMA信号带宽内的互调分量。对于双频调测试，两个频调位于距离CDMA信号的中心频率+900KHz和+1700KHz处并且振幅高于CDMA信号电平58dB。接收路径中的非线性导致这两个频调混频在一起并在+100KHz处生成杂波。

一般而言，杂波可能由于各种机制在无线设备100中内部地生成。随着更多功能(例如，RF和数字)被集成在单个集成电路(IC)管芯内或者多个IC管芯被封装在单个电子外壳内，内部生成的杂波可能越来越普遍和成问题。杂波还可能来自外部干扰源且可出现在来自天线110的接收到的RF信号中。内部生成的杂波通常是在确定频率上的频调，而外部杂波可能是在随机频率上的窄带信号。

图2B示出了在用陷波滤波器进行杂波抑制之后该示例性CDMA信号的频谱曲线图。内部生成的杂波通常是窄带正弦信号，它是确定的且随基准振荡器132的漂移而在频率上移动。例如，基准时钟的谐波是由基准振荡器132的频率决定的。因此，CDMA信道内的杂波可以用恰当设放的陷波滤波器来抑制。通过在仅移除所需CDMA信号的一小部分的同时抑制杂波。可对CDMA信道实现更高的灵敏度和改善的性能。

图3示出了作为图1中陷波滤波器160的实施例的陷波滤波器160a的框图。在图3中，x(n)表示来自预处理器152的对应样本周期n的复数输入样本，y(n)表示由陷波滤波器160a提供的对应样本周期n的复数输出样本，以及w(n)表示陷波滤波器160a内对应码元周期n的复数中间样本，其中

x(n)＝I_in(n)+jQ_in(n)，以及式(1)

y(n)＝I_out(n)+jQ_out(n)。

在陷波滤波器160a内，加法器312接收中间样本w(n)并将其从输入样本x(n)中减去，并提供输出样本y(n)。乘法器314将输出样本乘以增益K。加法器316将中间样本与乘法器314的输出相加。寄存器318存储加法器316的输出并提供一个样本周期的延迟。乘法器320将来自寄存器318的存储样本乘以增益A并提供中间样本。

陷波滤波器160a包括由加法器316、寄存器318、以及乘法器320构成的环路。乘法器320对来自寄存器318的存储样本引入相位旋转，其中相位旋转量是由增益A决定的。加法器316和寄存器318构成对其自身累加的累加器。这种自累加引入了一正弦分量，其频率由每次累加的相位旋转的量和累加率决定。该正弦分量模拟要抑制的杂波并且被从输入样本中减去。

w(n)＝A·[w(n-1)+K·y(n-1)]，式(2)

W(z)＝A·[W(z)·z^-1+K·Y(z)·z^-1]，以及式(3)

W (z) = \frac{A \cdot K \cdot Y (z) \cdot z^{- 1}}{1 - A \cdot z^{- 1}} = \frac{A \cdot K \cdot Y (z)}{z - A}

式(4)

式(2)对应离散时间n，而式(3)和(4)对应z域。

输出样本的转移函数H(z)可被表示为：

y(n)＝x(n)-w(n)，式(5)

Y (z) = X (z) - W (z) = X (z) - \frac{A \cdot K \cdot Y (z)}{z - A},

以及式(6)

H (z) = \frac{Y (z)}{X (z)} = \frac{z - A}{z - A \cdot (1 - K)} .

式(7)

如式(7)所示，转移函数H(z)包括由增益A确定的单个零点和由增益K与A确定的单个极点。增益K和A可表示为：

K<<1，且式(8)

A＝e^j2π·M。式(9)

其中，0≤M≤1。

图4A示出了式(7)中转移函数H(z)的极点和零点的示图。通过将增益A定义成具有式(9)所示的形式，该零点可位于单位圆上。量M决定该零点在单位圆上的位置。陷波滤波器160a的频率响应由于该零点而具有一陷波(notch)。该陷波的中心频率是由该零点的位置决定的，并且可被给定为：

f_notch＝f_s·M，式(10)

其中，f_s是该陷波滤波器的样本率，而f_notch是陷波频率。由于A是复数值，该陷波仅出现在频率的一侧上。增益K确定该陷波的带宽并且通常远小于1，如式(8)所示。

图4B示出了陷波滤波器160a的示例性频率响应。对于该示例，样本率为码片率f_c的4/3倍，K＝0.125，A＝e^jπ/5，以及陷波频率是0.164MHz。

该陷波的宽度是由增益K决定的，增益K越大则对应越宽的陷波，反之亦然。陷波的宽度还与该陷波的深度有关，越宽的陷波对应越深的陷波，反之亦然。陷波越宽越可容易捕捉到杂波，并且由于陷波更深还可更加抑制杂波。然而，越宽的陷波也衰减了更多的合需信号分量。相反，用窄陷波更难捕捉到杂波，且由于陷波更浅而可能抑制杂波较少。如下所述，陷波的宽度可以是一可变参数，并且可基于抑制的杂波的特性来调节。

陷波滤波器160a通常在被称为样本率的输入样本的所述率上操作。一般而言，希望在尽可能低的率上操作陷波滤波器160a以实现若干益处。首先，对于用以表示增益A的一给定数目的比特，陷波频率的分辨率与样本率成比例。因此，采用较低的样本率可实现陷波频率的更精细的分辨率。其次，由于功耗与CMOS数字电路的时钟速率成比例，低样本率降低了功耗。样本率应大于码片率以避免混叠。在一实施例中，样本率被选为码片率的4/3倍，或f_s＝1.333×f_c。对于cdma2000，由于码片率为1.2288Mcps，样本率为1.638MHz。

图5A示出了陷波滤波器160b的框图，它是图3中陷波滤波器160a的一特定实施例。对于该实施例，输入和输出样本被假定具有18个比特的分辨率。陷波滤波器160b包括处理I输入样本I_in的I路径和处理Q输入样本Q_in的Q路径。输入和输出样本以及陷波滤波器160b内的所有的量都是用带符号整数来表示的。k比特的带符号数包括1个符号比特和k-1个数据比特。

对于I路径，饱和加法器512a接收I中间样本W_I并将其从I输入样本I_in中减去，并提供I输出样本I_out。移位单元514a将I输出样本右移m位。饱和加法器516a将饱和加法器530a的输出与来自单元514a的经移位的样本相加。寄存器518a存储加法器516a的输出并提供一个样本周期的延迟。

对于Q路径，饱和加法器512b接收Q中间样本W_Q并将其从Q输入样本Q_in中减去，并提供Q输出样本Q_out。移位单元514b将Q输出样本右移m位。饱和加法器516b将饱和加法器530b的输出与来自单元514b的经移位的样本相加。寄存器518b存储加法器516b的输出并提供一个样本周期的延迟。

复数乘法器520用复数增益A＝A_re+jA_im对寄存器518a和518b的复数输出执行复数乘法并提供复数中间样本W＝W_I+jW_Q。乘法器520使用4个实数乘法和位操作来执行复数乘法以获得所需的输出。

对于复数乘法器520内的I路径，实数乘法器522a将寄存器518a的输出乘以增益A_re，而实数乘法器524a将寄存器518b的输出乘以增益A_im。单元526a切除乘法器522a的输出的7个最低有效位(LSB)，而单元528a切除乘法器524a的输出的7个LSB。“切除”操作可包括截断、舍入、和/或一些其它操作。饱和加法器530a将单元528a的输出从单元526a的输出中减去。单元532a切除加法器530a的输出的3个LSB并提供I中间样本W_I。

对于复数乘法器520内的Q路径，实数乘法器522b将寄存器518b的输出乘以增益A_re，而实数乘法器524b将寄存器518a的输出乘以增益A_im。单元526b切除乘法器522b的输出的7个LSB，而单元528b切除乘法器524b的输出的7个LSB。饱和加法器530b将单元528b的输出与单元528b的输出相加。单元532b切除加法器530b的输出的3个LSB并提供Q中间样本W_Q。

图5B示出了实数乘法器550的实施例，它可用于图5A中实数乘法器522a、522b、524a和524b中的每一个。乘法器550接收15比特的增益和21比特的输入数据并将它们相乘并提供28比特的输出数据。该21比特的输入数据可以来自图5A中的寄存器518a或518b。该28比特的输出数据可以用于单元526a、526b、528a或528b。该15比特的增益可以是A_re或A_im，并且被分为两个系数。第一系数包含该15比特增益的7个LSB加一个符号比特。第二系数包含该15比特增益的8个MSB，其已包含符号比特。

在乘法器550内，乘法器552接收21比特的输入数据和第一系数并将它们相乘并提供28比特的输出。乘法器554接收21比特的输入数据和第二系数并将它们相乘且提供28比特的输出。单元556切除来自乘法器552的28比特输出的7个LSB并提供与来自乘法器554的28比特输出正确对齐的21比特的输出。饱和加法器558将单元556的21比特输出和乘法器554的28比特输出相加并提供28比特的输出数据。

对于图5A和5B中所示的实施例，乘以A的复数乘法实质上是以8个更小(21比特乘以8比特)的实数乘法实现的。这8个实数乘法可以用以时分复用(TDM)方式执行实数乘法的单个硬件单元来实现的。乘以K的乘法是用移位单元514a和514b实现的。增益K随后等2的幂，或K＝2^-m，其中m是每个输出样本右移位的位数并可被设为1或更大。陷波滤波器160b的频率响应可通过移位不同的位数来容易地调节。

图5A和5B示出了陷波滤波器160b的特定实施例。在遍布该陷波滤波器的各个节点上给定了特定位宽。每个节点上的位数可以基于各个性能准则来选择，如下所述。

乘法器520、加法器516、以及寄存器518构成了环路。该环路可设计有充分数目的附加位以使得对灵敏度的量化影响可忽略。灵敏度是指无线设备要求能正确解调的最低CDMA信号电平。附加位的数目等于寄存器518的位宽与输入和输出样本的位宽之间的差。计算机仿真指出一个附加位可足以达到可忽略的量化影响。对于图5A和5B中所示的示例性设计，对该环路使用了3个附加位以实现额外余量。

增益A_re和A_im的位-宽决定了陷波频率的准确性和稳定性。如果A_re和A_im使用了数目不足的比特，则陷波频率可能在中心频率附近抖动，并且可能难以捕捉和抑制杂波。对于图5A和5B中所示的示例性设计，计算机仿真指出15比特(或14比特的带符号数)对于A_re和A_im足以确保稳定而准确的陷波频率。对于A_re和A_im为14比特带符号数的情况，陷波频率具有f_s/2¹⁴的分辨率，对于f_s＝1.333×f_c＝1.638Mcps的样本率，该分辨率等于100Hz。由于陷波的带宽通常远宽于100Hz，所以该分辨率应是足够的。

对于图5A和5B中所示的示例性设计，增益A_re或A_im可以如下确定：

M＝f_notch/f_s 式(11)

A＝2¹⁴·e^jπ·M 式(12)

A_re＝real(A)，以及式(13)

A_im＝imag(A) 式(14)

单元514右移位的数目决定了增益K的值并因此决定了陷波滤波器的带宽。较小(例如，1位)的右位移对应更大的增益值以及更宽和更深的陷波，这提供了更大的杂波抑制但也衰减了更多合需信号分量。更大的右位移对应更小的增益值以及更窄和更浅的陷波，这提供了更小的杂波抑制但也衰减了较少的合需信号分量。右位移的数目可以基于检测出的杂波来变化和选择，例如较大的杂波用较少的右位移。在一实施例中，杂波抑制的量对应每个不同数目的右位移(例如，对应m＝1，2，3，4，...)被确定并存储在查找表中。随后可基于检测出的杂波的振幅来选择恰当的右位移的数目。

杂波检测和抑制可以各种方式来执行。在一实施例中，对来自ADC 130或预处理器152的样本执行快速傅里叶变换(FFT)以确定这些样本的频谱特性。基于FFT输出标识出合需信号带宽内的杂波。陷波滤波器可被移到最大杂波的位置，并且陷波的宽度可以基于相对于合需信号电平的该最大杂波的振幅来设置。

在另一实施例中，例如基于实验测量、计算机仿真等来标识出由无线设备内部生成的杂波。例如，由于无线设备内时钟的不同谐波造成的杂波、由于不同的混频积造成的杂波等可被探知。这些杂波可被存储在查找表中。或者，可对这些杂波提供良好抑制的增益K和A的值可被探知和存储在查找表中。无线设备可尝试例如通过应用来自查找表的不同增益值来抑制存储在查找表中的不同杂波。对于存储在查找表中的每种杂波，可探知该杂波抑制后的性能。得到最佳性能的被抑制杂波可被保存。性能可通过各种量度来量化，例如更低的误码率或误帧率、来自FFT输出的更佳的频谱响应等。

在又一实施例中，无线设备通过在合需信号带宽上扫描该陷波滤波器来搜索杂波。无线设备可停在提供良好性能的陷波频率上。杂波检测和抑制还可以其它方式来执行。

图6示出了用于执行杂波检测和抑制的过程600的实施例。首先接收包含合需信号的数字样本(块610)。检测位于该合需信号的带宽内的杂波(块612)。杂波可使用基于FFT的方案、已知内部生成杂波的查找表、或一些其它检测方案来检测。确定该杂波的频率以及可能地确定振幅(块614)。然后分别基于该杂波的频率和振幅确定陷波频率和陷波带宽(块616)。例如如式(11)到(14)所示地计算出实现合需的陷波频率和带宽的A和K增益值(块618)。然后将该陷波滤波器的增益A和K设为计算出的值(块620)。然后用该陷波滤波器对数字样本滤波以抑制该杂波(块622)。

对于上述实施例，杂波抑制是基于具有可变陷波频率和可变陷波带宽的陷波滤波器来执行的。该陷波滤波器可被示为一特定类型的均衡器。均衡器通常是用有限冲激响应(FIR)滤波器实现的，并且常基于诸如最小码片间干扰(ICI)、最小均方误差等量度来工作。图3和5A中所示的陷波滤波器是用无限冲激响应(IIR)滤波器实现并按量度操作以抑制杂波的均衡器。可抑制杂波的均衡器还可用其它滤波器结构实现并且可基于其它量度来工作。杂波抑制还可基于其它类型的电路来执行，并且这也在本发明的范围内。例如，电路可合成该杂波并从输入样本中减去该合成的杂波。

这里描述的杂波抑制技术可用各种手段来实现。例如，这些技术可以硬件、固件、软件、或其组合来实现。对于硬件实现，用于执行杂波抑制的处理单元可在一个或多个专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理器件(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、处理器、控制器、微控制器、微处理器、电子器件、以及被设计成执行在此所描述的功能的其它电子单元、或其组合内实现。

对于软件实现，杂波抑制技术可用执行在此所描述的功能的模块(例如，过程，函数等)来实现。软件代码可存储在存储器单元(例如，图1中的存储器172)中并由处理器(例如，处理器170)来执行。存储器可在处理器内部或处理器外部实现。

提供所公开的实施例的上述描述旨在使本领域的任何技术人员皆能够制作或使用本发明。对于本领域的技术人员而言对这些实施例的各种修改将是显而易见的，并且在此所定义的一般性原理可适用于其它实施例而不会背离本发明的精神实质或范围。因此，本发明无意被限于这里所示的实施例，而应根据与在此所公开的原理和新颖特征相一致的最宽范围来授权。

Claims

1.一种装置，包括：

处理器，操作以接收合需信号——有杂波位于所述合需信号的带宽内——的数字样本，将所述数字样本滤波以抑制所述杂波，并提供抑制了所述杂波的输出样本；以及

操作性地耦合至所述处理器的存储器。

2.如权利要求1所述的装置，其特征在于，所述杂波是在所述装置内部地生成的。

3.如权利要求1所述的装置，其特征在于，所述杂波是所述装置内部时钟的谐波。

4.如权利要求1所述的装置，其特征在于，所述杂波是由外部干扰源生成的并驻留在输入射频(RF)信号中。

5.如权利要求1所述的装置，其特征在于，所述处理器操作以用具有可调陷波频率的陷波滤波器将所述数字样本滤波。

6.如权利要求1所述的装置，其特征在于，所述处理器操作以用具有可调陷波带宽的陷波滤波器将所述数字样本滤波。

7.如权利要求1所述的装置，其特征在于，所述处理器操作以用具有可调陷波频率和可调陷波带宽的陷波滤波器将所述数字样本滤波。

8.如权利要求1所述的装置，其特征在于，所述处理器操作以检测所述杂波并基于所述杂波的特性来将所述数字样本滤波。

9.如权利要求1所述的装置，其特征在于，所述处理器操作以通过对所述数字样本执行快速傅里叶变换(FFT)或离散傅里叶变换(DFT)来检测所述杂波。

10.如权利要求1所述的装置，其特征在于，所述存储器操作以存储多种已知杂波，以及其中所述处理器操作以将所述杂波标识为所述多种已知杂波中的一种。

11.如权利要求1所述的装置，其特征在于，所述处理器操作以用具有由所述杂波的振幅确定的陷波带宽的陷波滤波器将所述数字样本滤波。

12.如权利要求1所述的装置，其特征在于，所述处理器操作以用具有复数增益的陷波滤波器将所述数字样本滤波并执行多个实数乘法以实现与所述复数增益的复数乘法。

13.如权利要求12所述的装置，其特征在于，所述处理器操作以基于所述复数增益形成第一和第二系数并且对于所述多个实数乘法的每一个执行与所述第一和第二系数的两个更小的实数乘法。

14.如权利要求12所述的装置，其特征在于，所述处理器操作以用具有实数增益的陷波滤波器将所述数字样本滤波并执行位移以实现与所述实数增益的实数乘法。

15.一种装置，包括：

处理器，操作以接收宽带信号——有杂波位于所述宽带信号的带宽内——的数字样本，将所述数字样本滤波以抑制所述杂波，并提供抑制了所述杂波的输出样本，其中所述杂波是在所述装置处内部生成的；以及

操作性地耦合至所述处理器的存储器。

16.如权利要求15所述的装置，其特征在于，所述宽带信号是码分多址(CDMA)信号。

17.如权利要求15所述的装置，其特征在于，所述宽带信号是正交频分复用(OFDM)信号。

18.一种无线设备，包括：

处理器，操作以接收码分多址(CDMA)信号——有杂波位于所述CDMA信号的带宽内——的数字样本，用陷波滤波器将所述数字样本滤波以抑制所述杂波，并提供抑制了所述杂波的输出样本，其中所述杂波是在所述无线设备内部生成的；以及

操作性地耦合至所述处理器的存储器。

19.如权利要求18所述的无线设备，其特征在于，所述处理器操作以用具有可调陷波频率和可调陷波带宽的可调陷波滤波器将所述数字样本滤波。

20.如权利要求18所述的无线设备，其特征在于，所述杂波是所述无线设备内时钟的谐波。

21.一种方法，包括：

接收合需信号——有杂波位于所述合需信号的带宽内——的数字样本；

将所述数字样本滤波以抑制所述杂波；以及

提供抑制了所述杂波的输出样本。

22.如权利要求21所述的方法，其特征在于，将所述数字样本滤波包括

用具有可调陷波频率的陷波滤波器将所述数字样本滤波。

23.如权利要求21所述的方法，其特征在于，将所述数字样本滤波包括

用具有可调陷波带宽的陷波滤波器将所述数字样本滤波。

24.如权利要求21所述的方法，其特征在于，将所述数字样本滤波包括

检测所述杂波，以及

基于所述杂波的特性来将所述数字样本滤波。

25.一种装置，包括

用于接收合需信号——有杂波位于所述合需信号的带宽内——的数字样本的装置；

用于将所述数字样本滤波以抑制所述杂波的装置；以及

用于提供抑制了所述杂波的输出样本的装置。

26.如权利要求25所述的装置，其特征在于，所述用于将数字样本滤波的装置包括

用于用具有可调陷波频率的陷波滤波器将所述数字样本滤波的装置。

27.如权利要求25所述的装置，其特征在于，所述用于将数字样本滤波的装置包括

用于用具有可调陷波带宽的陷波滤波器将所述数字样本滤波的装置。

28.如权利要求25所述的装置，其特征在于，所述用于将数字样本滤波的装置包括

用于检测所述杂波的装置，以及

用于基于所述杂波的特性来将所述数字样本滤波的装置。