CN104639475A - 杂散消除系统及其相关方法 - Google Patents

杂散消除系统及其相关方法 Download PDF

Info

Publication number
CN104639475A
CN104639475A CN201410589942.8A CN201410589942A CN104639475A CN 104639475 A CN104639475 A CN 104639475A CN 201410589942 A CN201410589942 A CN 201410589942A CN 104639475 A CN104639475 A CN 104639475A
Authority
CN
China
Prior art keywords
spuious
signal
digital
path
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410589942.8A
Other languages
English (en)
Other versions
CN104639475B (zh
Inventor
G·阿尔斯兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Laboratories Inc
Original Assignee
Silicon Laboratories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Laboratories Inc filed Critical Silicon Laboratories Inc
Publication of CN104639475A publication Critical patent/CN104639475A/zh
Application granted granted Critical
Publication of CN104639475B publication Critical patent/CN104639475B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • H04B15/04—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • H04B15/04—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
    • H04B15/06—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder by local oscillators of receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Noise Elimination (AREA)

Abstract

本发明涉及杂散消除系统及其相关方法。所公开的杂散消除系统及其相关方法用于射频(RF)接收器和其他实现。公开的实施例通过确定哪些杂散将落在被选择调谐的信道内，利用杂散消除模块生成消除信号并从数字信息中减去该消除信号，从而有效地消除数字时钟信号或其他杂散源引起的杂散。所述消除信号最初能够被生成具有已知频率和未知杂散参数如振幅和相位的估计值。接着，使用数字反馈信号调节杂散参数。如果不确切地知道杂散频率，数字反馈信号也能够用于调节消除信号的频率。当多接收器系统内提供有多个接收路径时，多个杂散消除模块能够用于消除每个接收路径内数字时钟生成的杂散。

Description

杂散消除系统及其相关方法
技术领域
所公开的实施例涉及杂散消除，更具体地，涉及射频(RF)接收器内数字时钟信号引起的杂散的杂散消除。
背景技术
目前的射频(RF)接收器集成电路(IC)常常将与广播信道关联的模拟信号转换为数字信息，然后针对此数字信息执行数字处理，以生成与所选信道关联的数字数据。作为此数字处理的部分，使用数字时钟操作模数转换器和数字处理块。然而，这些数字时钟会在正被调谐的广播信道内的频率上生成不期望的杂散。能够使用频率规划在若干具体的预先确定的时钟频率之间调节数字时钟频率，以使这种干扰杂散落在将被调谐的信道的频率范围之外。然而，这种频率规划是难以实现的，并且在单个集成电路或多芯片封装体内包括多个接收路径以同时调谐多个不同信道的情况下，对于信道的某些组合和与不同接收路径关联的数字时钟生成和选择的数字时钟杂散，频率规划会变得几乎不可能实现。
发明内容
公开了用于射频(RF)接收器和其他实现的杂散消除系统及其相关方法。如本文进一步描述的，所公开的实施例通过确定哪些杂散将落入被选择调谐的信道内、利用杂散消除模块生成消除信号以及从数字处理器正在处理的数字信息中减去该消除信号，从而有效地去除数字时钟信号或其他杂散源引起的杂散。所述消除信号最初能够被生成具有已知频率和未知杂散参数(例如振幅和相位)的估计值。然后使用数字反馈信号调节用于消除信号的杂散参数，例如振幅和相位值，从而有效地针对正被调谐的信道从正被处理的数字信息中去除杂散。如果不确切地知道杂散频率，数字反馈信号也能够用于调节消除信号的频率。进一步地，在多接收器系统内提供多个接收路径的情况下，能够使用多个杂散消除模块去除每个接收路径内的数字时钟生成的杂散。其他的特征和变形也可以根据需要实现，而且能够利用相关的系统和方法。
对于其中一个实施例，公开的杂散消除系统包括：数字处理器，其被配置为接收和处理与射频(RF)输入信号内的信道关联的数字信息以及输出与信道关联的数字数据；数字时钟发生器，其被配置为基于振荡信号向数字处理器输出至少一个数字时钟信号；杂散消除模块，其被配置为生成用于落入信道内的数字时钟杂散的杂散消除信号，其中所述数字时钟杂散与振荡信号关联；和数字处理器内的组合器，其被配置为从数字信息减去杂散消除信号。
在其他实施例中，数字时钟杂散能够由数字时钟发生器引起，并且杂散消除模块能够被配置为基于振荡信号接收数字时钟信号。进一步地，数字时钟杂散能够由附加数字时钟发生器引起，附加数字时钟发生器被配置为基于振荡信号输出至少一个附加数字时钟信号。更进一步地，杂散消除系统能够进一步包括射频(RF)前端和模数转换器(ADC)，所述RF前端被配置为接收RF输入信号并输出与信道关联的模拟信号，所述ADC被配置为接收模拟信号、将模拟信号转换为数字信息以及向数字处理器提供数字信息。此外，数字处理器能够被配置为解调数字信息以输出数字数据。
在附加实施例中，杂散消除模块还能够包括杂散发生器，所述杂散发生器被配置为接收与数字时钟杂散关联的标称杂散频率、接收一个或更多个杂散参数以及生成杂散消除信号。进一步地，杂散参数能够包括杂散消除信号的振幅值或杂散消除信号的相位值中的至少一个。更进一步地，杂散参数能够包括杂散消除信号的频率调节值。而且，杂散消除模块能够进一步包括杂散调节模块，其被配置为向杂散消除信号发生器提供杂散参数以及基于组合器的输出调节杂散参数作为反馈。
在更进一步的实施例中，杂散消除系统能够包括控制模块，所述控制模块被配置为接收信道选择信号、确定所选信道的数字时钟杂散以及提供控制信号以生成杂散消除信号。进一步地，杂散消除系统也能够包括查找表，所述查找表被配置为存储落入多个可选信道中的每个内的数字时钟杂散的指示，并且控制模块能够被配置为使用查找表确定所选信道的数字时钟杂散。此外，数字处理器能够进一步被配置为基于数字信息生成控制信号，并且控制信号能够至少部分地确定杂散消除模块是否生成杂散消除信号。
对于又一些实施例，数字处理器、数字时钟发生器、杂散消除模块以及组合器能够在第一接收路径内，并且杂散消除系统能够进一步包括至少一个附加接收路径，其中每个附加接收路径包括附加数字处理器、附加数字时钟发生器、附加杂散消除模块和附加组合器。进一步地，每个接收路径能够包括用于每个接收路径的单独的杂散消除模块。此外，每个接收路径内的每个单独的杂散消除模块能够被配置为生成用于其中一个接收路径引起的数字时钟杂散的杂散消除信号。更进一步地，杂散消除系统能够包括控制模块，所述控制模块被配置为接收用于接收路径的信道选择信号、确定落入所选信道内的杂散以及向接收路径提供控制信号以生成杂散消除信号。此外，杂散消除系统能够包括查找表，所述查找表被配置为存储落入可选信道内的数字时钟杂散的指示，并且控制模块能够被配置为使用查找表提供控制信号。
对于其中一个其他实施例，公开的一种杂散消除方法包括：处理数字信息以输出与射频(RF)输入信号内的信道关联的数字数据；基于振荡信号生成用于处理步骤的至少一个数字时钟信号；生成与落入信道内的数字时钟杂散关联的杂散消除信号，所述数字时钟杂散与振荡信号关联；以及作为处理步骤的部分，从数字信息中减去杂散消除信号。
在其他实施例中，所述方法能够包括接收射频(RF)输入信号、输出与信道关联的模拟信号以及将模拟信号转换为用于处理步骤的数字信息。进一步地，处理步骤能够包括解调数字信息以输出数字数据。
在附加实施例中，生成杂散消除信号的步骤能够包括接收与数字时钟杂散关联的标称杂散频率以及使用一个或更多个杂散参数生成杂散消除信号。进一步地，杂散参数能够包括杂散消除信号的振幅值或杂散消除信号的相位值中的至少一个。此外，杂散参数能够包括杂散消除信号的频率调节值。更进一步地，所述方法能够包括基于所述减去步骤的结果调节杂散参数。此外，所述方法能够包括基于数字信息生成控制信号从而至少部分地确定用于所述调节步骤的更新速率。
在更一步的实施例中，所述方法能够包括接收信道选择信号和基于所选信道确定数字时钟杂散。进一步地，所述方法能够包括使用查找表确定所选信道的数字时钟杂散。
对于又一些其他实施例，所述处理、生成和减去步骤在第一接收路径内执行，并且所述方法进一步包括在至少一个附加接收路径内执行这些步骤。此外，每个接收路径能够生成用于每个附加接收路径内至少一个数字时钟引起的数字时钟杂散的杂散消除信号。更进一步地，所述方法能够包括接收每个接收路径的信道选择信号并使用查找表确定落入所选信道内的数字时钟杂散。
不同的特征和变形也可以根据期望实现，而你能够利用相关的系统和方法。
附图说明
应当注意，附图仅示出了示例性实施例，因此，不应视为限制了本发明的范围，因为本发明可允许其它等效实施例。
图1是示例性接收路径的数字时钟杂散的一个示例性实施例的示意图，其中所述示例性接收路径具有与用于模数转换的采样时钟(fs)关联的子时钟；
图2是包括杂散消除模块的RF接收器的一个示例实施例的框图。
图3是数字处理器和杂散消除模块的一个示例实施例的框图。
图4是随时间对杂散消除信号的振幅值(αk)和相位值的代表性调节的一个示例实施例的框图。
图5是提供杂散消除的一个实施例的流程图。
图6是多接收器系统的一个示例实施例的框图，所述多接收器系统包括两个接收路径并且每个接收路径使用多个杂散消除模块。
具体实施方式
公开了用于射频(RF)接收器和其他实现的杂散消除系统及其相关方法。如本文进一步描述的，所公开的实施例通过确定哪些杂散将落入被选择调谐的信道内、利用杂散消除模块生成消除信号以及从数字处理器正在处理的数字信息中减去该消除信号，从而有效地去除数字时钟信号或其他杂散源引起的杂散。消除信号最初能够被生成具有已知频率和未知杂散参数(例如振幅和相位)的估计值。然后使用数字反馈信号调节消除信号的杂散参数，例如振幅和相位值，从而有效地针对正被调谐的信道从正被处理的数字信息中去除杂散。如果不确切地知道杂散频率，数字反馈信号也能够用于调节消除信号的频率。进一步地，在多接收器系统内提供多个接收路径的情况下，能够使用多个杂散消除模块去除每个接收路径内的数字时钟生成的杂散。不同的特征和变形也能够实现用于本文所述的实施例，而且也能够利用相关的系统和方法。
图1是示例性接收路径的数字时钟杂散的一个示例实施例100的示意图，所述示例性接收路径具有与用于模数转换的采样时钟(fs)关联的子时钟。x轴线104表示赫兹(Hz)频率，y轴线表示信号电平。采样频率(fs)106与采样频率(fs)的二次谐波(2fs)108和采样频率(fs)的三次谐波(3fs)110一起示出。更高的谐波也存在。对于实施例100，假定已经生成用于数字处理的多个数字子时钟，且多个数字子时钟与采样频率(fs)106相关，是采样频率(fs)106的1/2、1/4和1/8，当然也可以使用其他除法器。这些子时钟将引起采样频率(fs)106和二次谐波(2fs)108之间的数字杂散谐波114，而且也将引起二次采样频率谐波(2fs)108和三次采样频率谐波(3fs)110之间的数字杂散谐波116，以及其他未示出的谐波。这些数字时钟杂散中的一些会落入正被调谐的信道的频率范围内。例如，信道(CH)112是已被选择在接收路径内被调谐的典型信道，并且其中一个子时钟谐波118落入这个信道(CH)112中。该数字时钟杂散能够不利影响这个信道(CH)112中接收的信号。作为具体值的一个例子，如果采样频率(fs)106是200MHz，二次谐波(2fs)108将落在400 MHz，而三次谐波(3fs)110将落在600 MHz。如果数字子时钟是采样频率(fs)106的1/2、1/4和1/8，则这些数字子时钟将接着分别落在100 MHz、50MHz和25 MHz。进一步地，这些数字子时钟的谐波将落在采样时钟谐波上，并且也将导致落入采样时钟谐波之间的子时钟谐波114/116。
所公开的实施例通过有效地去除落入接收路径内正被处理的信道如信道(CH)112中的数字时钟杂散(例如杂散118)，有利地改善了从接收的信道获取的数字数据。所公开的实施例类似地能够去除来自其他源的杂散。这种去除是通过确定哪些杂散将落入所选信道、利用消除模块生成杂散消除信号，从为所述信道正在处理的数字信息中减去杂散消除信号以及使用反馈调节杂散消除信号的杂散参数(如振幅值和相位值)实现的。尽管能够确定所选信道内的数字时钟杂散的频率，因为数字时钟频率已知而且信道频率已知，但是使用反馈调节杂散参数(例如，相位和振幅)，以便杂散消除信号安置在有效去除数字时钟杂散的稳定状态值。如果不确切知道杂散频率，数字反馈信号也能够用来调节消除信号的频率。应当进一步注意，如果多个杂散落在信道内，能够针对这些杂散的每个生成消除信号。
图2是包括杂散消除模块220的RF接收器的一个示例实施例200的框图。RF输入信号202由模拟前端204接收，所述模拟前端204能够包括滤波器、低噪声放大器、可变增益放大器和/或其他期望电路。RF输入信号能够包括，例如，广播频谱内的信道，例如包括音频和/或视频内容的广播信道。对于电视广播，能够从电缆连接件、陆地天线、卫星接收器和/或任何其他期望源接收RF输入信号202。混频器206从模拟前端204接收RF信号(fRF)205，并从时钟发生器212接收本地振荡混频信号(fLO)232。如下面进一步描述的，混频信号(fLO)232由信道选择信号238确定。混频器206的输出是降频转换(或下变频)的信号，根据需要将所选信道的中心定在期望中间频率(IF)、低IF(low-IF)或0 IF，这取决于为RF接收器所选的架构。模数转换器(ADC)208接收和数字化降频转换的信号，并接着向数字处理器210提供数字信息209。数字处理器210数字化地处理数字信息209并输出表示调谐后的信道内的内容的数字数据240。
时钟发生器212生成本地振荡混频信号(fLO)232、ADC 208的采样时钟(fs)和数字处理器的数字时钟(fDIG)236。优选地，这三个时钟信号与除法器或乘法器值相关，且均基于共同的振荡信号(fOSC)215。受控振荡器214(例如电压受控振荡器)能够用于生成共同的振荡信号(fOSC)215。控制模块216能够被配置为向受控振荡器214提供振荡控制(OSCCTRL)信号228并向时钟发生器212提供时钟控制(CLC CTRL)信号230。如上所示，本地振荡混频信号(fLO)232基于信道选择信号238被调节，以使RF信号(fRF)被降频转换到期望目标频率，如IF、低IF或0 IF目标频率。应当进一步注意，杂散消除模块220也能够接收和使用数字时钟(fDIG)236以用于它的操作。
如图1所示，时钟发生器212生成的数字时钟信号和这些数字时钟信号的谐波引起能够落入被选择调谐的信道内的数字时钟杂散203，从而潜在地使从这个信道生成的数字数据劣化。数字时钟杂散203也能够在接收路径的数字处理内直接引起性能问题。有利地，通过生成与落入所选信道内的数字时钟杂散的频率匹配的杂散消除信号(sk)222，杂散消除模块220有效地去除这些数字时钟杂散。杂散消除模块220也能够生成消除信号(sk)222以去除来自不同于数字时钟的源的杂散。将杂散消除信号(sk)222提供给数字处理器210，并且数字处理器210针对所接收的信道从正被处理的数字信息中减去杂散消除信号(sk)222。将数字反馈信号(ek)224提供返回杂散消除模块220，并且杂散消除模块220使用所述数字反馈信号(ek)224调节杂散参数，例如杂散消除信号(sk)222的振幅和相位，从而有效地从信道去除杂散。应当注意，如果确定多个杂散落入正被处理的信道内，则能够生成附加杂散消除信号。
控制模块216能够被配置为确定哪些杂散(包括数字时钟杂散)将落入被选择由信道选择信号238调谐或处理的信道内。接着控制模块216能够向杂散消除模块220提供标称杂散频率(f0)226。所述标称杂散频率(f0)226表示将落入被选择调谐的信道内的杂散(例如，数字时钟杂散)，如下面更详细描述的。由于时钟发生器212生成的数字时钟频率和相关的谐波能够被预先确定，因此能够提供杂散-信道查找表218，其识别哪些数字时钟杂散将落入所选信道内。因此，控制模块216能够在每次信道选择信号238选择新的信道时访问杂散-信道查找表218，以确定哪些数字时钟杂散将落入所选信道内。杂散-信道查找表218也能够用于存储识别其他将落入能够被选择用于调谐的信道内的已知杂散的信息。控制模块216接着能够向杂散消除模块220提供合适的标称杂散频率(f0)226以指示应该生成什么杂散消除信号。
应当注意，能够实现多种多样的接收路径架构，并且仍然使用本文描述的杂散消除技术。例如，RF接收器、解调器和其他接收路径电路、模块或处理块能够使用所公开的实施例。RF接收器能够包括双重下变频、低-IF下变频、直接下变频、不进行下变频的直接频谱数字化和/或其他期望的能够用于接收RF输入信号的接收器架构。还应当注意，RF接收器200能够被配置为接收从数千赫兹到十亿赫兹及以上赫兹的宽范围上的频带内的信道。所接收频带的信道内的内容能够包括音频、视频、数据和/或其他期望的内容。此外，解调器和/或其他利用RF输入信号处理与所选信道关联的数字信息的数字处理器能够使用本文描述的杂散消除技术和实施例。
图3是数字处理器210和杂散消除模块220的进一步示例性实施例300的框图。对于所示实施例300，数字处理器包括位于第一数字部分(部分1)302和第二数字部分(部分2)304之间的数字组合器320。第一数字部分302接收和处理来自ADC 208的数字信息209。例如，第一数字部分302能够对来自ADC 208的数字信息进行部分滤波。输出数字信息(rk)319被提供给组合器320，并且如果一个杂散存在在信道内，该信息将仍然包括杂散。组合器320从数字信息(rk)319中减去杂散消除信号(sk)222以输出调节后的数字信息321。所述调节后的数字信息321将数字反馈信号(ek)224提供给杂散消除模块220。调节后的数字信息321还被提供给第二数字部分304。第二数字部分304进一步处理调节后的数字信息321并输出数字数据240。例如，第二数字部分304能够抽取(decimate)、解调和用其他方法处理数字信息321，以产生与正被调谐的信道关联的数字数据240。应当注意，组合器320还可以位于数字处理器内210的不同位置。应该进一步注意，如果需要的话，数字信息209能够从不同于ADC 208的源提供。
对于进一步实施例，应当进一步注意，控制信号(CTRL)225能够从第二数字部分(部分2)304提供给杂散调节模块306，从而提供能够用于调节杂散调节模块306的适应速率或开启和/或停止更新杂散参数的控制或者内容信息。例如，在模拟电视(TV)接收器中，解调器可以在没有接收到期望内容的时间期间指示空白时间段。由于期望信号不会干扰不期望杂散信号的估计，因此这个指示可以用于提高杂散参数的适应速率。在又一些实施例中，杂散调节块306能够被配置为停止适应或调节杂散参数，例如，直到控制信号225指示存在空白时间段。进一步地，控制信号225能够通过确定杂散消除模块220是否生成杂散消除信号222来开启/停止杂散消除模块。
杂散消除模块220包括杂散发生器308和杂散调节模块306。杂散发生器308接收已经确定存在于将被调谐的信道内的杂散的标称杂散频率(f0)226。所述标称杂散频率(f0)226还能够被配置为表示任何下变频(先于组合器320)后的杂散频率。例如，对于图2的实施例200，如果信道的中心最初在410 MHz处，杂散位于412.5 MHz处，且混频信号(fLO)为405MHz，则混频器206将把信道下变频到5MHz的低-IF，而且时钟杂散将被下变频到7.5MHz(例如，412.5MHz-405MHz＝7.5MHz)。对于这样的一个实施例，标称杂散频率(f0)也将为7.5MHz，因为其表示下变频后的杂散的频率。应当注意，这个示例可以与信道宽度通常为6-8MHz、广播带在50MHz到1GHz范围中的电视广播信道关联。所公开的实施例也可以根据需要用于其他广播带和信道宽度。
应当进一步注意，如果数字时钟、本地振荡混频信号和杂散消除信号从相同的时钟基准生成，则由于缺陷或外部条件(例如温度)引起的时钟基准的任何频移也会使得杂散和消除信号发生等量移位。有利地，这种相似的移位意味着频率调节或跟踪是不必要的。然而，如果这些信号中的其中一个被配置为具有单独的时钟源，则杂散和消除信号的频率会漂离，从而需要频率跟踪补充或者代替相位跟踪。
杂散发生器308接收标称杂散频率(f0)并基于标称杂散频率(f0)生成杂散消除信号(sk)222。作为这个过程的部分，还考虑了间隔采样和进一步数字抽取。作为一个示例，下列等式能够用于生成杂散消除信号(sk)222。
(等式1)对于等式1，αk表示估计的振幅值；表示估计的相位值；而ω0表示与标称杂散频率(f0)和间隔采样频率(fs)关联的角频率，其能够由以下等式表示：
ω0＝2π(f0/fS)   (等式2)对于等式2和关于图2的实施例200，当杂散已经被混频器206下变频时，标称杂散频率(f0)是杂散的频率，并且采样频率(fs)是ADC 208的采样频率(fs)234。
杂散调节模块306首先向杂散发生器308提供振幅值(αk)310和相位值312的估计值，然后基于数字反馈信号(ek)224调节这些值。具体地，杂散调节模块306能够被配置为分析数字反馈信号(ek)224并随着时间调节振幅值(αk)310和相位值312以减小和/或最小化杂散标称频率(f0)上的杂散能量水平。以这种方式，动态地调节杂散消除信号(sk)222的振幅和相位到稳定状态值以减少和/或有效地消除正被处理的数字信息内的杂散。
对于进一步实施例，应当注意，可以仅仅调节振幅，或者仅仅调节相位，当然调节振幅和相位两者都将可能实现改进的效果。此外，对于不确切地知道杂散频率的情况，杂散消除信号的频率也可以被调节。因此，杂散消除信号的频率、振幅、相位或者它们的任何组合都可以被调节。应当注意，除了频率、振幅和/或相位之外，或替代频率、振幅和/或相位，杂散消除信号的其他参数也可以被调节。进一步注意，如果需要，LMS(最小均方)算法能够用于计算和调节杂散参数。例如，下列等式能够用于生成振幅值(αk)310和相位值312。
(等式3)
(等式4)对于等式3-4，Mα表示用于调节振幅值(αk)310的步长大小，而表示用于调节相位值312的步长大小。应当注意，其他方法和算法能够用于调节相位、振幅和/或频率值，包括，但不限于，有符号的(signed)LMS算法、signed-signed LMS算法、RLS(递归最小二乘法)算法、最陡下降算法、卡尔曼滤波、最大期望(EM)和/或其他技术。
应当进一步注意，杂散消除模块220也能够被配置为在使用数字反馈信号(ek)224调节杂散参数(例如生成和调节振幅值和相位值)之前，进一步处理数字反馈信号(ek)224。例如，杂散消除模块220能够被配置为在正被消除的杂散的频率附近应用带通滤波器来改善振幅值和/或相位值的收敛性。也可以根据需要实现其他变形。
图4是表示随着时间对杂散消除信号(sk)222的振幅值(αk)310和相位值312的代表性调节的示例实施例400的框图。y轴线表示参数值，x轴线表示毫秒为单位的时间(ms)。应当注意，振幅值(αk)310的值是图中所指示的值的10倍(x10)，以便更容易示出它们以及相位值312的示例值。对于实施例400，振幅值(αk)310最初被设置在1.0(即，图中的0.1乘10)，并且由于杂散调节模块306的操作，它将收敛到稳定状态值，例如10.0(即，图中的1.0乘10)。相位值312最初被设置为0，并且由于杂散调节模块306的操作，它将收敛到稳定状态值，例如0.4。应当注意，实际稳定状态值将取决于操作期间正落入所选信道内的实际杂散的能量水平和相位。
图5是提供杂散消除的一个实施例500的流程图。在块502中，接收指示信道将被处理的信道选择。在块504中，确定是否其中一个或更多个杂散(如果有的话)(如，数字时钟杂散)将落入要被调谐的所选信道的频率范围内。在块506中，接着使用杂散参数(例如，上述振幅值和/或相位值)生成用于信道内的杂散的杂散消除信号。在块508中，使用数字处理器内的组合器从所接收信道的数字信息中减去杂散消除信号。在块510中，基于组合器的输出信号调节杂散参数。然后转到块512，确定是否已经选择新的信道。如果“否”，则转回到块506，此时杂散消除信号被再一次生成。如上所述，对杂散参数的调节将收敛到稳定状态值。如果“是”，则转回到块502，此时能够接收识别新的信道选择的信息。
尽管本文描述的实施例能够用于具有单一接收路径的实施例，本文描述的实施例对于解决具有多个接收路径的系统的数字时钟杂散尤为有用。例如，由于接收路径能够使用不同的数字时钟频率调谐到不同的信道，同一集成电路上或多芯片封装体内的附加接收路径增加了处理数字时钟杂散的复杂性。有利地，本文描述的多个版本的杂散消除模块能够用于去除这些附加数字时钟引起的杂散。例如，如果集成电路或多芯片封装体内提供了多个不同的接收路径，则在每个接收路径内能够使用多个不同的杂散消除模块以去除该接收路径引起的数字时钟杂散和每个其他接收路径引起的数字时钟杂散。进一步地，不同的接收路径能够将每个接收路径的数字时钟频率的任何变化相互传递，并且这些变化能够被跟踪和更新，从而每个接收路径内的杂散消除模块能够相应地被调节。此外，不同的接收路径能够使用单个共同的振荡信号，例如晶体基准频率，以生成不同接收路径内使用的数字时钟。更进一步地，每个接收路径的基本数字时钟频率能够被选择为分开得充分远，以便将每个接收路径生成的杂散分隔。也可以实现其他变形。
图6是多接收器系统600的一个示例实施例的框图，所述多接收器系统600包括两个接收路径602/622并使用本文描述的杂散消除技术。第一RF接收路径602和第二RF接收路径622能够，例如，集成在单个集成电路或封装在单个多芯片封装体内，以形成多接收器系统600。也可以采用其他多接收路径配置。第一RF接收路径602包括第一杂散消除模块220A，第一数字处理器210A和生成第一混频信号(fLO1)的第一时钟发生器212A，第一采样时钟(fs1)以及能被第一RF接收路径602使用的第一数字时钟(fDG1)，如上文相对于图2-5的实施例所述。类似地，第二RF接收路径622包括第二杂散消除模块220B，第二数字处理器210B和生成第二混频信号(fLO2)的第二时钟发生器212B，第二采样时钟(fs2)以及能被第二RF接收路径622使用的第二数字时钟(fDG2)，如上文关于图2-5的实施例所述。应当注意，对于所描述的实施例，第一接收路径602和第二接收路径622使用共同的共用受控振荡器214，所述受控振荡器向两个接收路径提供共同的振荡信号(fOSC)215。然而，应当理解，如果需要，每个接收路径也可以具有自己的受控振荡器和/或使用不同的振荡信号用于其数字时钟。
由于存在在多接收器系统600内工作的多个数字时钟发生器212A/212B和多个数字处理器210A/210B，所以存在优选在每个接收路径内解决的多组数字时钟杂散。如图所示，每个RF接收路径602/622在每个杂散消除模块220A/220B中包括两个杂散消除(SC)模块块，其中一个用于生成与第一接收路径的数字时钟(CLK1)关联的杂散消除信号，另一个用于生成与第二接收路径的数字时钟(CLK2)关联的杂散消除信号。因此，第一接收路径602包括第一SC模块604，其接收第一标称杂散频率(f01A)608并生成第一杂散消除信号(Sk1A)612。第一接收路径602还包括第二SC模块606，所述第二SC模块606接收第二称杂散频率(f02A)610并生成第二杂散消除信号(Sk2A)614。类似地，第二接收路径622包括第一SC模块624，所述第一SC模块624接收第一标称杂散频率(f01B)628并生成第一杂散消除信号(Sk1B)632。第二接收路径622还包括第二SC模块626，所述第二SC模块626接收第二称杂散频率(f02B)630并生成第二杂散消除信号(Sk2B)634。如果需要，第一接收路径602的标称杂散频率(f01A，f02A)608/610和第二接收路径622的标称杂散频率(f01B，f02B)628/630能够由共用控制模块216生成，虽然每个接收路径也可以具有它自己的控制模块。进一步地，每个SC模块块604、606、624、626能够按照本文相对于图2-3中的杂散消除模块220描述的一样实现。
对于实施例600和类似于图2中的实施例200，控制模块216能够用于向第一RF接收路径602的时钟发生器212A提供时钟控制信号(CLK1DTRL)230A，向第二RF接收路径622的时钟发生器212B提供时钟控制信号(CLK2 DTRL)230B。进一步地，为了确定提供给杂散消除模块的合适的标称杂散频率，控制模块216能够使用杂散-信道查找表218，所述查找表218包括第一接收路径602内的数字时钟(CLK1)的第一查询信息640和第二接收路径622内的数字时钟(CLK2)的第二查询信息642。控制模块216还能够接收确定将被第一RF接收路径602调谐的信道的第一信道选择信号238A和确定将被第二RF接收路径622调谐的信道的第二信道选择信号238B。如果需要，控制模块216也能够向接收路径602/622提供其他控制信号，并且能够向共用受控振荡器214提供振荡器控制信号228。再次注意，如果需要，控制模块216和/或查找表218能够分布在每个接收路径602/622内，而不是使用共同的控制模块和共同的查找表。也可以实现其他变形，同时仍然利用本文描述的杂散消除模块。
应当注意，如果需要，本文描述的功能块和模块能够使用硬件、软件或硬件和软件的组合实现。此外，如果需要，也能够使用一个或更多个运行软件和/或固件的处理器和处理电路实现所公开的实施例。应当进一步理解，本文描述的一个或更多个操作、任务、功能或方法可以，例如，作为软件或固件和/或其他程序指令实现，所述软件或固件和/或其他程序指令在一个或更多个非暂时的有形计算机可读介质(例如，存储器)中体现并由一个或更多个控制器、微控制器、微处理器、硬件加速器和/或其它处理器或处理电路执行以执行本文所述的操作和功能。
对于阅读了本说明书的本领域技术人员来说，进一步修改和替代实施例将是明显的。因此，将认识到，本发明并不受限于这些示例配置。因此，本说明书仅作为说明性指导，目的在于教导本领域技术人员实施本发明的方式。应当理解，本文示出和描述的本发明的形式仅仅作为示例实施例。可以对本文描述的实施方式和结构做各种变化。例如，等同元素可以被替代用于本文说明和描述的那些元素，并且实施例的某些特征可以独立于其他特征的使用而被使用，因为对于已经获得本说明书的益处的本领域的技术人员来说是明显的。

Claims (20)

1.一种杂散消除系统，包括：
数字处理器，其被配置为接收和处理与射频输入信号即RF输入信号内的信道关联的数字信息以及输出与所述信道关联的数字数据；
数字时钟发生器，其被配置为基于振荡信号向所述数字处理器输出至少一个数字时钟信号；
杂散消除模块，其被配置为生成落入所述信道内的数字时钟杂散的杂散消除信号，所述数字时钟杂散与所述振荡信号关联；和
所述数字处理器内的组合器，其被配置为从所述数字信息减去所述杂散消除信号。
2.根据权利要求1所述的杂散消除系统，其中所述数字时钟杂散由所述数字时钟发生器引起，而且其中所述杂散消除模块被配置为基于所述振荡信号接收数字时钟信号。
3.根据权利要求1所述的杂散消除系统，其中所述数字时钟杂散由附加数字时钟发生器引起，所述附加数字时钟发生器被配置为基于所述振荡信号输出至少一个附加数字时钟信号。
4.根据权利要求1所述的杂散消除系统，其中所述杂散消除模块包括杂散发生器，所述杂散发生器被配置为接收与所述数字时钟杂散关联的标称杂散频率、接收一个或更多个杂散参数以及生成所述杂散消除信号。
5.根据权利要求4所述的杂散消除系统，其中所述杂散参数包括所述杂散消除信号的振幅值、所述杂散消除信号的相位值或所述杂散消除信号的频率调节值中的至少一个。
6.根据权利要求1所述的杂散消除系统，进一步包括控制模块，所述控制模块被配置为接收信道选择信号、确定所选信道的所述数字时钟杂散以及提供控制信号从而生成所述杂散消除信号。
7.根据权利要求6所述的杂散消除系统，进一步包括查找表，所述查找表被配置为存储落入多个可选信道中的每一个内的数字时钟杂散的指示，并且其中所述控制模块被配置为使用所述查找表确定所选信道的所述数字时钟杂散。
8.根据权利要求1所述的杂散消除系统，其中所述数字处理器、所述数字时钟发生器、所述杂散消除模块以及所述组合器在第一接收路径内；并且所述系统进一步包括至少一个附加接收路径，每个附加接收路径包括附加数字处理器、附加数字时钟发生器、附加杂散消除模块和附加组合器。
9.根据权利要求8所述的杂散消除系统，其中每个接收路径包括用于每个接收路径的单独的杂散消除模块，并且其中每个接收路径内的每个所述单独的杂散消除模块被配置为生成用于所述接收路径中的其中一个引起的数字时钟杂散的杂散消除信号。
10.根据权利要求8所述的杂散消除系统，进一步包括控制模块，所述控制模块被配置为接收所述接收路径的信道选择信号、确定落入所选信道内的杂散以及向所述接收路径提供控制信号从而生成所述杂散消除信号。
11.根据权利要求10所述的杂散消除系统，进一步包括查找表，所述查找表被配置为存储落入可选信道内的数字时钟杂散的指示，并且其中所述控制模块被配置为使用所述查找表提供所述控制信号。
12.一种杂散消除方法，包括：
处理数字信息，以输出与射频输入信号即RF输入信号内的信道关联的数字数据；
基于振荡信号生成用于所述处理步骤的至少一个数字时钟信号；
生成与落入所述信道内的数字时钟杂散关联的杂散消除信号，所述数字时钟杂散与所述振荡信号关联；以及
从所述数字信息中减去所述杂散消除信号，作为所述处理步骤的部分。
13.根据权利要求12所述的方法，进一步包括：
接收射频输入信号，即RF输入信号；
输出与所述信道关联的模拟信号；以及
将所述模拟信号转换为用于所述处理步骤的所述数字信息。
14.根据权利要求12所述的方法，其中生成杂散消除信号的步骤包括接收与所述数字时钟杂散关联的标称杂散频率以及使用一个或更多个杂散参数生成所述杂散消除信号。
15.根据权利要求14所述的方法，其中所述杂散参数包括所述杂散消除信号的振幅值、所述杂散消除信号的相位值或所述杂散消除信号的频率调节值中的至少一个。
16.根据权利要求14所述的方法，进一步包括基于所述减去步骤的结果调节所述杂散参数以及基于所述数字信息生成控制信号，从而至少部分地确定所述调节步骤的更新速率。
17.根据权利要求12所述的方法，进一步包括接收信道选择信号、基于所选信道确定所述数字时钟杂散以及使用查找表确定用于所选信道的所述数字时钟杂散。
18.根据权利要求12所述的方法，其中所述处理、生成和减去步骤在第一接收路径内执行，并且所述方法进一步包括在至少一个附加接收路径中执行这些步骤。
19.根据权利要求18所述的方法，其中每个接收路径生成杂散消除信号，其用于每个附加接收路径内的至少一个数字时钟引起的数字时钟杂散。
20.根据权利要求19所述的方法，进一步包括接收用于每个接收路径的信道选择信号以及使用查找表确定落入所选信道内的数字时钟杂散。
CN201410589942.8A 2013-11-07 2014-10-28 杂散消除系统及其相关方法 Active CN104639475B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/074,355 2013-11-07
US14/074,355 US9160465B2 (en) 2013-11-07 2013-11-07 Spur cancellation systems and related methods

Publications (2)

Publication Number Publication Date
CN104639475A true CN104639475A (zh) 2015-05-20
CN104639475B CN104639475B (zh) 2018-05-29

Family

ID=53007039

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410589942.8A Active CN104639475B (zh) 2013-11-07 2014-10-28 杂散消除系统及其相关方法

Country Status (2)

Country Link
US (1) US9160465B2 (zh)
CN (1) CN104639475B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105548932A (zh) * 2015-12-07 2016-05-04 上海创远仪器技术股份有限公司 实现微波测试仪器近杂散自动校准的系统及方法
CN107276586A (zh) * 2016-04-01 2017-10-20 英特尔Ip公司 用于数字锁相环中的杂散抵消的方法和设备
CN109521271A (zh) * 2018-12-27 2019-03-26 京信通信系统（中国）有限公司 一种信号采样方法及装置
CN110337785A (zh) * 2017-01-13 2019-10-15 赛普拉斯半导体公司 用于调制解调器的杂散消除系统
CN110366825A (zh) * 2017-03-03 2019-10-22 英特尔Ip公司 使用逆毛刺注入的毛刺消除
CN114257255A (zh) * 2020-09-25 2022-03-29 赛普拉斯半导体公司 针对无线通信设备的发送杂散检测和抑制

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9252891B2 (en) 2013-11-07 2016-02-02 Silicon Laboratories Inc. Die-to-die communication links for receiver integrated circuit dies and related methods
US9651671B2 (en) * 2014-08-14 2017-05-16 Honeywell International Inc. Interference detection using multiple automatic gain controllers
CN110383700A (zh) * 2017-03-10 2019-10-25 英特尔Ip公司 杂散降低电路和装置、无线电收发器、移动终端、用于杂散降低的方法和计算机程序
TWI685219B (zh) * 2017-07-28 2020-02-11 瑞昱半導體股份有限公司 無線通訊系統接收電路與射頻訊號接收方法
US11146276B2 (en) 2018-03-30 2021-10-12 Intel Corporation Noise reduction and spur and distortion cancellation techniques

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070268170A1 (en) * 2004-10-25 2007-11-22 Broadcom Corporation System and Method for Spur Cancellation
CN101366186A (zh) * 2006-01-04 2009-02-11 高通股份有限公司 用于无线通信系统中接收机的杂波抑制
US20100214145A1 (en) * 2009-02-12 2010-08-26 Quantenna Communications, Inc. Spur cancellation
US20110007839A1 (en) * 2009-07-08 2011-01-13 Qualcomm Incorporated Spur cancellation in a digital baseband transmit signal using cancelling tones

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG55266A1 (en) 1997-01-15 1999-04-27 Koninkl Philips Electronics Nv Multi-tuner receiver
US6542720B1 (en) 1999-03-01 2003-04-01 Micron Technology, Inc. Microelectronic devices, methods of operating microelectronic devices, and methods of providing microelectronic devices
JP3949389B2 (ja) 2001-03-30 2007-07-25 アルプス電気株式会社 デュアル型デジタルテレビジョンチューナ
US7167694B2 (en) 2003-04-14 2007-01-23 Silicon Laboratories Inc. Integrated multi-tuner satellite receiver architecture and associated method
US7447491B2 (en) 2003-06-06 2008-11-04 Silicon Laboratories Inc. Multi-tuner integrated circuit architecture utilizing frequency isolated local oscillators and associated method
US7453526B2 (en) 2004-04-30 2008-11-18 Telegent Systems, Inc. Integrated analog video receiver
US7272373B2 (en) 2004-06-30 2007-09-18 Silacon Laboratories Inc. Ratiometric clock systems for integrated receivers and associated methods
US7783259B2 (en) 2004-09-28 2010-08-24 Microtune (Texas), L.P. System and method of eliminating or minimizing LO-related interference from tuners
DE102006046447A1 (de) 2005-10-11 2007-04-26 Samsung Electro-Mechanics Co., Ltd., Suwon Multituner-System, duales Tuning-System in einem einzigen Bauteil und Empfänger sowie digitaler Fernseher, für welchen diese Bauteile verwendet werden
US7656968B2 (en) 2005-11-22 2010-02-02 Sigmatel, Inc. Radio receiver, system on a chip integrated circuit and methods for use therewith
US8290100B2 (en) 2006-08-08 2012-10-16 Qualcomm Incorporated Interference detection and mitigation
US8200181B1 (en) 2008-08-29 2012-06-12 Rf Micro Devices, Inc. Noise reduction in a dual radio frequency receiver
EP2348642B8 (en) 2010-01-26 2017-04-05 OCT Circuit Technologies International Limited Process for achieving spur mitigation in an integrated circuit including a wide band receiver
US8427366B2 (en) 2010-07-27 2013-04-23 Texas Instruments Incorporated Dual frequency receiver with single I/Q IF pair and mixer
US8320858B2 (en) 2010-11-22 2012-11-27 Motorola Solutions, Inc. Apparatus for receiving multiple independent RF signals simultaneously and method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070268170A1 (en) * 2004-10-25 2007-11-22 Broadcom Corporation System and Method for Spur Cancellation
CN101366186A (zh) * 2006-01-04 2009-02-11 高通股份有限公司 用于无线通信系统中接收机的杂波抑制
US20100214145A1 (en) * 2009-02-12 2010-08-26 Quantenna Communications, Inc. Spur cancellation
US20110007839A1 (en) * 2009-07-08 2011-01-13 Qualcomm Incorporated Spur cancellation in a digital baseband transmit signal using cancelling tones

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105548932A (zh) * 2015-12-07 2016-05-04 上海创远仪器技术股份有限公司 实现微波测试仪器近杂散自动校准的系统及方法
CN105548932B (zh) * 2015-12-07 2018-06-19 上海创远仪器技术股份有限公司 实现微波测试仪器近杂散自动校准的系统及方法
CN107276586A (zh) * 2016-04-01 2017-10-20 英特尔Ip公司 用于数字锁相环中的杂散抵消的方法和设备
CN110337785A (zh) * 2017-01-13 2019-10-15 赛普拉斯半导体公司 用于调制解调器的杂散消除系统
CN110337785B (zh) * 2017-01-13 2020-12-01 赛普拉斯半导体公司 用于调制解调器的杂散消除系统
CN110366825A (zh) * 2017-03-03 2019-10-22 英特尔Ip公司 使用逆毛刺注入的毛刺消除
CN110366825B (zh) * 2017-03-03 2021-11-19 苹果公司 使用逆毛刺注入的毛刺消除
CN109521271A (zh) * 2018-12-27 2019-03-26 京信通信系统（中国）有限公司 一种信号采样方法及装置
CN109521271B (zh) * 2018-12-27 2021-06-22 京信通信系统（中国）有限公司 一种信号采样方法及装置
CN114257255A (zh) * 2020-09-25 2022-03-29 赛普拉斯半导体公司 针对无线通信设备的发送杂散检测和抑制
CN114257255B (zh) * 2020-09-25 2023-10-27 赛普拉斯半导体公司 针对无线通信设备的发送杂散检测和抑制
US11804993B2 (en) 2020-09-25 2023-10-31 Cypress Semiconductor Corporation Transmit spur detection and mitigation for wireless communications devices

Also Published As

Publication number Publication date
CN104639475B (zh) 2018-05-29
US9160465B2 (en) 2015-10-13
US20150124914A1 (en) 2015-05-07

Similar Documents

Publication Publication Date Title
CN104639475A (zh) 杂散消除系统及其相关方法
US9252891B2 (en) Die-to-die communication links for receiver integrated circuit dies and related methods
US7620131B2 (en) Digital clock controller, radio receiver, and methods for use therewith
CN101729085B (zh) 无线电接收机
JP6085976B2 (ja) 信号処理回路及び信号処理方法
CN102237889B (zh) Rf数字杂散减少
US7391347B2 (en) Radio receiver, system on a chip integrated circuit and methods for use therewith
CN102237890B (zh) 一种集成射频收发机电路及其产生数字时钟信号的方法
US20090141526A1 (en) Harmonics related synchronization for switching regulators
US7656968B2 (en) Radio receiver, system on a chip integrated circuit and methods for use therewith
US9130645B2 (en) Minimizing bandwidth in down-conversion of multiple RF channels
US7684515B2 (en) Radio receiver, system on a chip integrated circuit and methods for use therewith
US7672403B2 (en) Radio receiver, system on a chip integrated circuit and methods for use therewith
US8130871B2 (en) Integrated circuit having radio receiver and methods for use therewith
US9671817B1 (en) Accumulator-based phase memory
US8693598B2 (en) Radio receiver with mitigation modules and mixers with phase compensation
KR102257764B1 (ko) 근거리 무선 통신 장치
US8559570B2 (en) Cancellation of undesired portions of audio signals
JP6360716B2 (ja) 基準信号発生装置および基準信号発生方法
JP5810882B2 (ja) 復調器および復調方法
AU2017374750B2 (en) Variable frequency oscillator circuits and methods of generating an oscillating signal of a desired frequency
EP2309652B1 (en) Electronic receiver for amplitude modulated signals, and corresponding processing method
JP3632961B2 (ja) ビート成分生成回路およびこの回路を備えた放送波受信チューナ
CN104184491A (zh) 一种宽带数字解跳装置
EP2787635A1 (en) Multi-band lo selectable wideband lnb using pll

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant