一种信号采样方法及装置
技术领域
本发明涉及电子技术领域,特别涉及一种信号采样方法及装置。
背景技术
在无线通信系统中,为了防止系统各个部分之间相互干扰,保证系统内部的电磁兼容,以及本系统对其他系统的电磁干扰,保障整个系统的正常工作和降低对其他外部系统的干扰,通常采用屏蔽、滤波、吸波等无源手段来增加系统的对外界系统的干扰和抑制其他系统对自身的干扰,但随着通信技术的发展,数字集成化的不断提高,各类数字器件的使用,数字时钟和数字器件的谐波杂散不可完全被滤除,导致了信号有效的采样带宽内出现杂散,现有技术无法对采样带宽内的信号杂散进行处理。
发明内容
本发明提供了一种信号采样方法及装置,该信号采样方法中,通过对初级采样信号中的杂散信号进行杂散对消处理,有效降低初级采样信号内的杂散信号。
为达到上述目的,本发明提供以下技术方案:
一种信号采样方法,包括:
对输入信号进行采样,得到初级采样信号,所述初级采样信号中包括有效采样信号和杂散信号;
基于所述初级采样信号中的部分或全部杂散信号,对所述初级采样信号进行至少一次杂散对消处理;
将杂散对消处理后的初级采样信号作为对所述输入信号采样的采样信号。
上述信号采样方法中,首先对输入信号进行采样,得到初级采样信号,初级采样信号中包括有效采样信号以及杂散信号,然后对初级采样信号中的部分或全部杂散信号进行至少一次杂散对消处理,以滤除初级采样信号中的杂散信号,最终以杂散对消处理后的初级采样信号作为输入信号的采样信号;
通过上述信号采样方法可有效降低初级采样信号内的杂散信号,从而减小了杂散信号干扰。
可选地,所述基于所述初级采样信号中的部分或全部杂散信号,对所述初级采样信号进行至少一次杂散对消处理,包括:
确定所述初级采样信号中目标杂散信号的目标频率,所述目标杂散信号为所述初级采样信号中的任一杂散信号;
对所述初级采样信号进行第一移频处理,调节所述目标杂散信号的频率为零;
基于包括所述目标杂散信号在内的预设时长内的采样信号,对所述目标杂散信号进行对消处理;
对对消处理后初级采样信号进行第二移频处理,调节所述目标杂散信号的频率为所述目标频率。
可选地,所述基于包括所述目标杂散信号在内的预设时长内的采样信号,对所述目标杂散信号进行对消处理,包括:
统计所述预设时长内所有采样信号的平均信号值;
计算所述目标杂散信号的信号值与所述平均信号值之差,并将计算得到的差值作为所述目标杂散信号的信号值。
可选地,所述第二移频处理与所述第一移频处理的移频大小相同、移频方向相反。
可选地,所述第一移频处理包括变频处理和/或混频处理,所述第二移频处理包括变频处理和/或混频处理。
第二方面,本发明还提供了一种信号采样装置,包括:
采样单元,用于对输入信号进行采样,得到初级采样信号,所述初级采样信号中包括有效采样信号和杂散信号;
对消单元,用于基于所述初级采样信号中的部分或全部杂散信号,对所述初级采样信号进行至少一次杂散对消处理;
确定单元,用于将杂散对消处理后的初级采样信号作为对所述输入信号采样的采样信号。
可选地,所述对消单元具体用于:
确定所述初级采样信号中目标杂散信号的目标频率,所述目标杂散信号为所述初级采样信号中的任一杂散信号;
对所述初级采样信号进行第一移频处理,调节所述目标杂散信号的频率为零;
基于包括所述目标杂散信号在内的预设时长内的采样信号,对所述目标杂散信号进行对消处理;
对对消处理后初级采样信号进行第二移频处理,调节所述目标杂散信号的频率为所述目标频率。
可选地,所述对消单元具体用于:
统计所述预设时长内所有采样信号的平均信号值;
计算所述目标杂散信号的信号值与所述平均信号值之差,并将计算得到的差值作为所述目标杂散信号的信号值。
可选地,所述第二移频处理与所述第一移频处理的移频大小相同、移频方向相反。
可选地,所述第一移频处理包括变频处理和/或混频处理,所述第二移频处理包括变频处理和/或混频处理。
第三方面,本发明还提供了一种信号采样设备,包括:至少一个处理器、至少一个存储器以及存储在存储器中的计算机程序指令,当计算机程序指令被处理器执行时实现本发明实施例第一方面提供的信号采样方法。
第四方面,本发明还提供了一种计算机存储介质,其上存储有计算机程序指令,当计算机程序指令被处理器执行时实现本发明实施例第一方面提供的信号采样方法。
附图说明
图1为本发明提供的信号采样方法的示意图;
图2为本发明提供的信号采样设备的硬件结构示意图;
图3为本发明提供的信号采样设备的示意图;
图4a-图4d为本发明提供的杂散对消处理过程示意图。
图标:1-采样单元;2-对消单元;3-确定单元;4-处理器;5-存储器;6-通信接口;7-总线。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在无线通信系统中,为了防止系统各个部分之间相互干扰,保证系统内部的电磁兼容,以及本系统对其他系统的电磁干扰,保障整个系统的正常工作和降低对其他外部系统的干扰,通常采用屏蔽、滤波、吸波等无源手段来增加系统对外界系统的干扰和抑制其他系统对自身的干扰,同时通信技术发展,数字集成化的不断提高,在对输入信号进行采样后,采样信号中包括了有效采样信号和杂散信号,然后再通过对消处理对杂散信号进行消除。
请参考图1,本发明实施例提供的一种信号采样方法,包括:
S101,对输入信号进行采样,得到初级采样信号,初级采样信号中包括有效采样信号和杂散信号;
S102,基于初级采样信号中的部分或全部杂散信号,对初级采样信号进行至少一次杂散对消处理;
S103,将杂散对消处理后的初级采样信号作为对输入信号采样的采样信号。
上述信号采样方法中,首先对输入信号进行采样,得到初级采样信号,初级采样信号中包括有效采样信号以及杂散信号,然后对初级采样信号中的部分或全部杂散信号进行至少一次杂散对消处理,以滤除初级采样信号中的杂散信号,最终以杂散对消处理后的初级采样信号作为输入信号的采样信号;
通过上述信号采样方法可有效降低初级采样信号内的杂散信号,从而减小了杂散信号干扰。
具体地,初级采样信号中包括一个或多个杂散信号:
当初级采样信号中仅包括一个杂散信号时,可对该杂散信号进行一次或多次的杂散对消处理;
当初级采样信号中包括多个杂散信号时,可对每个信号进行一次杂散对消处理,或,对每个信号进行多次杂散对消处理,或,对所有杂散信号中的部分杂散信号进行一次或多次的杂散对消处理,以降低初级采样系统内的杂散信号。
本发明实施例中,基于FPGA(Field-Programmable Gate Array,现场可编程门阵列)的无线通信系统实现信号的采样以及杂散信号的降低,提高了响应速度,即提高了对杂散信号进行杂散对消处理的速度,另外,采用FPGA降低了前端模拟滤波器指标的要求,从而降低了降低杂散信号的成本。
具体地,基于初级采样信号中的部分或全部杂散信号,对初级采样信号进行至少一次杂散对消处理,包括:
确定初级采样信号中目标杂散信号的目标频率,目标杂散信号为初级采样信号中的任一杂散信号;
对初级采样信号进行第一移频处理,调节目标杂散信号的频率为零;
基于包括目标杂散信号在内的预设时长内的采样信号,对目标杂散信号进行对消处理;
对对消处理后初级采样信号进行第二移频处理,调节目标杂散信号的频率为目标频率。
上述对杂散信号进行杂散对消处理时,首先确定目标杂散信号的目标频率,当存在多个杂散信号时,选取一个杂散信号作为目标杂散信号,并确定该杂散信号的频率,然后将该初级采样信号进行第一移频处理,使得目标杂散信号的频率为零,即,此时目标杂散信号被移频至直流点处,以便于对目标杂散信号进行杂散对消处理,其中,第一移频处理中,移频大小为目标杂散信号的频率大小,如图4a所示,初级采样信号为-f0至f0带宽信号,-f1为初级采样信号中的杂散信号,对初级采样信号进行第一移频处理,如图4b所示,初级采样信号变为-f0+f1至f0+f1的带宽信号,使得目标杂散信号的频率为零;
对目标杂散信号进行对消处理,如图4c所示,当对目标杂散信号杂散对消处理完成后,将对消处理后的初级采样信号进行第二移频处理,调节目标杂散信号的频率为目标频率,其中,第二移频处理中,移频大小为目标杂散信号的频率大小,如图4d所示,以使初级采样信号恢复初始频谱。
具体地,基于包括目标杂散信号在内的预设时长内的采样信号,对目标杂散信号进行对消处理,包括:
统计预设时长内所有采样信号的平均信号值;
计算目标杂散信号的信号值与平均信号值之差,并将计算得到的差值作为目标杂散信号的信号值。
上述对目标杂散信号进行对消处理中,首先统计预设时长内所有采样信号的平均信号值,然后计算目标杂散信号的信号值与平均信号值的差,并将得到的差值作为目标杂散信号的信号值,由此得到的信号值较小或趋近于零,从而降低了初级采样信号中的杂散信号。
如图4a-4d所示,具体地,第二移频处理与第一移频处理的移频大小相同、移频方向相反,以使初级采样信号在对杂散信号进行对消处理后,恢复原始频谱。
具体地,第一移频处理包括变频处理和/或混频处理,第二移频处理包括变频处理和/或混频处理。
本发明实施例中,在第一移频处理时,首先将初级采样信号进行下变频处理,然后通过DDS(直接数字式频率合成器)进行混频处理,通过先将初级采样信号进行下变频处理,然后再进行混频处理,降低了第一移频处理的成本以及难度。
并且,本发明实施例中,在第二移频处理时,首先将对消处理后的信号进行上变频处理,然后通过DDS进行混频处理,以恢复初级采样信号的原始频谱。
本发明实施例还提供了一种信号采样装置,包括:
采样单元1,用于对输入信号进行采样,得到初级采样信号,初级采样信号中包括有效采样信号和杂散信号;
对消单元2,用于基于初级采样信号中的部分或全部杂散信号,对初级采样信号进行至少一次杂散对消处理;
确定单元3,用于将杂散对消处理后的初级采样信号作为对输入信号采样的采样信号。
上述信号采样装置中,首先采样单元1对输入信号进行采样,得到初级采样信号,初级采样信号中包括有效采样信号以及杂散信号,然后对消单元2对初级采样信号中的部分或全部杂散信号进行至少一次杂散对消处理,以滤除初级采样信号中的杂散信号,最终确定单元3以杂散对消处理后的初级采样信号作为输入信号的采样信号;
通过上述信号采样装置可有效降低初级采样信号内的杂散信号,从而减小了杂散信号干扰。
具体地,对消单元2具体用于:
确定初级采样信号中目标杂散信号的目标频率,目标杂散信号为初级采样信号中的任一杂散信号;
对初级采样信号进行第一移频处理,调节目标杂散信号的频率为零;
基于包括目标杂散信号在内的预设时长内的采样信号,对目标杂散信号进行对消处理;
对对消处理后初级采样信号进行第二移频处理,调节目标杂散信号的频率为目标频率。
具体地,对消单元2具体用于:
统计预设时长内所有采样信号的平均信号值;
计算目标杂散信号的信号值与平均信号值之差,并将计算得到的差值作为目标杂散信号的信号值。
具体地,第二移频处理与第一移频处理的移频大小相同、移频方向相反。
具体地,第一移频处理包括变频处理和/或混频处理,第二移频处理包括变频处理和/或混频处理。
另外,结合图1描述的本发明实施例的信号采样方法和装置可以由信号采样设备来实现。图2示出了本发明实施例提供的信号采样设备的硬件结构示意图。
信号采样设备可以包括处理器4以及存储有计算机程序指令的储存器5。
具体地,上述处理器4可以包括中央处理器(CPU),或者特定集成电路(Application Specific Integrated Circuit,ASIC),或者可以被配置成实施本发明实施例的一个或多个集成电路。
储存器5可以包括用于数据或指令的大容量存储器。举例来说而非限制,储存器5可包括硬盘驱动器(Hard Disk Drive,HDD)、软盘驱动器、闪存、光盘、磁光盘、磁带或通用串行总线(Universal Serial Bus,USB)驱动器或者两个或更多个以上这些的组合。在合适的情况下,储存器5可包括可移除或不可移除(或固定)的介质。在合适的情况下,储存器5可在数据处理装置的内部或外部。在特定实施例中,储存器5是非易失性固态存储器。在特定实施例中,储存器5包括只读存储器(ROM)。在合适的情况下,该ROM可以是掩模编程的ROM、可编程ROM(PROM)、可擦除PROM(EPROM)、电可擦除PROM(EEPROM)、电可改写ROM(EAROM)或闪存或者两个或更多个以上这些的组合。
处理器4通过读取并执行储存器5中存储的计算机程序指令,以实现上述实施例中的任意一种信号采样方法。
在一个示例中,信号采样设备还可包括通信接口6和总线7。其中,如图3所示,处理器4、储存器5、通信接口6通过总线7连接并完成相互间的通信。
通信接口6,主要用于实现本发明实施例中各模块、装置、单元和/或设备之间的通信。
总线7包括硬件、软件或两者,将屏幕亮度的调节设备的部件彼此耦接在一起。举例来说而非限制,总线可包括加速图形端口(AGP)或其他图形总线、增强工业标准架构(EISA)总线、前端总线(FSB)、超传输(HT)互连、工业标准架构(ISA)总线、无限带宽互连、低引脚数(LPC)总线、存储器总线、微信道架构(MCA)总线、外围组件互连(PCI)总线、PCI-Express(PCI-X)总线、串行高级技术附件(SATA)总线、视频电子标准协会局部(VLB)总线或其他合适的总线或者两个或更多个以上这些的组合。在合适的情况下,总线7可包括一个或多个总线。尽管本发明实施例描述和示出了特定的总线,但本发明考虑任何合适的总线或互连。
另外,结合上述实施例中的信号采样方法,本发明实施例可提供一种计算机可读存储介质来实现。该计算机可读存储介质上存储有计算机程序指令;该计算机程序指令被处理器执行时实现上述实施例中的任意一种信号采样方法。
本领域内的技术人员应明白,本发明的实施例可提供为方法、系统、或计算机程序产品。因此,本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。