CN102480302A - 具有可配置的时钟频率的接收器 - Google Patents

具有可配置的时钟频率的接收器 Download PDF

Info

Publication number
CN102480302A
CN102480302A CN2011100247814A CN201110024781A CN102480302A CN 102480302 A CN102480302 A CN 102480302A CN 2011100247814 A CN2011100247814 A CN 2011100247814A CN 201110024781 A CN201110024781 A CN 201110024781A CN 102480302 A CN102480302 A CN 102480302A
Authority
CN
China
Prior art keywords
clock
receiver
frequency
preferred
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100247814A
Other languages
English (en)
Other versions
CN102480302B (zh
Inventor
R·奥伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Xinsino Technology Partnership LP
Original Assignee
Siano Mobile Silicon Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siano Mobile Silicon Ltd filed Critical Siano Mobile Silicon Ltd
Publication of CN102480302A publication Critical patent/CN102480302A/zh
Application granted granted Critical
Publication of CN102480302B publication Critical patent/CN102480302B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • H04B15/04—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
    • H04B15/06—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder by local oscillators of receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2215/00—Reducing interference at the transmission system level
    • H04B2215/064—Reduction of clock or synthesizer reference frequency harmonics
    • H04B2215/065—Reduction of clock or synthesizer reference frequency harmonics by changing the frequency of clock or reference frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Noise Elimination (AREA)

Abstract

一种方法，包括：在使用具有各自时钟频率的多个时钟信号进行工作的接收器中，接受一个接收目标信道频率的请求。响应于所述请求，计算一组优选的时钟频率，当该组优选的时钟频率被所述接收器采用时，将使所述接收器调至所述目标信道频率，且同时满足与由所述时钟信号所引起的干扰相关的预定义的标准。通过将所述时钟信号设置为所述优选时钟频率，所述目标信道频率被接收。

Description

具有可配置的时钟频率的接收器
技术领域
本发明总体涉及通信系统，并且具体涉及具有可配置的时钟频率的接收器。
背景技术
多种通信应用使用覆盖多个宽频谱带的多频带接收器。这种类型的接收器被用在，例如，移动数字电视(MDTV)应用中。用于移动通信终端的MDTV接收器芯片由例如Siano Mobile Silicon Ltd.(KfarNetter，以色列)提供。
发明内容
本文描述的本发明的一个实施方案提供一种方法，包括：
在使用具有各自时钟频率的多个时钟信号进行工作的接收器中，接受一个接收目标信道频率的请求；
响应于所述请求，计算一组优选的时钟频率，当该组优选的时钟频率被所述接收器所采用时，将使所述接收器调至所述目标信道频率，且同时满足与由所述时钟信号所引起的干扰相关的预定义的标准；以及
通过将所述时钟信号设置为所述优选的时钟频率来接收所述目标信道频率。
在一些实施方案中，计算优选的时钟频率包括：响应于所述请求，执行软件代码——其搜索时钟频率的多个组合从而识别出一组优选的时钟频率。在一个公开的实施方案中，计算优选的时钟频率包括：评估一个或多个时钟频率的谐波积的频率，以及验证所述谐波积的频率满足所述预定义的标准。在一个实施方案中，所述预定义的标准规定，达到给定的谐波阶次的一个或多个时钟频率的所有谐波积落在感兴趣的预定义的带宽以外。所述感兴趣的预定义的带宽可包括所述接收器的输入带宽。
通常，对优选的时钟频率的计算，是在没有对潜在的优选的时钟频率在接受请求之前就进行事先存储的情况下执行的。在一个实施方案中，所述接收器被制造在单一的半导体晶粒上。在一个替代实施方案中，所述接收器被制造在被封装于单一器件封装中的两个或更多个半导体晶粒上。在另一实施方案中，所述时钟信号包括从由以下类型的信号组成的组中选择的至少一种信号类型：用于频率转换的本地振荡器信号、用于在模数转换器(ADC)中采样的采样时钟、用于信号解调的解调时钟以及用于在所述接收器中为数字电路计时的系统时钟。
在一些实施方案中，所述时钟信号包括用于与主机通信的接口时钟，以及计算和设置优选的时钟频率包括更改所述接口时钟，以便于满足所述预定义的标准。更改所述接口时钟可包括在更改所述接口时钟期间暂停经由所述接口与所述主机的通信。在一个实施方案中，设置优选的时钟频率，包括设置除法器的除数因子——其在所述接收器中产生本地振荡器信号。在一些实施方案中，所述接收器包括移动数字电视(MDTV)接收器，以及接收目标信道频率包括接收所请求的电视信道。
根据本发明的一个实施方案，还提供了一种接收器，包括：
一个或多个时钟源，被配置以产生具有各自时钟频率的多个时钟信号；
接收电路，被配置以使用所述时钟信号来接收信号；以及
处理器，被配置以接受一个接收目标信道频率的请求，从而响应于所述请求来计算一组优选的时钟频率，当该组优选的时钟频率被时钟源产生时，它将使所述接收电路调至所述目标信道频率，而同时满足与由所述时钟信号所引起的干扰相关的预定义的标准，以及将所述时钟源设置为所述优选的时钟频率，从而接收所述目标信道频率。
根据本发明的一个实施方案，还提供了一种用于接收器中的计算机软件产品，所述接收器使用具有各自时钟频率的多个时钟信号进行工作，所述产品包括其中存储有程序指令的计算机可读介质，当所述程序指令被处理器读取时，将使所述处理器接受一个接收目标信道频率的请求，从而响应于所述请求来计算一组优选的时钟频率，当该组优选的时钟频率被所述接收器采用时，将使所述接收器调至所述目标信道频率，且同时满足由与所述时钟信号所引起的干扰相关的预定义的标准，以及将所述时钟信号设置为优选的时钟频率，从而接收所述目标信道频率。
附图说明
通过下文结合附图对本发明的实施方案的详细描述，将更完整地理解本发明，在所述附图中：
图1是示意性地示出根据本发明的一个实施方案的具有可配置的时钟频率的接收器的框图；以及
图2是示意性地示出根据本发明的一个实施方案的使用可配置的时钟频率的接收方法的流程图。
具体实施方式
概述
通信接收器通常使用用来执行信号接收功能的各种时钟信号。时钟信号可包括，例如，用于下变频的本地振荡器(LO)信号；模数转换器(ADC)采样时钟；从所接收的信号中提取的符号或者采样时钟；和/或用于主机接口的时钟。然而，在许多情况下，时钟信号可干扰信号接收。例如，当一个或多个时钟信号的谐波积(例如，谐波或互调)的频率落入接收器的输入带宽内时，就可能发生干扰。与时钟相关的干扰在以下接收器中尤为严重：宽频带接收器，具有大量不同的时钟信号的接收器，以及高度集成的、其中射频(RF)电路被定位为与数字电路极为接近的接收器，例如被制造在单一晶粒上的接收器。然而，在任何接收器设计中，时钟信号是潜在的干扰源。
本文所描述的本发明的实施方案提供用于降低由接收器中的时钟信号所引起的干扰的改进方法和系统。在这些方法和系统中，接收器即时设置其时钟频率，例如，响应于来自主机的接收某一目标信道的请求。在一些实施方案中，接收器选择下述时钟频率：(i)调至所期望的目标信道的时钟频率；以及(ii)降低由时钟信号所引起的干扰的时钟频率。在一个示例性实施方案中，接收器搜索一组时钟频率，其中达到某一阶次的所有谐波积(例如，谐波积和互调积)都落在该接收器的输入带宽以外。
本文所描述的方法和系统降低或者消除可由时钟信号所引起的干扰。由于这些方法和系统即时识别和设置优选的时钟频率，因此它们尤其适合于宽频带接收器和/或具有多个不同时钟信号的接收器。在这样的接收器中，为每一可能的信道预定义时钟频率的优选组合并对其进行存储通常是不可行的。然而，所公开的技术在各种其他类型的接收器中是有用的。尽管本文所描述的实施方案主要地涉及移动数字电视(MDTV)接收器，但是本文所描述的方法和系统可被用在任何其他合适的应用中。
系统说明
图1是示意性地示出根据本发明的一个实施方案的具有可配置的时钟频率的接收器的框图。在本实例中，接收器20包括在单一半导体晶粒24上制造的移动数字电视(MDTV)接收器。在一个替代实施方案中，接收器20可被制造在多个晶粒——其在单一器件封装中被封装在一起(有时指的是系统级封装——SiP)——上、在芯片组中或者使用任何其他合适的配置。在此类接收器中，源于数字接收器电路的时钟信号可干扰接收器射频电路的正确工作。
MDTV接收器20响应于来自主机28的请求来接收TV信道。主机28可包括：在移动通信终端例如移动电话中的处理器，在移动计算设备例如笔记本电脑或者个人数字助理(PDA)中的处理器，或者任何其他合适类型的主机设备。在典型的应用中，主机28发送请求至接收器20，以开始接收某一信道频率——本文中称为目标信道。响应于所述请求，接收器20调至所请求的目标信道，接收以及解码该信道，并且将所解码的数据输出至主机28。具体地，接收器20以一种如将在下面详细描述的降低对接收过程的干扰的方式选择时钟频率。
接收器20可包括单频带或多频带接收器。被接收器20所覆盖的频率可包括，例如，在174-240MHz之间的甚高频(VHF)频带；在48-174MHz之间的低甚高频(LVHF)频带；在470-854MHz之间的超高频(UHF)带宽；在1452-1492MHz之间的L频带；和/或在2635-2660MHz之间的S频带。接收器可覆盖所有这些频带以及这些频带的任何合适的子集，例如，仅UHF频带，UHF和S频带，VHF和UHF和L频带，或者LVHF和UHF频带。上文所提及的频率频带仅仅通过实例的方式被示出。在替代实施方案中，接收器20可覆盖具有任何合适频率的一个或多个频带。被接收器20覆盖的全部频率的集合被称为该接收器的输入带宽。
接收器20包括用于接收射频(RF)信号的天线32。所接收的信号被低噪声放大器(LNA)36所放大。混频器40将LNA 36的输出与某一本地振荡器(LO)信号混合，从而下变频该射频信号至基带。放大器44放大基带信号，然后该信号被模数转换器(ADC)48采样，以产生数字基带信号。在一个示例性实施方案中，ADC 48包括西格玛/德尔塔(∑/Δ)ADC。
重采样器52更改数字信号的采样速率。重采样器通常降采样信号，即，产生输出速率低于输入速率的信号。在一些实施方案中，重采样器的输入速率和输出速率之间的比率不是整数，在这种情况下，重采样器通常采用信号内插。换句话说，由重采样器产生的输出采样通常对应于落在输入信号的采样时间之间的采样时间。
在一些实施方案中，重采样器根据一个提取的时钟信号来调整数字信号的速率，该提取的时钟信号是从解调后的信号提取的。在一些实施方案中，用于输出来自重采样器52的样本的时钟信号可包括模数转换器(ADC)48的时钟或者用于解调的时钟(两者都在下文被进一步定义和解释)，从而不是所有的时钟周期都载有有效样本。
解调器56解调由重采样器52所产生的数字信号，即，提取由所述信号传送的数据。解调器56经由主机接60将所提取的数据输出至主机28。在一些实施方案中，解调器56恢复所接收的信号的符号时钟(在图中表示为“提取的时钟”)并且将该提取的时钟反馈至重采样器52。
在本上下文中，包括低噪声放大器(LNA)36、放大器44、模数转换器(ADC)48、重采样器52、解调器56和主机接60的处理链被称为接收链或者接收电路。图1的接收链是示例性链，仅为概念清楚起见而被示出。在替代实施方案中，可使用任何其他合适的接收电路配置。例如，接收电路可执行附加的功能，例如滤波增益控制和均衡等，为了清楚起见这些附加的功能未在图1中示出。控制器88管理和控制接收器20的各种元件。
接收器20的接收链使用多个时钟信号来执行不同的接收任务。在本实例中，时钟信号包括：混频器40用于下变频的LO信号；模数转换器(ADC)48的采样时钟，该采样时钟也被提供至重采样器52；被提供至解调器56的解调时钟；驱动主机接60的接口时钟；以及，驱动控制器88以及接收器中可能的其他数字电路的系统时钟。在替代实施方案中，接收链可使用任何其他合适类型的时钟信号。
接收器20包括时钟源，该时钟源生成在所述接收器中所使用的各种时钟信号。在本实例中，时钟源包括锁相环(PLL)。替代地，接收器可使用一个或多个任何合适类型的时钟源来生成多个时钟信号。在图1的实施方案中，本地振荡器锁相环(LO PLL)64和除法器68生成由混频器40使用的LO信号；模数转换器锁相环(ADC PLL)72生成模数转换器(ADC)48的采样时钟(ADC CLK)；解调锁相环(DEM PLL)76生成解调器56的解调时钟(DEM CLK)；接口锁相环(I NT PLL)80生成主机接60的接口时钟(I NT CLK)；以及，系统锁相环(SYSPLL)生成控制器(CTRLR)88的系统时钟(SYS CLK)。
在一些实施方案中，接收器20中的时钟源(锁相环(PLL)64、72、76、80和84)都被锁定至由参考(REF)振荡器62所产生的单一的参考时钟。然而，在替代实施方案中，时钟源不必被锁定至公共参考。
图1示出的接收器配置是一种示例性配置，其仅为了概念清楚起见而被示出。在替代实施方案中，可使用任何其他合适的接收器配置。为了清楚起见，在附图中省略了那些不必进行解释的已公开的技术的接收器元件。接收器20的不同元件可采用软件、硬件、或者硬件和软件元件的组合来实现。在一个实施方案中，整个接收器使用布置在单一半导体晶粒上的电路来实现。替代地，接收器元件可使用一个或多个现场可编程门阵列(FPGA)、专用集成电路(ASIC)、射频集成电路(RFIC)或者任何其他合适的部件类型来实现。
在一些实施方案中，控制器88包括通用处理器，其被软件编程以执行本文所描述的功能。软件可例如经由网络以电子形式下载至所述处理器，或者替代地或附加地，它可被提供和/或存储在非易失性有形介质例如磁存储器、光学存储器或者电子存储器上。
时钟频率的即时配置
由接收器20中的各种锁相环(PLL)所生成的时钟信号可造成对信号接收的干扰。例如，如果一个或多个时钟信号的强谐波积或者互调积落入接收器的输入带宽中，则这种积将潜在地降低该接收器的性能。根据干扰积的频率和振幅，干扰可包括，例如信噪比(SNR)或者位误码率(BER)的一些降低、接收器前端的完全堵塞或者各种其他形式的干扰。
在一些实施方案中，接收器20的控制器88以降低干扰的方式来设置时钟信号的频率。与查找预定义的时钟频率方案相反，时钟频率的计算被即时执行。在一个典型流程中，控制器88接受来自主机28的一个接收某一目标信道频率的请求。响应于所述请求，控制器88识别出一组时钟频率，该组时钟频率：(i)造成较少的干扰或者不造成干扰；以及(ii)将所述接收器调至所期望的目标信道频率。
这类时钟信号重配置尤其适合于这些应用，在这些应用中无法为每个信道预定义一个优选的时钟频率组合并将该组合存储至存储器中。例如，图1的接收器20覆盖非常大量的频率频带和信道，并且具有大量不同的时钟信号。在这样的配置中，存储不同信道的预定义的时钟频率组合将需要极大的存储空间，这在许多移动通信应用中是不切实际的。时钟频率的即时计算免去了这种对预定义的时钟频率设置的事先存储的需要。
在一些实施方案中，每一时钟信号都具有预定义范围的可能频率。控制器88搜索可能的时钟频率的多个组合，试图识别出一组时钟频率，以使得该组时钟频率一旦在锁相环(PLL)64、72、76、80和84中配置，即调至所期望的目标信道并且降低干扰。控制器88可使用各种标准，来验证某一组时钟频率是否预期在信号接收中造成干扰。所述标准还可估计该干扰的预期严重性。
在一些实施方案中，控制器88通过以下方式来评估某一组时钟频率：计算这些时钟频率的谐波积的频率，以及检验是否有任何谐波积的频率落入该接收器的输入带宽。如果所评估的这组时钟频率未产生落入接收器的输入带宽内部的谐波积，则它可被选择作为优选的一组时钟频率。否则，所评估的该组时钟频率被丢弃。
在本专利申请的上下文中以及在本权利要求书中，术语“谐波积”是指由一个或多个时钟信号的线性和非线性操作所产生的任何信号。因此，谐波积的频率包括一个或多个时钟信号的频率的线性组合。例如，对于表示为x(t)、y(t)和z(t)的三个时钟信号，谐波积可包括形式为：x(t)m·y(t)n·z(t)l，m，n，l∈{0，1，2，...}的信号。换句话说，谐波积可包括基本时钟信号、时钟信号的谐波和时钟信号之间的互调。这样的谐波积的频率将是±m·fx±n·fy±l·fz的形式，其中fx，fy和fz分别表示时钟信号x(t)，y(t)和z(t)的频率。
这样的积的谐波阶次是由时钟信号的指数和(上面的实例中的m+n+1)给出。在一些实施方案中，控制器88仅评估那些达到预定义的谐波阶次的谐波积，例如，评估达到三阶、五阶或七阶的谐波积。通常，高阶次的积具有小的振幅，因此即使它们落入频带内，预期的是也不会造成相当大的干扰。因此，通常允许忽略某一阶次以上的谐波积，并由此来简化和加快计算。可以使用任何合适的方法，例如使用先验的实验室测量或仿真，而来确定由控制器88所评估的最大谐波阶次。
控制器88可在可能的时钟频率组合中执行穷举搜索，直至获得满足预定义的干扰标准的一个组。通常，搜索按谐波积阶次的升序进行。实现这种类型的搜索过程的一个实例软件代码列表在下文被进一步重现。
在上面的说明中，控制器88验证所选择的时钟频率组的谐波积未落入接收器输入带宽内。在替代实施方案中，控制器可验证所述谐波积未落入感兴趣的任何其他的预定义的频率频带内。
注意到，一些时钟信号——其频率由控制器88所配置——不必直接用于信号接收和解调中。例如，在一些实施方案中，主机接口60可被配置，以在不同的时钟速率下与主机28通信。在一个示例性实施方案中，实现接收器28的接收器芯片支持多个主机接口，例如通用串行总线(USB)以及串行外围接口(SPI)。每一这样的接口的时钟信号可在接收时引起干扰，以及每一这样的时钟信号可被配置以降低此种干扰，如上面所解释的。
在一些实施方案中，当主机接口60的时钟信号将要被更改时，控制器88暂停与主机28的通信。这种技术防止了因为接口时钟更改而可能造成的与主机28的通信故障。在主机接口60的时钟信号被改变之后，控制器88恢复与主机的正常通信。
如上所述，在一些实施方案中，模数转换器(ADC)48包括在高采样速率下工作的∑/ΔADC。这样的高采样速率增加了模数转换器48的采样时钟可引起接收干扰的可能性。使用所公开的技术可以降低或消除此类干扰。
在一些实施方案中，除了配置本地振荡器锁相环64以外或者替代于配置本地振荡器锁相环64，控制器68还可配置除法器68的除数因子。因此，在本上下文中，锁相环(PLL)64和/或除法器68的任何配置可被当作生成本地振荡器(LO)信号的时钟源的配置。
接收方法说明
图2是示意性地示出根据本发明的一个实施方案的使用可配置的时钟频率的接收方法的流程图。该方法开始于请求步骤90，接收器20接受一个接收某一目标信道频率的请求。在本实例中，所述请求从主机28被接受。在替代实施方案中，所述请求可源于任何其他合适的源。在频率计算步骤94，响应于所述请求，接收器20的控制器88识别出一组优选的时钟频率。该组优选的时钟频率被选择，以便于(i)将接收器20调至所请求的目标信道；以及(ii)降低或消除接收中的干扰。
在配置步骤98，控制器88配置接收器20的时钟源(PLL 64、72、76、80和84，或者这些PLL的子组合)，以生成具有该优选的一组时钟频率的时钟信号。然后在接收步骤102，接收器20使用所配置的时钟信号来接收目标信道。由于时钟频率被配置从而最小化了干扰，步骤102的接收很有可能成功。接收器20将从目标信道提取的数据输出至主机28。
实例代码列表
根据本发明的一个实施方案，下面列出了可由接收器20的控制器88执行的C语言源代码。所述实例对应于仅UHF的MDTV接收器。如上面所解释的，该代码在优选的一组时钟频率——其谐波积未落入接收器的输入带宽内——中执行搜索过程。
下面的列表包括两个函数，第二个函数调用第一个函数。变量“INITIAL_TRL_NOMINAL_RATE”是确定图1的重采样器52的输出频率的23位寄存器。重采样器52的输出处的时钟速率被表示为Fe，并且通过Fe＝Fadc·INITIAL_TRL_NOMINAL_RATE/223给出，其中Fadc表示模数转换器(ADC)48的采样速率(图1中的“ADC CLK”的时钟频率)。
Figure BSA00000425137900101
Figure BSA00000425137900111
Figure BSA00000425137900121
Figure BSA00000425137900131
Figure BSA00000425137900141
Figure BSA00000425137900151
尽管本文描述的实施方案主要讨论了MDTV接收器，但是本文所描述的方法和系统还可被用在其他类型的通信设备中，例如无线局域网(WLAN)接收器、数字用户线(DSL)接收器、蜂窝通信接收器、超宽频带(UWB)接收器以及许多其他接收器。
因此，应理解，上文描述的实施方案通过实例的方式被引证，本发明不限于上文所具体示出和说明的实施方案。相反，本发明的范围包括上文描述的各种特征，以及本领域普通技术人员在阅读上述说明后可想到的且未在现有技术中公开的其变体和改型的组合和子组合。

Claims (27)

1.一种方法，包括：
在使用具有各自时钟频率的多个时钟信号进行工作的接收器中，接受一个接收目标信道频率的请求；
响应于所述请求，计算一组优选的时钟频率，当该组优选的时钟频率被所述接收器所采用时，将使所述接收器调至所述目标信道频率，且同时满足与由所述时钟信号所引起的干扰相关的预定义的标准；以及
通过将所述时钟信号设置为所述优选的时钟频率来接收所述目标信道频率。
2.根据权利要求1的方法，其中计算优选的时钟频率包括：响应于所述请求，执行软件代码——其搜索时钟频率的多个组合从而识别出一组优选的时钟频率。
3.根据权利要求1的方法，其中计算优选的时钟频率包括：评估一个或多个时钟频率的谐波积的频率，以及验证所述谐波积的频率满足所述预定义的标准。
4.根据权利要求1的方法，其中所述预定义的标准规定，达到给定的谐波阶次的一个或多个时钟频率的所有谐波积落在感兴趣的预定义的带宽以外。
5.根据权利要求4的方法，其中所述感兴趣的预定义的带宽包括所述接收器的输入带宽。
6.根据权利要求1的方法，其中对优选的时钟频率的计算，是在没有对潜在的优选的时钟频率在接受请求之前就进行事先存储的情况下执行的。
7.根据权利要求1的方法，其中所述接收器被制造在单一的半导体晶粒上。
8.根据权利要求1的方法，其中所述接收器被制造在被封装于单一的器件封装中的两个或更多个半导体晶粒上。
9.根据权利要求1的方法，其中所述时钟信号包括从由以下类型的信号组成的组中选择的至少一种信号类型：
用于频率转换的本地振荡器信号；
用于在模数转换器中采样的采样时钟；
用于信号解调的解调时钟；以及
用于为所述接收器中的数字电路计时的系统时钟。
10.根据权利要求1的方法，其中所述时钟信号包括用于与主机通信的接口时钟，以及其中计算和设置优选的时钟频率包括更改所述接口时钟，以便于满足所述预定义的标准。
11.根据权利要求10的方法，其中更改所述接口时钟，包括在更改所述接口时钟期间暂停经由所述接口与所述主机的通信。
12.根据权利要求1的方法，其中设置优选的时钟频率，包括设置除法器的除数因子——其在所述接收器中产生本地振荡器信号。
13.根据权利要求1的方法，其中所述接收器包括移动数字电视接收器，以及其中接收目标信道频率包括接收所请求的电视信道。
14.一种接收器，包括：
一个或多个时钟源，被配置以产生具有各自时钟频率的多个时钟信号；
接收电路，被配置以使用所述时钟信号来接收信号；以及
处理器，被配置以接受一个接收目标信道频率的请求，响应于所述请求来计算一组优选的时钟频率，当该组优选的时钟频率被所述时钟源产生时，它将使所述接收电路调至所述目标信道频率，而同时满足与由所述时钟信号所引起的干扰相关的预定义的标准，以及将所述时钟源设置为所述优选的时钟频率，从而接收所述目标信道频率。
15.根据权利要求14的接收器，其中所述接收器被配置，以响应于所述请求，执行软件代码——其搜索时钟频率的多个组合从而识别出一组优选的时钟频率。
16.根据权利要求14的接收器，其中所述处理器被配置，以通过评估一个或多个时钟频率的谐波积的频率，以及验证所述谐波积的频率满足所述预定义的标准，来计算一组优选的时钟频率。
17.根据权利要求14的接收器，其中所述预定义的标准规定，达到给定的谐波阶次的一个或多个时钟频率的所有谐波积落在感兴趣的预定义的带宽以外。
18.根据权利要求17的接收器，其中所述感兴趣的预定义的带宽包括所述接收器的输入带宽。
19.根据权利要求14的接收器，其中所述处理器被配置，以在没有对潜在的优选的时钟频率在接受请求之前就进行事先存储的情况下来计算所述优选的时钟频率。
20.根据权利要求14的接收器，还包括单一的半导体晶粒，其中所述时钟源、所述接收电路和所述处理器被制造在所述单一的半导体晶粒上。
21.根据权利要求14的接收器，还包括被封装于单一的器件封装中的两个或更多个半导体晶粒，其中所述时钟源、所述接收电路和所述处理器被制造在所述两个或更多个半导体晶粒上。
22.根据权利要求14的接收器，其中所述时钟信号包括从由以下类型的信号组成的组中选择的至少一种信号类型：
用于频率转换的本地振荡器信号；
用于在模数转换器中采样的采样时钟；
用于信号解调的解调时钟；以及
用于为所述接收器中的数字电路计时的系统时钟。
23.根据权利要求14的接收器，其中所述接收电路包括用于与主机通信的接口，其中所述时钟信号包括所述接口的接口时钟，并且其中所述处理器被配置为更改所述接口时钟以满足预定义的标准。
24.根据权利要求23的接收器，其中所述处理器被配置，以在所述接口时钟更改期间，暂停经由所述接口与所述主机的通信。
25.根据权利要求14的接收器，其中所述时钟源包括产生本地振荡器信号的除法器，并且其中所述处理器被配置为通过设置所述除法器的除数因子来设置所述优选的时钟频率。
26.根据权利要求14的接收器，其中所述接收器包括移动数字电视接收器，以及其中所述目标信道频率包括所请求的电视信道。
27.一种用于接收器中的计算机软件产品，该接收器使用具有各自时钟频率的多个时钟信号进行工作，所述产品包括程序指令被存储在其中的计算机可读介质，当所述程序指令被处理器读取时，使所述处理器接受一个接收目标信道频率的请求，从而响应于所述请求来计算一组优选的时钟频率，当该组优选的时钟频率被所述接收器采用时，将使所述接收器调至所述目标信道频率且同时满足与由所述时钟信号所引起的干扰相关的预定义的标准，并且将所述时钟信号设置为所述优选时钟频率，从而接收所述目标信道频率。
CN201110024781.4A 2010-11-23 2011-01-21 用于降低由接收器中的时钟信号引起的干扰的方法和系统 Active CN102480302B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/952,219 US8548104B2 (en) 2010-11-23 2010-11-23 Receiver with configurable clock frequencies
US12/952,219 2010-11-23

Publications (2)

Publication Number Publication Date
CN102480302A true CN102480302A (zh) 2012-05-30
CN102480302B CN102480302B (zh) 2014-12-24

Family

ID=46064377

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110024781.4A Active CN102480302B (zh) 2010-11-23 2011-01-21 用于降低由接收器中的时钟信号引起的干扰的方法和系统

Country Status (3)

Country Link
US (1) US8548104B2 (zh)
CN (1) CN102480302B (zh)
BR (1) BRPI1104286A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105337633A (zh) * 2014-06-30 2016-02-17 展讯通信（上海）有限公司 提高移动台灵敏度的方法及装置、移动台
CN109426299A (zh) * 2017-09-04 2019-03-05 原相科技股份有限公司 传感器装置、方法及多传感器装置
CN109845342A (zh) * 2016-10-27 2019-06-04 惠普发展公司， 有限责任合伙企业 用于电子设备的无线连接

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4954083B2 (ja) * 2004-11-18 2012-06-13 シンタ ファーマスーティカルズ コーポレイション Ｈｓｐ９０活性を調節するトリアゾール化合物
GB201115119D0 (en) * 2011-09-01 2011-10-19 Multi Mode Multi Media Solutions Nv Generation of digital clock for system having RF circuitry
WO2013100783A1 (en) 2011-12-29 2013-07-04 Intel Corporation Method and system for control signalling in a data path module
US10331583B2 (en) 2013-09-26 2019-06-25 Intel Corporation Executing distributed memory operations using processing elements connected by distributed channels
US20150117399A1 (en) * 2013-10-29 2015-04-30 Qualcomm Incorporated Baton handover with receive diversity in td-scdma
US10795853B2 (en) 2016-10-10 2020-10-06 Intel Corporation Multiple dies hardware processors and methods
US10515046B2 (en) 2017-07-01 2019-12-24 Intel Corporation Processors, methods, and systems with a configurable spatial accelerator
US11086816B2 (en) 2017-09-28 2021-08-10 Intel Corporation Processors, methods, and systems for debugging a configurable spatial accelerator
US11307873B2 (en) 2018-04-03 2022-04-19 Intel Corporation Apparatus, methods, and systems for unstructured data flow in a configurable spatial accelerator with predicate propagation and merging
US11200186B2 (en) 2018-06-30 2021-12-14 Intel Corporation Apparatuses, methods, and systems for operations in a configurable spatial accelerator
US10891240B2 (en) 2018-06-30 2021-01-12 Intel Corporation Apparatus, methods, and systems for low latency communication in a configurable spatial accelerator
US10615886B2 (en) * 2018-08-21 2020-04-07 At&T Intellectual Property I, L.P. Method and apparatus for mitigating radio interference
US10678724B1 (en) 2018-12-29 2020-06-09 Intel Corporation Apparatuses, methods, and systems for in-network storage in a configurable spatial accelerator
US10915471B2 (en) 2019-03-30 2021-02-09 Intel Corporation Apparatuses, methods, and systems for memory interface circuit allocation in a configurable spatial accelerator
US10817291B2 (en) 2019-03-30 2020-10-27 Intel Corporation Apparatuses, methods, and systems for swizzle operations in a configurable spatial accelerator
US11037050B2 (en) 2019-06-29 2021-06-15 Intel Corporation Apparatuses, methods, and systems for memory interface circuit arbitration in a configurable spatial accelerator
US11150842B1 (en) * 2020-04-20 2021-10-19 Western Digital Technologies, Inc. Dynamic memory controller and method for use therewith
US11281399B2 (en) 2020-06-24 2022-03-22 Western Digital Technologies, Inc. Dual-interface storage system and method for use therewith
US11442665B2 (en) 2020-12-04 2022-09-13 Western Digital Technologies, Inc. Storage system and method for dynamic selection of a host interface

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040117861A1 (en) * 2002-12-13 2004-06-17 Microtune (Texas), L.P. System and method for discovering frequency related spurs in a multi-conversion tuner
CN1781251A (zh) * 2003-03-25 2006-05-31 英特尔公司 产生时钟信号的电路和方法
US20070098089A1 (en) * 2005-10-28 2007-05-03 Junsong Li Performing blind scanning in a receiver
CN101366186A (zh) * 2006-01-04 2009-02-11 高通股份有限公司 用于无线通信系统中接收机的杂波抑制

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110096864A1 (en) * 2009-10-28 2011-04-28 Maxlinear, Inc. Programmable digital clock control scheme to minimize spur effect on a receiver

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040117861A1 (en) * 2002-12-13 2004-06-17 Microtune (Texas), L.P. System and method for discovering frequency related spurs in a multi-conversion tuner
CN1781251A (zh) * 2003-03-25 2006-05-31 英特尔公司 产生时钟信号的电路和方法
US20070098089A1 (en) * 2005-10-28 2007-05-03 Junsong Li Performing blind scanning in a receiver
CN101366186A (zh) * 2006-01-04 2009-02-11 高通股份有限公司 用于无线通信系统中接收机的杂波抑制

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105337633A (zh) * 2014-06-30 2016-02-17 展讯通信（上海）有限公司 提高移动台灵敏度的方法及装置、移动台
CN109845342A (zh) * 2016-10-27 2019-06-04 惠普发展公司， 有限责任合伙企业 用于电子设备的无线连接
CN109426299A (zh) * 2017-09-04 2019-03-05 原相科技股份有限公司 传感器装置、方法及多传感器装置
CN109426299B (zh) * 2017-09-04 2021-12-03 原相科技股份有限公司 传感器装置及其方法

Also Published As

Publication number Publication date
CN102480302B (zh) 2014-12-24
BRPI1104286A2 (pt) 2013-03-12
US20120128107A1 (en) 2012-05-24
US8548104B2 (en) 2013-10-01

Similar Documents

Publication Publication Date Title
CN102480302A (zh) 具有可配置的时钟频率的接收器
US8041386B2 (en) Configurable multiple mode RFIC
US8891679B2 (en) Polar transmitter suitable for monolithic integration in SoCs
US7289782B2 (en) Linearized fractional-N synthesizer having a gated offset
US8437722B2 (en) Multiple frequency band multiple standard transceiver
EP2446543B1 (en) System and transceiver clocking to minimize required number of reference sources in multi-function cellular applications including gps
US7787852B2 (en) RF receiver with harmonic blocking in LO
US7827430B2 (en) Integrated circuit with interpolation to avoid harmonic interference
EP1931051A2 (en) Method and system for single chip WLAN and Bluetooth radios on a single CMOS substrate
US7082176B2 (en) Linearized fractional-N synthesizer with fixed charge pump offset
US20070281653A1 (en) Multimode receiver control method and apparatus
US8135367B2 (en) Method and system for on-demand linearity in a receiver
US7796683B2 (en) RF transceiver with power optimization
US20040196940A1 (en) Low noise divider module for use in a phase locked loop and other applications
US8473771B2 (en) Integrated circuit having frequency dependent noise avoidance
CN104967462B (zh) 具有干扰源减轻的多标准系统及方法
EP2371058B1 (en) Radio receiver
CN101320990A (zh) 多通道接收器及其减少干扰的方法
US7310386B2 (en) Radio receiver utilizing a single analog to digital converter
US20180091241A1 (en) Transmitter performance calibration systems and methods
US8503956B2 (en) Providing channel filtering in an automatic frequency control path
CN108462512B (zh) 近场通信设备
KR101795090B1 (ko) 무선 통신 시스템의 ｒｆ 서브시스템에서 ｅｍｉ를 감소시키는 프로세스 및 장치
US20070117521A1 (en) Method of controlling phase locked loop in mobile station, and mobile station
CN102231920A (zh) 基于Xilinx的WCDMA基站锁定系统及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170609

Address after: Samoa Apia No. 217 mailbox Hai Rui Center

Patentee after: Kai Yin Polytron Technologies Inc.

Address before: Israel Netanya

Patentee before: Siano Mobile Silicon Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221213

Address after: 3D, Building 1, Gonghe Family, No.2004, Yitian Road, Futian District, Shenzhen, Guangdong

Patentee after: Shenzhen Xinsino Technology Partnership (L.P.)

Address before: Samoa Apia No. 217 mailbox Hai Rui Center

Patentee before: Kai Yin Polytron Technologies Inc.