JP2012054830A - 通信システム、トランシーバ、ノード - Google Patents

Abstract

【課題】スリープモードにあるノードを個別にウェイクアップすることが可能な通信システムにおいて、スリープモードにあるノードの消費電力を増大させることなく、自ノードに対する起動用フレームを識別できるようにする。
【解決手段】起動フレーム検出部１７は、レシーバ１６のコンパレータＣＰ２を介して通信路ＬＮを監視し、フレームの先頭（開始タイミング）からドミナントが２ビット連続する箇所（終了タイミング）までの領域長が起動長より大きいフレームを起動フレームとして認識し（無差別ウェイクアップ信号ＷＡをアクティブレベルに変化させ）、更に、その起動フレームの指定パタン領域に設定されている指定パタンをデューティ信号とみなしてデコードした復号データＤdcによって表される指定コードが、予め自ＥＣＵ１０に割り当てられた割当パタンと一致する場合に通常モードに遷移する（個別ウェイクアップ信号ＷＵをアクティブレベルに変化させる）。
【選択図】図３

Description

本発明は、スリープ／ウェイクアップ機能を有するノードによって構成された通信ネットワークに関し、特に、スリープ中のノードを個別に起動する技術に関する。

従来、車両に搭載された複数のノード間の通信を実現する車載ＬＡＮのプロトコルとして、ＣＡＮ（Ｃｏｎｔｒｏｌｌｅｒ Ａｒｅａ Ｎｅｔｗｏｒｋ）が標準化されている（ＩＳＯ１１８９８−１）。

ＣＡＮでは、通信路上の信号レベルとして、ドミナントとレセッシブとが定義されており、いずれか一つのノードでもドミナントの信号を出力した場合には、通信路上の信号レベルはドミナントとなるようにされている。

また、通信路を介して受信した信号からクロック誤差補正を可能とするために、同一の信号レベルが５ビット継続すると、反転した信号レベルを有するスタッフビットを挿入することも規定されている。

更に、ＣＡＮでは、スリープ／ウェイクアップ機能を有する物理層も定義（ＩＳＯ１１８９８−５）されている。具体的には、省電力のために通信機能を停止させる動作モードであるスリープモードにあるノードは、通信路上でドミナントを検出するとウェイクアップして、通信機能を利用可能な動作モードである通常モードに遷移するように規定されている。

ところで、このようなウェイクアップ／スリープ機能を有する通信システムでは、スリープモードにあるノード（以下、休止ノードという）がある場合に、休止ノードをスリープ状態にしたまま、通常時の動作モードである通常モードにあるノード（以下、起動ノードという）同士でだけで通信を行ったり、必要なノードだけを選択的にウェイクアップしたりするという使い方をすることができないという問題があった。

即ち、通信を行うということは、通信路上にドミナントが現れることを意味するため、起動ノード同士が通信を行うと、全ての休止ノードが起動してしまうからである。
これに対して、休止ノードのトランシーバにバスを監視させ、バスがアイドル状態ではないことをトランシーバが検出すると、受信したフレームを解析するプロトコルコントローラを限定的に起動（電源供給を再開）し、プロトコルコントローラが、受信したフレームが自ノードをウェイクアップさせるためのフレームであるとプロトコルコントローラが判断した場合に、ＥＣＵ全体を起動（ウェイクアップ）する技術が記載されている（例えば、特許文献１参照）。

特開２００５−５２９３９３号公報

ところで、プロトコルコントローラでは、フレームを構成する各ビットを個別に識別しなければならないため、通常、その動作のためには、高精度なクロック源からクロックの供給を受けることが必要となる。つまり、プロトコルコントローラを起動するには、高精度なクロック源も同時に起動しなければならない。

そして、起動ノードと休止ノードとが混在する状況において、起動ノード間の通信（即ち、バスの非アイドル状態）が継続していると、その間、休止ノードでは、プロトコルコントローラや高精度なクロック源が動作し続けることになり、休止ノードである（ＥＣＵとしては機能していない）にも関わらず、無視できない電力を消費し続けてしまうことになるという問題があった。

本発明は、上記問題点を解決するために、スリープモードにあるノードを個別にウェイクアップすることが可能な通信システムにおいて、スリープモードにあるノードの消費電力を増大させることなく、自ノードに対する起動用フレームを識別できるようにすることを目的とする。

上記目的を達成するためになされた本発明の通信システムでは、通信路に接続されたノード間の通信にＮＲＺ（Non Return to Zero）符号を用いる。なお、通信路に送出されるフレームの生成規則によって許容される同一信号レベルのビットの最大連続数である許容連続ビット数に相当する期間を超えて、通信路の信号レベルが該通信路において劣位な信号レベルであるレセッシブのまま継続した状態を待機状態とする。

そして、ノードは、通信路が待機状態になった後、該通信路において優位な信号レベルであるドミナントに変化すると、これをフレームの先頭として認識すると共に、通信路を介した通信を停止して消費電力を抑制するための動作モードであるスリープモードの時に、所定の起動フレームが通信路に送出されると、通信路を介した通信を実行可能な動作モードである通常モードに遷移するように構成されている。

また、本発明の通信システムでは、通信に使用されるフレームは、当該フレームが起動用のフレームであることを示すためのビットパタンを設定するための領域である起動パタン領域と、起動対象となるノードを指定するためのビットパタンを設定するための領域である指定パタン領域とを有し、且つ、ビットパタンが予め設定された境界条件を満たすフレーム中の箇所を境界ポイントとして、起動パタン領域には、フレームの先頭から前記境界ポイントまでの長さが予め設定された起動長となる特異なビットパタンが設定される。

そして、ノードは、動作モードがスリープモードの時に、通信路に送出されたフレームの先頭から境界ポイントまでの長さを計測し、その計測結果が起動長以上であり、且つ、該フレームの指定パタン領域で検出されるビットパタンが自ノードを指定するために予め割り当てられた割当パタンと一致する場合に、通常モードに遷移する。

このように構成された本発明の通信システムによれば、通信路上のフレームが特異なパタン（ここではフレームの先頭から境界ポイントまでの長さが特異となるパタン）を有しているか否かを判定することによって、フレームを構成する個々のビットを解釈（デコード）することなく、起動フレームであるか否かを識別している。

従って、本発明の通信システムによれば、スリープモードにあるノードが起動フレームを受信したか否かを判定する際に、プロトコルコントローラや高精度なクロック源を動作させる必要がないため、スリープモードにあるノードの消費電力を大幅に削減することができる。

また、起動フレームを受信した全てのノードを無条件に起動するのではなく、指定パタン領域で検出されるビットパタンにより指定されたノードのみを起動するため、起動する必要のないノードが無駄に起動すること、ひいては当該通信システム全体としての消費電力を削減することができる。

ところで、起動フレームの起動パタン領域が、ドミナントが２ビット以上連続する箇所を有し、該箇所以前の領域に、フレームの生成規則でドミナントとなるよう規定された箇所を除いて全てレセッシブとなるビットパタンが設定されている場合、ノードは、ドミナントが２ビット以上連続していることを境界条件として境界ポイントを検出するように構成されていてもよい。

つまり、フレームの先頭から境界ポイントまでの領域長が、その領域に設定されるビットパタンによって変化する場合には、このような境界条件を用いることができる。なお、設定されるビットパタンによって境域長が変化する要因としては、スタッフビットの挿入が考えられる。

また、フレームの生成規則の一つとして、同一信号レベルが予め規定された規定ビット連続すると、信号レベルを反転させたスタッフビットを挿入することが含まれ、起動フレームの起動パタン領域には、レセッシブからドミナントに変化するエッジを注目エッジとして、該注目エッジの数が最小（Ｋ個、但しＫは２以上の整数）となるビットパタンが設定されている場合、ノードは、フレームの先頭からＫ番目の注目エッジが検出されることを境界条件として境界ポイントを検出するように構成されていてもよい。

ところで、本発明の通信システムにおいて、指定パタン領域は、複数ビットからなる単位ブロック毎に符号化されていることが望ましい。この場合、単位ブロック単位で処理を行えばよいいため、複数ビットがＭビットである場合、クロックを用いてデコードするとしても、通常のプロトコルコントローラに必要なクロックの１／Ｍの精度があれば処理が可能となる。

また、この場合、例えば、単位ブロックを３ビット以上で構成し、デューティ比の異なる２種類の符号パタンによって１ビットの情報を表すようにしてもよい。具体的には、単位ブロックが３ビットの場合は「００１」「０１１」、４ビットの場合は「０００１」「１１１０」等とすることが考えられる。

また、本発明の通信システムにおいて、通信路における通信プロトコルとして、ＣＡＮ（Ｃｏｎｔｒｏｌｌｅｒ Ａｒｅａ Ｎｅｔｗｏｒｋ）を用いる場合、ＣＡＮにおけるデータフレームのＤＬＣより前の領域を起動パタン領域、データフィールドを指定パタン領域として使用すればよい。

次に、請求項６に記載された本発明のトランシーバは、ＮＲＺ符号（Non Return to Zero）を用いて通信を行う通信路に接続され、通信路を介した通信を停止して消費電力を抑制するための動作モードであるスリープモードの時に、所定の起動フレームが通信路に送出されると、通信路を介した通信を実行可能な動作モードである通常モードに遷移するように構成されたノードにおいて、通信路を介した信号を送受信するために使用される。

そして、本発明のトランシーバでは、開始タイミング検出手段が、通信路に送出されるフレームの生成規則によって許容される同一信号レベルのビットの最大連続数である許容連続ビット数に相当する期間を超えて、通信路の信号レベルが該通信路において劣位な信号レベルであるレセッシブのまま継続した状態を待機状態として、通信路が待機状態になった後、該通信路において優位な信号レベルであるドミナントに変化したタイミングを開始タイミングとして検出する。また、終了タイミング検出手段が、動作モードがスリープモードの時に開始タイミング検出手段で開始タイミングが検出されると、フレームのビットパタンが予め設定された境界条件を満たす箇所を終了タイミングとして検出する。

更に、期間判定手段が、開始タイミング検出手段にて検出された開始タイミングから、終了タイミング検出手段にて検出された終了タイミングまでの期間長が、予め設定された起動長以上であるか否かを判定し、期間長判定手段により、期間長が前記起動長以上であると判定されると、符号パタン判定手段が、フレームの予め設定された指定パタン領域に示された符号パタンと予め設定された割当パタンとを比較して、両者が一致する場合に、起動フレームを受信したことを示すウェイクアップ信号を出力する。

このように構成された本発明のトランシーバは、上述した本発明の通信システムにおけるノードを構成する際に好適に用いることができる。
ところで、終了タイミング検出手段は、例えば、フレームにおいてドミナントが２ビット以上連続していることを境界条件として用いるように構成されていてもよい。

この場合、終了タイミング検出手段は、次のように構成することができる。
即ち、第１の充電回路が、通信路の信号レベルがレセッシブの時に、第１の容量性素子の充電電圧を初期電圧にリセットし、通信路の信号レベルがドミナントの時に、第１の容量性素子を一定の大きさの充電電流で充電する。

そして、終了タイミング検出手段は、第１の充電回路による充電が２ビットに相当する期間以上継続した時の第１の容量性素子の充電電圧に相当する大きさに設定された終了判定閾値と、第１の容量性素子の充電電圧とを比較することで、ドミナントが２ビット以上連続する領域を検出することで終了タイミングを検出する。具体的には、第１の容量性素子の充電電圧が終了判定閾値を超えて大きくなったタイミングを終了タイミングとして検出する。

このように構成された終了タイミング検出手段は、終了タイミングの検出を、フレームを構成する各ビットのデコードを行うことなく（ひいては、デコードの動作に必要な高精度なクロックを使用することなく）、アナログ回路によって実現することができる。

また、終了タイミング検出手段は、例えば、レセッシブからドミナントに変化するエッジを注目エッジとして、フレームにおいて注目エッジをカウントした値が予め設定された境界数に達することを境界条件として用いるように構成されていてもよい。

この場合、終了タイミング検出手段は、例えば、注目エッジによって動作するカウンタによって構成することができる。つまり、終了タイミングの検出を、フレームを構成する各ビットのデコードを行うことなく（ひいてはデコードの動作に必要な高精度なクロックを使用することなく）、アナログ回路によって実現することができる。

また、期間長判定手段は、例えば次のように構成することができる。
即ち、第２の充電回路が、通信路が待機状態の時に、第２の容量性素子の充電電圧を初期電圧にリセットし、通信路が非待機状態の時に、第２の容量性素子を一定の大きさの充電電流で充電する。

そして、期間長判定手段は、第２の充電回路による充電が起動長以上継続した時の第２の容量性素子の充電電圧に相当する大きさ設定された期間判定閾値と、第２の容量性素子の充電電圧とを比較することで、開始タイミングからの経過期間が起動長以上であるか否かを判断する。

このように構成された終了タイミング検出手段は、開始タイミングから終了タイミングまでの期間長（ビット長）の判定を、フレームを構成する個々のビットをカウントすることなく（ひいては、各ビットに同期した高精度なクロックを使用することなく）、アナログ回路によって実現することができる。

ところで、開始タイミング検出手段は、例えば次のように構成することができる。
即ち、第３の充電回路が、通信路の信号レベルがドミナントの時に、第１の容量性素子の充電電圧を初期電圧にリセットし、通信路の信号レベルがレセッシブの時に、第１の容量性素子を一定の大きさの充電電流で充電する。

そして、開始タイミング検出手段は、この第３の充電回路による充電が許容連続ビット数に相当する期間以上継続した時の第３の容量性素子の充電電圧に相当する大きさ設定された待機判定閾値と、第３の容量性素子の充電電圧とを比較することで、待機状態にあるか否かを判断する。具体的には、第３の容量性素子の充電電圧が待機判定閾値より大きい場合に待機状態にあると判断する。

このように構成された開始タイミング検出手段では、待機状態にあるか否かの判断を、フレームを構成する個々のビットをカウントすることなく（ひいては、各ビットに同期した高精度なクロックを使用することなく）、アナログ回路によって実現することができる。

また、本発明のトランシーバの符号パタン判定手段での判定の対象となる符号パタンが、レセッシブからドミナントに変化するエッジまたはドミナントからレセッシブに変化するエッジのいずれか一方を注目エッジとして、注目エッジで区切られた複数ビットで構成され、且つデューティ比が異なる２種類のパタンからなる場合、符号パタン判定手段は、例えば、次のように構成することができる。

即ち、第４の充電回路が、一定の大きさの正極性の充電電流または一定の大きさの負極性の充電電流を、通信路の信号レベルが変化する毎に交互に切り替えて第４の容量性素子に供給することで該第４の容量性素子を充放電すると共に、注目エッジが検出される毎に、第４の容量性素子の充電電圧を初期電圧にリセットする。

そして、符号パタン判定手段は、注目エッジが検出される毎に、第４の充電回路がリセットする前の第４の容量性素子の充電電圧が、予め設定された閾値より大きいか否かによって、符号パタンが０，１のいずれに該当するかを判定する。

つまり、正極性の充電電流と負極性の充電電流の大きさが同じである場合、注目エッジで区切られた期間（単位ブロック）での符号パタンのデューティ比が５０％であれば、期間の終了時における第３の容量性素子の充電電圧は初期電圧と一致するため、デューティ比が５０％以外に設定されていれば、符号パタン判定手段により、０，１のいずれかに判定すること、即ち、デューティ信号を復号することができるのである。

また、本発明のトランシーバにおいて、復号手段は、次のように構成されていてもよい。
即ち、クロック生成回路が、通信路上の信号に基づき、受信したフレームに同期したクロックを生成し、デコーダ回路が、クロック生成回路にて生成されたクロックを用いて、符号パタンを復号する。

つまり、符号パタンは複数ビットからなるため、デコーダ回路は、通常のプロトコルコントローラを動作させるクロックより、精度の低いクロックで動作させることができるため、クロック生成回路として、安価で消費電力の低いものを用いることができる。

次に、請求項１４に記載された本発明のノードは、請求項６乃至請求項１３のいずれか１項に記載のトランシーバを備えている。そして、通信制御手段が、トランシーバを介して信号を送受信し、動作モード遷移手段が、動作モードが通常モードの時に、予め設定されたスリープ条件が満たされると、動作モードをスリープモードに遷移させ、動作モードがスリープモードの時に、トランシーバからウェイクアップ信号が出力されると、動作モードを通常モードに復帰させる。

このように構成された本発明のノードは、上述した通信システムを構成する際に好適に用いることができる。

本発明が適用された通信システムの構成を示すブロック図。 通信システムにおけるデータフレームの構成を示す説明図。 トランシーバの概略構成を示す一部回路図を含んだブロック図。 待機状態検出回路の構成を示す回路図およびその動作を示すタイミング図。 起動パタン判定回路の構成を示す回路図。 起動フレーム受信時の起動パタン判定回路の動作を示すタイミング図。 非起動フレーム受信時の起動パタン判定回路の動作を示すタイミング図。 指定パタン判定回路の構成を示す回路図。 エッジ検出回路およびデューティ比デコーダの動作を示すタイミング図。 割当パタンと一致した場合の指定パタン判定回路の動作を示すタイミング図。 割当パタンと不一致である場合の指定パタン判定回路の動作を示すタイミング図。 起動パタン判定回路の他の構成例を示す回路図。 起動フレーム受信時の起動パタン判定回路の動作を示すタイミング図。 非起動フレーム受信時の起動パタン判定回路の動作を示すタイミング図。 指定パタン判定回路の他の構成例を示すブロック図。

以下に本発明の実施形態を図面と共に説明する。
［第１実施形態］
＜全体構成＞
図１は、通信プロトコルとしてＣＡＮ（Ｃｏｎｔｒｏｌｌｅｒ Ａｒｅａ Ｎｅｔｗｏｒｋ）が用いられた車載用の通信システム１の構成を示すブロック図である。

図１に示すように、通信システム１は、車両に搭載された複数の電子制御ユニット１０ａ，１０ｂ，１０ｃ，…を、共通の通信路ＬＮを介して相互に通信可能となるように接続することで構成され、これら電子制御ユニット１０ａ，１０ｂ，１０ｃ，…のそれぞれがノードとして機能するようにされている。以下では、電子制御ユニットをＥＣＵとよび、また、ＥＣＵ１０ａ，１０ｂ，１０ｃ，１０ｄ…を、特に区別しなでいずれか一つを指す場合はＥＣＵ１０と表記する。

このうち、通信路ＬＮは一対のバスＣＡＮＨ，ＣＡＮＬで構成され、その両端は、図示しない終端抵抗によってそれぞれ終端されている。そして、通信路ＬＮでは、両バスＣＡＮＨ，ＣＡＮＬ間の電位差によって、通信路ＬＮにおいて優位な信号レベルであるドミナント（例えば０）または通信路ＬＮにおいて劣位な信号レベルであるレセッシブ（例えば１）を表現した差動信号によってＮＲＺ符号が伝送される。

ＥＣＵ１０ａ，１０ｂ，１０ｃ，１０ｄ…としては、具体的には、エンジン制御を司るエンジンＥＣＵ、ブレーキ制御を司るブレーキＥＣＵ、ステアリング制御を司るステアリングＥＣＵ、サスペンション制御を司るサスペンションＥＣＵ、ライトのオン／オフを制御するＥＣＵ等、種々の電子制御装置を挙げることができる。なお、図１では、ＥＣＵ１０を、４つだけ図示しているが、通信システム１を構成するＥＣＵ１０の数がこれに限定されないことは言うまでもない。

また、ＥＣＵ１０の一つ（ここではＥＣＵ１０ｂ）には、通信システム１全体を起動するトリガとなる外部イベントが図示しない車載装置から入力されるように構成されている。

なお、外部イベントは、例えば、車両のドアが開閉操作された時に発生させてもよいし、通信システム１の起動のために設けられたスイッチが操作された時に発生させてもよい。

更に、ＥＣＵ１０は、制御対象を制御する際の通常の動作モードである通常モードと、通信を停止して消費電力を抑えるための動作モードであるスリープモードとで遷移するように構成されている。

＜フレームフォーマット＞
ここで、図２は、通信システム１においてデータの送受信に使用するデータフレームの構成を示す説明図である。

図２に示すように、データフレームは、１ビットのスタートオブフレーム（ＳＯＦ）、１１ビットのアイデンティファイア（ＩＤ）と１ビットのＲＴＲビットで構成されたアービトレーションフィールド、各１ビットのＩＤＥビット，予約ビット（ｒＯ）と４ビットのデータ長コード（ＤＬＣ）からなるコントロールフィールド、０〜６４ビット（即ち０〜８バイト）のデータからなるデータフィールド、１５ビットのＣＲＣシーケンスと１ビットのＣＲＣデリミタからなるＣＲＣフィールド、各１ビットのＡＣＫスロットとＡＣＫデリミタからなるＡＣＫフィールド、７ビットのエンドオブフレーム（ＥＯＦ）により構成されている。

なお、標準フォーマットのデータフレームでは、図中太線で示すように、ＳＯＦ，ＲＴＲビット，ＩＤＥビット，ｒ０は常にドミナントとなり、ＣＲＣデリミタ，ＡＣＫデリミタ，ＥＯＦは常にレセッシブとなる。つまり、データフレーム中には、必ず３ビット連続してドミナントとなる領域（ＲＴＲ，ＩＤＥ，ｒ０）が存在する。以下では、ＤＬＣより先頭側の領域（ＳＯＦ，ＩＤ，ＲＴＲ，ＩＤＥ，ｒ０）を起動パタン領域、データフィールドを指定パタン領域とも称する。

そして、フレームを送信する際には、先行するフレームのＥＯＦの後に挿入される３ビットのレセッシブで構成されたインターミッション（図示せず）の次のビットから送信を開始するように規定されている。また、フレーム中では、同一信号レベルがＮ（ここではＮ＝５）ビット連続すると、反転した信号レベルを有するスタッフビットを挿入するように規定されている。

＜起動フレーム＞
また、通信システム１では、動作モードがスリープモードにあるＥＣＵ１０を起動（ウェイクアップ）する時に使用する起動フレームとして、ＩＤを０ｘ７ＦＦに設定したデータフレームを使用する。つまり、このＩＤは、動作モードが通常モードにあるＥＣＵ１０同士の通信での使用が禁止されることになる。

そして、起動フレームの起動パタン領域の一部（ＳＯＦ，ＩＤ）をビットパタンで表すと、＜０＞１１１１１（０）１１１１１（０）１となる。但し、＜０＞はＳＯＦ、（０）はスタッフビットを表す。このようにＩＤ＝０ｘ７ＦＦとした場合、フレーム中でドミナントが２ビット以上連続する領域が最初に出現することを境界条件として、この境界条件を満たす箇所（境界ポイントとも言う）までのビット長が、最長（１４ビット）となる唯一の特異なビットパタンとなる。具体的には、ＲＴＲ，ＩＤＥのところで２ビット連続したドミナントが最初に出現するため、それ以前のＳＯＦ，ＩＤの領域長が、スタッフビットを含めて１４ビットとなる。

また、起動フレームの指定パタン領域（データフィールド）には、起動するＥＣＵ１０を個別に指定するための指定パタンが設定される。この指定パタンは、４ビットを単位ブロックとして、この単位ブロック毎に所定の符号パタンを用いて１ビットの値を表す。

なお、符号パタンは、単位ブロックの境界で必ずレセッシブからドミナントに変化するエッジ（以下「注目エッジ」と称する）が検出されるように設定され、具体的には、データ‘０’を表す符号パタンとして「０１１１」を用い、データ‘１’を表す符号パタンとして「０００１」を用いるものとする。つまり、デューティ比が異なる２種類の符号パタンによって１ビットを表すように設定される。以下では、指定パタン領域の符号パタンをデコードすることで得られるデータを指定コードともいう。

更に、最後の単位ブロックの末尾は、ＣＲＣシーケンスとの境界となり、注目エッジが検出されるとは限らないため、最後の単位ブロックは、上述のデータ‘０’，‘１’に対応する符号パタンではなく、終了パタン「００１０」または「０１００」が設定される。つまり、この終了パタンは、単位ブロックの先頭側の境界と末尾側の境界以外の箇所とで合計２箇所の注目エッジが確実に検出されるような設定であればよい。

なお、起動フレームのデータ長コード（ＤＬＣ）は、そのＤＬＣ領域の末尾が必ずレセッシブとなり、コントロールフィールドとデータフィールドとの境界（即ち、最初の単位ブロックの先頭）で、必ずレセッシブからドミナントへの変化が検出されるように奇数、もしくはＤＬＣ領域の末尾をレセッシブとした８バイトに設定される。

つまり、指定コードのコード長（単位ブロックの数）は、データ長をｐとして、ｐ（バイト）×８（１バイトのビット数）／４（単位ブロックのビット数）−１（終了パタン）となるため、具体的には１（ｐ＝１の場合），５（ｐ＝３の場合），９（ｐ＝５の場合），１３（ｐ＝７の場合）等から選択されることになる。

＜ＥＣＵ＞
図１に戻り、ＥＣＵ１０は、自動車の各部を制御するための制御処理や他のＥＣＵと通信を行うための処理を実行するマイクロコンピュータ（以下「マイコン」という）１１と、通信路ＬＮに接続されて、マイコン１１から与えられるデータ（送信フレーム）ＴｘＤを通信路ＬＮに出力すると共に、通信路ＬＮ上のデータ（受信フレーム）ＲｘＤを受信してマイコン１１に入力するトランシーバ１２と、マイコン１１やトランシーバ１２に電源供給を行う電源回路１３とを備えている。また、マイコン１１は、トランシーバ１２の動作を切り替えるスタンバイ信号ＳＴＢをトランシーバ１２に供給し、トランシーバ１２は、通信路ＬＮを介して起動フレームを受信したことを示すウェイクアップ信号ＷＵまたはＷＡをマイコン１１に供給するように構成されている。

なお、二つのウェイクアップ信号ＷＵ，ＷＡのうち、ウェイクアップ信号ＷＡは、通信路ＬＮにフレームが送出された時には必ず起動する必要があるＥＣＵ１０（例えば、車載ＬＡＮを監視する機能を有するＥＣＵや、ＬＡＮ同士を接続するゲートウェイ機能を有したＥＣＵ等）で使用され、以下では、無差別ウェイクアップ信号とも称する。また、ウェイクアップ信号ＷＵは、自ＥＣＵを指定する指定パタンが設定された起動フレームを受信した場合だけウェイクアップすればよいＥＣＵ１０で使用され、以下では、個別ウェイクアップ信号とも称する。

なお、図１に示したＥＣＵ１０の構成は、いずれのＥＣＵ１０においても共通であり、各ＥＣＵ１０は、上記構成以外に、それぞれのＥＣＵ１０に個別に割り当てられた機能を実現するための構成を備えている。

＜マイコン＞
マイコン１１は、ＣＰＵ，ＲＯＭ，ＲＡＭ，ＩＯポート等からなるマイコンにおける周知の構成の他、ＣＡＮプロトコルに従って、フレームの送受信や、どのフレームを優先的に処理するかを決定する調停制御や、通信エラー処理等を実行するＣＡＮコントローラ１４を備えている。

また、マイコン１１は、ＣＰＵやＣＡＮコントローラ１４を動作させるための動作クロックを生成するクロック回路（図示せず）を備えており、クロック回路への電源供給を遮断することで、クロック回路の動作（ひいてはＣＰＵ自身の動作）を停止させることができるように構成されている。このクロック回路が動作している時の動作モードが通常モードとなり、クロック回路が動作を停止している時の動作モードがスリープモードとなる。

更に、マイコン１１は、動作モードが通常モードであれば、スタンバイ信号ＳＴＢを非アクティブに設定し、スリープモードであれば、スタンバイ信号ＳＴＢをアクティブに設定する。

そして、マイコン１１は、動作モードが通常モードの時に、自身に割り当てられた各種制御を実行し、その実行中に、予め定められたスリープ条件が成立すると、スリープ処理を実行する。

このスリープ処理では、スタンバイ信号ＳＴＢをアクティブに切り替えることで、トランシーバ１２の通信機能を停止させ、トランシーバ１２の起動フレーム監視機能を動作させた後、クロック回路への電源供給を遮断して、マイコン１１自身を停止させることにより、動作モードをスリープモードに遷移させる。

また、マイコン１１は、スリープモードの時に、トランシーバ１２からのウェイクアップ信号ＷＵ（またはＷＡ）がアクティブ（本実施形態ではハイレベル）になると、クロック回路が起動するように構成されている。そして、クロック回路が起動することにより、ＣＰＵが動作を開始してウェイクアップ処理を実行する。

このウェイクアップ処理では、スタンバイ信号ＳＴＢを非アクティブに切り替えることで、トランシーバ１２の起動フレーム監視機能を停止させ、トランシーバ１２の通信機能を動作させる。これにより、ＥＣＵ１０の動作モードが通常モードに遷移する。

また、他のＥＣＵをウェイクアップさせる機能を有したＥＣＵ１０では、動作モードが通常モードの時に予め定められた起動条件が成立すると、起動対象となるＥＣＵの指定パタンを設定した起動フレームを送信することで、起動対象のＥＣＵを起動（ウェイクアップ）させる。なお、動作モードがスリープモードにあるＥＣＵ１０ｂが外部イベント（起動条件の一つ）を受け付けた場合、マイコン１１では、ウェイクアップ信号ＷＵ（またはＷＡ）がアクティブになった場合と同様に、クロック回路が起動し、上述のウェイクアップ処理を実行後に、起動フレームを送信する。

＜トランシーバ＞
図３は、トランシーバの概略構成を示す一部回路図を含んだブロック図である。
図３に示すようにトランシーバ１２は、通信路ＬＮを構成する一方のバスＣＡＮＨと電源ＶＣＣとを接続する経路を導通／遮断するバス駆動用のトランジスタＴＲ１と、通信路ＬＮを構成する他方のバスＣＡＮＬとグランドＧＮＤとを接続する経路を導通／遮断するバス駆動用のトランジスタＴＲ２と、ＣＡＮコントローラから入力される送信データＴｘＤの信号レベルに従って、トランジスタＴＲ１，ＴＲ２を同時にオン，オフするドライバ１５とを備えている。なお、各トランジスタＴＲ１，ＴＲ２のバスＣＡＮＨ，ＣＡＮＬとの接続端には、トランジスタＴＲ１，ＴＲ２を保護するためのダイオードＤ１，Ｄ２がそれぞれ接続されている。

また、トランシーバ１２は、バスＣＡＮＨ，ＣＡＮＬの信号レベル（即ち、差動信号の信号レベル）を比較し、その比較結果を、ＣＡＮコントローラ１４に供給する受信データＲｘＤとして出力するする第１コンパレータＣＰ１、およびバスＣＡＮＨ，ＣＡＮＬの信号レベルを比較し、その比較結果を受信信号Ｒslとして出力する第２コンパレータＣＰ２からなるレシーバ１６とを備えている。ちなみにこれらコンパレータ（ＣＰ１、ＣＰ２）は、ＣＡＮＨとＣＡＮＬの信号レベル差（電位差）が仕様で定められている値（本実施形態では、０．５Ｖ）以上あるか否かを比較してその結果を出力するものである。

更に、トランシーバ１２は、第２コンパレータＣＰ２からの受信信号Ｒslに基づき、起動フレームを検出するとウェイクアップ信号ＷＵ，ＷＡをマイコン１１に出力する起動フレーム検出部１７と、マイコン１１からのスタンバイ信号ＳＴＢに従って、ドライバ１５，レシーバ１６，起動フレーム検出部１７への電源供給を許可または禁止することで、これら各部の動作を制御するウェイクアップ制御部１８とを備えている。

なお、送信データＴｘＤおよびスタンバイ信号ＳＴＢの信号線は、それぞれ抵抗Ｒ１，Ｒ２を介して電源電圧ＶＣＣにプルアップされている。つまり、ＥＣＵ１０がスリープモードとなり、マイコン１１の動作が停止した時に、トランシーバ１２に入力される送信データＴｘＤが「１」に、スタンバイ信号ＳＴＢがアクティブレベルに固定されるように設定されている。

また、バスＣＡＮＨ，ＣＡＮＬは、それぞれ、トランジスタＴＲ１，ＴＲ２がオフの時に、図示しない周知の終端抵抗によって信号レベル差が発生しない、即ちレセッシブの状態となるようにされている。

そしてドライバ１５は、送信データＴｘＤが「１」の時には、トランジスタＴＲ１，ＴＲ２をいずれもオフし、送信データＴｘＤが「０」の時には、トランジスタＴＲ１，ＴＲ２をいずれもオンする。つまり、通信路ＬＮ上の差動信号の信号レベルは、送信データＴｘＤが「１」の時に０Ｖ（レセッシブ）となり、送信データＴｘＤが「０」の時に２Ｖ（ドミナント）となるようにされている。

レシーバ１６を構成する第１コンパレータＣＰ１および第２コンパレータＣＰ２は、ウェイクアップ制御部１８からの指示に従って、いずれか一方が動作するように構成されている。また、第１コンパレータＣＰ１は、差動信号の信号波形を正確に再現できるように、動作速度の速い（消費電力が比較的大きい）素子を用いて構成され、一方、第２コンパレータＣＰ２は、消費電力の小さい素子を用いて構成されている。

ウェイクアップ制御部１８は、スタンバイ信号ＳＴＢが非アクティブレベル（動作モードが通常モード）の場合は、ドライバ１５およびレシーバ１６の第１コンパレータＣＰ１に対する電源供給を許可することで、通信路ＬＮを介して他のＥＣＵ１０と通信する通信機能を動作させる共に、レシーバ１６の第２コンパレータＣＰ２および起動フレーム検出部１７に対する電源供給を禁止することにより、起動フレームを検出する起動フレーム監視機能を停止させる。

また、ウェイクアップ制御部１８は、スタンバイ信号ＳＴＢがアクティブレベル（動作モードがスリープモード）の場合は、逆に、ドライバ１５およびレシーバ１６の第１コンパレータＣＰ１に対する電源供給を禁止することで、通信機能を停止させると共に、レシーバ１６の第２コンパレータＣＰ２および起動フレーム検出部１７に対する電源供給を許可することで、起動フレーム監視機能を動作させる。

＜起動フレーム検出部＞
起動フレーム検出部１７は、図３（ｂ）に示すように、第２コンパレータＣＰ２からの受信信号Ｒslに基づいて、通信路ＬＮが待機状態にある場合にハイレベルとなる待機状態検出信号ＤＴｗを生成する待機状態検出回路２１と、待機状態検出信号ＤＴｗがハイレベルからロウレベルに変化した場合、即ち、通信路ＬＮに送出されたフレームの起動パタン領域に設定されたパタンが、起動用のＩＤを表すものである場合に信号レベルがアクティブレベルとなる無差別ウェイクアップ信号ＷＡを生成する起動パタン判定回路２２と、無差別ウェイクアップ信号ＷＡがアクティブとなった場合に、フレームの指定パタン領域に設定された指定パタンが、当該ＥＣＵに割り当てられた割当コードを表すものである場合に、信号レベルがアクティブレベルとなる個別ウェイクアップ信号ＷＵを生成する指定パタン判定回路２３とを備えている。

以下、起動フレーム検出部１７を構成する各部の回路構成および動作について詳述する。
＜待機状態検出回路＞
図４は、（ａ）が待機状態検出回路２１の詳細な構成を示す回路図であり、（ｂ）が待機状態検出回路２１の各部の動作を示すタイミング図である。

図４（ａ）に示すように、待機状態検出回路２１は、一端が接地され電荷を充放電可能なコンデンサ３１と、受信信号Ｒslの信号レベルに従って、コンデンサ３１の非接地端を、接地レベルまたは定電流源３２のいずれかに接続するスイッチ３３と、電源電圧ＶＣＣを分圧する一対の抵抗からなり基準電圧（待機判定閾値）Ｖref1を発生させる分圧回路３４と、反転入力端子に基準電圧Ｖref1が印加され、非反転入力端子にコンデンサ３１の非接地端の電圧（以下「充電電圧」という）Ｖc1が印加されたコンパレータ３５とからなり、コンパレータ３５の出力を待機状態検出信号ＤＴｗとして出力するように構成されている。

なお、スイッチ３３は、受信信号Ｒslがドミナントの時に接地側に接続し、レセッシブの時に定電流源３２側に接続するように設定されている。
また、定電流源３２が供給する電流の大きさ、コンデンサ３１の容量、基準電圧Ｖref1の大きさは、コンデンサ３１を連続充電する期間が、通信路ＬＮ上の伝送符号の５ビットに相当する期間以下の長さでは、充電電圧Ｖc1が基準電圧Ｖref1に達することがなく、６ビットに相当する期間以上の長さになると、充電電圧Ｖc1が基準電圧Ｖref1を超えるような大きさとなるように設定されている。

このように構成された待機状態検出回路２１では、図４（ｂ）に示すように、充電電圧Ｖc1は、受信信号Ｒslがドミナントの時に初期電圧である０Ｖにリセットされ、受信信号Ｒslがレセッシブである間一定の割合で増大する。

そして、レセッシブの連続数が６ビット未満であり、充電電圧Ｖc1が基準電圧Ｖref1以下の時には、待機状態検出信号ＤＴｗは、待機状態ではないことを示す非アクティブレベルとなる。一方、レセッシブの連続数が６ビット以上となり、充電電圧Ｖc1が基準電圧Ｖref1を超えると、その後、受信信号Ｒslがドミナントに変化するまでの間、待機状態検出信号ＤＴｗは、待機状態であることを示すアクティブレベルとなる。

なお、待機状態か否かの判定基準となる６ビットは、フレーム生成規則の一つであるスタッフビットの挿入規則（同一信号レベルが５ビット続くと反転した信号レベルを有するスタッフビットを挿入）によって、フレーム中で許容される同一信号レベルの最大連続数（許容連続ビット数）である５ビットに基づき、これより大きな値に設定されている。

＜起動パタン判定回路＞
図５は、起動パタン判定回路２２の詳細な構成を示す回路図である。図６，図７は、起動パタン判定回路２２の各部の動作を示すタイミング図である。なお、図中に示す括弧内の数字は、フレームの先頭から何ビット目であるかを示すものである。

図５に示すように、起動パタン判定回路２２は、受信信号Ｒslの供給経路に設けられ、待機状態検出信号ＤＴｗの立ち下がりエッジのタイミング（以下「開始タイミング」と称する）、即ち、フレームの受信を開始したタイミングでＯＮ状態（出力側に受信信号Ｒslを供給する状態）となり、後述する終了信号ＤＴｅの立ち上がりエッジのタイミング（以下「終了タイミング」と称する）でＯＦＦ状態（出力側にグランド電位を供給する状態）となるスイッチ２４と、スイッチ２４を介して供給される受信信号Ｒslから、通信路ＬＮ上の伝送符号の２ビットに相当する期間以上ドミナントが継続する領域を検出すると、アクティブレベル（ハイレベル）となる終了信号ＤＴｅを生成する終了タイミング検出回路５０と、開始タイミングから経過期間が、終了タイミングに達する前に、予め設定された起動長に相当する期間を経過すると、終了タイミングまでの間アクティブレベル（ハイレベル）となる無差別ウェイクアップ信号ＷＡを生成する期間長判定回路４０とを備えている。

＜終了タイミング検出回路＞
終了タイミング検出回路５０は、電荷を充放電可能に構成され一端が接地されたコンデンサ５１と、受信信号Ｒslの信号レベルに従って、コンデンサ５１の非接地端を、接地レベルまたは定電流源５２のいずれかに接続するスイッチ５３と、電源電圧ＶＣＣを分圧する一対の抵抗からなり基準電圧（終了判定閾値）Ｖref3を発生させる分圧回路５４と、反転入力端子に基準電圧Ｖref3が印加され、非反転入力端子にコンデンサ５１の非接地端の電圧（以下「充電電圧」という）Ｖc3が印加されたコンパレータ５５とからなり、コンパレータ５５の出力を終了信号ＤＴｅして出力するように構成されている。

なお、スイッチ５３は、受信信号Ｒslがレセッシブの時に接地側に接続し、ドミナントの時に定電流源５２側に接続するように設定されている。
また、定電流源５２が供給する電流の大きさ、コンデンサ５１の容量、基準電圧Ｖref3の大きさは、コンデンサ５１を連続充電する期間が、伝送符号の１ビット分に相当する期間以下の長さでは、充電電圧Ｖc3が基準電圧Ｖref3に達することがなく、それを超えた長さ（本実施形態では、ほぼ２ビット分に相当する長さ）になると、充電電圧Ｖc3が基準電圧Ｖref3を超えるような大きさとなるように設定されている。

＜期間長判定回路＞
期間長判定回路４０は、電荷を充放電可能に構成され一端が接地されたコンデンサ４１と、待機状態検出信号ＤＴｗおよび終了信号ＤＴｅに従って、コンデンサ４１の非接地端を、接地レベルまたは定電流源４２のいずれかに接続するスイッチ４３と、電源電圧ＶＣＣを分圧する一対の抵抗からなり基準電圧（期間判定閾値）Ｖref2を発生させる分圧回路４４と、反転入力端子に基準電圧Ｖref2が印加され、非反転入力端子にコンデンサ４１の非接地端の電圧（以下「充電電圧」という）Ｖc2が印加されたコンパレータ４５とからなり、コンパレータ４５の出力を無差別ウェイクアップ信号ＷＡとして出力するように構成されている。

なお、スイッチ４３は、待機状態検出信号ＤＴｗの立ち下がりエッジのタイミング、即ち開始タイミングで定電流源４２側に切り替わり、終了信号ＤＴｅの立ち上がりエッジのタイミング、即ち終了タイミングで接地側に切り替わるように設定されている。

また、定電流源４２が供給する電流の大きさ、コンデンサ４１の容量、基準電圧Ｖref2の大きさは、コンデンサ４１を連続充電する期間が、伝送符号の１５ビット分に相当する期間以下の長さでは、充電電圧Ｖc2が基準電圧Ｖref2に達することがなく、それを超えた長さ（即ち、１６ビット目に掛かる長さ）になると、充電電圧Ｖc2が基準電圧Ｖref2を超えるような大きさとなるように設定されている。

つまり、基準電圧Ｖref2に相当する期間の長さが起動長であり、具体的には、フレームの先頭から、フレームの１５ビット目と１６ビット目の境界をわずかに越えた箇所（少なくともビットの中心位置よりも先頭寄りの箇所）までの領域の長さに相当するように設定されている。

＜起動パタン判定回路の動作＞
このように構成された起動パタン判定回路２２では、図６，図７に示すように、終了タイミング検出回路５０および期間長判定回路４０は、待機状態検出信号ＤＴｗの立ち下がりエッジ、即ち開始タイミングで動作を開始する。

そして、通信路ＬＮに送出されたフレームの起動パタン領域に起動用のＩＤ（＝０ｘ７ＦＦ）が設定されている場合、図６に示すように、起動パタン領域中のＳＯＦ，ＩＤの期間中に、ドミナントが２ビット連続することがないため、終了タイミング検出回路５０では、充電電圧Ｖc3が基準電圧Ｖref3を超えることがない。ＩＤに続くＲＴＲ，ＩＤＥ，ｒ０の期間は、ドミナントとなるように規定されているため、ＩＤＥ（先頭から１６ビット目）とｒ０（先頭から１７ビット目）との境界付近で、充電電圧Ｖc3が基準電圧Ｖref3を超えて大きくなり、終了信号ＤＴｅがアクティブレベルとなる。すると、スイッチ２４の状態が切り替わり、更にはスイッチ５３の状態が切り替わることにより、充電電圧Ｖc3が初期電圧である０Ｖにリセットされるため、終了信号ＤＴeは非アクティブレベルに戻る。

この時、期間長判定回路４０では、開始タイミングから充電電圧Ｖc2が一定の割合で増大し続け、開始タイミングからの期間が１５ビット目と１６ビット目との境界に相当する期間をわずかに超えた時点で、充電電圧Ｖc2が基準電圧Ｖref2を超える。これにより、無差別ウェイクアップ信号ＷＡがアクティブレベルとなり、その後、終了信号ＤＴｅがアクティブレベルとなる終了タイミングで、スイッチ４３の状態が切り替わることにより、充電電圧Ｖc2が初期電圧である０Ｖにリセットされるため、無差別ウェイクアップ信号ＷＡは非アクティブレベルに戻る。

一方、通信路ＬＮに送出されたフレームの起動パタン領域に起動用のＩＤ以外が設定されている場合、起動用のＩＤ以外で、２個のスタッフビットが挿入される場合は、ＩＤ＝０ｘ７ＦＥに限られ、それ以外では、ＩＤの期間中に挿入されるスタッフビットは１以下となる。

後者の場合、ＳＯＦ，ＩＤの期間の最大は１３ビットとなり、図７は、その一例であるＩＤ＝０ｘ７ＦＤの場合を示す。
この場合、起動パタン領域中のＳＯＦ，ＩＤの期間中に、ドミナントが２ビット連続することがないため、終了タイミング検出回路５０では、ＩＤＥ（先頭から１５ビット目）とｒ０（先頭から１６ビット目）との境界付近（但し１５ビット目寄り）で、充電電圧Ｖc3が基準電圧Ｖref3を超えて大きくなり、終了信号ＤＴｅがアクティブレベルとなる。

つまり、開始タイミングから終了タイミングまでの期間は、起動長（１６ビット目に掛かる長さ）より短いため、この終了タイミングの時点で、期間長判定回路４０の充電電圧Ｖc2は、基準電圧Ｖref3に達することなく初期電圧である０Ｖにリセットされ、無差別ウェイクアップ信号ＷＡは、アクティブレベルに変化することなく、非アクティブレベルのまま保持される。

前者（ＩＤ＝７ＥＦ）の場合、ＳＯＦ，ＩＤの期間は１４ビットであるが、ＩＤの最後のビットがドミナントであるため、終了タイミング検出回路５０では、ＲＴＲ（先頭から１５ビット目）とＩＤＥ（先頭から１６ビット目）との境界付近で充電電圧Ｖc3が基準電圧Ｖref3を超えて大きくなり、終了信号ＤＴｅがアクティブレベルとなる。その結果、期間長判定回路４０の動作としては、上述した後者の場合と同様となる。

また、スタッフビットの挿入数が０の場合や、起動パタン領域中にドミナントが２ビット以上連続する箇所が存在する場合も、当然、開始タイミングから終了タイミングまでの期間は、起動長（１６ビット目に掛かる長さ）より短くなるため、無差別ウェイクアップ信号ＷＡがアクティブレベルに変化することはない。

＜指定パタン判定回路＞
図８は、指定パタン判定回路２３の詳細な構成を示す回路図である。図９，図１０は、指定パタン判定回路２３の各部の動作を示すタイミング図である。

図８に示すように、指定パタン判定回路２３は、受信信号Ｒslの供給経路に設けられ、無差別ウェイクアップ信号ＷＡが非アクティブレベル（ロウレベル）からアクティブレベル（ハイレベル）に変化するエッジのタイミングで導通状態となり、後述する許可信号ＥＮがアクティブレベル（ロウレベル）から非アクティブレベル（ハイレベル）に変化するエッジのタイミングで開放状態となるスイッチ６１と、スイッチ６１を介して供給される受信信号Ｒslの注目エッジ（レセッシブからドミナントに変化するエッジ）のタイミングを表すエッジ検出信号ＥＤを生成するエッジ検出回路６２と、スイッチ６１を介して供給される受信信号Ｒslを、デューティ信号としてデコードすることで復号データＤdcを生成するデューティ比デコーダ６３と、エッジ検出信号ＥＤおよび復号データＤdcに基づいて、復号データＤdcが当該ＥＣＵに割り当てられた起動コードと一致した場合にアクティブレベルとなる個別ウェイクアップ信号ＷＵを生成するデータ比較回路６４とを備えている。

以下、指定パタン判定回路２３を構成する各部の回路構成および動作について詳述する。
＜エッジ検出回路＞
エッジ検出回路６２は、受信信号Ｒslの信号レベルを反転させる反転回路（ＮＯＴゲート）７５と、受信信号ＲslおよびＮＯＴゲート７５の出力、即ち、受信信号Ｒslの反転信号を入力とし、その両方がロウレベルの時に出力がハイレベルとなる否定論理和回路（ＮＯＲゲート）７６からなり、ＮＯＲゲート７６の出力をエッジ検出信号ＥＤとして出力する。

このように構成されたエッジ検出回路６２は、図９（ａ）に示すように、エッジ検出信号ＥＤとして、受信信号Ｒslが注目エッジのタイミング毎に、ＮＯＴゲート７５の遅延時間分の幅を有するパルス信号を出力する。

＜デューティ比デコーダ＞
図８に戻り、デューティ比デコーダ６３は、反転入力端と出力端との間に電荷を充放電可能なコンデンサ７１ａが接続されると共に、非反転入力端に基準電圧（符号判定閾値）Ｖref4が印加され、反転入力端に抵抗を介して受信信号Ｒslが印加されるように接続された演算増幅器からなる周知の積分回路７１と、コンデンサ７１ａの両端を、エッジ検出信号ＥＤがハイレベルの時に短絡させるスイッチ７２と、反転入力端に積分回路７１の出力Ｖｙが印加され、非反転入力端に基準電圧Ｖref4が印加されたコンパレータ７３と、Ｄ型フリップフロップからなり、コンパレータ７３の出力ＣＰｙをエッジ検出信号ＥＤのタイミングでラッチするラッチ回路７４とを備え、ラッチ回路７４の出力を復号データＤdcとして出力するように構成されている。

なお、基準電圧Ｖref4は、受信信号Ｒslのハイレベル（レセッシブ）をＶＨ、ロウレベル（ドミナント）をＶＬとして、両者の中間値、即ち、Ｖref4＝（ＶＨ＋ＶＬ）／２となるように設定されている。

このように構成されたデューティ比デコーダ６３では、図９（ｂ）に示すように、注目エッジが検出される毎に積分回路７１の出力であるコンデンサ７１ａの充電電圧（演算増幅器の出力端子側の電圧）Ｖｙは基準電圧Ｖref4に初期化される。そして、受信信号Ｒslがロウレベルの間は、充電電圧Ｖｙが一定の割合で増加し（即ち、正極性の充電電流で充電され）、受信信号Ｒslがハイレベルに変化すると、充電電圧Ｖｙは増加時と同じ一定の割合で減少する（即ち、負極性の充電電流で充電される）。

つまり、連続する注目エッジの間に、受信信号Ｒslの信号レベルが、ロウレベルの期間よりハイレベルの期間の方が長ければ、その期間の終了時点で、充電電圧Ｖｙは、基準電圧Ｖref4より小さくなり、逆に、ロウレベルの期間がハイレベルの期間より長ければ、その期間の終了時点で、充電電圧Ｖｙは、基準電圧Ｖref4より大きくなる。換言すれば、連続する注目エッジの間を一つのデューティ符号とみなして、そのデューティ符号のデューティ比が５０％以上であるか否かによって、デューティ符号を、２値のデジタルデータにデコードする。

そして、起動フレームの指定パタン領域（即ち、データフィールド）では、４ビットの単位ブロック毎に必ず注目エッジが検出されるように設定されているため、指定パタン領域のビットパタンは、デューティ比デコーダ６３によって、単位ブロック毎にデコードされることになる。

＜データ比較回路＞
図８に戻り、データ比較回路６４は、復号データＤdcを入力とし、エッジ検出信号ＥＤをシフトクロックとして動作する多段シフトレジスタからなるデコードデータ保持回路８１と、複数のスイッチ等で構成され、当該ＥＣＵ１０に割り当てられた割当パタンに応じた信号レベルが設定される割当パタン設定回路８３と、デコードデータ保持回路８１に保持されたデコードデータと割当パタン設定回路８３の設定内容とが一致した場合にハイレベルとなる比較データＤcpを生成する比較器８２とを備えている。

またデータ比較回路６４は、エッジ検出信号ＥＤおよび待機状態検出信号ＤＴｗに基づいて、比較器８２から所望の比較結果を示した比較データＤcpが出力されるタイミングを表す許可信号ＥＮ、比較データＤcpをラッチするタイミングを表すラッチクロックＬＣＫを生成するタイミング生成回路８４と、Ｄ型フリップフロップ回路からなり、許可信号ＥＮがリセット端子に印加され、比較器８２からの比較データＤcpを、ラッチクロックＬＣＫのタイミングでラッチするラッチ回路８５とを備えており、ラッチ回路８５にてラッチされた信号を、個別ウェイクアップ信号ＷＵとして出力するように構成されている。

なお、許可信号ＥＮは、最後の単位ブロックと終了パタンとの間のタイミングでラッチ回路８５の動作を許可するアクティブレベル（ロウレベル）に変化し、待機状態検出信号ＤＴｗが非アクティブレベルからアクティブレベルに変化するタイミングでラッチ回路８５の動作を禁止する非アクティブレベル（ハイレベル）に変化するように生成される。また、ラッチクロックＬＣＫは、許可信号ＥＮがロウレベルになってから、終了パタンの注目エッジのタイミングまでの間に、ロウレベルからハイレベルに変化し、待機状態検出信号ＤＴｗが非アクティブレベルからアクティブレベルに変化するタイミングでロウレベルに戻るように生成される。

このような、タイミング生成回路８４は、スイッチ６１を介して受信信号Ｒslが供給される期間、即ち、無差別ウェイクアップ信号ＷＡがアクティブレベル（ハイレベル）に変化した後に発生する注目エッジの個数を考慮して、カウンタ，シフトレジスタ，ラッチ回路，遅延回路等を適宜組み合わせることにより、容易に作成することができるため、ここでは、その詳細についての説明は省略する。

このように構成されたデータ比較回路６４では、デューティ比デコーダ６３でのデコード結果である復号データＤdcが、デコードデータ保持回路８１に順次保持され、比較器８２によって、その保持内容と、割当パタン設定回路８３の設定内容とが一致するか否かが比較される。

この比較データＤcpは、図１０に示すように、最後の単位ブロックと終了パタンとの間の注目エッジのタイミングから、その次の注目エッジのタイミングまでの間だけ、全ての復号データＤdcがデコードデータ保持回路８１に保持され、割当パタンとの有効な比較結果を示す比較データＤcpが得られる。この有効な比較結果が得られるタイミングで立ち上がるラッチクロックＬＣＫにより、比較データＤcpはラッチ回路８５にラッチされる。

図１０では、指定パタン領域に設定された指定パタンをデコードすることで得られる指定コードが、割当パタンと一致した場合を示すものであり、ラッチクロックＬＣＫが立ち上がるタイミングで、比較データＤcpは一致を表す信号レベル（ハイレベル）となっているため、このタイミングでラッチ回路８５の出力である個別ウェイクアップ信号ＷＵがアクティブレベルに変化する。その後、待機状態検出信号ＤＴｗがアクティブレベルに変化したタイミングで、個別ウェイクアップ信号ＷＵは非アクティブレベルに戻る。

図１１は、指定コードが、割当パタンと一致しなかった場合を示すものであり、ラッチクロックＬＣＫが立ち上がるタイミングで、比較データＤcpは、不一致を表す信号レベル（ロウレベル）となっているため、個別ウェイクアップ信号ＷＵは非アクティブレベルのまま保持される。

＜効果＞
以上説明したように、通信システム１では、スリープモードのＥＣＵ１０は、通信路ＬＮを監視し、フレームの先頭（開始タイミング）からドミナントが２ビット連続する箇所（終了タイミング）までの領域長が起動長より大きいフレームを起動フレームとして認識し（無差別ウェイクアップ信号ＷＡをアクティブレベルに変化させ）、更に、その起動フレームの指定パタン領域に設定されている指定パタンをデューティ信号とみなしてデコードした復号データＤdcによって表される指定コードが、予め自ＥＣＵ１０に割り当てられた割当パタンと一致する場合に通常モードに遷移する（個別ウェイクアップ信号ＷＵをアクティブレベルに変化させる）ようにされている。

従って、通信システム１によれば、起動フレームを受信したか否かの判定のために、ＣＡＮコントローラ１４やクロック回路を動作させる必要がないため、スリープモードにあるＥＣＵ１０の消費電力を大幅に削減することができる。

また、通信システム１によれば、起動フレームを受信した全てのノードが無条件に起動するのではなく、起動フレームにおいて指定したノードのみが起動するため、起動する必要のないノードが無駄に起動することがなく、当該通信システム１全体の消費電力を削減することができる。

＜発明との対応＞
本実施形態において、待機状態検出回路２１が開始タイミング検出手段、終了タイミング検出回路５０が終了タイミング検出手段、期間長判定回路４０が期間長判定手段、指定パタン判定回路２３が符号パタン判定手段に相当する。

また、終了タイミング検出回路５０におけるコンデンサ５１が第１の容量性素子、定電流源５２およびスイッチ５３が第１の充電回路、期間長判定回路４０におけるコンデンサ４１が第２の容量性素子、定電流源４２およびスイッチ４３が第２の充電回路、待機状態検出回路２１におけるコンデンサ３１が第３の容量性素子、定電流源３２およびスイッチ３３が第３の充電回路、デューティ比デコーダ６３におけるコンデンサ７１ａが第４の容量性素子、積分回路７１が第４の充電回路に相当する。

更に、ＣＡＮコントローラ１４が通信制御手段、マイコン１１が実行するウェイクアップ処理，スリープ処理およびマイコン１１の一部であるクロック回路を起動停止するための構成が動作モード遷移手段に相当する。

［第２実施形態］
次に第２実施形態について説明する。
なお、第２実施形態では、起動用に用いるＩＤ、および起動パタン判定回路２２ａの構成の一部が、第１実施形態とは異なるだけであるため、以下でこれら相違する部分を中心に説明する。

＜起動フレーム＞
本実施形態では、起動フレームとして、ＩＤを０ｘ０７８に設定したデータフレームを使用する。つまり、このＩＤは、動作モードが通常モードにあるＥＣＵ１０同士の通信での使用が禁止されることになる。

なお、起動フレームの起動パタン領域をビットパタンで表すと、［０］［００００（１）１１１１（０）００］［０（１）００］となる。但し、最初の鈎括弧はＳＯＦ、二番目の鈎括弧はＩＤ、３番目の鈎括弧はＲＴＲ，ＩＤＥ，ｒ０を、また、（０）（１）はスタッフビットを表す。

このＩＤ（＝０ｘ０７８）は、レセッシブからドミナントに変化するエッジを注目エッジとして、フレームの先頭（開始タイミング）から３番目の注目エッジ（終了タイミング）までのビット長が、最長（１６ビット）となる唯一の特異なビットパタンとなる。別の見方をすれば、起動パタン領域にて検出される注目エッジの数が最小の境界数Ｋ個（Ｋ＝３）となる唯一の特異なビットパタンとなる。

＜起動パタン判定回路＞
図１２は、起動パタン判定回路２２ａの構成を示す回路図、図１３，図１４は、起動パタン判定回路２２ａの各部の動作を示すタイミング図である。なお、図中に示す括弧内の数字は、フレームの先頭から何ビット目であるかを示すものである。

図１２に示すように、起動パタン判定回路２２ａは、第１実施形態における起動パタン判定回路２２と同様にスイッチ２４，終了タイミング検出回路５０ａ，期間長判定回路４０からなり、終了タイミング検出回路５０ａのみ、第１実施形態のものとは構成が異なっている。

但し、期間長判定回路４０において、定電流源４２が供給する電流の大きさ、コンデンサ４１の容量、基準電圧Ｖref2の大きさは、コンデンサ４１を連続充電する期間が、伝送符号の１５ビット分に相当する期間以下の長さである場合は、充電電圧Ｖc2が基準電圧Ｖref2に達することがなく、それを超えた長さ（即ち、１６ビット目に掛かる長さ）になると、充電電圧Ｖc2が基準電圧Ｖref2を超えるような大きさとなるように設定されている。

＜終了タイミング検出回路＞
終了タイミング検出回路５０ａは、スイッチ２４を介して供給される受信信号Ｒslの歪みを除去するために設けられたロウパスフィルタ５６と、ロウパスフィルタ５６を介して供給される受信信号Ｒslを入力クロックとして、受信信号Ｒsl中の注目エッジの個数をカウントする同期式のカウンタ５７と、カウンタ５７の出力の一桁目Ｑ０および二桁目Ｑ１を入力として、両者がハイレベルの時、即ち、カウント値が境界数であるＫ（＝３）になった時に、ハイレベル（アクティブレベル）となる終了信号ＤＴｅを生成する論理積回路（ＡＮＤゲート）５８とを備えている。なお、カウンタ５７は、終了信号ＤＴｅがアクティブレベルの時にカウント値がクリアされるように接続されている。

＜起動パタン判定回路の動作＞
このように構成された起動パタン判定回路２２ａでは、図１３，図１４に示すように、終了タイミング検出回路５０および期間長判定回路４０は、待機状態検出信号ＤＴｗの立ち下がりエッジ、即ち開始タイミングで動作を開始する。

そして、通信路ＬＮに送出されたフレームの起動パタン領域に起動用のＩＤ（＝０ｘ０７８）が設定されている場合、図１３に示すように、１番目の注目エッジが開始タイミングで発生し、２番目の注目エッジは、先頭から１０ビット目と１１ビット目の境界で発生し、３番目の注目エッジは、先頭から１６ビット目（ＲＴＲ後に挿入されたスタッフビット）と１７ビット目（ＩＤＥ）の境界で発生する。つまり、この先頭から１６ビット目と１７ビット目の境界のタイミングで、終了信号ＤＴｅがアクティブレベルに変化し、このタイミングが終了タイミングとなる。

なお、期間長判定回路４０の充電電圧Ｖc2は、１５ビット目と１６ビット目の境界付近（但し１６ビット目の前半部分）で基準電圧Ｖref2を超えるため、終了タイミングの前に無差別ウェイクアップ信号ＷＡがアクティブレベルとなる。また、その後の終了タイミングで、スイッチ４３の状態が切り替わることにより、充電電圧Ｖc2が初期電圧である０Ｖにリセットされるため、無差別ウェイクアップ信号ＷＡは非アクティブレベルに戻る。

一方、通信路ＬＮに送出されたフレームの起動パタン領域に起動用のＩＤ以外が設定されている場合、３番目の注目エッジは、図１４に示すように、先頭から１６ビット目と１７ビット目の境界より早いタイミングで必ず発生する。但し、図では、ＩＤ＝０ｘ５５１とした場合を示す。

つまり、充電電圧Ｖc2が基準電圧Ｖref2を超えるタイミングより、早いタイミングで終了信号ＤＴｅがアクティブレベルとなるため、無差別ウェイクアップ信号ＷＡは、無差別ウェイクアップ信号ＷＡは、アクティブレベルに変化することなく、非アクティブレベルのまま保持される。

＜効果＞
このように本実施形態では、起動パタン領域に設定されるＩＤと、それを検出する方法が異なるだけであり、その他については第１実施形態の場合と全く同様に動作するため、第１実施形態の場合と同様の効果を得ることができる。

なお、本実施形態における終了タイミング検出回路５０ａが、請求項９に記載の終了タイミング検出手段に相当する。
［他の実施形態］
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において様々な態様にて実施することが可能である。

例えば、上記実施形態では、レシーバ１６を二つのコンパレータＣＰ１，ＣＰ２で構成し、動作モードによって使用するコンパレータを切り替えるように構成されているが、レシーバを一つのコンパレータＣＰ１で構成し、コンパレータＣＰ１の出力を受信データＲｘＤとしてマイコン１１に供給するか、受信信号Ｒslとして起動フレーム検出部１７に供給するかを、動作モードによって切り替えるようにしてもよい。

上記実施形態の指定パタン判定回路２３では、デューティ比デコーダ６３が、指定パタン領域に設定された単位ブロック毎のビットパタンをデューティ信号とみなして、単位ブロック内における二つの信号レベルの期間の長さを比較することで、クロックを用いることなくデコードを行っているが、例えば、図１５に示す指定パタン判定回路２３ａのように、起動フレームを認識した（無差別ウェイクアップ信号ＷＡがアクティブになった）場合に、受信信号Ｒslからクロック信号を再生するＰＬＬ回路９１を動作させ、そのＰＬＬ回路９１が発生させたクロックに従って、デコーダ９２がデータフィールドのビットパタンをデコードするように構成してもよい。この場合、データ比較回路９３は、エッジ検出信号ＥＤの代わりに、ＰＬＬ回路９１が発生させたクロックに基づいて許可信号ＥＮやラッチクロックＬＣＫを発生させればよい。また、この場合、起動フレームの指定パタン領域に設定するビットパタンは、複数ビットからなる単位ブロック毎に設定されたものであって、ＣＡＮコントローラ１４で使用するクロックより精度の低いクロックでのデコードが可能なパタンであればよい。なお、ここでは、ＰＬＬ回路９１が本発明（請求項１３）におけるクロック生成回路、デコーダ９２がデコーダ回路に相当する。

上記実施形態では、ドミナントが６ビット以上連続した場合に待機状態であると判断しているが、これに限るものではなく、スタッフの挿入によりフレーム中で許容される同一レベルの最大連続数をＮとして、Ｎ＋１ビット以上１１ビット以下であればよい。なお、１１ビットとは、ＡＣＫデリミッタ（１ビット）、ＥＯＦ（７ビット）、フレーム間に挿入されるインターミッション（３ビット）を合計したビット数である。

１…通信システム １０（１０ａ〜１０ｄ）…電子制御ユニット １１…マイクロコンピュータ １２…トランシーバ １３…電源回路 １４…ＣＡＮコントローラ １５…ドライバ １６…レシーバ １７…起動フレーム検出部 １８…ウェイクアップ制御部 ２１…待機状態検出回路 ２２，２２ａ…起動パタン判定回路 ２３，２３ａ…指定パタン判定回路 ２４，６１，７２…スイッチ ３１，４１，５１，７１ａ…コンデンサ ３２，４２，５２…定電流源 ３３，４３，５３…スイッチ ３４，４４，５４…分圧回路 ３５，４５，５５，７３…コンパレータ ４０…期間長判定回路 ５０，５０ａ…終了タイミング検出回路 ５６…ロウパスフィルタ ５７…カウンタ ６２…エッジ検出回路、
６３…デューティ比デコーダ ６４，９３…データ比較回路 ７１…積分回路 ７４，８５…ラッチ回路 ７５…ＮＯＴゲート ７６…ＮＯＲゲート ８１…デコードデータ保持回路 ８２…比較器 ８３…割当パタン設定回路 ８４…タイミング生成回路 ９１…ＰＬＬ回路 ９２…デコーダ ９３…データ比較回路

Claims (14)

1. 通信路に接続されたノード間の通信にＮＲＺ（Non Return to Zero）符号を用い、前記ノードは、前記通信路に送出されるフレームの生成規則によって許容される同一信号レベルのビットの最大連続数である許容連続ビット数に相当する期間を超えて、前記通信路の信号レベルが、該通信路において劣位な信号レベルであるレセッシブのまま継続した状態を待機状態として、前記通信路が待機状態になった後、該通信路において優位な信号レベルであるドミナントに変化すると、これをフレームの先頭として認識すると共に、前記通信路を介した通信を停止して消費電力を抑制するための動作モードであるスリープモードの時に、所定の起動フレームが前記通信路に送出されると、前記通信路を介した通信を実行可能な動作モードである通常モードに遷移するように構成された通信システムであって、
   前記起動フレームは、当該フレームが起動用のフレームであることを示すためのビットパタンを設定するための領域である起動パタン領域と、起動対象となるノードを指定するためのビットパタンを設定するための領域である指定パタン領域とを有し、且つ、ビットパタンが予め設定された境界条件を満たすフレーム中の箇所を境界ポイントとして、前記起動パタン領域には、フレームの先頭から前記境界ポイントまでの長さが予め設定された起動長となる特異なビットパタンが設定され、
   前記ノードは、前記動作モードがスリープモードの時に、前記通信路に送出されたフレームの先頭から、前記境界ポイントまでの長さを計測し、その計測結果が前記起動長以上であり、且つ、該フレームの指定パタン領域で検出されるビットパタンが自ノードを指定するために予め割り当てられた割当パタンと一致する場合に、通常モードに遷移することを特徴とする通信システム。
2. 前記起動フレームの前記起動パタン領域が、ドミナントが２ビット以上連続する箇所を有し、該箇所以前の領域に、フレームの生成規則でドミナントとなるよう規定された箇所を除いて全てレセッシブとなるビットパタンが設定され、
   前記ノードは、ドミナントが２ビット以上連続していることを前記境界条件として前記境界ポイントを検出することを特徴とする請求項１に記載の通信システム。
3. フレームの生成規則の一つとして、同一信号レベルが予め規定された規定ビット連続すると、信号レベルを反転させたスタッフビットを挿入することが含まれ、
   前記起動フレームの起動パタン領域には、レセッシブからドミナントに変化するエッジを注目エッジとして、該注目エッジの数が最小（Ｋ個、但しＫは２以上の整数）となるビットパタンが設定され、
   前記ノードは、フレームの先頭からＫ番目の注目エッジが検出されることを前記境界条件として前記境界ポイントを検出することを特徴とする請求項１に記載の通信システム。
4. 前記指定パタン領域では、複数ビットからなる単位ブロック毎に符号化されていることを特徴とする請求項１乃至請求項３のいずれか１項に記載の通信システム。
5. 前記通信路における通信プロトコルとして、ＣＡＮ（Ｃｏｎｔｒｏｌｌｅｒ Ａｒｅａ Ｎｅｔｗｏｒｋ）を用い、ＣＡＮにおけるデータフレームのＤＬＣより前の領域を前記起動パタン領域、データフィールドを前記指定パタン領域として使用することを特徴とする請求項１乃至請求項４のいずれか１項に記載の通信システム。
6. ＮＲＺ符号（Non Return to Zero）を用いて通信を行う通信路に接続され、前記通信路を介した通信を停止して消費電力を抑制するための動作モードであるスリープモードの時に、所定の起動フレームが前記通信路に送出されると、前記通信路を介した通信を実行可能な動作モードである通常モードに遷移するように構成されたノードにおいて、前記通信路を介した信号を送受信するために使用されるトランシーバであって、
   前記通信路に送出されるフレームの生成規則によって許容される同一信号レベルのビットの最大連続数である許容連続ビット数に相当する期間を超えて、前記通信路の信号レベルが、該通信路において劣位な信号レベルであるレセッシブのまま継続した状態を待機状態として、前記通信路が待機状態になった後、該通信路において優位な信号レベルであるドミナントに変化したタイミングを開始タイミングとして検出する開始タイミング検出手段と、
   前記動作モードがスリープモードの時に、前記開始タイミング検出手段で開始タイミングが検出されると、前記フレームのビットパタンが予め設定された境界条件を満たす箇所を終了タイミングとして検出する終了タイミング検出手段と、
   前記開始タイミング検出手段にて検出された開始タイミングから、前記終了タイミング検出手段にて検出された終了タイミングまでの期間長が、予め設定された起動長以上であるか否かを判定する期間長判定手段と、
   前記期間長判定手段により、前記期間長が前記起動長以上であると判定されると、前記フレームの予め設定された指定パタン領域に示された符号パタンと予め設定された割当パタンとを比較して、両者が一致する場合に、前記起動フレームを受信したことを示すウェイクアップ信号を出力する符号パタン判定手段と、
   を備えることを特徴とするトランシーバ。
7. 前記終了タイミング検出手段は、前記フレームにおいてドミナントが２ビット以上連続していることを前記境界条件として用いることを特徴とする請求項６に記載のトランシーバ。
8. 前記終了タイミング検出手段は、
   電荷を充放電可能な第１の容量性素子と、
   前記通信路の信号レベルがレセッシブの時に、前記第１の容量性素子の充電電圧を初期電圧にリセットし、前記通信路の信号レベルがドミナントの時に、前記第１の容量性素子を一定の大きさの充電電流で充電する第１の充電回路と、
   を備え、
   前記第１の充電回路による充電が２ビットに相当する期間以上継続した時の前記第１の容量性素子の充電電圧に相当する大きさに設定された終了判定閾値と、前記第１の容量性素子の充電電圧とを比較することで、ドミナントが２ビット以上連続する領域を検出することを特徴とする請求項７に記載のトランシーバ。
9. 前記終了タイミング検出手段は、
   レセッシブからドミナントに変化するエッジを注目エッジとして、前記フレームにおいて前記注目エッジをカウントした値が予め設定された境界数に達することを前記境界条件として用いることを特徴とする請求項６に記載のトランシーバ。
10. 前記期間長判定手段は、
    電荷を充放電可能な第２の容量性素子と、
    前記通信路が待機状態の時に、前記第２の容量性素子の充電電圧を初期電圧にリセットし、前記通信路が非待機状態の時に、前記第２の容量性素子を一定の大きさの充電電流で充電する第２の充電回路と、
    を備え、
    前記第２の充電回路による充電が前記起動長以上継続した時の前記第２の容量性素子の充電電圧に相当する大きさ設定された期間判定閾値と、前記第２の容量性素子の充電電圧とを比較することで、前記開始タイミングからの経過期間が前記起動長以上であるか否かを判断することを特徴とする請求項６乃至請求項９のいずれか１項に記載のトランシーバ。
11. 前記開始タイミング検出手段は、
    電荷を充放電可能な第３の容量性素子と、
    前記通信路の信号レベルがドミナントの時に、前記第３の容量性素子の充電電圧を初期電圧にリセットし、前記通信路の信号レベルがレセッシブの時に、前記第３の容量性素子を一定の大きさの充電電流で充電する第３の充電回路と、
    を備え、
    前記第３の充電回路による充電が前記許容連続ビット数に相当する期間以上継続した時の前記第３の容量性素子の充電電圧に相当する大きさ設定された待機判定閾値と、前記第３の容量性素子の充電電圧とを比較することで、待機状態にあるか否かを判断することを特徴とする請求項６乃至請求項１０のいずれか１項に記載のトランシーバ。
12. 前記符号パタンは、レセッシブからドミナントに変化するエッジまたはドミナントからレセッシブに変化するエッジのいずれか一方を注目エッジとして、該注目エッジで区切られた複数ビットで構成され、且つデューティ比が異なる２種類のパタンからなり、
    前記符号パタン判定手段は、
    電荷を充放電可能な第４の容量性素子と、
    一定の大きさの正極性の充電電流または一定の大きさの負極性の充電電流を、前記通信路の信号レベルが変化する毎に交互に切り替えて前記第４の容量性素子に供給することで該第４の容量性素子を充放電すると共に、前記注目エッジが検出される毎に、前記第３の容量性素子の充電電圧を初期電圧にリセットする第４の充電回路と、
    を備え、
    前記注目エッジが検出される毎に、前記第４の充電回路がリセットする前の前記第４の容量性素子の充電電圧が、予め設定された符号判定閾値より大きいか否かによって、前記符号パタンが０，１のいずれに該当するかを判定することを特徴とする請求項６乃至請求項１１のいずれか１項に記載のトランシーバ。
13. 前記符号パタン判定手段は、
    前記通信路上の信号に基づき、受信したフレームに同期したクロックを生成するクロック生成回路と、
    前記クロック生成回路にて生成されたクロックを用いて、前記符号パタンを復号するデコーダ回路と、
    からなることを特徴とする請求項６乃至請求項１１のいずれか１項に記載のトランシーバ。
14. 請求項６乃至請求項１３のいずれか１項に記載のトランシーバと、
    前記トランシーバを介して信号を送受信する通信制御手段と、
    前記動作モードが通常モードの時に、予め設定されたスリープ条件が満たされると、動作モードがスリープモードに遷移し、前記動作モードがスリープモードの時に、前記トランシーバからウェイクアップ信号が出力されると、前記動作モードを通常モードに復帰させる動作モード遷移手段と、
    を備えることを特徴とするノード。

Images