JP5616177B2 - 通信システム、トランシーバ、ノード - Google Patents
通信システム、トランシーバ、ノード Download PDFInfo
- Publication number
- JP5616177B2 JP5616177B2 JP2010206791A JP2010206791A JP5616177B2 JP 5616177 B2 JP5616177 B2 JP 5616177B2 JP 2010206791 A JP2010206791 A JP 2010206791A JP 2010206791 A JP2010206791 A JP 2010206791A JP 5616177 B2 JP5616177 B2 JP 5616177B2
- Authority
- JP
- Japan
- Prior art keywords
- charging
- communication path
- frame
- circuit
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Description
これに対して、休止ノードのトランシーバにバスを監視させ、バスがアイドル状態ではないことをトランシーバが検出すると、受信したフレームを解析するプロトコルコントローラを限定的に起動(電源供給を再開)し、プロトコルコントローラが、受信したフレームが自ノードをウェイクアップさせるためのフレームであるとプロトコルコントローラが判断した場合に、ECU全体を起動(ウェイクアップ)する技術が記載されている(例えば、特許文献1参照)。
ところで、境界ポイント検出手段は、例えば、フレームにおいて同一信号レベルがM(Mは2以上の整数)ビット以上連続していることを境界条件として用いるように構成されていてもよい。この場合、第1領域および第2領域のビット幅をMビット未満に設定すればよい。
即ち、第1の充電回路が、通信路の信号レベルがレセッシブおよびドミナントのうちいずれか一方の信号レベルの時に、第1の容量性素子の充電電圧を初期電圧にリセットし、通信路の信号レベルがいずれか他方の信号レベルの時に、第1の容量性素子を一定の大きさの充電電流で充電する。
即ち、第2の充電回路が、通信路の信号レベルがレセッシブの時に、第2の容量性素子の充電電圧を初期電圧にリセットし、通信路の信号レベルがドミナントの時に、第2の容量性素子を一定の大きさの充電電流で充電する。そして、第2の充電回路による充電が第1のビット幅に相当する期間継続した時の第2の容量性素子の充電電圧に相当する大きさ設定された閾値を第1閾値として、第1領域カウント回路が、第2の容量性素子の充電電圧が第1閾値を超えた回数を第1領域の数としてカウントする。
即ち、第3の充電回路が、通信路の信号レベルがドミナントの時に、第3の容量性素子の充電電圧を初期電圧にリセットし、通信路の信号レベルがレセッシブの時に、第3の容量性素子を一定の大きさの充電電流で充電する。そして、第3の充電回路による充電が第2のビット幅に相当する期間継続した時の第3の容量性素子の充電電圧に相当する大きさ設定された閾値を第2閾値として、第2領域カウント回路が、第3の容量性素子の充電電圧が超えた回数を第2領域の数としてカウントする。
即ち、第4の充電回路が、通信路の信号レベルがドミナントの時に、第4の容量性素子の充電電圧を初期電圧にリセットし、通信路の信号レベルがレセッシブの時に、第4の容量性素子を一定の大きさの充電電流で充電する。
即ち、クロック生成回路が、通信路上の信号に基づき、受信したフレームに同期したクロックを生成し、デコーダ回路が、クロック生成回路にて生成されたクロックを用いて、符号パタンを復号する。
[第1実施形態]
<全体構成>
図1は、通信プロトコルとしてCAN(Controller Area Network)が用いられた車載用の通信システム1の構成を示すブロック図である。
ここで、図2は、通信システム1においてデータの送受信に使用するデータフレームの構成を示す説明図である。
また、通信システム1では、動作モードがスリープモードにあるECU10を起動(ウェイクアップ)する時に使用する起動フレームとして、IDを0x333に設定したデータフレームを使用する。従って、このIDは、動作モードが通常モードにあるECU10同士の通信での使用が禁止されることになる。
図1に戻り、ECU10は、自動車の各部を制御するための制御処理や他のECUと通信を行うための処理を実行するマイクロコンピュータ(以下「マイコン」という)11と、通信路LNに接続されて、マイコン11から与えられるデータ(送信フレーム)TxDを通信路LNに出力すると共に、通信路LN上のデータ(受信フレーム)RxDを受信してマイコン11に入力するトランシーバ12と、マイコン11やトランシーバ12に電源供給を行う電源回路13とを備えている。また、マイコン11は、トランシーバ12の動作を切り替えるスタンバイ信号STBをトランシーバ12に供給し、トランシーバ12は、通信路LNを介して起動フレームを受信したことを示すウェイクアップ信号WUまたはWAをマイコン11に供給するように構成されている。
マイコン11は、CPU,ROM,RAM,IOポート等からなるマイコンにおける周知の構成の他、CANプロトコルに従って、フレームの送受信や、どのフレームを優先的に処理するかを決定する調停制御や、通信エラー処理等を実行するCANコントローラ14を備えている。
図3は、トランシーバの概略構成を示す一部回路図を含んだブロック図である。
図3に示すようにトランシーバ12は、通信路LNを構成する一方のバスCANHと電源VCCとを接続する経路を導通/遮断するバス駆動用のトランジスタTR1と、通信路LNを構成する他方のバスCANLとグランドGNDとを接続する経路を導通/遮断するバス駆動用のトランジスタTR2と、CANコントローラから入力される送信データTxDの信号レベルに従って、トランジスタTR1,TR2を同時にオン,オフするドライバ15とを備えている。なお、各トランジスタTR1,TR2のバスCANH,CANLとの接続端には、トランジスタTR1,TR2を保護するためのダイオードD1,D2がそれぞれ接続されている。
起動フレーム検出部17は、図3(b)に示すように、第2コンパレータCP2からの受信信号Rslに基づいて、通信路LNが待機状態にある場合にハイレベルとなる待機状態検出信号DTwを生成する待機状態検出回路21と、待機状態検出信号DTwがハイレベルからロウレベルに変化した場合、即ち、通信路LNに送出されたフレームの起動パタン領域に設定されたビットパタンが、起動用のIDを表すものである場合に信号レベルがアクティブレベルとなる無差別ウェイクアップ信号WAを生成する起動パタン判定回路22と、無差別ウェイクアップ信号WAがアクティブとなった場合に、フレームの指定パタン領域に設定された指定パタンが、当該ECUに割り当てられた割当コードを表すものである場合に、信号レベルがアクティブレベルとなる個別ウェイクアップ信号WUを生成する指定パタン判定回路23とを備えている。
<待機状態検出回路>
図4は、(a)が待機状態検出回路21の詳細な構成を示す回路図であり、(b)が待機状態検出回路21の各部の動作を示すタイミング図である。
また、定電流源32が供給する電流の大きさ、コンデンサ31の容量、基準電圧Vref1の大きさは、コンデンサ31を連続充電する期間が、通信路LN上の伝送符号の5ビットに相当する期間以下の長さでは、充電電圧Vc1が基準電圧Vref1に達することがなく、6ビットに相当する期間以上の長さになると、充電電圧Vc1が基準電圧Vref1を超えるような大きさとなるように設定されている。
図5は、起動パタン判定回路22の詳細な構成を示す回路図である。図6,図7は、起動パタン判定回路22の各部の動作を示すタイミング図である。
第1領域検出回路25は、電荷を充放電可能に構成され一端が接地されたコンデンサ41と、受信信号Rslに従って、コンデンサ41の非接地端を、接地レベルまたは定電流源42のいずれかに接続するスイッチ43と、電源電圧VCCを分圧する一対の抵抗からなり基準電圧(第1閾値)Vref2を発生させる分圧回路44と、反転入力端子に基準電圧Vref2が印加され、非反転入力端子にコンデンサ41の非接地端の電圧(以下「充電電圧」という)Vc2が印加されたコンパレータ45と、コンパレータ45の出力(第1領域候補検出信号DD)を、伝送路符号の略1ビットに相当する期間だけ遅延させる遅延回路46と、遅延回路46により遅延させた第1領域候補検出信号DDおよび受信信号Rslを入力としていずれもがハイレベルの時にハイレベルを出力する論理回路47とを備え、論理回路47の出力を、第1領域検出クロックDCKとして特徴量判定回路28に供給するように構成されている。
<第2領域検出回路>
第2領域検出回路26は、電荷を充放電可能に構成され一端が接地されたコンデンサ51と、受信信号Rslに従って、コンデンサ51の非接地端を、接地レベルまたは定電流源52のいずれかに接続するスイッチ53と、電源電圧VCCを分圧する一対の抵抗からなり基準電圧(第2閾値)Vref3を発生させる分圧回路54と、反転入力端子に基準電圧Vref3が印加され、非反転入力端子にコンデンサ51の充電電圧Vc3が印加されたコンパレータ55と、コンパレータ55の出力(第2領域候補検出信号DR)を、伝送路符号の略1ビットに相当する期間だけ遅延させる遅延回路56と、遅延回路56により遅延させた第2領域候補検出信号DRがハイレベル且つ受信信号Rslをロウレベル(ドミナント)の時にハイレベルを出力する論理回路57とを備え、論理回路57の出力を、第2領域検出クロックRCKとして特徴量判定回路28に供給するように構成されている。
<終了タイミング検出回路>
図5に戻り、終了タイミング検出回路27は、電源電圧VCCを分圧する一対の抵抗からなり基準電圧(終了判定閾値)Vref4を発生させる分圧回路48と、反転入力端子に基準電圧Vref4が印加され、非反転入力端子にコンデンサ41の充電電圧Vc2が印加されたコンパレータ49と、電源電圧VCCを分圧する一対の抵抗からなり基準電圧(終了判定閾値)Vref5を発生させる分圧回路58と、反転入力端子に基準電圧Vref5が印加され、非反転入力端子にコンデンサ51の充電電圧Vc3が印加されたコンパレータ59と、コンパレータ49の出力SDおよびコンパレータ59の出力SRのうち少なくとも一方がハイレベルの時にハイレベルを出力する論理回路60とを備え、この論理回路60の出力を終了信号DTeとして各部に供給するように構成されている。
特徴量判定回路28は、終了信号DTeがハイレベルの時にリセットされると共に、第1領域検出回路25から供給される第1領域検出クロックDCKに従って動作する複数桁(本実施形態では2桁)のカウンタ61と、カウンタ61の出力Q0,Q1がいずれもハイレベル、即ち、カウント値が3の時にハイレベルを出力する論理回路62と、終了信号DTeがハイレベルの時にリセットされると共に、第2領域検出回路26から供給される第2領域検出クロックRCKに従って動作する複数桁(本実施形態では2桁)のカウンタ63と、カウンタ63の出力Q0,Q1がいずれもハイレベル、即ち、カウント値が3の時にハイレベルを出力する論理回路64と、論理回路62,64の出力がいずれもハイレベルの時にハイレベルを出力する論理回路65とを備え、この論理回路65の出力を無差別ウェイクアップ信号WAとして各部に供給するように構成されている。
このように構成された起動パタン判定回路22は、待機状態検出信号DTwの立ち下がりエッジ、即ち開始タイミングで動作を開始する。
図8は、指定パタン判定回路23の詳細な構成を示す回路図である。図9,図10は、指定パタン判定回路23の各部の動作を示すタイミング図である。
<エッジ検出回路>
エッジ検出回路72は、受信信号Rslの信号レベルを反転させる論理回路85と、受信信号Rslおよび論理回路85の出力、即ち、受信信号Rslの反転信号を入力とし、その両方がロウレベルの時に出力がハイレベルとなる論理回路86からなり、論理回路86の出力をエッジ検出信号EDとして出力する。
図8に戻り、デューティ比デコーダ73は、反転入力端と出力端との間に電荷を充放電可能なコンデンサ81aが接続されると共に、非反転入力端に基準電圧(符号判定閾値)Vref6が印加され、反転入力端に抵抗を介して受信信号Rslが印加されるように接続された演算増幅器からなる周知の積分回路81と、コンデンサ81aの両端を、エッジ検出信号EDがハイレベルの時に短絡させるスイッチ82と、反転入力端に積分回路81の出力Vyが印加され、非反転入力端に基準電圧Vref6が印加されたコンパレータ83と、D型フリップフロップからなり、コンパレータ83の出力CPyをエッジ検出信号EDのタイミングでラッチするラッチ回路84とを備え、ラッチ回路84の出力を復号データDdcとして出力するように構成されている。
図8に戻り、データ比較回路74は、復号データDdcを入力とし、エッジ検出信号EDをシフトクロックとして動作する多段シフトレジスタからなるデコードデータ保持回路91と、複数のスイッチ等で構成され、当該ECU10に割り当てられた割当パタンに応じた信号レベルが設定される割当パタン設定回路93と、デコードデータ保持回路91に保持されたデコードデータと割当パタン設定回路93の設定内容とが一致した場合にハイレベルとなる比較データDcpを生成する比較器92とを備えている。
以上説明したように、通信システム1では、スリープモードのECU10は、通信路LNを監視し、フレームの先頭(開始タイミング)からドミナントが3ビット連続する箇所(境界ポイント)までの領域(起動パタン領域)に設定されたビットパタンから抽出される特徴量(第1領域および第2領域の数)が、予め設定された起動量と一致するものを起動フレームとして認識し(無差別ウェイクアップ信号WAをアクティブレベルに変化させ)、更に、その起動フレームの指定パタン領域に設定されている指定パタンをデューティ信号とみなしてデコードした復号データDdcによって表される指定コードが、予め自ECU10に割り当てられた割当パタンと一致する場合に通常モードに遷移する(個別ウェイクアップ信号WUをアクティブレベルに変化させる)ようにされている。
本実施形態では、同一の信号レベルが3ビット以上連続することを境界条件とし、起動フレーム用のIDとしてID=0x333を用いているが、境界条件やIDは、これに限るものではない。
<発明との対応>
本実施形態において、待機状態検出回路21が開始タイミング検出手段、第1領域検出回路25の一部(コンデンサ41,定電流源42,スイッチ43),第2領域検出回路26の一部(コンデンサ51,定電流源52,スイッチ53),終了タイミング検出回路27が境界ポイント検出手段、第1領域検出回路25,第2領域検出回路26,特徴量判定回路28が特徴量判定手段、指定パタン判定回路23が符号パタン判定手段に相当する。
次に第2実施形態について説明する。
なお、第2実施形態では、起動用に用いるID、境界条件、および起動パタン判定回路22aの構成の一部が、第1実施形態とは異なるだけであるため、以下でこれら相違する部分を中心に説明する。
本実施形態では、受信信号Rslの信号レベルがドミナントからレセッシブに変化する立ち上がりエッジをカウントし、そのカウント数が2になること境界条件とする。
図13は、起動パタン判定回路22aの構成を示す回路図、図14,図15は、起動パタン判定回路22aの各部の動作を示すタイミング図である。なお、図中に示す括弧内の数字は、フレームの先頭から何ビット目であるかを示すものである。
第1領域検出回路25aは、第1実施形態における第1領域検出回路25から遅延回路46,論理回路47を削除した構成を有しており、コンパレータ45の出力を、第1領域検出クロックDCKとして特徴量判定回路28aに供給するように構成されている。
また、第2領域検出回路26aも、第1実施形態における第2領域検出回路26から遅延回路56,論理回路57を削除した構成を有しており、コンパレータ55の出力を、第2領域検出クロックRCKとして特徴量判定回路28aに供給するように構成されている。
終了タイミング検出回路27aは、スイッチ24を介して供給される受信信号Rslの歪みを除去するために設けられたロウパスフィルタ96と、ロウパスフィルタ96を介して供給される受信信号Rslを入力クロックとして、受信信号Rsl中の立ち上がりエッジの個数をカウントするカウンタ97と、カウンタ97の出力の一桁目Q0が0且つ二桁目Q1が1の時、即ち、カウント値が境界数である2になった時に、アクティブレベル(ハイレベル)となる終了信号DTeを生成する論理回路98とを備えている。なお、カウンタ97は、終了信号DTeがアクティブレベルの時に、カウント値がクリアされるように接続されている。
特徴量判定回路28aは、終了信号DTeがハイレベルの時にリセットされると共に、第1領域検出回路25aから供給される第1領域検出クロックDCKに従って動作する複数桁(本実施形態では2桁)のカウンタ61と、カウンタ61の出力Q0,Q1のうち1桁目Q0がロウレベル且つ2桁目Q1がハイレベル、即ち、カウント値が2の時にハイレベルを出力する論理回路62aと、終了信号DTeがハイレベルの時にリセットされると共に、第2領域検出回路26から供給される第2領域検出クロックRCKに従って出力の信号レベルが交互に切り替わるように接続されたトグル回路(1桁のカウンタ)63aと、論理回路62およびトグル回路63aの出力がいずれもハイレベルの時にハイレベルを出力する論理回路65とを備え、この論理回路65の出力を無差別ウェイクアップ信号WAとして各部に供給するように構成されている。
このように構成された起動パタン判定回路22aは、待機状態検出信号DTwの立ち下がりエッジ、即ち開始タイミングで動作を開始する。
この場合、起動パタン領域のビットパタンは、第1領域,第2領域,1ビットのドミナントが順に並んだものとなるため、開始タイミングから終了タイミングの間に、第1領域検出回路25aは第1領域の数と同数である1個のパルス信号からなる第1領域検出クロックDCKを発生させ、第2領域検出回路26aは第2領域の数と同数である1個のパルス信号からなる第2領域検出クロックRCKを発生させることになる。
このように本実施形態では、境界ポイントの検出に用いる境界条件と、起動フレームに設定する起動用のIDとが異なるだけであり、その他については第1実施形態の場合と全く同様に動作するため、第1実施形態の場合と同様の効果を得ることができる。
[他の実施形態]
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において様々な態様にて実施することが可能である。
Claims (15)
- 通信路に接続されたノード間の通信にNRZ(Non Return to Zero)符号を用い、前記ノードは、前記通信路に送出されるフレームの生成規則によって許容される同一信号レベルのビットの最大連続数である許容連続ビット数に相当する期間を超えて、前記通信路の信号レベルが、該通信路において劣位な信号レベルであるレセッシブのまま継続した状態を待機状態として、前記通信路が待機状態になった後、該通信路において優位な信号レベルであるドミナントに変化すると、これをフレームの先頭として認識すると共に、前記通信路を介した通信を停止して消費電力を抑制するための動作モードであるスリープモードの時に、所定の起動フレームが前記通信路に送出されると、前記通信路を介した通信を実行可能な動作モードである通常モードに遷移するように構成された通信システムであって、
前記起動フレームは、当該フレームが起動用のフレームであることを示すためのビットパタンを設定するための領域である起動パタン領域と、起動対象となるノードを指定するためのビットパタンを設定するための領域である指定パタン領域とを有し、且つ、ビットパタンが予め設定された境界条件を満たすフレーム中の箇所を境界ポイントとして、フレームの先頭から前記境界ポイントまでの領域が前記起動パタン領域として用いられ、
前記ノードは、信号レベルがドミナントであり且つ予め設定されたビット幅の整数倍の時間幅を有する領域を第1領域、信号レベルがレセッシブであり且つ前記ビット幅の整数倍の時間幅を有する領域を第2領域として、前記起動パタン領域で検出される前記第1領域の数および前記第2領域の数のうち少なくとも一方を特徴量とし、該特徴量が予め設定された起動量と一致し、且つ、該フレームの指定パタン領域で検出されるビットパタンが自ノードを指定するために予め割り当てられた割当パタンと一致する場合に、通常モードに遷移することを特徴とする通信システム。 - ドミナントがM(Mは2以上の整数)ビット以上連続するフレーム中の箇所を前記境界ポイントとし、
前記第1領域のビット幅がMビット未満に設定されると共に、前記第2領域のビット幅が、前記許容連続ビット数以下に設定されていることを特徴とする請求項1に記載の通信システム。 - 信号レベルがレセッシブからドミナントに変化するエッジおよびドミナントからレセッシブに変化するエッジのうち少なくとも一方を注目エッジとして、フレームの先頭からカウントして予め設定された境界数個目の注目エッジが検出されるフレーム中の箇所を前記境界ポイントとすることを特徴とする請求項1に記載の通信システム。
- 前記指定パタン領域では、複数ビットからなる単位ブロック毎に符号化されていることを特徴とする請求項1乃至請求項3のいずれか1項に記載の通信システム。
- 前記通信路における通信プロトコルとして、CAN(Controller Area Network)を用い、CANにおけるデータフレームのDLCより前の領域を前記起動パタン領域、データフィールドを前記指定パタン領域として使用することを特徴とする請求項1乃至請求項4のいずれか1項に記載の通信システム。
- NRZ符号(Non Return to Zero)を用いて通信を行う通信路に接続され、前記通信路を介した通信を停止して消費電力を抑制するための動作モードであるスリープモードの時に、所定の起動フレームが前記通信路に送出されると、前記通信路を介した通信を実行可能な動作モードである通常モードに遷移するように構成されたノードにおいて、前記通信路を介した信号を送受信するために使用されるトランシーバであって、
前記通信路に送出されるフレームの生成規則によって許容される同一信号レベルのビットの最大連続数である許容連続ビット数に相当する期間を超えて、前記通信路の信号レベルが、該通信路において劣位な信号レベルであるレセッシブのまま継続した状態を待機状態として、前記通信路が待機状態になった後、該通信路において優位な信号レベルであるドミナントに変化したタイミングを開始タイミングとして検出する開始タイミング検出手段と、
前記動作モードがスリープモードの時に、前記開始タイミング検出手段で開始タイミングが検出されると、前記フレームのビットパタンが予め設定された境界条件を満たす箇所を境界ポイントとして検出する境界ポイント検出手段と、
信号レベルがドミナントであり且つ予め設定されたビット幅の整数倍の時間幅を有する領域を第1領域、信号レベルがレセッシブであり且つ前記ビット幅の整数倍の時間幅を有する領域を第2領域、前記開始タイミング検出手段にて開始タイミングが検出されてから前記境界ポイント検出手段にて境界ポイントが検出されるまでの領域を起動パタン領域として、前記起動パタン領域で検出される前記第1領域の数および前記第2領域の数の少なくとも一方を特徴量とし、該特徴量が予め設定された起動量と一致するか否かを判定する特徴量判定手段と、
前記特徴量判定手段により、前記特徴量が前記起動量と一致すると判定されると、前記フレームの予め設定された指定パタン領域に示された符号パタンと予め設定された割当パタンとを比較して、両者が一致する場合に、前記起動フレームを受信したことを示すウェイクアップ信号を出力する符号パタン判定手段と、
を備えることを特徴とするトランシーバ。 - 前記境界ポイント検出手段は、前記フレームにおいて同一信号レベルがM(Mは2以上の整数)ビット以上連続していることを前記境界条件として用い、
前記第1領域および第2領域のビット幅がMビット未満に設定されていることを特徴とする請求項6に記載のトランシーバ。 - 前記境界ポイント検出手段は、
電荷を充放電可能な第1の容量性素子と、
前記通信路の信号レベルがレセッシブおよびドミナントのうちいずれか一方の信号レベルの時に、前記第1の容量性素子の充電電圧を初期電圧にリセットし、前記通信路の信号レベルがいずれか他方の信号レベルの時に、前記第1の容量性素子を一定の大きさの充電電流で充電する第1の充電回路と、
を備え、
前記第1の充電回路による充電がMビットに相当する期間以上継続した時の前記第1の容量性素子の充電電圧に相当する大きさに設定された終了判定閾値と、前記第1の容量性素子の充電電圧とを比較することで、同一信号レベルがMビット以上連続する領域を検出することを特徴とする請求項7に記載のトランシーバ。 - 前記境界ポイント検出手段は、
レセッシブからドミナントに変化するエッジおよびドミナントからレセッシブに変化するエッジのうち少なくとも一方を注目エッジとして、前記フレームにおいて前記注目エッジをカウントした値が予め設定された境界数に達することを前記境界条件として用いることを特徴とする請求項6に記載のトランシーバ。 - 前記特徴量判定手段は、
電荷を充放電可能な第2の容量性素子と、
前記通信路の信号レベルがレセッシブの時に、前記第2の容量性素子の充電電圧を初期電圧にリセットし、前記通信路の信号レベルがドミナントの時に、前記第2の容量性素子を一定の大きさの充電電流で充電する第2の充電回路と、
前記第2の充電回路による充電が前記第1のビット幅に相当する期間継続した時の前記第2の容量性素子の充電電圧に相当する大きさ設定された第1閾値を、前記第2の容量性素子の充電電圧が超えた回数を前記第1領域の数としてカウントする第1領域カウント回路と、
を備えることを特徴とする請求項6乃至請求項9のいずれか1項に記載のトランシーバ。 - 前記特徴量判定手段は、
電荷を充放電可能な第3の容量性素子と、
前記通信路の信号レベルがドミナントの時に、前記第3の容量性素子の充電電圧を初期電圧にリセットし、前記通信路の信号レベルがレセッシブの時に、前記第3の容量性素子を一定の大きさの充電電流で充電する第3の充電回路と、
前記第3の充電回路による充電が前記第2のビット幅に相当する期間継続した時の前記第3の容量性素子の充電電圧に相当する大きさ設定された第2閾値を、前記第3の容量性素子の充電電圧が超えた回数を前記第2領域の数としてカウントする第2領域カウント回路と、
を備えることを特徴とする請求項6乃至請求項10のいずれか1項に記載のトランシーバ。 - 前記開始タイミング検出手段は、
電荷を充放電可能な第4の容量性素子と、
前記通信路の信号レベルがドミナントの時に、前記第4の容量性素子の充電電圧を初期電圧にリセットし、前記通信路の信号レベルがレセッシブの時に、前記第4の容量性素子を一定の大きさの充電電流で充電する第4の充電回路と、
を備え、
前記第4の充電回路による充電が前記許容連続ビット数に相当する期間以上継続した時の前記第4の容量性素子の充電電圧に相当する大きさ設定された待機判定閾値と、前記第4の容量性素子の充電電圧とを比較することで、待機状態にあるか否かを判断することを特徴とする請求項6乃至請求項11のいずれか1項に記載のトランシーバ。 - 前記符号パタンは、レセッシブからドミナントに変化するエッジまたはドミナントからレセッシブに変化するエッジのいずれか一方を注目エッジとして、該注目エッジで区切られた複数ビットで構成され、且つデューティ比が異なる2種類のパタンからなり、
前記符号パタン判定手段は、
電荷を充放電可能な第5の容量性素子と、
一定の大きさの正極性の充電電流または一定の大きさの負極性の充電電流を、前記通信路の信号レベルが変化する毎に交互に切り替えて前記第5の容量性素子に供給することで該第5の容量性素子を充放電すると共に、前記注目エッジが検出される毎に、前記第3の容量性素子の充電電圧を初期電圧にリセットする第5の充電回路と、
を備え、
前記注目エッジが検出される毎に、前記第5の充電回路がリセットする前の前記第5の容量性素子の充電電圧が、予め設定された符号判定閾値より大きいか否かによって、前記符号パタンが0,1のいずれに該当するかを判定することを特徴とする請求項6乃至請求項12のいずれか1項に記載のトランシーバ。 - 前記符号パタン判定手段は、
前記通信路上の信号に基づき、受信したフレームに同期したクロックを生成するクロック生成回路と、
前記クロック生成回路にて生成されたクロックを用いて、前記符号パタンを復号するデコーダ回路と、
からなることを特徴とする請求項6乃至請求項12のいずれか1項に記載のトランシーバ。 - 請求項6乃至請求項14のいずれか1項に記載のトランシーバと、
前記トランシーバを介して信号を送受信する通信制御手段と、
前記動作モードが通常モードの時に、予め設定されたスリープ条件が満たされると、動作モードがスリープモードに遷移し、前記動作モードがスリープモードの時に、前記トランシーバからウェイクアップ信号が出力されると、前記動作モードを通常モードに復帰させる動作モード遷移手段と、
を備えることを特徴とするノード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010206791A JP5616177B2 (ja) | 2010-09-15 | 2010-09-15 | 通信システム、トランシーバ、ノード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010206791A JP5616177B2 (ja) | 2010-09-15 | 2010-09-15 | 通信システム、トランシーバ、ノード |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012065095A JP2012065095A (ja) | 2012-03-29 |
JP5616177B2 true JP5616177B2 (ja) | 2014-10-29 |
Family
ID=46060373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010206791A Active JP5616177B2 (ja) | 2010-09-15 | 2010-09-15 | 通信システム、トランシーバ、ノード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5616177B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5662188B2 (ja) * | 2011-02-08 | 2015-01-28 | 株式会社日本自動車部品総合研究所 | 通信システム、トランシーバ、ノード |
KR102108374B1 (ko) | 2013-10-25 | 2020-05-08 | 삼성전자주식회사 | 스토리지 시스템 및 그것의 비신호 분석 방법 |
JP2016208120A (ja) * | 2015-04-16 | 2016-12-08 | 株式会社日本自動車部品総合研究所 | ネットワーク制御装置 |
JP2018202940A (ja) * | 2017-05-31 | 2018-12-27 | 株式会社アドヴィックス | ソフトウェア更新システム |
CN117649061B (zh) * | 2024-01-30 | 2024-04-26 | 山东达斯特信息技术有限公司 | 一种用于环保监测的多节点组网用电分析方法及系统 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4952212B2 (ja) * | 2006-11-22 | 2012-06-13 | 株式会社デンソー | 通信妨害防止装置、通信システムのノード、通信システム、車両用故障診断装置、及び車載装置 |
JP5064161B2 (ja) * | 2007-09-20 | 2012-10-31 | 株式会社オートネットワーク技術研究所 | 電子制御ユニット |
JP4968169B2 (ja) * | 2008-04-25 | 2012-07-04 | トヨタ自動車株式会社 | 通信システム及び通信方法 |
-
2010
- 2010-09-15 JP JP2010206791A patent/JP5616177B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012065095A (ja) | 2012-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20120051241A1 (en) | Communication system with a plurality of nodes communicably connected for communication based on NRZ (non return to zero) code | |
JP5134055B2 (ja) | 通信システム、トランシーバ、ノード | |
JP5616177B2 (ja) | 通信システム、トランシーバ、ノード | |
JP5505203B2 (ja) | 通信システム、トランシーバ、ノード | |
JP5662188B2 (ja) | 通信システム、トランシーバ、ノード | |
JP5379308B2 (ja) | バスシステムの加入者をウェイクアップさせる方法及び装置、並びに、対応する加入者 | |
US6959014B2 (en) | Method and apparatus for operating a communication bus | |
CN113691430B (zh) | 操作通信总线的方法、对应系统、设备以及车辆 | |
EP3404873B1 (en) | Low-power data bus receiver | |
US9081565B2 (en) | Communication network system for detect and wake up a network node that does not properly recognize a wake up frame | |
JP2012049885A (ja) | トランシーバ及び通信装置 | |
JP2019503102A (ja) | バスシステムを介したデータ受信におけるバス振動を選択的に隠すための装置および方法 | |
US11775045B2 (en) | Managing power at a station via a physical layer device and related systems, methods and devices | |
KR20190130769A (ko) | 차량 네트워크에서 통신 노드의 웨이크업 방법 및 장치 | |
US11520600B2 (en) | Controller area network transceiver and controller | |
US9130551B2 (en) | Decoder for decoding PWM code and communications system | |
US8566466B2 (en) | Method and system for switching between subnetwork operation and full network operation | |
EP3576353A1 (en) | Flexible data rate handling in data bus receiver | |
JP6460049B2 (ja) | リンギング抑制回路 | |
CN114747183B (zh) | 用于串行总线系统的用户站的冲突探测器和用于在串行总线系统中进行通信的方法 | |
JP5113229B2 (ja) | 通信システム、トランシーバ、ノード | |
JP2013062725A (ja) | 通信システム及びトランシーバ | |
CN113688086A (zh) | 用于局部网络的高速can收发器波特率匹配检测系统 | |
JP5091292B2 (ja) | 通信システム、トランシーバ、ノード | |
US20240031181A1 (en) | Managing power state at a physical layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130614 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140320 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140819 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140911 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5616177 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |