JP2012053788A5 - - Google Patents

Claims (9)

1. 回路ブロックが配置された第１面と、前記第１面の反対側の第２面とを有する半導体基板と、
   前記半導体基板を搭載する実装基板と、
   前記実装基板のうち、前記回路ブロックの保護対象の部分と重なる領域に配置された導電パターンと、
   前記導電パターンに改変が加えられたことを検出する検出回路と
   を有し、
   前記半導体基板の前記第２面と前記実装基板とが対向するように、前記半導体基板が前記実装基板に搭載されている
   ことを特徴とする半導体集積回路装置。
2. 前記回路ブロックは、
   データを保持するためのメモリ回路と、
   前記メモリ回路に保持されるデータへのアクセスを制御する制御回路と、
   を有し、
   前記制御回路は、前記導電パターンに改変が加えられたことが検出された場合に、前記メモリ回路に保持されているデータをリセットするか、前記メモリ回路に保持されているデータへのアクセスを禁止するかの何れかを行うことを特徴とする請求項１に記載の半導体集積回路装置。
3. 前記検出回路は、前記導電パターンの第１部分が電圧源に接続された状態と接続されていない状態とを切り替えるスイッチ回路を有し、
   前記導電パターンの第２部分は基準電位ラインに接続され、
   前記検出回路は、前記第１部分が前記電圧源に接続された状態から接続されていない状態に変化した場合に、前記第１部分の電圧が変化するか否かを判定し、変化しなかった場合に、前記導電パターンに改変が加えられたことを検出する
   ことを特徴とする請求項１又は２に記載の半導体集積回路装置。
4. 前記検出回路は、
   前記導電パターンに接続され、前記導電パターンの回路定数により決定される発振周波数で発振する発振回路を有し、
   前記発振回路の発振周波数が事前に設定された範囲に含まれるか否かを判定し、前記発振周波数が事前に設定された範囲に含まれない場合に、前記導電パターンに改変が加えられたことを検出する
   ことを特徴とする請求項１又は２に記載の半導体集積回路装置。
5. 前記導電パターンの第１部分の電位を基準電位にリセットするリセット部と、
   前記第１部分を電流源に接続する接続部と
   を更に有し、
   前記検出回路は、前記第１部分の電位を基準電位にリセットした後に前記第１部分を前記電流源に接続してから一定時間経過後の前記第１部分の電圧が事前に設定された範囲に含まれるか否かを判定し、前記一定時間経過後の電圧が前記事前に設定された範囲に含まれない場合に前記導電パターンに改変が加えられたことを検出し、
   前記第１部分の電圧の変化は、前記導電パターンの回路定数に依存する
   ことを特徴とする請求項１又は２に記載の半導体集積回路装置。
6. 前記検出回路は、
   前記導電パターンの第１部分を電流源に接続する接続手段と、
   前記第１部分の電位を基準電位にリセットするリセット手段と
   を有し、
   前記検出回路は、前記第１部分の電位を基準電位にリセットした後に前記第１部分に電流を接続してから一定時間経過後の前記第１部分の電圧が事前に設定された範囲に含まれるか否かを判定し、前記一定時間経過後の電圧が前記範囲に含まれない場合に前記導電パターンに改変が加えられたことを検出し、
   前記第１部分の電圧の変化は、前記導電パターンの回路定数に依存する
   ことを特徴とする請求項１又は２に記載の半導体集積回路装置。
7. 前記導電パターンの第２部分が基準電位ラインに接続されることを特徴とする請求項６に記載の半導体集積回路装置。
8. 前記第１部分の電位が基準電位にリセットされた後に前記導電パターンがフローティングにされることを特徴とする請求項６に記載の半導体集積回路装置。
9. 前記回路定数は、前記導電パターンの寄生抵抗と寄生容量とを含むことを特徴とする請求項４乃至８の何れか１項に記載の半導体集積回路装置。