JP2012044081A - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP2012044081A
JP2012044081A JP2010185803A JP2010185803A JP2012044081A JP 2012044081 A JP2012044081 A JP 2012044081A JP 2010185803 A JP2010185803 A JP 2010185803A JP 2010185803 A JP2010185803 A JP 2010185803A JP 2012044081 A JP2012044081 A JP 2012044081A
Authority
JP
Japan
Prior art keywords
conductor
hole
plating
lower surfaces
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010185803A
Other languages
English (en)
Other versions
JP5565950B2 (ja
Inventor
Koichi Osumi
孝一 大隅
Kazunori Hayashi
和徳 林
Tomoharu Tsuchida
知治 土田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera SLC Technologies Corp
Original Assignee
Kyocera SLC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera SLC Technologies Corp filed Critical Kyocera SLC Technologies Corp
Priority to JP2010185803A priority Critical patent/JP5565950B2/ja
Priority to US13/400,809 priority patent/US8578601B2/en
Publication of JP2012044081A publication Critical patent/JP2012044081A/ja
Application granted granted Critical
Publication of JP5565950B2 publication Critical patent/JP5565950B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

【課題】配線導体の幅および間隔が例えば30μm以下の高密度配線を有する薄型の配線基板の製造方法を提供すること。
【解決手段】上下面を有する絶縁層1にその上下面間を貫通する貫通孔2を設け、次に少なくとも貫通孔2内およびその周囲の上下面に貫通孔2を充填する第1のめっき導体4を被着させ、次に第1のめっき導体4をエッチングして上下面の第1のめっき導体4を除去するとともに、少なくとも貫通孔2の上下方向の中央部を充填するように第1のめっき導体4を残し、次に貫通孔2内の第1のめっき導体4よりも外側の部分を充填するとともに上下面で配線導体を形成する第2のめっき導体6をセミアディティブ法により形成する。
【選択図】図1

Description

本発明は、配線基板の製造方法に関するものである。
従来、薄型の配線基板として、薄い絶縁層に例えばテーパ状の複数の貫通孔を設け、これらの貫通孔内をめっき導体で充填するとともに絶縁層の上下面に同じめっき導体から成る配線導体を形成した配線基板が知られている。
しかしながら、このような配線基板では、貫通孔内を充填するめっき導体と絶縁層の上下面のめっき導体とが同じめっき導体から成るため、貫通孔内を十分に充填するだけのめっき導体を形成しようとすると絶縁層の上下面にも例えば厚みが40μm程度の厚いめっき導体が形成されてしまう。このように絶縁層の上下面に形成されるめっき導体の厚みが40μm程度と厚いと、これのめっき導体層により形成される配線導体の幅および間隔としては、めっき導体の厚み及びアンカー深さを考慮すると配線導体幅は、50μm程度、配線導体同士の間隔においては、60μm程度が限界となり、それ以上に細い幅および狭い間隔の配線導体を形成することは困難である。したがって、このような従来の配線基板においては、例えば配線導体の幅および間隔が30μm以下の高密度配線を有する薄型の配線基板を得ることはできなかった。
特開2002−43752号公報
本発明は、貫通孔が設けられた薄い絶縁層の貫通孔内をめっき導体で充填するとともに絶縁層の上下面にめっき導体から成る配線導体を備えた配線基板において、配線導体の幅および間隔が例えば30μm以下の高密度配線を有する薄型の配線基板の製造方法を提供することを課題とするものである。
本発明の製造方法は、上下面を有する絶縁層に前記上下面間を貫通する貫通孔を設ける工程と、少なくとも前記貫通孔内およびその周囲の前記上下面に前記貫通孔を充填する第1のめっき導体を形成する工程と、前記第1のめっき導体をエッチングして前記上下面の前記第1のめっき導体を除去するとともに、少なくとも前記貫通孔の上下方向の中央部を充填するように前記第1のめっき導体を残す工程と、前記貫通孔内の前記第1のめっき導体よりも外側の部分を充填するとともに前記上下面で配線導体を形成する第2のめっき導体をセミアディティブ法により形成する工程とを行なうことを特徴とするものである。
本発明の配線基板の製造方法によれば、貫通孔を有する絶縁層の貫通孔内および上下面に貫通孔内を充填する第1のめっき導体を形成した後、貫通孔内の上下方向の中央部に貫通孔を充填する第1のめっき導体が残るように上下面の第1のめっき導体をエッチング除去し、しかる後、貫通孔内の第1のめっき導体よりも外側の部分を充填するとともに絶縁層の上下面で配線導体を形成する第2のめっき導体をセミアディティブ法により形成することから、第2のめっき導体は、貫通孔の上下両端部のみを充填する厚みに被着させればよいので、絶縁層の上下面での厚みを例えば20μm以下の薄いものとすることができ、しかもセミアディティブ法により形成することで幅および間隔が30μm以下の微細な配線導体を高密度で形成することができ、それにより高密度配線で薄型の配線基板を製造可能となる。
図1(a)〜(h)は、本発明の配線基板の製造方法における実施形態の一例を説明するための工程毎の要部概略断面図である。 図2(a)〜(h)は、本発明の配線基板の製造方法における実施形態の別の例を説明するための工程毎の要部概略断面図である。 図3(a)〜(h)は、本発明の配線基板の製造方法における実施形態の更に別の例を説明するための工程毎の要部概略断面図である。
次に、本発明の配線基板の製造方法における実施形態の一例を添付の図1(a)〜(h)を基に説明する。なお、図1(a)〜(h)は、配線基板となる領域の一部のみを示しており、実際には大型の基板中に配線基板となる領域が縦横の並びに多数配列されてその周りに捨て代領域を有する多数個取り基板の形態で製造される。
まず、図1(a)に示すように、上面および下面を有する絶縁層1の上面から下面にかけて貫通孔2を形成する。絶縁層1は、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。絶縁層1の厚みは150〜250μm程度である。このような絶縁層1は、ガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて半硬化させたプリプレグの両面に厚みが2〜18μm程度の金属箔を被着させたものを熱硬化させた後、両面の金属箔をエッチング除去することにより得られる。このとき、金属箔の絶縁層1側の面に微細な凹凸を設けておくと、絶縁層1の露出面にも微細な凹凸を形成することができ、それにより絶縁層1の上下面にめっき導体を極めて強固に被着させることができる。なお、捨て代領域の金属箔はエッチングせずに残しておく。捨て代領域に残した金属箔は、後述する第1のめっき導体4や第2のめっき導体6を形成する際にめっき装置と接続するための電極として利用できる。
貫通孔2は、レーザ加工により形成される。レーザ加工では、貫通孔2におけるレーザの入射側の開口径が出射側の開口径よりも大きくなる。貫通孔2の開口径は、レーザの入射側で80〜100μm程度、出射側で30〜60μm程度である。したがって、貫通孔2はテーパ形状となる。貫通孔2がこのようにテーパ形状であると、貫通孔2の内部をめっき導体で良好に充填することが容易となる。なお、貫通孔2を形成した後には、デスミア処理をすることが好ましい。
次に、絶縁層1の上下面および貫通孔2内壁に厚みが0.1〜1μm程度の薄い無電解めっき層(不図示)を被着させた後、図1(b)に示すように、貫通孔2およびその周辺を露出させる開口部を有するめっきレジスト3を絶縁層1の上下面に形成する。無電解めっき層は、後述する第1のめっき導体4の下地金属として機能し、例えば、無電解銅めっき層が好適に用いられる。
次に、図1(c)に示すように、めっきレジスト3から露出する貫通孔2内およびその周囲の絶縁層1の上下面に電解めっき法により第1のめっき導体4を析出させて貫通孔2の内部を第1のめっき導体4で完全に充填する。このとき、貫通孔2およびその周辺上にも第1のめっき導体4が例えば40μm程度の厚みに形成される。なお、第1のめっき導体4としては、電解銅めっきが好適に用いられる。
次に、図1(d)に示すように、めっきレジスト3の開口部内に露出した第1のめっき導体4をエッチングして絶縁層1の上下面の第1めっき導体4を除去するとともに、少なくとも貫通孔2の上下方向の中央部を充填するように第1のめっき導体4を残す。このとき、貫通孔2内に残った第1のめっき導体4が絶縁層1の上下面からそれぞれ5〜40μm凹む程度までエッチングする。貫通孔2内に残った第1のめっき導体4が絶縁層1の上下面から5μmより浅く凹むようにエッチングした場合、絶縁層1の上下面に第1のめっき導体4が部分的に残留して微細な配線導体の形成を妨げる危険性が大きくなり、逆に40μmよりも深く凹むようにエッチングすると、後述する第2のめっき導体6を形成する際にその凹みを完全に充填するために絶縁層1の上下面に析出する第2のめっき導体6の厚みが20μmを超える厚いものとなって、微細な配線導体を形成することが困難となる。
次に、図1(e)に示すように、絶縁層1の上下面からめっきレジスト3を除去するとともに、少なくとも第1のめっき導体4が除去された表面に、厚みが0.1〜1μm程度の薄い無電解めっき層(不図示)を被着させる。この無電解めっき層は、前述した無電解めっき層と共に後述する第2のめっき導体6の下地金属として機能し、例えば、無電解銅めっき層が好適に用いられる。
次に、図1(f)に示すように、絶縁層1の上下面に配線導体のパターンに対応する開口パターンを有するめっきレジスト5を形成する。めっきレジスト5の開口パターンは、幅および間隔が30μm以下のパターンを含んでいる。
次に、図1(g)に示すように、めっきレジスト5の開口パターンから露出する絶縁層1および第1のめっき導体4の表面に、電解めっき法により第2のめっき導体6を析出させる。この第2のめっき導体6は、貫通孔2の第1のめっき導体4よりも外側の部分を充填するとともに絶縁層1の上下面で10〜20μm程度の厚みとなるように形成する。この場合、貫通孔2の厚み方向の中央部は既に第1のめっき導体4により充填されているので、第2のめっき導体6は、貫通孔2の上下端部のみを充填する厚みに被着させればよいので、絶縁層1の上下面に厚みが10〜20μmの薄い第2のめっき導体6を形成することができる。なお、第2のめっき導体6としては、電解銅めっきが好適に用いられる。
最後に、図1(h)に示すように、絶縁層1の上下面からめっきレジスト5を除去するとともに第2のめっき導体6から露出する無電解めっき層(不図示)をエッチング除去する。これによって、貫通孔2内が第1のめっき導体4および第2のめっき導体6で充填されているとともに絶縁層1の上下面に第2のめっき導体6から成る配線導体が形成された配線基板が完成する。この第2のめっき導体6から成る配線導体の形成方法は、セミアディティブ法と呼ばれるものであり、下地金属である無電解めっき層の上に、配線導体に対応したパターンの第2のめっき導体6を選択的に析出させた後、第2のめっき導体6から露出する下地の無電解めっき層をエッチング除去することにより配線導体を形成するので、配線導体を形成する第2のめっき導体6が大きくエッチングされることがない。したがって、セミアディティブ法によれば、微細な幅および間隔の配線導体であっても形成可能である。本例の場合、絶縁層1上下面の第2のめっき導体6は厚みが20μm以下の薄いものであるとともに、第2のめっき導体6から成る配線導体がセミアディティブ法により形成されることから、幅および間隔が30μm以下の微細な配線導体を高密度で形成することができ、それにより高密度配線で薄型の配線基板が製造可能である。
次に、本発明の配線基板の製造方法における実施形態の別の例を添付の図2(a)〜(h)を基に説明する。なお、図2(a)〜(h)は、図1(a)〜(h)の場合と同様に配線基板となる領域の一部のみを示しており、実際には大型の基板中に配線基板となる領域が縦横の並びに多数配列されてその周りに捨て代領域を有する多数個取り基板の形態で製造される。なお、この例において、上述した一例と同様の箇所には同様の符号を付し、煩雑を避けるためにその詳細な説明は省略する。
まず、図2(a)に示すように、上面および下面を有する絶縁層1の上面から下面にかけて貫通孔2を形成する。絶縁層1は、厚みが150〜250μm程度のコア層1aの上下面に厚みが4〜7μmのプライマー樹脂層1bが被着されている。コア層1aは、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。プライマー樹脂層1bは、粗化液により微細な粗化が可能なエポキシ樹脂等の熱硬化性樹脂から成る。この例では、このようなプライマー樹脂層1bを備えることにより、このプライマー樹脂層1bの表面を化学的に微細に粗化し、その上に幅および間隔が例えば20μm以下、更には15μm以下の極めて微細な配線導体を高密度で形成することが可能となる。
このようなプライマー樹脂層1bを上下面に有する絶縁層1は、ガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて半硬化させたコア層1a用のプリプレグの両面に、片面に厚みが2〜18μm程度の金属箔が被着された金属箔付の未硬化のプライマー樹脂層1bを金属箔が外側となるようにして積層したものを熱硬化させた後、両面の金属箔をエッチング除去することにより得られる。このとき、金属箔のプライマー樹脂層1b側の面を平滑な面としておくと、プライマー樹脂層1bの表面を平滑な面とすることができる。そして、その平滑な面を化学的に粗化することによりプライマー樹脂層1bの表面に極めて微細な粗化面を形成することができ、その粗化面にめっき導体を極めて微細なパターンで強固に被着させることができる。なお、貫通孔2は、上述の一例と同様にレーザ加工により形成される。
次に、プライマー樹脂層1bの表面を例えば、過マンガン酸カリウムを含むデスミア液で処理することにより算術平均粗さRaで200〜600nm程度の極めて微細な粗化面となるように粗化した後、絶縁層1の上下面および貫通孔2内壁に厚みが0.1〜1μm程度の薄い無電解めっき層(不図示)を被着させ、しかる後、図2(b)に示すように、貫通孔2およびその周辺を露出させる開口部を有するめっきレジスト3を絶縁層1の上下面に形成する。
次に、図2(c)に示すように、めっきレジスト3から露出する貫通孔2内およびその周囲の絶縁層1の上下面に電解めっき法により第1のめっき導体4を析出させて貫通孔2の内部を第1のめっき導体4で完全に充填する。
次に、図2(d)に示すように、めっきレジスト3の開口部内に露出した第1のめっき導体4をエッチングして絶縁層1の上下面の第1めっき導体4を除去するとともに、少なくとも貫通孔2の上下方向の中央部を充填するように第1のめっき導体4を残す。
次に、図2(e)に示すように、絶縁層1の上下面からめっきレジスト3を除去するとともに、少なくとも第1のめっき導体4が除去された表面に、厚みが0.1〜1μm程度の薄い無電解めっき層(不図示)を被着させる。
次に、図2(f)に示すように、絶縁層1の上下面に配線導体のパターンに対応する開口パターンを有するめっきレジスト5を形成する。
次に、図2(g)に示すように、めっきレジスト5の開口パターンから露出する絶縁層1および第1のめっき導体4の表面に、電解めっき法により第2のめっき導体6を析出させる。この第2のめっき導体6は、貫通孔2の第1のめっき導体4よりも外側の部分を充填するとともに絶縁層1の上下面で10〜20μm程度の厚みとなるように形成する。この場合、貫通孔2の厚み方向の中央部は既に第1のめっき導体4により充填されているので、第2のめっき導体6は、貫通孔2の上下端部のみを充填する厚みに被着させればよいので、絶縁層1の上下面に厚みが10〜20μmの薄い第2のめっき導体6を形成することができる。
最後に、図2(h)に示すように、絶縁層1の上下面からめっきレジスト5を除去するとともに第2のめっき導体6から露出する無電解めっき層(不図示)をエッチング除去する。これによって、貫通孔2内が第1のめっき導体4および第2のめっき導体6で充填されているとともに絶縁層1の上下面のプライマー樹脂層1b上に第2のめっき導体6から成る配線導体が形成された配線基板が完成する。この例においても、絶縁層1上下面に形成された第2のめっき導体6は厚みが20μm以下の薄いものであるとともに、第2のめっき導体6から成る配線導体がセミアディティブ法により形成されることから、幅および間隔が20μm以下の微細な配線導体を高密度で形成することができ、それにより高密度配線で薄型の配線基板を製造可能である。さらに、本例においては、プライマー樹脂層1bの表面を算術平均粗さRaで200〜600nm程度の極めて微細な粗化面とすることにより、その粗化面における微細な窪み内に入り込んだ無電解めっき層をエッチング除去するのに長時間を要しないので、その分、更に微細なパターンの配線導体を更に微細な間隔で形成することができ、例えば幅が12μmで間隔が13μm程度の極めて微細な配線導体を高密度で有する薄型の配線基板を提供することが可能となる。
次に、本発明の配線基板の製造方法における実施形態の更に別の例を添付の図3(a)〜(h)を基に説明する。なお、図3(a)〜(h)は、図1(a)〜(h)および図2(a)〜(h)の場合と同様に配線基板となる領域の一部のみを示しており、実際には大型の基板中に配線基板となる領域が縦横の並びに多数配列されてその周りに捨て代領域を有する多数個取り基板の形態で製造される。なお、この例において、上述した一例および別の例と同様の箇所には同様の符号を付し、煩雑を避けるためにその詳細な説明は省略する。
まず、図3(a)に示すように、上面および下面に金属箔7が被着された絶縁層1の上面から下面にかけて貫通孔2を形成する。なお、金属箔7には、貫通孔2およびその周囲の絶縁層1の上下面を露出させる開口部をエッチングにより予め形成しておく。絶縁層1は、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。絶縁層1の厚みは40〜250μm程度である。金属箔7は、例えば銅箔から成り、2〜8μm程度の厚みである。このような金属箔7付きの絶縁層1は、ガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて半硬化させたプリプレグの両面に厚みが2〜8μm程度の金属箔を被着させたものを熱硬化させた後、金属箔を部分的にエッチングすることにより得られる。なお、貫通孔2は、上述の一例および別の例と同様にレーザ加工により形成される。
次に、絶縁層1の露出する上下面および貫通孔2内壁ならびに金属箔7の表面に厚みが0.1〜1μm程度の薄い無電解めっき層(不図示)を被着させた後、図3(b)に示すように、貫通孔2およびその周辺を露出させる開口部を有するめっきレジスト3を上下の金属箔7上に形成する。
次に、図3(c)に示すように、めっきレジスト3から露出する貫通孔2内およびその周囲の絶縁層1の上下面に電解めっき法により第1のめっき導体4を析出させて貫通孔2の内部を第1のめっき導体4で完全に充填する。
次に、図3(d)に示すように、めっきレジスト3の開口部内に露出した第1のめっき導体4をエッチングして絶縁層1の上下面の第1めっき導体4を除去するとともに、少なくとも貫通孔2の上下方向の中央部を充填するように第1のめっき導体4を残す。
次に、図3(e)に示すように、金属箔7上からめっきレジスト3を除去するとともに、少なくとも第1のめっき導体4が除去された表面に、厚みが0.1〜1μm程度の薄い無電解めっき層(不図示)を被着させる。
次に、図3(f)に示すように、上下の金属箔7上に配線導体のパターンに対応する開口パターンを有するめっきレジスト5を形成する。
次に、図3(g)に示すように、めっきレジスト5の開口パターンから露出する絶縁層1および第1のめっき導体4ならびに金属箔7の表面に、電解めっき法により第2のめっき導体6を析出させる。この第2のめっき導体6は、貫通孔2の第1のめっき導体4よりも外側の部分を充填するとともに絶縁層1の上下面および金属箔7上で10〜20μm程度の厚みとなるように形成する。この場合、貫通孔2の厚み方向の中央部は既に第1のめっき導体4により充填されているので、第2のめっき導体6は、貫通孔2の上下端部のみを充填する厚みに被着させればよいので、絶縁層1の上下面および金属箔7上に厚みが10〜20μmの薄い第2のめっき導体6を形成することができる。
最後に、図3(h)に示すように、金属箔7上からめっきレジスト5を除去するとともに第2のめっき導体6から露出する無電解めっき層(不図示)および金属箔7をエッチング除去する。これによって、貫通孔2内が第1のめっき導体4および第2のめっき導体6で充填されているとともに絶縁層1の上下面に金属箔7を下地とした第2のめっき導体6から成る配線導体が形成された配線基板が完成する。この例においても、絶縁層1上下面に形成された第2のめっき導体6は厚みが20μm以下の薄いものであるとともに、第2のめっき導体6から成る配線導体がセミアディティブ法により形成されることから、幅および間隔が30μm以下の微細な配線導体を高密度で形成することができ、それにより高密度配線で薄型の配線基板を製造可能である。さらに、本例においては、第2のめっき導体6から成る配線導体の下地金属として絶縁層1の上下面に被着された金属箔7を用いることから、第2のめっき導体6から成る配線導体を絶縁基板1の上下面に金属箔7を介して極めて強固に接合させることができる。
なお、本発明は、上述した実施形態の例に限定されるものではなく、種々の変更は可能である。例えば、上述の実施形態の一例および別の例では、貫通孔2およびその周囲を露出させるめっきレジスト3を形成した後、めっきレジスト3から露出する貫通孔2内およびその周囲の絶縁層1の上下面に第1のめっき導体4を析出させて貫通孔2の内部を第1のめっき導体4で完全に充填させたが、絶縁層1に貫通孔2を設けた後、めっきレジスト層3を設けることなく、そのままの状態で貫通孔2内および絶縁層1の上下面の全面に第1のめっき導体4を析出させて貫通孔2の内部を第1のめっき導体4で完全に充填させてもよい。また、例えば、上述の実施形態の更に別の例では、金属箔7に貫通孔2およびその周囲の絶縁層1の上下面を露出させる開口部をエッチングにより予め形成した後にレーザ加工により貫通孔を形成したが、金属箔7に開口部を設けずに金属箔7上からレーザを直接照射し、銅箔および絶縁層1に貫通孔2を形成してもよい。
1 絶縁層
1b プライマー樹脂層
2 貫通孔
4 第1のめっき導体
6 第2のめっき導体
7 金属箔

Claims (3)

  1. 上下面を有する絶縁層に前記上下面間を貫通する貫通孔を設ける工程と、少なくとも前記貫通孔内およびその周囲の前記上下面に前記貫通孔を充填する第1のめっき導体を形成する工程と、前記第1のめっき導体をエッチングして前記上下面の前記第1のめっき導体を除去するとともに、少なくとも前記貫通孔の上下方向の中央部を充填するように前記第1のめっき導体を残す工程と、前記貫通孔内の前記第1のめっき導体よりも外側の部分を充填するとともに前記上下面で配線導体を形成する第2のめっき導体をセミアディティブ法により形成する工程とを行なうことを特徴とする配線基板の製造方法。
  2. 前記絶縁層は、前記上下面がプライマー樹脂層から成ることを特徴とする請求項1記載の配線基板の製造方法。
  3. 前記絶縁層は、前記貫通孔およびその周囲を除く上下面に、前記第2のめっき導体の下地金属として金属箔が被着されていることを特徴とする請求項1記載の配線基板の製造方法。
JP2010185803A 2010-08-23 2010-08-23 配線基板の製造方法 Active JP5565950B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010185803A JP5565950B2 (ja) 2010-08-23 2010-08-23 配線基板の製造方法
US13/400,809 US8578601B2 (en) 2010-08-23 2012-02-21 Method of manufacturing printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010185803A JP5565950B2 (ja) 2010-08-23 2010-08-23 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2012044081A true JP2012044081A (ja) 2012-03-01
JP5565950B2 JP5565950B2 (ja) 2014-08-06

Family

ID=45900029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010185803A Active JP5565950B2 (ja) 2010-08-23 2010-08-23 配線基板の製造方法

Country Status (2)

Country Link
US (1) US8578601B2 (ja)
JP (1) JP5565950B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014192483A (ja) * 2013-03-28 2014-10-06 Hitachi Chemical Co Ltd 多層配線基板の製造方法
JP2017059779A (ja) * 2015-09-18 2017-03-23 味の素株式会社 プリント配線板の製造方法
JP2018098424A (ja) * 2016-12-15 2018-06-21 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04100294A (ja) * 1990-08-20 1992-04-02 Mitsubishi Rayon Co Ltd プリント配線板の製造方法
US5817405A (en) * 1995-12-01 1998-10-06 International Business Machines Corporation Circuitized substrate with same surface conductors of different resolutions
JP2005064011A (ja) * 2003-08-11 2005-03-10 Daisho Denshi:Kk プリント配線板の製造方法及びプリント配線板
JP2008235624A (ja) * 2007-03-22 2008-10-02 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2009260204A (ja) * 2008-04-18 2009-11-05 Samsung Electro Mech Co Ltd プリント基板およびその製造方法
JP2010153839A (ja) * 2008-11-26 2010-07-08 Kyocer Slc Technologies Corp 配線基板の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6320374A (ja) * 1986-07-11 1988-01-28 Ube Ind Ltd 電着樹脂組成物
US5252195A (en) * 1990-08-20 1993-10-12 Mitsubishi Rayon Company Ltd. Process for producing a printed wiring board
US6039889A (en) * 1999-01-12 2000-03-21 Fujitsu Limited Process flows for formation of fine structure layer pairs on flexible films
JP2002043752A (ja) 2000-07-27 2002-02-08 Nec Kansai Ltd 配線基板,多層配線基板およびそれらの製造方法
KR100688701B1 (ko) * 2005-12-14 2007-03-02 삼성전기주식회사 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법
CN101438636B (zh) * 2006-05-17 2013-06-05 三菱制纸株式会社 抗蚀图的形成方法、电路基板的制造方法和电路基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04100294A (ja) * 1990-08-20 1992-04-02 Mitsubishi Rayon Co Ltd プリント配線板の製造方法
US5817405A (en) * 1995-12-01 1998-10-06 International Business Machines Corporation Circuitized substrate with same surface conductors of different resolutions
JP2005064011A (ja) * 2003-08-11 2005-03-10 Daisho Denshi:Kk プリント配線板の製造方法及びプリント配線板
JP2008235624A (ja) * 2007-03-22 2008-10-02 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2009260204A (ja) * 2008-04-18 2009-11-05 Samsung Electro Mech Co Ltd プリント基板およびその製造方法
JP2010153839A (ja) * 2008-11-26 2010-07-08 Kyocer Slc Technologies Corp 配線基板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014192483A (ja) * 2013-03-28 2014-10-06 Hitachi Chemical Co Ltd 多層配線基板の製造方法
JP2017059779A (ja) * 2015-09-18 2017-03-23 味の素株式会社 プリント配線板の製造方法
JP2018098424A (ja) * 2016-12-15 2018-06-21 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法
WO2018110437A1 (ja) * 2016-12-15 2018-06-21 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法
US10966324B2 (en) 2016-12-15 2021-03-30 Toppan Printing Co., Ltd. Wiring board, multilayer wiring board, and method of manufacturing wiring board

Also Published As

Publication number Publication date
JP5565950B2 (ja) 2014-08-06
US8578601B2 (en) 2013-11-12
US20120145665A1 (en) 2012-06-14

Similar Documents

Publication Publication Date Title
JPWO2010076875A1 (ja) プリント配線板及びその製造方法
JPWO2005013653A1 (ja) プリント配線板及びその製造方法
JP2009283671A (ja) プリント配線板の製造方法
JP5565950B2 (ja) 配線基板の製造方法
JP2012222078A (ja) 多層プリント配線板およびその製造方法
JP2015170769A (ja) プリント配線板及びプリント配線板の製造方法
JP2013168691A (ja) 印刷回路基板及びそのビアホールの充填方法
JP2015028973A (ja) 配線板および配線板の製造方法
JP2012160559A (ja) 配線基板の製造方法
JP2016092052A (ja) 配線基板の製造方法
JP2011142285A (ja) 放熱基板およびその製造方法
JP2016025307A (ja) 配線基板の製造方法及び配線基板
JP2005236194A (ja) プリント配線板の製造方法
JP2013206937A (ja) 配線基板およびその製造方法
JP6076431B2 (ja) 半導体パッケージ基板の製造方法
JP2012160558A (ja) 配線基板の製造方法
JPWO2014118916A1 (ja) 部品内蔵基板の製造方法
JP2010262954A (ja) 配線基板の製造方法
JP2014192482A (ja) 多層配線基板及びその製造方法
JP2018107172A (ja) 内層配線基板の製造方法、内層配線基板および半導体パッケージ基板
JP2007288102A (ja) プリント配線板及び多層プリント配線板並びにそれらの製造方法
US20040079643A1 (en) Method for manufacturing wiring substrates
JP2016181573A (ja) 配線基板の製造方法
JP2017147362A (ja) プリント配線板の製造方法
JP2017224742A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140610

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140616

R150 Certificate of patent or registration of utility model

Ref document number: 5565950

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350