JP2012028689A - Terminal electrode and ceramic electronic component equipped with it - Google Patents
Terminal electrode and ceramic electronic component equipped with it Download PDFInfo
- Publication number
- JP2012028689A JP2012028689A JP2010168414A JP2010168414A JP2012028689A JP 2012028689 A JP2012028689 A JP 2012028689A JP 2010168414 A JP2010168414 A JP 2010168414A JP 2010168414 A JP2010168414 A JP 2010168414A JP 2012028689 A JP2012028689 A JP 2012028689A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- terminal electrode
- varistor
- electrode
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本発明は、端子電極、及びそれを備えるセラミック電子部品に関する。 The present invention relates to a terminal electrode and a ceramic electronic component including the terminal electrode.
バリスタ及びコンデンサ等のセラミック電子部品は、焼付けによって形成される端子電極を備える。このような端子電極の材料としては、コスト面の優位性から銅等の卑金属が使用される場合がある。通常、卑金属は酸化されやすいため、卑金属を含有するペーストを大気中で焼付けて端子電極を形成すると、抵抗値が上昇して良好な導電性が損なわれることとなる。このため、卑金属の酸化を抑制する方策として、卑金属粒子の表面を貴金属又はガラスでコートする技術が知られている。また、別の方策として、端子電極の焼付けを、酸素濃度が十分に低減された窒素雰囲気下で行うことが提案されている(例えば、特許文献1参照)。このような端子電極には、最外層としてめっき層が形成される場合がある。 Ceramic electronic components such as varistors and capacitors include terminal electrodes formed by baking. As a material of such a terminal electrode, a base metal such as copper may be used because of cost advantages. Usually, since base metals are easily oxidized, when a terminal electrode is formed by baking a paste containing base metals in the atmosphere, the resistance value increases and good conductivity is impaired. For this reason, as a measure for suppressing oxidation of the base metal, a technique of coating the surface of the base metal particle with a noble metal or glass is known. As another measure, it is proposed that the terminal electrode is baked in a nitrogen atmosphere in which the oxygen concentration is sufficiently reduced (see, for example, Patent Document 1). In such a terminal electrode, a plating layer may be formed as the outermost layer.
一方、インダクタ、半導体、高周波部品等のセラミック電子部品は、還元雰囲気で焼付すると特性が劣化するため、通常、大気中で焼付けが行われる。このため、端子電極の材料としては、酸化され難い銀やパラジウムなどの貴金属が用いられている。しかしながら、貴金属は価格が高いため、セラミック電子部品の製造コスト低減の支障となっている。 On the other hand, ceramic electronic parts such as inductors, semiconductors, and high-frequency parts are usually baked in the air because their characteristics deteriorate when baked in a reducing atmosphere. For this reason, noble metals such as silver and palladium which are not easily oxidized are used as the material of the terminal electrode. However, since precious metals are expensive, they hinder manufacturing cost reduction of ceramic electronic components.
セラミック電子部品に設けられる端子電極は、良好な導電性のみならず、基板等に接続されることから、外力や衝撃に対して、耐久性を有することが求められる。また、セラミック電子部品は、製造コストの低減が求められており、高価な貴金属の使用量を低減することが要請されている。しかしながら、貴金属の使用量を低減するために、貴金属やガラスで卑金属粒子の表面をコートした粒子を用いても、コートにおけるピンホールの発生を防ぐことが困難である。また、端子電極の焼付け時に、コート材の軟化が始まると、内部の卑金属が外気中にさらされて一気に酸化が進んでしまい、端子電極の導電性が損なわれしまうことが懸念される。また、端子電極の機械的強度や端子電極とセラミック素体との接着力が低下してしまうことも懸念される。このような事情の下、卑金属を用いて酸素を含む雰囲気下で焼き付けて形成しても、外力や衝撃に対して高い機械的強度を有するとともに、セラミック素体との接着力が高いセラミック電子部品用の端子電極が求められている。 Since the terminal electrode provided in the ceramic electronic component is connected not only to good conductivity but also to a substrate or the like, it is required to have durability against external force and impact. Further, ceramic electronic components are required to reduce the manufacturing cost, and it is required to reduce the amount of expensive noble metal used. However, in order to reduce the amount of noble metal used, it is difficult to prevent the occurrence of pinholes in the coat even if particles obtained by coating the surface of base metal particles with noble metal or glass are used. In addition, if the coating material starts to be softened when the terminal electrode is baked, the internal base metal is exposed to the outside air and oxidation proceeds at a stretch, and there is a concern that the conductivity of the terminal electrode is impaired. In addition, there is a concern that the mechanical strength of the terminal electrode and the adhesive force between the terminal electrode and the ceramic body are reduced. Under these circumstances, ceramic electronic components that have high mechanical strength against external forces and impacts and high adhesion to the ceramic body, even when formed by baking in an atmosphere containing oxygen using a base metal There is a need for terminal electrodes.
本発明は、上記事情に鑑みてなされたものであり、セラミック素体との接着力が高く、優れた導電性と優れた機械的強度とを有するセラミック電子部品用の端子電極を提供することを目的とする。また、そのような端子電極を備えることによって、高い信頼性を有するセラミック電子部品を提供することを目的とする。 The present invention has been made in view of the above circumstances, and provides a terminal electrode for a ceramic electronic component having high adhesive strength with a ceramic body, excellent electrical conductivity, and excellent mechanical strength. Objective. Moreover, it aims at providing the ceramic electronic component which has high reliability by providing such a terminal electrode.
本発明では、第1の側面において、セラミック素体の上に設けられる、セラミック電子部品用の端子電極であって、セラミック素体側から、ニッケル及び酸化ニッケルを含む第1の層と、銅及び酸化銅を含む第2の層とを備え、第1の層は第2の層よりも高い空孔率を有する端子電極を提供する。 In the present invention, in the first aspect, a terminal electrode for a ceramic electronic component provided on the ceramic body, the first layer containing nickel and nickel oxide, and copper and oxide from the ceramic body side A second layer comprising copper, the first layer providing a terminal electrode having a higher porosity than the second layer.
本発明の端子電極は、第1の層が、第2の層よりも高い空孔率を有することから、セラミック素体と端子電極との界面に平行な方向に力が加えられた場合に、第1の層が若干歪んで、力を吸収することができる。このため、本発明の端子電極は優れた機械的強度を有する。また、セラミック素体側に配置される第1の層が酸化ニッケルを含むため、セラミック素体との接着力が高い。このように、本発明の端子電極は、空孔率が高く且つ酸化ニッケルを含む第1の層を備えるため、セラミック素体との接着力が高く、優れた機械的強度を有する。 In the terminal electrode of the present invention, since the first layer has a higher porosity than the second layer, when a force is applied in a direction parallel to the interface between the ceramic body and the terminal electrode, The first layer can be slightly distorted to absorb the force. For this reason, the terminal electrode of this invention has the outstanding mechanical strength. Moreover, since the 1st layer arrange | positioned at the ceramic body side contains nickel oxide, the adhesive force with a ceramic body is high. Thus, since the terminal electrode of the present invention has a high porosity and includes the first layer containing nickel oxide, the terminal electrode has high adhesive strength with the ceramic element body and excellent mechanical strength.
また、本発明の端子電極は、第1の層よりも緻密な第2の層を備えるため、第2の層の上にめっき層を形成する場合に、めっき液がセラミック素体と端子電極の間に侵入することを十分に抑制することができる。これによって、セラミック素体の腐食や、セラミック素体と端子電極の接着力の低下を抑制することができる。さらに、第2の層が銅及び酸化銅を含むため、優れた導電性を維持しつつ、銅のみからなる端子電極に比べて表面活性を抑制することができる。このように表面活性が抑制されているため、後処理において加熱されても、酸化され難く且つ反応し難い。したがって、構造の安定性を良好に維持することができる。 In addition, since the terminal electrode of the present invention includes the second layer that is denser than the first layer, when the plating layer is formed on the second layer, the plating solution is used for the ceramic body and the terminal electrode. It is possible to sufficiently suppress intrusion in the meantime. As a result, the corrosion of the ceramic body and the decrease in the adhesive strength between the ceramic body and the terminal electrode can be suppressed. Furthermore, since the second layer contains copper and copper oxide, surface activity can be suppressed as compared with a terminal electrode made of only copper while maintaining excellent conductivity. Thus, since surface activity is suppressed, even if it heats in post-processing, it is hard to be oxidized and it is hard to react. Therefore, the stability of the structure can be maintained well.
本発明の端子電極における第1の層の空孔率は5〜30体積%であり、第2の層の空孔率は5体積%未満であることが好ましい。これによって、端子電極の機械的強度を一層高くすること、及びめっき液がセラミック素体と端子電極の間に侵入することを一層抑制することができる。 In the terminal electrode of the present invention, the porosity of the first layer is preferably 5 to 30% by volume, and the porosity of the second layer is preferably less than 5% by volume. Thereby, it is possible to further increase the mechanical strength of the terminal electrode and further suppress the intrusion of the plating solution between the ceramic body and the terminal electrode.
本発明では、第2の側面において、セラミック素体と、該セラミック素体の上に上述の端子電極を備えるセラミック電子部品を提供する。本発明のセラミック電子部品における端子電極は、上述の特徴を有するため、高い信頼性を有する。 In the present invention, in a second aspect, a ceramic body and a ceramic electronic component including the above-described terminal electrode on the ceramic body are provided. Since the terminal electrode in the ceramic electronic component of the present invention has the above-described characteristics, it has high reliability.
本発明によれば、セラミック素体との接着力が高く、優れた導電性と優れた機械的強度とを有するセラミック電子部品用の端子電極を提供することができる。また、そのような端子電極を備えることから、高い信頼性を有するセラミック電子部品を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the adhesive force with a ceramic element | base_body can be provided, and the terminal electrode for ceramic electronic components which has the outstanding electroconductivity and the outstanding mechanical strength can be provided. Moreover, since such a terminal electrode is provided, a highly reliable ceramic electronic component can be provided.
以下、場合により図面を参照して、本発明の好適な実施形態について説明する。 In the following, preferred embodiments of the present invention will be described with reference to the drawings as the case may be.
図1は、本実施形態のセラミック電子部品の模式断面図である。本実施形態のセラミック電子部品は、バリスタ素体20と、バリスタ素体20の主面20aの上に設けられた端子電極10と、を備えるバリスタ100である。バリスタ100用の端子電極10は、バリスタ素体20側から、第1の層4及び第2の層5が、この順で積層された積層構造を有する。バリスタ素体20は、バリスタ層22,24,26がこの順で積層された積層構造を有している。各バリスタ層22,24,26に設けられたビアホールには、ビアホール電極32が形成されている。バリスタ素体20の主面20a側に配置されたバリスタ層22に設けられたビアホール電極32は、第1の層4と物理的に接触している。したがって、端子電極10は、ビアホール電極32を介して、バリスタ層22,24,26の間に埋設された内部電極34と電気的に接続されている。
FIG. 1 is a schematic cross-sectional view of the ceramic electronic component of the present embodiment. The ceramic electronic component of this embodiment is a
端子電極10は、導体であり、バリスタ素体20側から、互いに組成及び空孔率が異なる第1の層4と第2の層5とを有する。第1の層は、主成分としてニッケル及び酸化ニッケルを含有する。第1の層におけるニッケル及び酸化ニッケルの合計含有量は、ニッケルに換算して、好ましくは50〜95質量%であり、より好ましくは60〜80質量%である。ニッケル及び酸化ニッケルの合計含有量が低くなり過ぎると、バリスタ素体20と第1の層4との十分に高い接着力が損なわれる傾向にある。一方、ニッケル及び酸化ニッケルの合計含有量が高くなり過ぎると、空孔が増え、抵抗値が上昇する傾向にある。
The
第1の層4の厚みは、端子電極10として機能を十分に維持するとともに機械的強度に十分に優れたものとする観点から、好ましくは5〜20μmであり、より好ましくは10〜15μmである。
The thickness of the
第2の層5は、主成分として銅及び酸化銅を含有する。第1の層における銅及び酸化銅の合計含有量は、銅に換算して、好ましくは50〜95質量%であり、より好ましくは60〜80質量%である。銅及び酸化銅の合計含有量が低くなり過ぎると、端子電極10の優れた導電性が損なわれる傾向にある。一方、銅及び酸化銅の合計含有量が高くなり過ぎると、酸化が進み、抵抗値が増加して導電性が損なわれる傾向にある。
The
第2の層5におけるニッケル及び酸化ニッケルの合計含有量は、好ましくは20質量%以下であり、より好ましくは10質量%以下である。第2の層5におけるニッケル及び酸化ニッケルの合計含有量が高くなり過ぎると、第2の層5の上にめっき層を形成する場合に、エッチングによる酸化物の除去が困難となり、めっき層の形成が難しくなる傾向にある。
The total content of nickel and nickel oxide in the
第2の層5の厚みは、端子電極10としての機能を十分に維持するとともに、端子電極10の機械的強度に十分に優れたものとする観点から、好ましくは0.5〜10μmであり、より好ましくは0.5〜5μmである。
The thickness of the
本明細書において、各電極層(第1の層4、第2の層5)の空孔率は次の手順で求めることができる。まず、セラミック電子部品を樹脂埋めして研磨する。各電極層の断面を、走査型電子顕微鏡(SEM、倍率:1500倍)を用いて観察し、空孔を特定する。特定された空孔の合計面積を観察画像の全体面積で割って空孔の面積比率を算出する。算出した当該面積比率を体積比率に換算する。このようにして、各電極層の空孔率を求めることができる。
In this specification, the porosity of each electrode layer (the
本明細書において、各電極層(第1の層4、第2の層5)及びセラミック素体の組成は次のようにして求めることができる。まず、空孔率を求めるときと同様にして、各電極層及びセラミック素体の断面を、走査型電子顕微鏡(SEM、倍率:2000倍)を用いて観察し、各電極層及びセラミック素体の領域を確定する。その後、エネルギー分散型X線分析(EDS)によって、金属元素を定量する。これによって、金属元素の含有量を測定することができる。また、酸素の有無を分析することによって、酸化物の有無を確認することができる。
In this specification, the composition of each electrode layer (the
第1の層4の空孔率は、好ましくは5〜30体積%であり、より好ましくは5〜15体積%であり、さらに好ましくは5〜10体積%である。このように、第1の層4は、第2の層5よりも、高い空孔率を有することから、特に端子電極10に主面20aに平行な力が加わった場合に、端子電極10がバリスタ素体20の主面20aから剥離したり、端子電極10自体が破損したりすることを十分に抑制することができる。このため、端子電極10は、優れた機械的強度を有する。なお、第1の層4の空孔率が高くなり過ぎると、端子電極10の電気抵抗が高くなる傾向にある。一方、第1の層4の空孔率が低くなり過ぎると、機械的強度の向上効果が得難くなる場合がある。
The porosity of the
第2の層5の空孔率は、好ましくは10体積%未満であり、より好ましくは5体積%未満であり、さらに好ましくは3体積%未満である。このように、第2の層5は、第1の層4よりも、低い空孔率を有することから、十分に緻密である。このため、第2の層5の上にめっき層を設ける場合に、めっき液がバリスタ素体20と端子電極10との界面や、バリスタ素体20の内部に侵入するのを抑制することができる。
The porosity of the
バリスタ素体20における各バリスタ層22,24,26は、主成分として酸化亜鉛(ZnO)を含み、副成分として遷移金属の酸化物、希土類金属の酸化物、カルシウム酸化物、又はケイ素酸化物を含むことが好ましい。これによって、優れたバリスタ特性と大きなサージ耐性とを高水準で両立することができる。
Each
バリスタ層22,24,26に含まれるカルシウム酸化物としては、CaO、並びにカルシウムとケイ素と酸素とを含むCaSiO3及びCa2SiO4等の複合酸化物等が挙げられる。バリスタ層22,24,26に含まれるケイ素酸化物としては、SiO2、カルシウムとケイ素と酸素とを含むCaSiO3、Ca2SiO4、及びZn2SiO4等の複合酸化物等が挙げられる。バリスタ層22,24,26は、上述の副成分の他に、Coの酸化物又はIIIB族元素から選ばれる少なくとも1種の酸化物を含むことが好ましい。IIIB族元素としては、B、Al、Ga、及びInを挙げることができる。
Examples of the calcium oxide contained in the varistor layers 22, 24, and 26 include CaO and composite oxides such as CaSiO 3 and Ca 2 SiO 4 containing calcium, silicon, and oxygen. Examples of the silicon oxide contained in the varistor layer 22,24,26, SiO 2, CaSiO 3, Ca 2
内部電極34及びビアホール電極32は、主成分として、パラジウム又は銀などを含む金属成分を含有する。内部電極34及びビアホール電極32は、上記主成分の他に、酸化亜鉛、酸化バリウム及び酸化ホウ素等の酸化物やガラス成分を含有していてもよい。
The
次に、バリスタ100の製造方法の一例を説明する。バリスタ100の製造方法は、バリスタ素体20を形成する第1工程と、バリスタ素体20の主面20a上に端子電極10を形成する第2工程と、を有する。以下、各工程の詳細を説明する。
Next, an example of a method for manufacturing the
第1工程では、複数のバリスタ層と、それらの間に埋設された内部電極とを有する積層構造からなるバリスタ素体20を以下の手順で形成する。まず、バリスタ層22,24,26の原料となる、酸化亜鉛、遷移金属の酸化物、希土類金属の酸化物、カルシウム酸化物、ケイ素酸化物、及びその他の成分を各々秤量した後、各成分を混合してバリスタ原料を調製する。このバリスタ原料と、有機ビヒクルとを混練して、バリスタ層形成用の塗料(スラリー)を得る。有機ビヒクルとは、有機バインダを有機溶剤中に溶解したものである。有機バインダとしては、エチルセルロース及びポリビニルブチラール等が挙げられる。有機溶剤としては、テルピネオール、ブチルカルビトール、アセトン、及びトルエン等が挙げられる。 In the first step, a varistor element body 20 having a laminated structure having a plurality of varistor layers and internal electrodes embedded therebetween is formed by the following procedure. First, after weighing each of zinc oxide, transition metal oxide, rare earth metal oxide, calcium oxide, silicon oxide, and other components as raw materials for the varistor layers 22, 24, and 26, Mix to prepare varistor material. The varistor raw material and the organic vehicle are kneaded to obtain a varistor layer-forming coating material (slurry). An organic vehicle is obtained by dissolving an organic binder in an organic solvent. Examples of the organic binder include ethyl cellulose and polyvinyl butyral. Examples of the organic solvent include terpineol, butyl carbitol, acetone, and toluene.
上述のスラリーを、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して厚さ30μm程度の膜を形成する。こうして得られた膜をフィルムから剥離してグリーンシートを得る。 The above slurry is applied on a film made of, for example, polyethylene terephthalate by a known method such as a doctor blade method, and then dried to form a film having a thickness of about 30 μm. The film thus obtained is peeled from the film to obtain a green sheet.
次に、グリーンシートに、バリスタ素体20内に埋設される内部電極34及びビアホール電極32に対応する電極パターンを形成する。内部電極34の電極パターンは、例えば、パラジウム粒子等の金属粉末、ガラスフリット、有機バインダ及び有機溶剤を混合した導電性ペーストをスクリーン印刷法等によって塗布し、乾燥することによって形成される。また、ビアホール電極32の電極パターンは、グリーンシートに公知の方法によって形成されたビアホールに導電性ペーストを充填し、乾燥することによって形成される。導電性ペーストに用いられる有機バインダとしては、例えば、エチルセルロース及びポリビニルブチラール等が挙げられる。導電性ペーストに用いられる有機溶剤としては、テルピネオール、ブチルカルビトール、アセトン、及びトルエン等が挙げられる。
Next, an electrode pattern corresponding to the
次に、電極パターンが形成された各グリーンシートと、必要に応じて電極パターンが形成されていないグリーンシートとを所定の順序で重ねてシート積層体を形成する。こうして得られたシート積層体を、例えば、チップ単位に切断して、分割された複数のグリーン体を得る。このグリーン体を、180〜400℃で0.5〜24時間加熱して、脱バインダを行う。その後、850〜1400℃で0.5〜8時間焼成することによって、バリスタ素体20が得られる。 Next, each green sheet on which the electrode pattern is formed and a green sheet on which the electrode pattern is not formed are stacked in a predetermined order as necessary to form a sheet laminate. The sheet laminate obtained in this way is cut into, for example, chips, to obtain a plurality of divided green bodies. The green body is heated at 180 to 400 ° C. for 0.5 to 24 hours to remove the binder. Thereafter, the varistor element body 20 is obtained by baking at 850 to 1400 ° C. for 0.5 to 8 hours.
バリスタ素体20の主面20a上には、必要に応じて、下地ガラス層を設けてもよい。下地ガラス層は、例えば、SiO2−ZnO−BaO−ZrO2−Al2O3等の酸化物に、有機バインダ及び有機溶剤を配合したペーストを、主面20a上に塗布した後、乾燥及び焼付けを行うことによって形成することができる。
A base glass layer may be provided on the
また、バリスタ素体20の主面20a上には、抵抗体を形成してもよい。抵抗体は、ガラス粉末、金属酸化物及び金属ホウ化物等の無機粒子、有機バインダ、並びに有機溶剤を混合して調製した抵抗ペーストを用いて形成することができる。ガラス粉末としては、Al2O3−B2O3−SiO2等のガラスを用いることができる。金属酸化物としては、例えばRuO2又はSnO2を用いることができる。金属ホウ化物としては、例えばLaB6を用いることができる。抵抗体は、スクリーン印刷法等によって主面20a上に塗布した上述の抵抗ペーストを、800〜900℃にて焼付けることによって形成することができる。抵抗体は、バリスタ素体20の主面20aの上に直接設けてもよいし、主面20aの上に形成された下地ガラス層の上に設けてもよい。
Further, a resistor may be formed on the
第2工程では、以下の手順で、バリスタ素体20の主面20a上に、第1の層4及び第2に層5を有する端子電極10を形成する。まず、端子電極10を形成するための導電性ペーストを調製する。この導電性ペーストは、構成元素として銅及びニッケルを有する合金(CuNi合金)の粉末50〜95質量部に対し、有機バインダを1〜20質量部、ガラスを0〜20質量部、分散剤を0〜10質量部、有機溶剤を1〜40質量部配合して混合することによって調製することができる。ここで用いる有機バインダとしては、例えば、アクリル樹脂、エチルセルロース及びポリビニルブチラール等が挙げられる。また、有機溶剤としては、テルピネオール、ブチルカルビトール、アセトン、及びトルエン等が挙げられる。
In the second step, the
ここで用いるCuNi合金におけるNiの質量比率は、好ましくは10〜80質量%であり、より好ましくは15〜75質量%である。Niの質量比率が高くなり過ぎると、端子電極10が焼結し難くなる傾向にある。一方、Niの質量比率が低くなり過ぎると、2層構造を有する端子電極10が得られ難くなる傾向にある。
The mass ratio of Ni in the CuNi alloy used here is preferably 10 to 80 mass%, more preferably 15 to 75 mass%. If the mass ratio of Ni becomes too high, the
調製した導電性ペーストを、バリスタ素体20の主面20a上に、スクリーン印刷法によって塗布する。塗布した後、乾燥して、端子電極10に対応する電極パターンを形成する。その後、上記電極パターンを600〜1300℃で3〜30分間保持する焼付けを行って、バリスタ素体20の主面20a上に端子電極10を形成する。焼付け温度が600℃未満であると、端子電極10の焼結が十分に進行し難くなる傾向にあり、1300℃を超えると端子電極10が過焼結となる傾向にある。また、焼付け時の保持時間が3分未満であると、端子電極10の焼結が十分に進行し難くなる傾向にあり、30分を超えると端子電極10が過焼結となる傾向にある。
The prepared conductive paste is applied onto the
焼付け時の昇温速度は、好ましくは10〜200℃/分である。昇温速度が10℃/分未満であると、端子電極10が過焼結し易くなる傾向にあり、200℃/分を超えると焼結不足になり易くなる傾向にある。端子電極10は、主面20a上に形成された抵抗体の両端部を覆うように設けてもよい。
The temperature rising rate during baking is preferably 10 to 200 ° C./min. If the rate of temperature increase is less than 10 ° C./min, the
端子電極10の焼付けは、酸素を含む雰囲気中で行う必要がある。製造設備及び製造工程簡素化の観点から、焼付けは大気中で行うことが好ましい。これによって、それぞれ酸化物を含有する第1の層4及び第2の層5を形成することができる。焼付けを不活性ガス雰囲気中で行うと、2層構造を有する端子電極10を得ることができない。
The
以上の工程によって得られる端子電極10は、バリスタ素体20側から、互いに組成の異なる第1の層4と第2の層5とを有する。第1の層4は、主成分としてニッケル及び酸化ニッケルを含有する。一方、第2の層5は、主成分として銅及び酸化銅を含有する。また、第1の層4は、第2の層5よりも気孔率が大きくなっている。このため、端子電極10は、バリスタ素体20の主面20aに平行な方向に力が加えられた場合に、第1の層4が若干歪んで、力を吸収することができる。このため、端子電極10は、優れた機械的強度を有する。また、バリスタ素体20側に配置される第1の層4が酸化ニッケルを含むため、バリスタ素体20との接着力が高い。このように、本実施形態の端子電極10は、空孔率が高く且つ酸化ニッケルを含む第1の層4を備えるため、バリスタ素体20と十分に高い強度で接着されることとなる。
The
端子電極10の表面に、めっき処理を施して、めっき層を設けてもよい。めっき処理は無電解めっき及び電解めっきのどちらでもよい。例えば、めっき層は、Niめっき浴(ワット浴など)及びSnめっき浴(中性Snめっき浴など)を用いたバレルめっき法により、Niめっき層とSnめっき層とを順次形成する方法によって得ることができる。これによって、第1の層4、第2の層5、Niめっき層及びSnめっき層が順次積層された4層構造を有する端子電極を形成することができる。
The surface of the
端子電極10は、第1の層4よりも空孔率が低い緻密な第2の層5を有しているため、めっき層を形成する際にめっき液の成分が、端子電極10及びバリスタ素体20の内部、並びに端子電極10及びバリスタ素体20の界面に侵入することを十分に抑制することができる。これによって、端子電極10及びバリスタ素体20の劣化、並びに端子電極10とバリスタ素体20の間における剥離の発生を、十分に抑制することができる。したがって、めっき処理を行っても、端子電極10の優れた機械的強度と、端子電極10とバリスタ素体20との間の優れた接着力を十分に維持することができる。また、第2の層5は、酸化物としてCuOを含んでいるが、NiOよりもエッチングによる除去が容易である。このため、第2の層5を覆うめっき層を容易に形成することができる。
Since the
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に何ら限定されるものではない。例えば、バリスタ100は、バリスタ素体20の主面20a上に、ガラス下地層、抵抗体及びこれらを覆うガラス製の保護層を有していてもよい。本発明のセラミック電子部品は、バリスタに限られるものではなく、例えばインダクタ、コンデンサ、又はLCR(インダクタ、コンデンサ及び抵抗の複合電子部品)であってもよい。
The preferred embodiment of the present invention has been described above, but the present invention is not limited to the above embodiment. For example, the
本発明の内容を、実施例及び比較例を参照してより詳細に説明するが、本発明は以下の実施例に限定されるものではない。 The contents of the present invention will be described in more detail with reference to examples and comparative examples, but the present invention is not limited to the following examples.
[バリスタの作製]
(実施例1)
バリスタ素体形成用のスラリーを以下の手順で調製した。酸化亜鉛の粉末と、有機バインダ、有機溶剤、及び添加剤を配合し、ボールミルを用いて20時間混合して、バリスタ素体用のスラリーを得た。
[Production of varistors]
Example 1
A slurry for forming a varistor element body was prepared by the following procedure. Zinc oxide powder, an organic binder, an organic solvent, and an additive were blended and mixed for 20 hours using a ball mill to obtain a slurry for a varistor element body.
外部電極を形成するための導電性ペーストを以下の手順で調製した。導電粉末として、ガラスコートされたCuNi合金粉末(Ni比率:10質量%)を準備した。この導電粉末80質量部に対し、アクリル樹脂、ブチルカルビトール及びブチルカルビトールアセテートを、合計で20質量部配合し、3本ロールミルを用いて混合して、端子電極用の導電性ペーストを調製した。 A conductive paste for forming external electrodes was prepared by the following procedure. As the conductive powder, a glass-coated CuNi alloy powder (Ni ratio: 10% by mass) was prepared. A total of 20 parts by mass of acrylic resin, butyl carbitol and butyl carbitol acetate was mixed with 80 parts by mass of the conductive powder, and mixed using a three-roll mill to prepare a conductive paste for terminal electrodes. .
上述の通り調製したスラリー及び導電性ペーストを用いて、図1に示すようなバリスタ100を作製した。具体的には、まず、上記の通り調製したバリスタ素体用のスラリーを、ドクターブレード法により、ポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して厚さ30μmの膜を形成した。こうして得られた膜をフィルムから剥離してグリーンシートを得た。
A
次に、グリーンシートに、内部電極34及びビアホール電極32に対応する電極パターンを形成した。電極パターンは、パラジウム粉末を含む導電性ペーストを、スクリーン印刷法によって塗布又はビアホールに充填し、乾燥させることにより形成した。次に、電極パターンが形成されたグリーンシートを積み重ねてシート積層体を形成した。こうして得られたシート積層体に、加熱処理を施して脱バインダを行った後、焼成してバリスタ素体20を得た。
Next, an electrode pattern corresponding to the
ビアホール電極32の端面が露出したバリスタ素体20の主面上20a上に、ビアホール電極32の端面を覆うようにして導電性ペーストをスクリーン印刷法によって塗布した。塗布した導電性ペーストを、熱風乾燥した後、大気中で焼付けを行い、端子電極10を作製した。端子電極10の焼付け条件(温度プロファイル)は、昇温速度:42℃/分、焼付け温度:700℃、保持時間:10分間、とした。このようにして、実施例1のバリスタ100を得た。
On the
(実施例2〜11、比較例1〜6)
導電性ペーストの調製に表1に示すNi含有量を有するCuNi合金粉末を用いたこと、及び端子電極10の焼付け条件を表1に示すとおりに変更したこと以外は、実施例1と同様にしてバリスタ100を作製した。なお、焼付け温度は、いずれも700℃とした。これらを、実施例2〜11及び比較例1〜6のバリスタとした。
(Examples 2-11, Comparative Examples 1-6)
Except having used the CuNi alloy powder which has Ni content shown in Table 1 for preparation of an electrically conductive paste, and having changed the baking conditions of the
[端子電極の評価]
<層構造の有無>
作製した各実施例及び各比較例のバリスタ100を樹脂埋めし、図1に示すような断面が露出するまで研磨し、当該断面を走査型電子顕微鏡(SEM、倍率:1500倍)を用いて観察した。そして、同断面のエネルギー分散型X線分析(EDS)で、端子電極10の金属元素及び酸素の分布を確認した。端子電極10に組成が互いに異なる2つの層を有するものを「層構造有り」、組成が均一であり単一層からなるものを「層構造無し」と評価した。評価結果は表1に示すとおりであった。
[Evaluation of terminal electrode]
<Presence of layer structure>
The produced
<焼結性>
上述の断面のSEM観察(倍率:1500倍)に基づいて、端子電極10の焼結性を評価した。良好な焼結性を示したいたものを「A」、組成像においてコントラストの黒い部分(空孔)が比較的多かったものを「B」、粒成長が進まず、十分に緻密化していなかったものを「C」、粒子の異常成長があり、過焼結であったものを「D」と評価した。評価結果は表1に示すとおりであった。
<Sinterability>
The sinterability of the
<めっき液の侵入>
作製したバリスタ100を、バレルめっき装置によりNiめっきとSnめっきを順に行った。その後、バリスタ100をめっき浴から取り出して研磨し、図1に示すような断面のSEM観察(倍率:1500倍)を行った。端子電極10及びバリスタ素体20の内部、又は端子電極10及びバリスタ素体20の間にめっき液の侵入が確認されなかったものを「A」、めっき液の侵入が確認されたものを「B」と評価した。評価結果は表1に示すとおりであった。
<Invasion of plating solution>
The produced
<接着強度>
作製したバリスタ100の端子電極10と、用意した基板とをはんだで接続して、評価用部品を作製した。そして、固定した基板から、基板とバリスタ100とが対向する方向にバリスタ100を引っ張って、端子電極10がバリスタ素体20から剥離するのに必要な引張力を測定した。引張力が1.47Nを超える場合を「A」、0.98〜1.47Nの場合を「B」、0.98N未満の場合を「C」と評価した。評価結果は表1に示すとおりであった。
<Adhesive strength>
The
<機械的強度>
作製したバリスタ100の端子電極10と、用意した基板とをはんだで接続して、評価用部品を作製した。基板を固定し、バリスタ100と基板の対向方向とは垂直な方向にバリスタ100を押して、端子電極が破損するのに必要な押し力を測定した。押し力が、1.47Nを超える場合を「A」、0.98〜1.47Nの場合を「B」、0.98N未満の場合を「C」と評価した。評価結果は表1に示すとおりであった。
<Mechanical strength>
The
SEM観察及びEDSの結果から、実施例1〜11の端子電極10は、バリスタ素体20側から、主要な元素としてNi元素を含有する第1の層4と、主要な元素としてCu元素を含有する第2の層5の2層に分離していることが確認された。また、実施例1〜11の第1の層4は、第2の層5よりもコントラストの黒い部分が多く、高い空孔率を有することが確認された。一方、比較例1〜6の端子電極10は、いずれも、単一組成となっており、2層構造とはなっていなかった。
From the results of SEM observation and EDS, the
いずれの実施例及び比較例においても、端子電極10を大気中で焼付ける前の試料では、端子電極10の前駆体である電極パターンにおいて酸素は検出されなかった。一方、大気中で焼付けを行って得られた各実施例のバリスタ100の図1に示す断面のEDS分析では、第1の層4及び第2の層5の両方において、酸素が検出された。したがって、第1の層4及び第2の層5は、それぞれ酸化ニッケル及び酸化銅を含んでいることが確認された。
In any of the examples and comparative examples, oxygen was not detected in the electrode pattern that is a precursor of the
次に、実施例2,3,5の端子電極の断面のSEM画像を用いて、端子電極10の中央部の第1の層4、及び第2の層5の厚みをそれぞれ測定した。また、EDSによって、第1の層4、及び第2の層5のNi含有量を測定した。また、組成像でコントラストの黒い部分を空孔と判断し、組成像全体の面積に対する空孔の面積の比率を体積比率に換算して空孔率を算出した。これらの結果を、表2に纏めて示す。
Next, the thicknesses of the
本発明によれば、セラミック素体との接着力が高く、優れた導電性と優れた機械的強度とを有するセラミック電子部品用の端子電極を提供することができる。また、高い信頼性を有するセラミック電子部品を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the adhesive force with a ceramic element | base_body can be provided, and the terminal electrode for ceramic electronic components which has the outstanding electroconductivity and the outstanding mechanical strength can be provided. In addition, a ceramic electronic component having high reliability can be provided.
4…第1の層、5…第2の層、10…端子電極、20…バリスタ素体(セラミック素体)、22,24,26…バリスタ層、32…ビアホール電極、34…内部電極、100…バリスタ(セラミック電子部品)。
DESCRIPTION OF
Claims (3)
前記セラミック素体側から、ニッケル及び酸化ニッケルを含む第1の層と、銅及び酸化銅を含む第2の層とを備え、
前記第1の層は前記第2の層よりも高い空孔率を有する端子電極。 A terminal electrode for a ceramic electronic component provided on a ceramic body,
From the ceramic body side, comprising a first layer containing nickel and nickel oxide, and a second layer containing copper and copper oxide,
The first electrode is a terminal electrode having a higher porosity than the second layer.
A ceramic electronic component comprising a ceramic body and the terminal electrode according to claim 1 or 2 on the ceramic body.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010168414A JP2012028689A (en) | 2010-07-27 | 2010-07-27 | Terminal electrode and ceramic electronic component equipped with it |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010168414A JP2012028689A (en) | 2010-07-27 | 2010-07-27 | Terminal electrode and ceramic electronic component equipped with it |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012028689A true JP2012028689A (en) | 2012-02-09 |
Family
ID=45781239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010168414A Pending JP2012028689A (en) | 2010-07-27 | 2010-07-27 | Terminal electrode and ceramic electronic component equipped with it |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012028689A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016006513A1 (en) * | 2014-07-09 | 2016-01-14 | 東洋紡株式会社 | Electro-conductive paste |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61236110A (en) * | 1985-04-11 | 1986-10-21 | 株式会社村田製作所 | Laminate ceramic capacitor |
JPH08162359A (en) * | 1994-12-08 | 1996-06-21 | Murata Mfg Co Ltd | Chip type ceramic electronic part |
JP2000049034A (en) * | 1998-07-28 | 2000-02-18 | Murata Mfg Co Ltd | Ceramic electronic component and manufacture of the same |
JP2002015946A (en) * | 2000-06-30 | 2002-01-18 | Kyocera Corp | Ceramic capacitor |
JP2003217969A (en) * | 2002-01-24 | 2003-07-31 | Nec Tokin Corp | Manufacturing method of laminated ceramic capacitor |
JP2006186316A (en) * | 2004-11-30 | 2006-07-13 | Kyocera Corp | Ceramic electronic component and laminated ceramic capacitor |
-
2010
- 2010-07-27 JP JP2010168414A patent/JP2012028689A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61236110A (en) * | 1985-04-11 | 1986-10-21 | 株式会社村田製作所 | Laminate ceramic capacitor |
JPH08162359A (en) * | 1994-12-08 | 1996-06-21 | Murata Mfg Co Ltd | Chip type ceramic electronic part |
JP2000049034A (en) * | 1998-07-28 | 2000-02-18 | Murata Mfg Co Ltd | Ceramic electronic component and manufacture of the same |
JP2002015946A (en) * | 2000-06-30 | 2002-01-18 | Kyocera Corp | Ceramic capacitor |
JP2003217969A (en) * | 2002-01-24 | 2003-07-31 | Nec Tokin Corp | Manufacturing method of laminated ceramic capacitor |
JP2006186316A (en) * | 2004-11-30 | 2006-07-13 | Kyocera Corp | Ceramic electronic component and laminated ceramic capacitor |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016006513A1 (en) * | 2014-07-09 | 2016-01-14 | 東洋紡株式会社 | Electro-conductive paste |
JP6079888B2 (en) * | 2014-07-09 | 2017-02-15 | 東洋紡株式会社 | Conductive paste |
JPWO2016006513A1 (en) * | 2014-07-09 | 2017-04-27 | 東洋紡株式会社 | Conductive paste |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10090108B2 (en) | Conductive paste, electronic component, and method for manufacturing electronic component | |
KR101266343B1 (en) | Ceramic electronic component | |
KR101800212B1 (en) | Multilayer ceramic capacitor and method for manufacturing the same | |
US11430607B2 (en) | Ceramic electronic component | |
US20130038419A1 (en) | Laminated inductor | |
JP5099609B2 (en) | Multilayer electronic components | |
JP5904305B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
JP5142090B2 (en) | Ceramic multilayer electronic component and manufacturing method thereof | |
KR20130070682A (en) | Chip resistor and fabricating method thereof | |
JP2012033291A (en) | Paste for electrode formation, terminal electrode and ceramic electronic part | |
JP5266874B2 (en) | Manufacturing method of ceramic electronic component | |
JP4333594B2 (en) | Conductive paste and ceramic electronic components | |
JP4816202B2 (en) | Conductive paste and method for manufacturing ceramic electronic component | |
JP2010223849A (en) | Circuit board for probe card, and probe card using the same | |
JP4380145B2 (en) | Method for manufacturing conductive paste and ceramic electronic component | |
JP4427785B2 (en) | Conductive paste for terminal electrodes of multilayer ceramic electronic components | |
JP4826881B2 (en) | Conductive paste, multilayer ceramic electronic component manufacturing method, and multilayer ceramic electronic component | |
JP2012028689A (en) | Terminal electrode and ceramic electronic component equipped with it | |
JP2005005591A (en) | Conductive paste and inductor | |
WO2013099297A1 (en) | Laminate inductor | |
JP5998785B2 (en) | Laminated electronic components | |
JP2012142411A (en) | Ceramic electronic component | |
JP4211783B2 (en) | Conductive paste and multilayer ceramic electronic components | |
JP3744710B2 (en) | Multilayer ceramic capacitor | |
JP4387150B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130418 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20130424 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140603 |