JP5998785B2 - Laminated electronic components - Google Patents

Laminated electronic components Download PDF

Info

Publication number
JP5998785B2
JP5998785B2 JP2012205701A JP2012205701A JP5998785B2 JP 5998785 B2 JP5998785 B2 JP 5998785B2 JP 2012205701 A JP2012205701 A JP 2012205701A JP 2012205701 A JP2012205701 A JP 2012205701A JP 5998785 B2 JP5998785 B2 JP 5998785B2
Authority
JP
Japan
Prior art keywords
internal electrode
terminal electrode
side end
main component
element body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012205701A
Other languages
Japanese (ja)
Other versions
JP2014060331A (en
Inventor
友義 藤村
友義 藤村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2012205701A priority Critical patent/JP5998785B2/en
Publication of JP2014060331A publication Critical patent/JP2014060331A/en
Application granted granted Critical
Publication of JP5998785B2 publication Critical patent/JP5998785B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層セラミックコンデンサなどの積層電子部品に関する。   The present invention relates to a multilayer electronic component such as a multilayer ceramic capacitor.

積層セラミックコンデンサ等の電子部品では、小型化および高容量化を図るために、誘電体層および内部電極層の薄層化が進められている。誘電体層および内部電極層の薄層化を進めると、内部電極層と端子電極との接続も困難になる。   In an electronic component such as a multilayer ceramic capacitor, a dielectric layer and an internal electrode layer are being made thinner in order to reduce the size and increase the capacity. When the dielectric layer and the internal electrode layer are made thinner, it becomes difficult to connect the internal electrode layer and the terminal electrode.

内部電極層と端子電極との接続が不完全であると、得られる静電容量が低下するという課題を有する。そこで、端子電極と接続する内部電極層のリード部について、端子電極との接続性を高める手法がいくつか提案されている。   When the connection between the internal electrode layer and the terminal electrode is incomplete, there is a problem that the obtained capacitance is reduced. In view of this, several methods have been proposed for improving the connectivity of the internal electrode layer connected to the terminal electrode with the terminal electrode.

たとえば焼成後の素子本体の側端面を湿式バレル研磨することで、素子本体の側端面における内部電極層のリード部の露出を確実なものとし、リード部と端子電極との接続を高める技術が提案されている。また、金属の拡散係数を利用した(化学的現象を利用した)内部電極層のリード部の延長化技術も知られている。   For example, we propose a technology that improves the connection between the lead part and the terminal electrode by ensuring the exposure of the lead part of the internal electrode layer on the side end face of the element body by wet barrel polishing of the side end face of the element body after firing Has been. A technique for extending the lead portion of the internal electrode layer using a metal diffusion coefficient (using a chemical phenomenon) is also known.

しかしながら、内部電極層のリード部と端子電極とを物理的に確実に接続することは非常に困難であり、接続性を十分高める手法はいまだ確立されていない。なお、下記の特許文献1では、内部電極層のリード部の強度を高めるためにガラス延在部を形成する手法が開示されている。しかしながら、添加ガラス量を調整する手法をとるため、内部電極層の対向領域(コンデンサの有効領域)にまでガラスが拡散してしまい、電気的特性に悪影響を及ぼすおそれがあった。   However, it is very difficult to physically and reliably connect the lead portion of the internal electrode layer and the terminal electrode, and a method for sufficiently improving the connectivity has not yet been established. In Patent Document 1 below, a method of forming a glass extending portion in order to increase the strength of the lead portion of the internal electrode layer is disclosed. However, since the method of adjusting the amount of added glass is used, the glass diffuses to the opposing region of the internal electrode layer (effective region of the capacitor), which may adversely affect the electrical characteristics.

また、下記の特許文献2には、素子本体の側端面を物理的に削りとることで凹部を形成して接続部とし、めっき付きを良くする構造が開示されている。しかしながら、この構造においても、内部電極層のリード部と端子電極との接続を向上させることは困難であり、静電容量などの電気特性を、さらに向上させることが望まれていた。   Patent Document 2 below discloses a structure in which the side end surface of the element main body is physically cut to form a concave portion as a connection portion to improve plating. However, even in this structure, it is difficult to improve the connection between the lead portion of the internal electrode layer and the terminal electrode, and it has been desired to further improve the electrical characteristics such as capacitance.

また、下記の特許文献3では、スルーホール電極を形成する電子部品が開示されている。しかしながら、電子部品の小型化に伴い、素子本体にスルーホールを高精度に形成することが難しく、量産が困難である。   In Patent Document 3 below, an electronic component for forming a through-hole electrode is disclosed. However, with the miniaturization of electronic components, it is difficult to form through holes with high precision in the element body, and mass production is difficult.

なお、下記の特許文献4では、内部電極と端子電極との接合部分に内部電極を構成する金属を多く析出させて、水分に対するシール性を向上させることも提案している。しかしながら、特許文献4に示す発明では、内部電極と端子電極との接合部には、空隙が形成されないことが好ましいとされており、耐熱衝撃特性の向上や素子本体のクラック防止などを考慮するものではなかった。   In addition, the following Patent Document 4 proposes that a large amount of metal constituting the internal electrode is deposited at the joint between the internal electrode and the terminal electrode to improve the sealing property against moisture. However, in the invention shown in Patent Document 4, it is preferable that a gap is not formed at the joint between the internal electrode and the terminal electrode, which takes into account improvement of thermal shock resistance and prevention of cracks in the element body. It wasn't.

特開2009−170706号公報JP 2009-170706 A 特開2010-21523号公報JP 2010-21523 A 特開平07-201634号公報Japanese Patent Application Laid-Open No. 07-201634 特開2004-79618号公報JP 2004-79618 A

本発明は、このような実状に鑑みてなされ、その目的は、内部電極と端子電極とのコンタクト特性に優れ、しかも耐熱衝撃特性に優れると共に素子本体のクラック不良の低減を図ることが可能な積層電子部品を提供することである。   The present invention has been made in view of such a situation, and an object of the present invention is to provide a laminate that is excellent in contact characteristics between internal electrodes and terminal electrodes, has excellent thermal shock resistance, and can reduce crack defects in the element body. To provide electronic components.

上記目的を達成するために、本発明に係る積層電子部品は、
セラミック層を介して対向するように積層される複数の内部電極層が形成してある素子本体と、
前記素子本体の側端面に設けられる端子電極と、を有する積層電子部品であって、
前記端子電極と前記側端面との間には、所定間隔の隙間が形成され、
前記内部電極層の側端面方向の端部には、前記側端面から前記隙間を通して突出し前記端子電極に接続するリード部が前記内部電極層と一体に形成してあり、
前記リード部における前記側端面から突出している突出部の先端部には、前記端子電極の内部に埋め込まれ、前記リード部の厚さよりも厚い厚肉部が形成してあり、
前記内部電極層を構成する金属成分の内部電極主成分と、前記内部電極のリード部が接続する前記端子電極の端子電極主成分とが異なり、
前記突出部および厚肉部が、前記内部電極主成分と前記端子電極主成分との合金で構成してある。具体的には、前記内部電極主成分がニッケルであり、前記端子電極主成分が銅である。
In order to achieve the above object, the multilayer electronic component according to the present invention is
An element body in which a plurality of internal electrode layers laminated so as to face each other through a ceramic layer are formed;
A laminated electronic component having a terminal electrode provided on a side end surface of the element body,
A gap of a predetermined interval is formed between the terminal electrode and the side end surface,
A lead portion protruding from the side end surface through the gap and connected to the terminal electrode is formed integrally with the internal electrode layer at an end portion in the side end surface direction of the internal electrode layer,
A tip portion of the protruding portion protruding from the side end surface of the lead portion is embedded in the terminal electrode, and a thick portion thicker than the thickness of the lead portion is formed,
The internal electrode main component of the metal component constituting the internal electrode layer is different from the terminal electrode main component of the terminal electrode to which the lead portion of the internal electrode is connected,
The protruding portion and the thick portion are made of an alloy of the internal electrode main component and the terminal electrode main component. Specifically, the internal electrode main component is nickel and the terminal electrode main component is copper.

本発明の積層電子部品では、前記端子電極と前記側端面との間には、所定間隔の隙間が形成されていることから、耐熱衝撃特性に優れている。また、リード部における素子本体の側端面から突出している突出部の先端部には、端子電極の内部に埋め込まれ、リード部の厚さよりも厚い厚肉部が形成してあるため、端子電極と内部電極とのコンタクト特性に優れている。   In the multilayer electronic component of the present invention, since a gap with a predetermined interval is formed between the terminal electrode and the side end surface, the thermal shock resistance is excellent. In addition, since the tip portion of the protruding portion protruding from the side end surface of the element body in the lead portion is embedded in the terminal electrode and has a thicker portion thicker than the thickness of the lead portion, the terminal electrode and Excellent contact characteristics with internal electrodes.

しかも本発明に係る積層電子部品では、突出部および厚肉部が、前記内部電極主成分と前記端子電極主成分との合金で構成してあり、端子電極主成分が素子本体の内部に位置するリード部まで拡散する割合が少ない。そのため、素子本体の内部に位置するリード部の厚みが増大することによる素子本体のクラック発生を防止することができる。   Moreover, in the multilayer electronic component according to the present invention, the protruding portion and the thick portion are made of an alloy of the internal electrode main component and the terminal electrode main component, and the terminal electrode main component is located inside the element body. The rate of diffusion to the lead is small. Therefore, the occurrence of cracks in the element body due to an increase in the thickness of the lead portion located inside the element body can be prevented.

図1は本発明の一実施形態に係る積層セラミックコンデンサの概略断面図である。FIG. 1 is a schematic cross-sectional view of a multilayer ceramic capacitor according to an embodiment of the present invention. 図2は図1に示すコンデンサの要部拡大断面図である。FIG. 2 is an enlarged cross-sectional view of a main part of the capacitor shown in FIG. 図3(A)〜図3(C)は図1に示すコンデンサの製造方法の一例を示す概略断面図である。3A to 3C are schematic cross-sectional views showing an example of a method for manufacturing the capacitor shown in FIG. 図4は図3(C)の続きの工程を示す概略断面図である。FIG. 4 is a schematic cross-sectional view showing a step subsequent to FIG. 図5(A)〜図5(C)は図4の続きの工程を示す概略断面図である。FIG. 5A to FIG. 5C are schematic cross-sectional views showing a continuation process of FIG.

以下、本発明を、図面に示す実施形態に基づき説明する。
図1に示すように、本実施形態に係る積層セラミックコンデンサ2は、素子本体4と、第1端子電極6と第2端子電極8とを有する。素子本体4は、第1内部電極層12および第2内部電極層13を有し、内側誘電体層10を挟むように、これらの内部電極層12,13が交互に積層してある。
Hereinafter, the present invention will be described based on embodiments shown in the drawings.
As shown in FIG. 1, the multilayer ceramic capacitor 2 according to the present embodiment includes an element body 4, a first terminal electrode 6, and a second terminal electrode 8. The element body 4 has a first internal electrode layer 12 and a second internal electrode layer 13, and these internal electrode layers 12 and 13 are alternately laminated so as to sandwich the inner dielectric layer 10.

素子本体4は、その積層方向(Z軸方向)の両端面に、外側誘電体層14を有する。交互に積層される一方の第1内部電極層12は、素子本体4の第1側端面5に形成してある第1端子電極6に対して電気的に接続してある。また、交互に積層される他方の第2内部電極層13は、素子本体4の第2側端面7に形成してある第2端子電極8に対して電気的に接続してある。   The element body 4 has outer dielectric layers 14 on both end faces in the stacking direction (Z-axis direction). One of the first internal electrode layers 12 stacked alternately is electrically connected to the first terminal electrode 6 formed on the first side end face 5 of the element body 4. The other second internal electrode layer 13 stacked alternately is electrically connected to the second terminal electrode 8 formed on the second side end face 7 of the element body 4.

素子本体4の第1側端面5と第2側端面7とは、X軸方向に沿って相互に対向している。図1〜図4において、X軸、Y軸およびZ軸は、相互に垂直であり、Z軸が誘電体層10の積層方向に一致し、X軸は、内部電極層12および13の引出方向に一致する。素子本体4は、Y軸方向にも所定の幅を有する。   The first side end surface 5 and the second side end surface 7 of the element body 4 face each other along the X-axis direction. 1 to 4, the X axis, the Y axis, and the Z axis are perpendicular to each other, the Z axis coincides with the stacking direction of the dielectric layer 10, and the X axis indicates the extraction direction of the internal electrode layers 12 and 13. Matches. The element body 4 has a predetermined width also in the Y-axis direction.

内側誘電体層10および外側誘電体層14の材質は、特に限定されず、たとえばチタン酸カルシウム、チタン酸ストロンチウムおよび/またはチタン酸バリウムなどの誘電体材料で構成される。各内側誘電体層10,11の厚みは、特に限定されないが、0.2μm〜数十μmのものが一般的である。また、外側誘電体層14からなる外層部の厚みは、特に限定されないが、好ましくは10〜200μmの範囲である。   The material of the inner dielectric layer 10 and the outer dielectric layer 14 is not particularly limited, and is made of a dielectric material such as calcium titanate, strontium titanate and / or barium titanate. The thickness of each inner dielectric layer 10, 11 is not particularly limited, but is generally 0.2 μm to several tens of μm. Further, the thickness of the outer layer portion composed of the outer dielectric layer 14 is not particularly limited, but is preferably in the range of 10 to 200 μm.

第1内部電極層12および第2内部電極層13の材質は、特に限定されず、たとえばNi、Pd、Ag、Cuなどが例示されるが、好ましくは、NiまたはNi合金である。   The material of the first internal electrode layer 12 and the second internal electrode layer 13 is not particularly limited, and examples thereof include Ni, Pd, Ag, and Cu. Ni or Ni alloy is preferable.

端子電極6および8の材質も特に限定されないが、通常、Ni,Pd,Ag,Cu等の少なくとも1種、又はそれらの合金を用いることができる。端子電極6および8としては、通常、Cu,Cu合金、Ni又はNi合金等や、Ag,Ag−Pd合金等が使用される。端子電極6および8の各厚みt0(図2参照)も特に限定されないが、通常2〜50μm程度である。   The material of the terminal electrodes 6 and 8 is not particularly limited, but usually at least one of Ni, Pd, Ag, Cu, or an alloy thereof can be used. As the terminal electrodes 6 and 8, Cu, Cu alloy, Ni, Ni alloy or the like, Ag, Ag—Pd alloy or the like is usually used. The thickness t0 (see FIG. 2) of the terminal electrodes 6 and 8 is not particularly limited, but is usually about 2 to 50 μm.

本実施形態では、第1内部電極層12および第2内部電極層13の金属主成分と、端子電極6および8の金属主成分は、異なることが好ましく、内部電極主成分がニッケルであり、前記端子電極主成分が銅であることが好ましい。ただし、その他の組合せでも良い。たとえば内部電極主成分がAg−Pd合金であり、前記端子電極主成分がCuの組合せなどが例示される。   In the present embodiment, the metal main component of the first internal electrode layer 12 and the second internal electrode layer 13 and the metal main component of the terminal electrodes 6 and 8 are preferably different, the internal electrode main component is nickel, The terminal electrode main component is preferably copper. However, other combinations may be used. For example, the internal electrode main component is an Ag—Pd alloy and the terminal electrode main component is a combination of Cu.

端子電極6および8は、単一層で構成しても良いが、複数の層で構成しても良い。いずれにしても、素子本体4の側端面5または7に直接に接触する端子電極6および8の部分は、内部電極層12および13の主成分と異なる金属を主成分とすることが好ましい。たとえば内部電極層12および13の主成分をNiとする場合には、端子電極6および8は、Cuを主成分とする金属で構成することが好ましい。後述するように、カーケンドール効果による金属拡散を利用して突出部26および厚肉部28を形成し易くするためである。   The terminal electrodes 6 and 8 may be composed of a single layer, but may be composed of a plurality of layers. In any case, the portions of the terminal electrodes 6 and 8 that are in direct contact with the side end face 5 or 7 of the element body 4 are preferably composed mainly of a metal different from the main components of the internal electrode layers 12 and 13. For example, when the main component of the internal electrode layers 12 and 13 is Ni, the terminal electrodes 6 and 8 are preferably made of a metal containing Cu as a main component. This is because it is easy to form the protruding portion 26 and the thick portion 28 by utilizing metal diffusion by the Kirkendall effect, as will be described later.

積層セラミックコンデンサ2の形状やサイズは、目的や用途に応じて適宜決定すればよい。積層セラミックコンデンサ2が直方体形状の場合は、通常、縦(0.2〜5.7mm)×横(0.1〜5.0mm)×厚み(0.1〜3.2mm)程度である。   The shape and size of the multilayer ceramic capacitor 2 may be appropriately determined according to the purpose and application. When the multilayer ceramic capacitor 2 has a rectangular parallelepiped shape, it is usually about vertical (0.2 to 5.7 mm) × horizontal (0.1 to 5.0 mm) × thickness (0.1 to 3.2 mm).

本実施形態では、第1内部電極層12の第1側端面5方向の端部には、第1側端面5に露出して第1端子電極6に接続する第1リード部22が第1内部電極層12と同一平面状に形成してある。また、第2内部電極層13の第2側端面7方向の端部には、第2側端面7に露出して第2端子電極8に接続する第2リード部23が第2内部電極層13と同一平面状に形成してある。   In the present embodiment, a first lead portion 22 exposed at the first side end surface 5 and connected to the first terminal electrode 6 is provided at the end of the first internal electrode layer 12 in the first side end surface 5 direction. It is formed in the same plane as the electrode layer 12. A second lead portion 23 exposed to the second side end surface 7 and connected to the second terminal electrode 8 is provided at the end of the second internal electrode layer 13 in the second side end surface 7 direction. Are formed in the same plane.

第1内部電極層12の第2側端面7方向の端部と、第2端子電極8との間には、第1中間絶縁領域20が形成してある。第1中間絶縁領域20は、Z軸方向に隣接する第2リード部23の間に形成され、内側誘電体層10と繋がっている。第2内部電極層23の第1側端面5方向の端部と、第1端子電極6との間には、第2中間絶縁領域21が形成してある。   A first intermediate insulating region 20 is formed between the end of the first internal electrode layer 12 in the direction of the second side end face 7 and the second terminal electrode 8. The first intermediate insulating region 20 is formed between the second lead portions 23 adjacent in the Z-axis direction, and is connected to the inner dielectric layer 10. A second intermediate insulating region 21 is formed between the end of the second internal electrode layer 23 in the direction of the first side end face 5 and the first terminal electrode 6.

図2に示すように、本実施形態では、素子本体4の第2側端面7と端子電極8との間には、所定間隔の隙間24が形成されている。隙間24の幅Δt(X軸方向の幅隙間)は、好ましくは0.5〜2.0μmである。隙間24の幅Δtが小さすぎると、耐熱衝撃特性の向上の効果が小さく、幅Δtが大きすぎると、端子電極の厚みを一定とする場合に、隙間分だけ実際の厚みが小さくなってしまい、水分が入りやすくなってしまうため、耐湿性が劣化し、抵抗劣化が起きる傾向にある。   As shown in FIG. 2, in the present embodiment, a gap 24 having a predetermined interval is formed between the second side end surface 7 of the element body 4 and the terminal electrode 8. The width Δt of the gap 24 (width gap in the X-axis direction) is preferably 0.5 to 2.0 μm. If the width Δt of the gap 24 is too small, the effect of improving the thermal shock characteristics is small. If the width Δt is too large, the actual thickness is reduced by the gap when the thickness of the terminal electrode is constant. Since moisture easily enters, moisture resistance tends to deteriorate and resistance deterioration tends to occur.

また、本実施形態では、内部電極層13の側端面方向の端部には、側端面7から隙間24を通して突出し端子電極8に接続するリード部23が内部電極層13と一体に形成してある。また、リード部23における側端面7から突出している突出部26の先端部には、端子電極8の内部に埋め込まれ、隙間24に位置するリード部23の厚さt1よりも大きな厚さt2を持つ厚肉部28が形成してある。   Further, in the present embodiment, a lead portion 23 protruding from the side end surface 7 through the gap 24 and connected to the terminal electrode 8 is formed integrally with the internal electrode layer 13 at the end portion in the side end surface direction of the internal electrode layer 13. . Further, the leading end portion of the projecting portion 26 projecting from the side end surface 7 in the lead portion 23 is embedded in the terminal electrode 8 and has a thickness t2 larger than the thickness t1 of the lead portion 23 located in the gap 24. A thick portion 28 is formed.

比率t2/t1は、好ましくは1.3〜2.0である。この比率が小さすぎると、内部電極と端子電極とのコンタクト特性が悪化する傾向にあると共に、大きすぎると、内部電極の電極成分が素体内部から端子電極との接合部分に移動する量が大きくなり過ぎてしまうことで、素体内部で途切れが発生し被覆率が低下するといった構造欠陥が発生しやすくなってしまう傾向にある。   The ratio t2 / t1 is preferably 1.3 to 2.0. If this ratio is too small, the contact characteristics between the internal electrode and the terminal electrode tend to deteriorate, and if it is too large, the amount of movement of the electrode component of the internal electrode from the inside of the element body to the junction with the terminal electrode is large. If it becomes too much, there is a tendency that structural defects such as discontinuity occur inside the element body and the coverage is lowered tend to occur.

厚肉部28は、必ずしも全てのリード部23に形成される必要はないが、好ましくはリード部23の全数に対して、90%以上のリード部23に厚肉部28が形成されることが好ましい。   The thick portions 28 do not necessarily have to be formed in all the lead portions 23, but preferably, the thick portions 28 are formed in 90% or more of the lead portions 23 with respect to the total number of the lead portions 23. preferable.

本実施形態では、突出部26および厚肉部28が、内部電極13を構成する金属主成分と、リード部23が接続される端子電極8の金属主成分との合金で構成してある。具体的には、内部電極の金属主成分がニッケルであり、端子電極の主成分が銅である。   In the present embodiment, the protruding portion 26 and the thick portion 28 are made of an alloy of a metal main component constituting the internal electrode 13 and a metal main component of the terminal electrode 8 to which the lead portion 23 is connected. Specifically, the metal main component of the internal electrode is nickel, and the main component of the terminal electrode is copper.

なお、上述した説明では、素子本体4の第2側端面7と端子電極8との間に関して説明したが、素子本体4の第1側端面5と端子電極6との間においても同様な隙間24が形成され、同様な突出部26および厚肉部28が形成される。以下の説明においても同様である。   In the above description, the description has been given of the gap between the second side end face 7 of the element body 4 and the terminal electrode 8, but a similar gap 24 is also provided between the first side end face 5 of the element body 4 and the terminal electrode 6. Are formed, and the same protrusion 26 and thick part 28 are formed. The same applies to the following description.

本実施形態の積層セラミックコンデンサ2では、端子電極6,8と側端面5,7との間には、所定間隔の隙間24が形成されていることから、耐熱衝撃特性に優れている。また、リード部22,23における素子本体4の側端面5,7から突出している突出部26の先端部には、端子電極6,8の内部に埋め込まれ、リード部22,23の厚さよりも厚い厚肉部28が形成してあるため、端子電極6,8と内部電極12,13とのコンタクト特性に優れている。   In the multilayer ceramic capacitor 2 of the present embodiment, since the gap 24 having a predetermined interval is formed between the terminal electrodes 6 and 8 and the side end surfaces 5 and 7, the thermal shock resistance is excellent. In addition, the lead portions 22 and 23 are embedded in the terminal electrodes 6 and 8 at the tip ends of the protruding portions 26 protruding from the side end surfaces 5 and 7 of the element body 4, and are larger than the thickness of the lead portions 22 and 23. Since the thick and thick portion 28 is formed, the contact characteristics between the terminal electrodes 6 and 8 and the internal electrodes 12 and 13 are excellent.

しかも本実施形態に係る積層セラミックコンデンサ2では、突出部26および厚肉部28が、内部電極主成分と前記端子電極主成分との合金で構成してあり、端子電極主成分が素子本体4の内部(中間絶縁領域20,21の内部)に位置するリード部22,23まで拡散する割合が少ない。そのため、素子本体4の内部に位置するリード部22,23の厚みが増大することによる素子本体4のクラック発生を防止することができる。   Moreover, in the multilayer ceramic capacitor 2 according to the present embodiment, the protruding portion 26 and the thick portion 28 are made of an alloy of the internal electrode main component and the terminal electrode main component, and the terminal electrode main component is the element main body 4. The ratio of diffusion to the lead portions 22 and 23 located inside (inside the intermediate insulating regions 20 and 21) is small. Therefore, the occurrence of cracks in the element body 4 due to an increase in the thickness of the lead portions 22 and 23 located inside the element body 4 can be prevented.

次に、本発明の一実施形態としての積層セラミックコンデンサ2の製造方法について説明する。   Next, the manufacturing method of the multilayer ceramic capacitor 2 as one embodiment of the present invention will be described.

まず、図3(A)に示すように、PETフィルム等で構成してある支持シート30の上に、ドクターブレード法などでグリーンシート10aを形成する。グリーンシート10aは、焼成後に図1に示す内側誘電体層10となる部分である。   First, as shown in FIG. 3A, a green sheet 10a is formed on a support sheet 30 made of a PET film or the like by a doctor blade method or the like. The green sheet 10a is a portion that becomes the inner dielectric layer 10 shown in FIG. 1 after firing.

次に、図3(B)に示すように、グリーンシート10aの上に、スクリーン印刷法などで、図1に示す第1内部電極層12または第2内部電極層13となる内部電極パターン層12aまたは13aを形成する。   Next, as shown in FIG. 3B, on the green sheet 10a, the internal electrode pattern layer 12a that becomes the first internal electrode layer 12 or the second internal electrode layer 13 shown in FIG. Alternatively, 13a is formed.

次に、図3(C)に示すように、内部電極パターン層12aまたは13aの隙間に、余白パターン層10bをスクリーン印刷法などで形成する。余白パターン層10bは、図1に示す中間絶縁領域20または21の一部となる部分である。余白パターン層10bは、グリーンシート10aと同様な塗料組成でも異なる組成でも良い。   Next, as shown in FIG. 3C, a blank pattern layer 10b is formed in the gap between the internal electrode pattern layers 12a or 13a by a screen printing method or the like. The blank pattern layer 10b is a portion that becomes a part of the intermediate insulating region 20 or 21 shown in FIG. The blank pattern layer 10b may have the same paint composition as the green sheet 10a or a different composition.

次に、図3(C)に示すグリーンシート10a、電極パターン層12a(または13a)および余白パターン層10bで構成されるユニットU1を、支持シート30から剥がして、図4に示すように、金型40の上に先に積層してある外装用グリーンシート15の上に順次積層してグリーン積層体4aを形成する。ユニットU1を積層する際には、電極パターン層12aと13aとが交互になるように積層する。ユニットU1を所定の枚数で積層した後には、その上に、複数の外装用グリーンシート15を積層する。外装用グリーンシート15は、焼成後に、図1に示す外側誘電体層14となる部分である。   Next, the unit U1 composed of the green sheet 10a, the electrode pattern layer 12a (or 13a), and the blank pattern layer 10b shown in FIG. 3C is peeled off from the support sheet 30, and as shown in FIG. The green laminate 4a is formed by sequentially laminating on the exterior green sheet 15 previously laminated on the mold 40. When the units U1 are stacked, the electrode pattern layers 12a and 13a are stacked alternately. After a predetermined number of units U1 are stacked, a plurality of exterior green sheets 15 are stacked thereon. The exterior green sheet 15 is a portion that becomes the outer dielectric layer 14 shown in FIG. 1 after firing.

グリーンシート10a,11aを形成するための誘電体用ペーストは、通常、セラミック粉末と有機ビヒクルとを混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。本実施形態では、これらのペーストは、有機溶剤系ペーストである。   The dielectric paste for forming the green sheets 10a and 11a is usually composed of an organic solvent-based paste or an aqueous paste obtained by kneading ceramic powder and an organic vehicle. In the present embodiment, these pastes are organic solvent-based pastes.

なお、有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。   The organic vehicle is obtained by dissolving a binder in an organic solvent. The binder used for the organic vehicle is not particularly limited, and may be appropriately selected from usual various binders such as ethyl cellulose and polyvinyl butyral.

内部電極パターン12a,13aを形成するための内部電極用ペーストは、各種導電性金属や合金からなる導電材、あるいは焼成後に導電材となる各種酸化物、有機金属化合物、レジネート等と、上記した有機ビヒクルとを混練して調製する。なお、内部電極用ペーストには、必要に応じて、共材としてセラミック粉末が含まれていても良い。共材は、焼成過程において導電性粉末の焼結を抑制する作用を奏する。   The internal electrode paste for forming the internal electrode patterns 12a, 13a is composed of various conductive metals and alloys, or various oxides, organometallic compounds, resinates, etc. that become conductive materials after firing, and the above-mentioned organic materials. Prepare by kneading with vehicle. The internal electrode paste may contain a ceramic powder as a co-material as necessary. The common material has an effect of suppressing the sintering of the conductive powder in the firing process.

なお、図4では、図示の容易化のために、内部電極層12aおよび13aの積層数を少なく図示してあるが、数層から数百層と自由に設定することができる。グリーン積層体4aにおいて、第1内部電極パターン12aと第2内部電極パターン13aとは、パターン12a,13aのX軸に沿って、半パターンずらしてある直線の繰り返しパターンである。また、パターン12a,13aのY軸に沿って見れば、第1内部電極パターン12aと第2内部電極パターン13aとは、同じピッチ長さの分離した直線パターンである。   In FIG. 4, the number of the internal electrode layers 12 a and 13 a is reduced for ease of illustration, but the number of layers can be freely set from several to several hundred. In the green laminate 4a, the first internal electrode pattern 12a and the second internal electrode pattern 13a are linear repetitive patterns that are shifted by a half pattern along the X axis of the patterns 12a and 13a. Further, when viewed along the Y-axis of the patterns 12a and 13a, the first internal electrode pattern 12a and the second internal electrode pattern 13a are separated linear patterns having the same pitch length.

グリーン積層体4aは、切断予定線50に沿って切断される。図4では、X軸方向の切断予定線50のみを図示してあるが、Y軸方向にも切断予定線が形成され、これらの切断予定線に沿って切断され、焼成前のグリーンチップが得られる。焼成前のグリーンチップにおける側端面の一例を図5(A)に示す。   The green laminate 4a is cut along the planned cutting line 50. In FIG. 4, only the planned cutting line 50 in the X-axis direction is shown, but the planned cutting line is also formed in the Y-axis direction, and cut along these planned cutting lines to obtain a green chip before firing. It is done. An example of the side end face of the green chip before firing is shown in FIG.

次に、これらのグリーンチップに脱バインダ処理および焼成処理を施す。脱バインダ処理および焼成処理の諸条件は特に限定されないが、図5(B)に示すように、焼成後に、内部電極のリード部23が素子本体4の側端面7から飛び出して、厚肉部28を形成することができるような条件で行う。そのような条件の脱バインダ条件としては、通常の脱バインダ条件に比較して、温度を低くすることが好ましい。また、焼成条件としては、通常の焼成条件に比較して、還元雰囲気を弱めるため、酸素分圧を上げることが好ましい。さらに、素子本体4のチップサイズも影響し、チップサイズは、縦(2.0〜5.7mm)×横(1.2〜5.0mm)×厚み(1.2〜3.2mm)であることも好ましい。   Next, a binder removal process and a firing process are performed on these green chips. Various conditions for the binder removal process and the baking process are not particularly limited. However, as shown in FIG. 5B, after baking, the lead part 23 of the internal electrode protrudes from the side end face 7 of the element body 4, and the thick part 28. Is performed under such conditions that can be formed. As such a binder removal condition, it is preferable to lower the temperature as compared with a normal binder removal condition. Further, as firing conditions, it is preferable to increase the oxygen partial pressure in order to weaken the reducing atmosphere as compared with normal firing conditions. Furthermore, the chip size of the element body 4 is also affected, and the chip size is vertical (2.0 to 5.7 mm) × horizontal (1.2 to 5.0 mm) × thickness (1.2 to 3.2 mm). It is also preferable.

その後に、図1に示す焼成後の素子本体4の両側端面5および7を研磨すること無く、素子本体4の両側端面5および7に端子電極6および8を形成するための端子電極ペーストを塗布する。その後に、脱バインダ処理した後、端子電極ペーストの焼き付け処理を行う。   Thereafter, the terminal electrode paste for forming the terminal electrodes 6 and 8 is applied to the both side end faces 5 and 7 of the element body 4 without polishing the both end faces 5 and 7 of the element body 4 after firing shown in FIG. To do. Thereafter, after the binder removal treatment, the terminal electrode paste is baked.

脱バインダ処理および端子電極ペーストの焼き付け条件は、カーケンドール効果が有効に生じて、図5(C)および図2に示すように、前述した隙間24と突出部26が形成され易いように設定される。このような脱バインダ処理の条件として、たとえば脱バインダ処理の熱処理温度は、470〜550℃の範囲で行うことが好ましい。脱バインダ温度が低いと樹脂が十分に分解されず、脱バインダ温度が高いと樹脂の分解とCu粉の焼結が同時に起こり、端子割れ等の発生が生じるおそれがある。端子電極ペーストから十分に樹脂が分解されると、素体端面との接着性を下げることができるため、空隙(隙間24)を形成することが容易になる。   The binder removal and terminal electrode paste baking conditions are set so that the Kirkendall effect occurs effectively and the gap 24 and the protrusion 26 described above are easily formed as shown in FIGS. The As a condition for such a binder removal treatment, for example, the heat treatment temperature of the binder removal treatment is preferably performed in the range of 470 to 550 ° C. When the binder removal temperature is low, the resin is not sufficiently decomposed, and when the binder removal temperature is high, the resin is decomposed and the Cu powder is sintered at the same time, which may cause the occurrence of terminal cracking or the like. When the resin is sufficiently decomposed from the terminal electrode paste, the adhesiveness with the end face of the element body can be lowered, so that it becomes easy to form the gap (gap 24).

また、端子電極ペーストとしては、Cu粉粒径が1〜5μm、溶剤としては、ターピネオール、トルエン、アセトン、メチルエチルケトン、バインダ樹脂としては、エチルセルロース、ブチラールが好ましい。また、端子電極ペースト中のバインダ樹脂の割合は、好ましくは2〜10重量%、さらに好ましくは4〜6重量%である。   The terminal electrode paste preferably has a Cu powder particle size of 1 to 5 μm, the solvent is terpineol, toluene, acetone, methyl ethyl ketone, and the binder resin is preferably ethyl cellulose or butyral. Moreover, the ratio of the binder resin in the terminal electrode paste is preferably 2 to 10% by weight, more preferably 4 to 6% by weight.

また、焼き付け処理時の具体的な条件は、端子電極ペーストに含まれる金属によっても異なるが、たとえば焼き付け温度が、好ましくは、700〜800℃であり、より好ましくは、725〜800℃であり、雰囲気ガスが、NとHとの混合ガスまたはNのみであり、Hの濃度を、従来に比較して低い1.0〜0%で行うことが好ましい。 Moreover, although the specific conditions at the time of a baking process change also with the metal contained in a terminal electrode paste, for example, baking temperature becomes like this. Preferably, it is 700-800 degreeC, More preferably, it is 725-800 degreeC, The atmosphere gas is preferably a mixed gas of N 2 and H 2 or only N 2 , and the concentration of H 2 is preferably 1.0 to 0%, which is lower than the conventional one.

本実施形態では、端子電極ペーストが焼き付けされた後に、メッキ処理されて、メッキ膜が積層され、図1に示す第1端子電極6および第2端子電極8が形成される。このようにして製造された本実施形態の積層セラミックコンデンサ2は、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。   In the present embodiment, after the terminal electrode paste is baked, the plating process is performed and the plating film is laminated, so that the first terminal electrode 6 and the second terminal electrode 8 shown in FIG. 1 are formed. The multilayer ceramic capacitor 2 of the present embodiment manufactured as described above is mounted on a printed circuit board by soldering or the like, and used for various electronic devices.

本実施形態では、端子電極6,8の下地電極を構成する電極ペーストの焼き付け時に、突出部26が形成され、カーケンドール効果により、端子電極6,8と内部電極層12,13との接続界面から内部電極層のリード部22,23に向けて、金属拡散が発生する。しかしながら、突出部26および厚肉部28が形成されることから、端子電極主成分が素子本体4の内部(中間絶縁領域20,21の内部)に位置するリード部22,23まで拡散する割合が少ない。素子本体4の内部に位置するリード部22,23の厚みが増大することによる素子本体4のクラック発生を防止することができる。   In the present embodiment, when the electrode paste constituting the base electrode of the terminal electrodes 6 and 8 is baked, the protruding portion 26 is formed, and the connection interface between the terminal electrodes 6 and 8 and the internal electrode layers 12 and 13 is formed by the Kirkendall effect. The metal diffusion occurs toward the lead portions 22 and 23 of the internal electrode layer. However, since the protruding portion 26 and the thick portion 28 are formed, the proportion of the terminal electrode main component diffused to the lead portions 22 and 23 located inside the element body 4 (inside the intermediate insulating regions 20 and 21) is high. Few. Generation of cracks in the element body 4 due to an increase in the thickness of the lead portions 22 and 23 located inside the element body 4 can be prevented.

また、本実施形態の積層セラミックコンデンサ2では、端子電極6,8と側端面5,7との間には、所定間隔の隙間24が形成されていることから、耐熱衝撃特性に優れている。また、リード部22,23における素子本体4の側端面5,7から突出している突出部26の先端部には、端子電極6,8の内部に埋め込まれ、リード部22,23の厚さよりも厚い厚肉部28が形成してあるため、端子電極6,8と内部電極12,13とのコンタクト特性に優れている。   Further, in the multilayer ceramic capacitor 2 of the present embodiment, the gap 24 having a predetermined interval is formed between the terminal electrodes 6 and 8 and the side end surfaces 5 and 7, so that the thermal shock characteristics are excellent. In addition, the lead portions 22 and 23 are embedded in the terminal electrodes 6 and 8 at the tip ends of the protruding portions 26 protruding from the side end surfaces 5 and 7 of the element body 4, and are larger than the thickness of the lead portions 22 and 23. Since the thick and thick portion 28 is formed, the contact characteristics between the terminal electrodes 6 and 8 and the internal electrodes 12 and 13 are excellent.

なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。たとえば内部電極のリード部22,23に、隙間24内で突出する突出部26と、端子電極内部に位置する厚肉部28を形成するための方法は、上述した実施形態に限定されない。   The present invention is not limited to the above-described embodiment, and can be variously modified within the scope of the present invention. For example, the method for forming the protruding portion 26 protruding in the gap 24 and the thick portion 28 positioned inside the terminal electrode on the lead portions 22 and 23 of the internal electrode is not limited to the above-described embodiment.

また、本発明に係る積層電子部品は、上述した積層セラミックコンデンサに限定されず、積層サーミスタ、積層インダクタ、積層チップバリスタなどであっても良い。すなわち、積層電子部品の種類によっては、素子本体4は、誘電体層以外のセラミック層で構成してあっても良い。   The multilayer electronic component according to the present invention is not limited to the multilayer ceramic capacitor described above, and may be a multilayer thermistor, multilayer inductor, multilayer chip varistor, or the like. That is, depending on the type of the laminated electronic component, the element body 4 may be composed of a ceramic layer other than the dielectric layer.

以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。   Hereinafter, although this invention is demonstrated based on a more detailed Example, this invention is not limited to these Examples.

実施例1〜4と比較例1
内側および外側グリーンシート用ペースト、余白パターン層用ペースト
まず、セラミック粉末としてBaTiO系粉末:100重量部と、バインダとしてポリビニルブチラール(PVB):6重量部と、溶剤としてエタノール:19重量部、溶剤としてn−プロパノール:19重量部と、溶剤としてキシレン:14重量部、溶剤としてミネラルスピリット:7重量部、可塑剤としてフタル酸ジオクチル(DOP):3重量部と、をボールミルでスラリー化して内側グリーンシート用ペーストを得た。
Examples 1 to 4 and Comparative Example 1
Inner and outer green sheet paste, blank pattern layer paste First, BaTiO 3 system powder as ceramic powder: 100 parts by weight, polyvinyl butyral (PVB) as binder: 6 parts by weight, ethanol as solvent: 19 parts by weight, solvent N-propanol: 19 parts by weight, xylene: 14 parts by weight, mineral spirit: 7 parts by weight, dioctyl phthalate (DOP): 3 parts by weight as plasticizer A sheet paste was obtained.

なお、内側グリーンシート用ペーストに用いたポリビニルブチラールの分子量は、92000であった。   The molecular weight of polyvinyl butyral used for the inner green sheet paste was 92,000.

次に、セラミック粉末としてBaTiO系粉末:100重量部と、バインダとしてポリビニルブチラール(PVB):6重量部と、溶剤としてエタノール:15重量部、溶剤としてn−プロパノール:15重量部と、溶剤としてキシレン:7重量部、溶剤としてトルエン:11重量部、溶剤としてミネラルスピリット:10重量部、可塑剤としてフタル酸ジオクチル(DOP):3重量部と、をボールミルでスラリー化して外側グリーンシート用ペーストを得た。BaTiO系粉末の径として、SEMで観察測定した径のD50径が0.5μmのものを用いた。 Next, BaTiO 3 system powder as ceramic powder: 100 parts by weight, polyvinyl butyral (PVB): 6 parts by weight as binder, ethanol: 15 parts by weight as solvent, n-propanol: 15 parts by weight as solvent, and as solvent 7 parts by weight of xylene, 11 parts by weight of toluene as a solvent, 10 parts by weight of mineral spirit as a solvent, and 3 parts by weight of dioctyl phthalate (DOP) as a plasticizer were slurried with a ball mill to prepare a paste for an outer green sheet. Obtained. As the diameter of the BaTiO 3 system powder, a diameter observed by SEM and having a D50 diameter of 0.5 μm was used.

なお、外側グリーンシート用ペーストに用いたポリビニルブチラールの分子量は、92000であった。   The molecular weight of polyvinyl butyral used for the outer green sheet paste was 92,000.

次に、70℃の温度で、分子量13万のエチルセルロース樹脂:4重量部と分子量23万のエチルセルロース樹脂:4重量部とをイソボニルアセテート:92重量部に撹拌溶解することにより有機ビヒクルを作製した。すなわち、エチルセルロース樹脂の8重量%イソボニルアセテート溶液を有機ビヒクルとした。次いで、BaTiO粉末:95.70重量部、有機ビヒクル:104.36重量部、ポリエチレングリコール系分散剤:1.0重量部、フタル酸ジオクチル(可塑剤):2.61重量部、イソボニルアセテート:19.60重量部、アセトン57.20重量部、およびイミダゾリン系界面活性剤(帯電助剤):0.4重量部を、ボールミルを使用して混合してペースト化した。BaTiO系粉末の径として、SEMで観察測定した径のD50径が0.7μmのものを用いた。次いで、得られたペーストを、エバポレータおよび加熱機構を備えた攪拌装置を使用して、アセトンを蒸発させることにより、除去し、余白パターン用ペーストを得た。 Next, an organic vehicle was prepared by stirring and dissolving 4 parts by weight of ethyl cellulose resin having a molecular weight of 130,000 and 4 parts by weight of ethyl cellulose resin having a molecular weight of 230,000 in 92 parts by weight of isobornyl acetate at a temperature of 70 ° C. . That is, an 8% by weight isobornyl acetate solution of ethyl cellulose resin was used as the organic vehicle. Next, BaTiO 3 powder: 95.70 parts by weight, organic vehicle: 104.36 parts by weight, polyethylene glycol-based dispersant: 1.0 part by weight, dioctyl phthalate (plasticizer): 2.61 parts by weight, isobornyl acetate : 19.60 parts by weight, acetone 57.20 parts by weight, and imidazoline surfactant (charging aid): 0.4 parts by weight were mixed using a ball mill to form a paste. As the diameter of the BaTiO 3 system powder, a diameter observed by SEM and having a D50 diameter of 0.7 μm was used. Next, the obtained paste was removed by evaporating acetone by using an agitator equipped with an evaporator and a heating mechanism to obtain a blank pattern paste.

内部電極パターン層用ペーストの作製
Ni粒子:44.6重量部と、テルピネオール:52重量部と、エチルセルロース:3重量部と、ベンゾトリアゾール:0.4重量部とを、3本ロールにより混練し、スラリー化して内部電極パターン層用ペーストを作製した。
Preparation of paste for internal electrode pattern layer Ni particles: 44.6 parts by weight, terpineol: 52 parts by weight, ethyl cellulose: 3 parts by weight, benzotriazole: 0.4 parts by weight are kneaded by three rolls, An internal electrode pattern layer paste was prepared by slurrying.

グリーンチップの形成
次いで、上記にて作製したグリーンシート用ペーストと、内部電極パターン層用ペーストと、を用い、以下のようにして、図1に示す積層セラミックチップコンデンサ2を製造した。
Formation of Green Chip Next, the multilayer ceramic chip capacitor 2 shown in FIG. 1 was manufactured using the green sheet paste prepared above and the internal electrode pattern layer paste as follows.

まず、支持体としてのPETフィルム上に、内側グリーンシート用ペーストをドクターブレード法により、所定厚みで塗布し、乾燥することでグリーンシートを作製した。   First, an inner green sheet paste was applied to a predetermined thickness on a PET film as a support by a doctor blade method and dried to prepare a green sheet.

次に、得られた内側グリーンシートの上に、内部電極ペーストを用いて、所定パターンの内部電極パターン層12aまたは13a(図3(B)参照)を形成した。また、内部電極パターン層12aまたは13aのパターン隙間には、余白パターン層10bを形成した。   Next, the internal electrode pattern layer 12a or 13a (see FIG. 3B) having a predetermined pattern was formed on the obtained inner green sheet using the internal electrode paste. Further, a blank pattern layer 10b was formed in the pattern gap of the internal electrode pattern layer 12a or 13a.

一方、上記とは別に、外側グリーンシート用ペーストを用いて、PETフィルム上に外側グリーンシートを形成した後、PETフィルムからシートを剥離した。   On the other hand, separately from the above, an outer green sheet was formed on the PET film using the outer green sheet paste, and then the sheet was peeled from the PET film.

次いで、内部電極パターン層12aまたは13aを形成した内側グリーンシート10aを複数積層すると共に、外側グリーンシート14aを複数積層することにより、図4に示すグリーン積層体4aを得た。そして、得られたグリーン積層体4aを所定サイズに切断して、グリーンチップを得た。   Next, a plurality of inner green sheets 10a on which the internal electrode pattern layer 12a or 13a was formed were stacked, and a plurality of outer green sheets 14a were stacked to obtain a green stacked body 4a shown in FIG. Then, the obtained green laminate 4a was cut into a predetermined size to obtain a green chip.

グリーンチップの焼成等
次に、得られたグリーンチップについて、脱バインダ処理、焼成及びアニールを下記の条件にて行い、焼結体を得た。
Firing or the like of the green chip Next, the obtained green chip was subject to binder removal treatment, baked and annealed under the following conditions to obtain a sintered body.

脱バインダは、昇温速度:200℃/時間、保持温度:250℃、保持時間:8時間、処理雰囲気:空気中の条件で行った。   The binder removal was performed under the conditions of a temperature rising rate: 200 ° C./hour, a holding temperature: 250 ° C., a holding time: 8 hours, and a processing atmosphere: in air.

焼成は、昇温速度:200℃/時間、保持温度:1100〜1380℃、保持時間:2時間、降温速度:100℃/時間、処理雰囲気:還元雰囲気(酸素分圧:5×10−5PaにNとHとの混合ガスを水蒸気に通して調整した)の条件で行った。 Firing is performed at a heating rate of 200 ° C./hour, a holding temperature of 1100 to 1380 ° C., a holding time of 2 hours, a cooling rate of 100 ° C./hour, a processing atmosphere: a reducing atmosphere (oxygen partial pressure: 5 × 10 −5 Pa. And a mixed gas of N 2 and H 2 was adjusted by passing water vapor).

アニールは、保持温度:1050℃、保持時間:2時間、降温速度:100℃/時間、処理雰囲気:加湿したNガス雰囲気、の条件で行った。焼成及びアニールにおけるガスの加湿には、ウェッターを用い、水温は35℃とした。 The annealing was performed under the conditions of holding temperature: 1050 ° C., holding time: 2 hours, temperature drop rate: 100 ° C./hour, treatment atmosphere: humidified N 2 gas atmosphere. A wetter was used to wet the gas during firing and annealing, and the water temperature was set to 35 ° C.

得られた焼結体(素子本体4)の両側端面5,7を研磨することなく、素子本体4の両側端面に、端子電極ペースト(Cuを導電性材料の主成分として含む)を塗布し、これに、ペースト中の樹脂が十分になくなるような脱バイ条件(470〜550℃)で脱バインダした後に、表1に示す温度条件にて焼き付け処理を行い、端子電極を形成して、図1に示す積層セラミックコンデンサの試料を得た。なお、端子電極ペーストとしては、Cu粉粒径2μm、溶剤としてターピネオール、樹脂としてエチルセルロースのものを用い、端子電極ペースト中の樹脂の割合は5%としたものを用いた。   A terminal electrode paste (including Cu as a main component of a conductive material) is applied to both side end faces of the element body 4 without polishing the side end faces 5 and 7 of the obtained sintered body (element body 4). After the binder was removed under the removal conditions (470 to 550 ° C.) so that the resin in the paste was sufficiently removed, a baking process was performed under the temperature conditions shown in Table 1 to form terminal electrodes. A sample of the multilayer ceramic capacitor shown in FIG. As the terminal electrode paste, a Cu powder particle size of 2 μm, terpineol as a solvent, ethyl cellulose as a resin, and a resin ratio of 5% in the terminal electrode paste were used.

端子電極ペーストの焼成条件は、例えば、加湿したNとHとの混合ガス中で700〜800℃にて10分間〜20分程度とした。得られた焼結体のサイズは、縦3.2mm×横1.6mm×高さ1.6mmであり、一対の内部電極層間に挟まれる内側誘電体層10の厚みは約1.7μm、内部電極層12の厚みt1は1.0μmであった。 The firing conditions of the terminal electrode paste were, for example, about 10 to 20 minutes at 700 to 800 ° C. in a humidified mixed gas of N 2 and H 2 . The size of the obtained sintered body is 3.2 mm long × 1.6 mm wide × 1.6 mm high, and the thickness of the inner dielectric layer 10 sandwiched between the pair of internal electrode layers is about 1.7 μm. The thickness t1 of the electrode layer 12 was 1.0 μm.

得られた積層セラミックコンデンサ2のサンプルを切断し、顕微鏡写真で確認したところ、図2に示すように、素子本体4の側端面5,7と端子電極6,8との間には、リード部22および23が形成される位置で隙間24が形成され、リード部22および23には、突出部26と厚肉部28とが形成されることが確認できた。また表1に示すように、端子焼き付け温度に応じて、隙間Δtが変化することが確認できた。   When a sample of the obtained multilayer ceramic capacitor 2 was cut and confirmed with a micrograph, as shown in FIG. 2, there was a lead portion between the side end surfaces 5 and 7 of the element body 4 and the terminal electrodes 6 and 8. It was confirmed that a gap 24 was formed at a position where 22 and 23 were formed, and a protruding portion 26 and a thick portion 28 were formed on the lead portions 22 and 23. Further, as shown in Table 1, it was confirmed that the gap Δt changes according to the terminal baking temperature.

なお、表1に示す隙間Δtは、断面を削って、金属顕微鏡で空隙の厚みを測定し、その測定点を10点として、その平均値をΔtとした。また、得られたコンデンサのサンプルについて、耐熱衝撃性を測定した。耐熱衝撃性は、以下のようにして測定した。   In addition, the gap Δt shown in Table 1 was obtained by cutting the cross section and measuring the thickness of the void with a metal microscope. The measurement points were 10 points, and the average value was Δt. Further, the thermal shock resistance of the obtained capacitor sample was measured. The thermal shock resistance was measured as follows.

耐熱衝撃性
すなわち、得られたコンデンサのサンプルを回路基板に実装し、下記に示す(i)工程〜(iv)工程からなる1つの熱処理サイクルを1000回繰り返した。1つの熱処理サイクルは、以下に示す(i)工程〜(iv)工程からなる。
(i)回路基板およびコンデンサのサンプルを、チップ素体の温度が−55℃となる温度条件のもとで30分保持する工程と、
(ii)上記保持時間の10%の時間(3分)以内にチップ素体の温度を125℃まで昇温する工程と、
(iii)チップ素体の温度が125℃となる温度条件のもとで30分保持する工程と、
(iv)上記保持時間の10%の時間(3分)以内にチップ素体の温度を−55℃まで降温する工程とからなる。
Thermal shock resistance, that is, the obtained capacitor sample was mounted on a circuit board, and one heat treatment cycle including the following steps (i) to (iv) was repeated 1000 times. One heat treatment cycle includes the following steps (i) to (iv).
(I) a step of holding a sample of a circuit board and a capacitor for 30 minutes under a temperature condition where the temperature of the chip body is −55 ° C .;
(Ii) raising the temperature of the chip body to 125 ° C. within 10% of the holding time (3 minutes);
(Iii) a step of holding for 30 minutes under a temperature condition where the temperature of the chip body is 125 ° C .;
(Iv) The step of lowering the temperature of the chip body to −55 ° C. within 10% of the holding time (3 minutes).

ここで、回路基板は、ガラエポ(ガラス繊維シートを芯材としたエポキシ樹脂)基板とした。以上の熱衝撃試験後のクラック発生の有無から耐熱衝撃性の評価を行った。ここで、サンプル1000個中のクラック発生有無の評価結果から、一つでもクラックが発生した場合を×とし、クラックが観察されない場合を○とした。   Here, the circuit board was a glass epoxy (epoxy resin having a glass fiber sheet as a core) substrate. The thermal shock resistance was evaluated from the presence or absence of cracks after the above thermal shock test. Here, from the evaluation result of the presence or absence of cracks in 1000 samples, the case where even one crack occurred was rated as x, and the case where no crack was observed was marked as ◯.

耐湿負荷試験
100個のサンプルについて、85℃−湿度85%の雰囲気下で電圧印加を行う加速耐湿負荷試験を実施した。実施後、絶縁抵抗が初期値に対して二桁低下したものが一個でも発生した場合を不良(×)とした。結果を表1に示す。
Moisture resistance load test 100 samples were subjected to an accelerated moisture resistance load test in which voltage was applied in an atmosphere of 85 ° C. and 85% humidity. After the implementation, the case where even one piece in which the insulation resistance decreased by two digits relative to the initial value occurred was regarded as defective (x). The results are shown in Table 1.

Figure 0005998785
Figure 0005998785

実施例21〜22および比較例2
素子本体4の焼成温度および雰囲気を変化させた以外は、実施例2と同様にして、コンデンサのサンプルを作製し、厚みの比率を測定すると共に、コンタクト性およびクラック耐性について調べた。厚みの比率の測定は、隙間Δtの測定と同様にして行った。比較例2に関しては、図5(B)に示す素子本体の焼成後の段階で、厚肉部28が形成されない焼成条件を採用した。
Examples 21 to 22 and Comparative Example 2
Except that the firing temperature and atmosphere of the element body 4 were changed, a capacitor sample was prepared in the same manner as in Example 2, the thickness ratio was measured, and the contactability and crack resistance were examined. The measurement of the thickness ratio was performed in the same manner as the measurement of the gap Δt. Regarding Comparative Example 2, firing conditions were employed in which the thick portion 28 was not formed at the stage after firing of the element body shown in FIG.

コンタクト性
コンタクト性は、コンデンサのサンプルの狙いとする静電容量に対して、1000個のうちに一個でも、静電容量が5%以上低下した場合に、不良(×)と判定し、そうではないものを、不良では無い(○)と判定した。
Contactability Contactability is judged as defective (x) when the capacitance drops by 5% or more even if one out of 1000 capacitors is the target capacitance of the capacitor sample. Those not present were determined to be not defective (◯).

クラック耐性
クラック耐性は、コンデンサのサンプルを、プレッシャークッカー槽に投入し、121℃−湿度95%の雰囲気下で電圧印加を行う加速耐湿負荷試験(PCBT試験)を実施し、N=1000投入してひとつでもクラックが発生したら不良(×)とし、そうではないものを不良では無い(○)と判定した。なお、静電容量は、LCRメーターを使用して測定した。
Crack resistance Crack resistance is achieved by placing a capacitor sample in a pressure cooker tank, performing an accelerated moisture resistance load test (PCBT test) in which voltage is applied in an atmosphere of 121 ° C. and 95% humidity, and charging N = 1000. If even one crack occurred, it was judged as defective (x), and the other one was judged as not defective (O). The capacitance was measured using an LCR meter.

被覆率
また、本発明では、素子本体を積層方向に平行な面で切断した面において、電極層に電極不存在部がないと仮定した場合の線長さ(電極層が形成されるべき線長さ)の割合を100%とし、電極層が実際に形成されている線長さ(誘電体層を実際に被覆している線長さ)の割合を、被覆率と定義する。
被覆率が小さすぎると、被覆されていない領域の直下に存在する誘電体層の特性が発現できないため、誘電体層の実効容量(比誘電率)が低下する傾向にある。この被覆率が80%以上を不良では無い(○)とし、80%未満の場合を不良(×)とした。結果を表2に示す。
Further , in the present invention, in the present invention, on the surface obtained by cutting the element body along a plane parallel to the stacking direction, the line length when the electrode layer is assumed to have no electrode absent portion (the line length on which the electrode layer is to be formed) )) Is defined as 100%, and the ratio of the line length where the electrode layer is actually formed (the line length actually covering the dielectric layer) is defined as the coverage.
If the coverage is too small, the characteristics of the dielectric layer existing immediately below the uncovered region cannot be exhibited, and the effective capacity (relative dielectric constant) of the dielectric layer tends to decrease. When the coverage was 80% or more, it was determined as not defective (O), and when it was less than 80%, it was determined as defective (X). The results are shown in Table 2.

Figure 0005998785
Figure 0005998785

2… 積層セラミックコンデンサ
4… 素子本体
4a… グリーン積層体
5… 第1側端面
7… 第2側端面
6… 第1端子電極
8… 第2端子電極
10… 内側誘電体層
10a… グリーンシート
10b… 余白パターン層
12… 第1内部電極層
12a… 内部電極パターン
13… 第2内部電極層
13a… 内部電極パターン
14… 外側誘電体層
14a… 外側グリーンシート
20… 第1リード絶縁領域
21… 第2リード絶縁領域
22… 第1リード部
23… 第2リード部
24… 隙間
26… 突出部
28… 厚肉部
50… 切断予定線
2 ... multilayer ceramic capacitor 4 ... element body 4a ... green laminated body 5 ... first side end face 7 ... second side end face 6 ... first terminal electrode 8 ... second terminal electrode 10 ... inner dielectric layer 10a ... green sheet 10b ... Blank pattern layer 12 ... First internal electrode layer 12a ... Internal electrode pattern 13 ... Second internal electrode layer 13a ... Internal electrode pattern 14 ... Outer dielectric layer 14a ... Outer green sheet 20 ... First lead insulation region 21 ... Second lead Insulating region 22 ... 1st lead part 23 ... 2nd lead part 24 ... Gap 26 ... Projection part 28 ... Thick part 50 ... Planned cutting line

Claims (2)

セラミック層を介して対向するように積層される複数の内部電極層が形成してある素子本体と、
前記素子本体の側端面に設けられる端子電極と、を有する積層電子部品であって、
前記端子電極と前記側端面との間には、所定間隔の隙間が形成され、
前記内部電極層の側端面方向の端部には、前記側端面から前記隙間を通して突出し前記端子電極に接続するリード部が前記内部電極層と一体に形成してあり、
前記リード部における前記側端面から突出している突出部の先端部には、前記端子電極の内部に埋め込まれ、前記リード部の厚さよりも厚い厚肉部が形成してあり、
前記内部電極層を構成する金属成分の内部電極主成分と、前記内部電極のリード部が接続する前記端子電極の端子電極主成分とが異なり、
前記突出部および厚肉部が、前記内部電極主成分と前記端子電極主成分との合金で構成してあり、
前記隙間に位置する前記リード部の厚さをt1、前記厚肉部の厚さをt2とする場合に、
t2/t1が1.3〜2.0であることを特徴とする積層電子部品。
An element body in which a plurality of internal electrode layers laminated so as to face each other through a ceramic layer are formed;
A laminated electronic component having a terminal electrode provided on a side end surface of the element body,
A gap of a predetermined interval is formed between the terminal electrode and the side end surface,
A lead portion protruding from the side end surface through the gap and connected to the terminal electrode is formed integrally with the internal electrode layer at an end portion in the side end surface direction of the internal electrode layer,
A tip portion of the protruding portion protruding from the side end surface of the lead portion is embedded in the terminal electrode, and a thick portion thicker than the thickness of the lead portion is formed,
The internal electrode main component of the metal component constituting the internal electrode layer is different from the terminal electrode main component of the terminal electrode to which the lead portion of the internal electrode is connected,
The protrusions and the thick portion is Ri tare composed of an alloy of the terminal electrode main component and the internal electrode main component,
When the thickness of the lead portion located in the gap is t1, and the thickness of the thick portion is t2,
multilayer electronic component t2 / t1 is you, characterized in that 1.3 to 2.0.
前記内部電極主成分がニッケルであり、前記端子電極主成分が銅である請求項1に記載の積層電子部品。   The multilayer electronic component according to claim 1, wherein the internal electrode main component is nickel and the terminal electrode main component is copper.
JP2012205701A 2012-09-19 2012-09-19 Laminated electronic components Active JP5998785B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012205701A JP5998785B2 (en) 2012-09-19 2012-09-19 Laminated electronic components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012205701A JP5998785B2 (en) 2012-09-19 2012-09-19 Laminated electronic components

Publications (2)

Publication Number Publication Date
JP2014060331A JP2014060331A (en) 2014-04-03
JP5998785B2 true JP5998785B2 (en) 2016-09-28

Family

ID=50616528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012205701A Active JP5998785B2 (en) 2012-09-19 2012-09-19 Laminated electronic components

Country Status (1)

Country Link
JP (1) JP5998785B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576057B (en) * 2014-12-23 2017-07-04 广东风华高新科技股份有限公司 Multilayer ceramic capacitor
JP6679964B2 (en) * 2015-03-12 2020-04-15 株式会社村田製作所 Monolithic ceramic capacitors

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH097877A (en) * 1995-04-18 1997-01-10 Rohm Co Ltd Multilayered ceramic chip capacitor and manufacture thereof
JPH10154633A (en) * 1995-11-29 1998-06-09 Matsushita Electric Ind Co Ltd Ceramic electronic part and its manufacturing method
JP3293440B2 (en) * 1995-12-05 2002-06-17 株式会社村田製作所 Multilayer ceramic electronic component and method of manufacturing the same
JP3524298B2 (en) * 1996-10-29 2004-05-10 ローム株式会社 Method of forming external electrodes of multilayer ceramic capacitor
JP3758293B2 (en) * 1997-04-21 2006-03-22 株式会社村田製作所 Multilayer ceramic electronic component and manufacturing method thereof
JP4122845B2 (en) * 2002-05-24 2008-07-23 株式会社村田製作所 Manufacturing method of multilayer ceramic electronic component
JP4300770B2 (en) * 2002-08-12 2009-07-22 株式会社村田製作所 Manufacturing method of electronic parts
JP5131067B2 (en) * 2008-07-16 2013-01-30 Tdk株式会社 Ceramic multilayer electronic component and manufacturing method thereof
CN102105954B (en) * 2009-01-28 2014-04-09 株式会社村田制作所 Multilayer electronic component
JP5439944B2 (en) * 2009-05-18 2014-03-12 株式会社村田製作所 Multilayer electronic component and manufacturing method thereof
JP5282678B2 (en) * 2009-06-26 2013-09-04 株式会社村田製作所 Multilayer electronic component and manufacturing method thereof
JP2011049351A (en) * 2009-08-27 2011-03-10 Kyocera Corp Laminated ceramic capacitor
JP5471686B2 (en) * 2010-03-24 2014-04-16 株式会社村田製作所 Manufacturing method of multilayer ceramic electronic component
JP2012079864A (en) * 2010-09-30 2012-04-19 Tdk Corp Ceramic electronic component
JPWO2012114784A1 (en) * 2011-02-24 2014-07-07 株式会社村田製作所 Multilayer ceramic electronic component and manufacturing method thereof

Also Published As

Publication number Publication date
JP2014060331A (en) 2014-04-03

Similar Documents

Publication Publication Date Title
CN108257779B (en) Laminated ceramic electronic component
JP6679964B2 (en) Monolithic ceramic capacitors
JP4513981B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
KR101577395B1 (en) Multilayer ceramic electronic component and method for manufacturing same
JP5904305B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP2007103453A (en) Method of manufacturing laminated ceramic electronic part
KR20130111000A (en) Laminated ceramic electronic parts and fabricating method thereof
JP5423977B2 (en) Manufacturing method of multilayer ceramic electronic component
JP4779615B2 (en) Multilayer electronic component and manufacturing method thereof
JP2007173480A (en) Laminated electronic component and its manufacturing method
CN110310825B (en) Laminated ceramic electronic component
JP2018098385A (en) Multilayer electronic component
JP5870625B2 (en) Electrode sintered body, laminated electronic component, internal electrode paste, method for producing electrode sintered body, method for producing laminated electronic component
JP7388088B2 (en) Multilayer ceramic electronic components and their manufacturing method
WO2020166361A1 (en) Electroconductive paste, electronic component, and laminated ceramic capacitor
JP5998785B2 (en) Laminated electronic components
JP2004096010A (en) Laminated ceramic electronic component fabricating process
JP2007234330A (en) Conductor paste and electronic part
JP4788323B2 (en) Multilayer electronic component and manufacturing method thereof
JP5071493B2 (en) Manufacturing method of multilayer electronic component
JPH11354370A (en) Layered ceramic electronic parts
JP4432882B2 (en) Multilayer electronic component and manufacturing method thereof
JP3981270B2 (en) Conductor pattern incorporated in multilayer substrate, multilayer substrate incorporating conductor pattern, and method of manufacturing multilayer substrate
JP2022083832A (en) Multilayer electronic component
JP5903913B2 (en) Laminated electronic components

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160815

R150 Certificate of patent or registration of utility model

Ref document number: 5998785

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150