JP2012010539A

JP2012010539A - 電源装置

Info

Publication number: JP2012010539A
Application number: JP2010145870A
Authority: JP
Inventors: Hiroyuki Miyazaki; 弘行宮崎
Original assignee: Sumida Corp
Current assignee: Sumida Corp
Priority date: 2010-06-28
Filing date: 2010-06-28
Publication date: 2012-01-12
Anticipated expiration: 2030-06-28
Also published as: JP5360427B2

Abstract

【課題】一次側において複雑な制御回路を使用しなくても、出力電圧の制御が可能な電源装置を得る。
【解決手段】この電源装置は、一次巻線２と二次巻線３とを磁気的に結合する結合磁路と漏れ磁路とを形成するコア１，４，５を有するトランスと、所定のデューティで一次巻線２に電圧を印加する駆動回路２１と、結合磁路上に設けられた第１可変磁気抵抗部（第１サブコア４と第１サブ巻線６）と、漏れ磁路上に設けられた第２可変磁気抵抗部（第２サブコア５と第２サブ巻線７）と、二次巻線３に接続されたコンバータ回路２２と、コンバータ回路２２の出力電圧が一定になるように、第１可変磁気抵抗部および第２可変磁気抵抗部を制御する磁路制御回路２３とを備える。
【選択図】図１

Description

本発明は、電源装置に関するものである。

安定化電源装置には、トランスの一次側でパルス幅変調により生成された駆動信号によりスイッチング素子をスイッチングさせて交流を生成しトランスの二次側で整流平滑して所定の直流電圧を生成するスイッチング制御方式のもの（例えば特許文献１参照）や、トランスの二次側にドロッパ回路を設けるものなどがある。スイッチング制御方式では、一次側の駆動信号のデューティを変化させることで、出力電圧を制御する。

特開２００５−３３９３８号公報

上述のスイッチング制御方式では、出力電圧を制御するためにデューティを変化させる際に、一次側のスイッチング素子に対してゼロクロススイッチングやソフトスイッチングを行う。このため、ゼロクロススイッチングやソフトスイッチングを行う複雑な制御回路が必要である。

本発明は、上記の問題に鑑みてなされたものであり、一次側において複雑な制御回路を使用しなくても、出力電圧の制御が可能な電源装置を得ることを目的とする。

上記の課題を解決するために、本発明では以下のようにした。

本発明に係る電源装置は、一次巻線と二次巻線とを磁気的に結合する結合磁路、および二次巻線に鎖交しない漏れ磁路を形成するコアを有するトランスと、所定のデューティで一次巻線に電圧を印加する駆動回路と、結合磁路上に設けられた第１可変磁気抵抗部と、漏れ磁路上に設けられた第２可変磁気抵抗部と、二次巻線に接続されたコンバータ回路と、コンバータ回路の出力電圧が一定になるように、第１可変磁気抵抗部および第２可変磁気抵抗部を制御する磁路制御回路とを備える。

これにより、二次巻線に鎖交する磁束を第１可変磁気抵抗部と第２可変磁気抵抗部で変化させて出力電圧を制御するため、一次側において複雑な制御回路を使用しなくても、出力電圧の制御が可能となる。

また、本発明に係る電源装置は、上記の電源装置に加え、次のようにしてもよい。この場合、第１可変磁気抵抗部は、結合磁路上におけるギャップに配置された第１サブコアと、第１サブコアに巻回された第１サブ巻線とを有する。第２可変磁気抵抗部は、漏れ磁路上におけるギャップに配置された第２サブコアと、第２サブコアに巻回された第２サブ巻線とを有する。そして、磁路制御回路は、第１サブ巻線および／または第２サブ巻線に、コンバータ回路の出力電圧値に応じた直流電流を導通させる。

また、本発明に係る電源装置は、上記の電源装置に加え、次のようにしてもよい。この場合、電源装置は、結合磁路上におけるギャップと漏れ磁路上におけるギャップとに跨って配置されたサブコアを備える。第１可変磁気抵抗部は、サブコアの一部であって結合磁路上におけるギャップに位置する第１磁路部と、第１磁路部に巻回された第１サブ巻線とを含み、第２可変磁気抵抗部は、サブコアの一部であって漏れ磁路上におけるギャップに位置する第２磁路部と、第２磁路部に巻回された第２サブ巻線とを含む。そして、磁路制御回路は、第１サブ巻線および／または第２サブ巻線に、コンバータ回路の出力電圧値に応じた直流電流を導通させる。

また、本発明に係る電源装置は、上記の電源装置のいずれかに加え、次のようにしてもよい。この場合、磁路制御回路は、第１サブ巻線に導通させる直流電流を増加させるときには、第２サブ巻線に導通させる直流電流を減少させ、第１サブ巻線に導通させる直流電流を減少させるときには、第２サブ巻線に導通させる直流電流を増加させる。

これにより、一次巻線のインダクタンスが変化しないため、駆動回路の共振条件が変化しない。

また、本発明に係る電源装置は、上記の電源装置のいずれかに加え、次のようにしてもよい。この場合、電源装置は、二次巻線に対して並列に接続された共振コンデンサを備える。

これにより、漏れ磁路に起因する漏れインダクタンスと共振コンデンサによる共振周波数を、一次巻線に印加される交流電圧の周波数近傍に設定することで、磁路制御回路による第１可変磁気抵抗部および第２可変磁気抵抗部の制御量（サブ巻線への導通電流など）が低減し、電源効率が高くなる。

本発明によれば、一次側において複雑な制御回路を使用しなくても、出力電圧の制御が可能な電源装置を得ることができる。

図１は、本発明の実施の形態１に係る電源装置の構成を示す回路図である。図２は、図１に示す電源装置のトランス内の磁路を説明する図である。図３は、図１における磁路制御回路の構成例を示す回路図である。図４は、本発明の実施の形態２に係る電源装置の構成を示す回路図である。図５は、本発明の実施の形態３に係る電源装置の構成を示す回路図である。図６は、図５における磁路制御回路の構成例を示す回路図である。図７は、実施の形態３に係る電源装置のサブコア内で発生する磁束を説明する図である。

以下、図に基づいて本発明の実施の形態を説明する。

実施の形態１．

図１は、本発明の実施の形態１に係る電源装置の構成を示す回路図である。この電源装置は、自励方式のスイッチング電源である。

図１において、メインコア１は、一次巻線２と二次巻線３をそれぞれ巻回されるコアであり、一次巻線２と二次巻線３とを磁気的に結合する結合磁路と、一次巻線２には鎖交するが二次巻線３には鎖交しない漏れ磁路とを形成する。メインコア１の結合磁路上におけるギャップには第１サブコア４が配置され、メインコア１の漏れ磁路上におけるギャップには第２サブコア５が配置されている。第１サブコア４には第１サブ巻線６が巻回され、第２サブコア５には第２サブ巻線７が巻回されている。

第１サブ巻線６は、第１サブコア４の２箇所に分かれて、それぞれメインコア１のギャップ方向に沿って巻回されており、各箇所に同一のターン数で巻回されている。第２サブ巻線７は、第２サブコア５の２箇所に分かれて、それぞれメインコア１のギャップ方向に沿って巻回されており、各箇所に同一のターン数で巻回されている。これにより、第１サブ巻線６に電流が流れると、第１サブ巻線６の巻回されている２箇所のそれぞれにおいて、同一強度の磁界が同一周回方向に発生する。同様に、第２サブ巻線７に電流が流れると、第２サブ巻線７の巻回されている２箇所のそれぞれにおいて、同一強度の磁界が同一周回方向に発生する。

メインコア１、第１サブコア４、および第２サブコア５は、それぞれ、フェライト、電磁鋼板などの磁性体コアである。第１サブコア４および第２サブコア５は、ＵＵコアなどの矩形リング状のコアである。

メインコア１、一次巻線２、二次巻線３、第１サブコア４、第２サブコア５、第１サブ巻線６、および第２サブ巻線７により、一次巻線２と二次巻線３との磁気結合の結合係数を変化させることができる結合可変トランスが形成されている。

図２は、図１に示す電源装置のトランス内の磁路を説明する図である。図２に示すように、メインコア１、第１サブコア４および第２サブコア５により結合磁路３１および漏れ磁路３２が形成されており、さらに、第１サブコア４内を周回する閉磁路３３と、第２サブコア５内を周回する閉磁路３４が形成されている。結合磁路３１および漏れ磁路３２には、一次巻線２により誘起された磁束が導通し、閉磁路３３には、第１サブ巻線６により誘起された周回磁束が導通し、閉磁路３４には、第２サブ巻線７により誘起された周回磁束が導通する。

さらに、メインコア１には、巻線８および巻線９が結合磁路３１および／または漏れ磁路３２上で巻回されている。巻線８は、自励式の駆動回路２１のスイッチングのタイミングを得るための巻線であり、巻線９は、磁路制御回路２３が第１サブ巻線６および第２サブ巻線７に導通させる直流電流を得るための巻線である。巻線８および巻線９の巻線数は少なく、巻線８および巻線９の各出力電圧の振幅は小さい。特に、巻線９の出力電圧の振幅Ｖｃは、二次巻線３の出力電圧の振幅より小さい。

駆動回路２１は、一次巻線２に接続された自励式の一次側回路である。駆動回路２１では、巻線８の両端電圧に応じて、抵抗Ｒ１，Ｒ２で分圧された電圧および直流電源Ｖｉｎの電圧の和がスイッチング素子であるトランジスタＱ１，Ｑ２のエミッタ−ベース間に印加され、トランジスタＱ１，Ｑ２が交互にオンする。直流電源Ｖｉｎの正側端子は、インダクタＬ１を介して一次巻線２の中心の中間タップに接続されており、直流電源Ｖｉｎの負側端子はトランジスタＱ１，Ｑ２のエミッタ同士の接続点に接続されている。これにより、所定の周波数で所定のデューティの交流電圧が一次巻線２に印加される。

コンバータ回路２２は、二次巻線３に接続されており、ダイオードＤおよびコンデンサＣで二次巻線３の出力を整流平滑して直流の出力電圧Ｖｏｕｔを生成する。

共振コンデンサＣｏは、二次巻線３に対して並列に接続されている。漏れ磁路３２に起因する漏れインダクタンスと共振コンデンサＣｏによる共振周波数は、一次巻線２に印加される交流電圧の周波数またはその近傍に設定される。

磁路制御回路２３は、コンバータ回路２２の出力電圧Ｖｏｕｔが一定になるように、第１サブ巻線６および／または第２サブ巻線７に、コンバータ回路２２の出力電圧値に応じた直流電流を導通させる。つまり、磁路制御回路２３は、第１サブ巻線６に直流電流を導通させて、第１サブコア４の磁気抵抗を制御する。磁路制御回路２３は、第１サブ巻線６に導通する直流電流を増加させて第１サブコア４を非飽和状態から磁気飽和状態へ変化させて（あるいは、飽和の度合いを強めて）第１サブコア４の磁気抵抗を増加させたり、第１サブ巻線６に導通する直流電流を減少させて、第１サブコア４を磁気飽和状態から非飽和状態へ変化させて（あるいは、飽和の度合いを弱めて）第１サブコア４の磁気抵抗を減少させたりする。同様に、磁路制御回路２３は、第２サブ巻線７に直流電流を導通させて、第２サブコア５の磁気抵抗を制御する。

つまり、第１サブコア４および第１サブ巻線６は、結合磁路３１上に設けられた第１可変磁気抵抗部の一例であり、第２サブコア５および第２サブ巻線７は、漏れ磁路３２上に設けられた第２可変磁気抵抗部の一例である。

図３は、図１における磁路制御回路２３の構成例を示す回路図である。

図３において、抵抗ＲｚとツェナーダイオードＺＤとの直列回路、および抵抗Ｒａと抵抗Ｒｂとの直列回路に、出力電圧Ｖｏｕｔが印加される。ツェナーダイオードＺＤの両端電圧は所定の基準電圧にほぼ固定される。

抵抗ＲｚとツェナーダイオードＺＤとの接続点は、比較器として動作するオペアンプＯＰ１の負側入力端子、およびオペアンプＯＰ２の正側入力端子に接続されており、抵抗Ｒａと抵抗Ｒｂとの接続点は、比較器として動作するオペアンプＯＰ２の負側入力端子、およびオペアンプＯＰ１の正側入力端子に接続されている。オペアンプＯＰ１の出力端子には、トランジスタＱ３のベースが接続されており、オペアンプＯＰ２の出力端子には、トランジスタＱ４のベースが接続されている。

そして、トランジスタＱ３のコレクタ−エミッタに対して直列に、第１サブ巻線６が接続され、トランジスタＱ４のコレクタ−エミッタに対して直列に、第２サブ巻線７が接続されている。また、巻線９には整流平滑回路４１が接続されている。整流平滑回路４１の出力電圧（直流電圧）は、トランジスタＱ３のコレクタ−エミッタと第１サブ巻線６との直列回路、およびトランジスタＱ４のコレクタ−エミッタと第２サブ巻線７との直列回路に印加される。つまり、整流平滑回路４１は、第１サブ巻線６および第２サブ巻線７に直流電流を導通させるための電源として使用される。

次に、上記電源装置の動作について説明する。

駆動回路２１は、一定のデューティで交流電圧を一次巻線２に印加する。これにより、結合磁路３１を導通する磁束の変化により二次巻線３には二次電圧が誘起する。そして、コンバータ回路２２により、その二次電圧が整流平滑されて出力電圧Ｖｏｕｔとなる。

そして、この出力電圧Ｖｏｕｔが所定の電圧Ｖｏより高い場合には、磁路制御回路２３は、第１サブコア４の磁気抵抗を増加させるとともに、第１サブコア５の磁気抵抗を減少させる。これにより、一次巻線２と二次巻線３の結合係数が減少し、出力電圧Ｖｏｕｔが減少する。

磁路制御回路２３では、出力電圧Ｖｏｕｔが所定の電圧Ｖｏより高くなると、トランジスタＱ３がオンし、トランジスタＱ４がオフする。これにより、第１サブ巻線６に直流電流が流れ、閉磁路３３を周回する磁束が生成され、第１サブコア４が飽和状態となって磁気抵抗が増加する。一方、第２サブ巻線７には直流電流が導通しないため、第２サブコア５は非飽和状態となって磁気抵抗が減少する。なお、第１サブ巻線６に導通する直流電流による磁束は、閉磁路３３を周回し、メインコア１には導通しない。

また、この出力電圧Ｖｏｕｔが所定の電圧Ｖｏより低い場合には、磁路制御回路２３は、第１サブコア４の磁気抵抗を減少させるとともに、第１サブコア５の磁気抵抗を増加させる。これにより、一次巻線２と二次巻線３の結合係数が増加し、出力電圧Ｖｏｕｔが増加する。

磁路制御回路２３では、出力電圧Ｖｏｕｔが所定の電圧Ｖｏより低くなると、トランジスタＱ３がオフし、トランジスタＱ４がオンする。これにより、第２サブ巻線７に直流電流が流れ、閉磁路３４を周回する磁束が生成され、第２サブコア５が飽和状態となって磁気抵抗が増加する。一方、第１サブ巻線６には直流電流が導通しないため、第１サブコア４は非飽和状態となって磁気抵抗が減少する。そして、一次巻線２と二次巻線３の結合係数が増加し、出力電圧Ｖｏｕｔが増加する。なお、第２サブ巻線７に導通する直流電流による磁束は、閉磁路３４を周回し、メインコア１には導通しない。

このようにして、一次側の駆動回路２１においてデューティを制御せずに一定にしたままで、出力電圧Ｖｏｕｔが一定に制御される。

以上のように、上記実施の形態１に係る電源装置は、一次巻線２と二次巻線３とを磁気的に結合する結合磁路３１と漏れ磁路３２とを形成するコア１，４，５を有するトランスと、所定のデューティで一次巻線２に電圧を印加する駆動回路２１と、結合磁路３１上に設けられた第１可変磁気抵抗部と、漏れ磁路３２上に設けられた第２可変磁気抵抗部と、二次巻線３に接続されたコンバータ回路２２と、コンバータ回路２２の出力電圧が一定になるように、第１可変磁気抵抗部および第２可変磁気抵抗部を制御する磁路制御回路２３とを備える。

そして、上記実施の形態１では、第１可変磁気抵抗部は、結合磁路３１上におけるギャップに配置された第１サブコア４と、第１サブコア４に巻回された第１サブ巻線６とを有し、第２可変磁気抵抗部は、漏れ磁路３２上におけるギャップに配置された第２サブコア５と、第２サブコア５に巻回された第２サブ巻線７とを有する。そして、磁路制御回路２３は、第１サブ巻線６および／または第２サブ巻線７に、コンバータ回路２２の出力電圧値に応じた直流電流を導通させる。

これにより、二次巻線３に鎖交する磁束を第１可変磁気抵抗部と第２可変磁気抵抗部で変化させて出力電圧を制御するため、一次側において複雑な制御回路を使用しなくても、出力電圧の制御が可能となる。

また、上記実施の形態１では、磁路制御回路２３は、第１サブ巻線６に導通させる直流電流を増加させるときには、第２サブ巻線７に導通させる直流電流を減少させ、第１サブ巻線６に導通させる直流電流を減少させるときには、第２サブ巻線７に導通させる直流電流を増加させる。

これにより、一次巻線２のインダクタンスが変化しないため、駆動回路の共振条件が変化しない。

実施の形態２．

図４は、本発明の実施の形態２に係る電源装置の構成を示す回路図である。本発明の実施の形態２に係る電源装置は、実施の形態１におけるメインコア１ａとは異なる形状のメインコア１ａを有する。メインコア１ａは、１箇所にギャップがあり、そのギャップに、第１サブコア４が配置されている。また、第２サブコア５は、一次巻線２の巻回位置からみて、二次巻線３をバイパスする位置に配置されている。これにより、第１サブコア４を経由する結合磁路と第２サブコアを経由する漏れ磁路が形成されている。

なお、実施の形態２に係る電源装置におけるその他の構成要素、および電源装置の動作は、実施の形態１のものと同様であるので、その説明を省略する。

実施の形態３．

図５は、本発明の実施の形態３に係る電源装置の構成を示す回路図である。本発明の実施の形態３に係る電源装置は、実施の形態１における第１サブコア４および第２サブコア５の代わりにサブコア５１を有し、実施の形態１における第１サブ巻線６、第２サブ巻線７および磁路制御回路２３の代わりに第１サブ巻線５２、第２サブ巻線５３、第３サブ巻線５４および磁路制御回路５５を有する。

なお、実施の形態３に係る電源装置におけるその他の構成要素は、実施の形態１のものと同様であるので、その説明を省略する。

サブコア５１は、第１磁路部６１と第２磁路部６２と第３磁路部６３とを有する。サブコア５１は、例えばＥＥコアまたはＥＩコアである。サブコア５１は、結合磁路３１上におけるギャップと漏れ磁路３２上におけるギャップとに跨って配置され、第１磁路部６１が結合磁路３１上におけるギャップ内に配置され、第２磁路部６２が漏れ磁路３２上におけるギャップ内に配置される。第１磁路部６１および第２磁路部６２は、結合磁路３１および漏れ磁路３２にそれぞれ沿って配置されている。

メインコア１、一次巻線２、二次巻線３、サブコア５１、第１サブ巻線５２、第２サブ巻線５３、および第３サブ巻線５４により、一次巻線２と二次巻線３との磁気結合の結合係数を変化させることができる結合可変トランスが形成されている。

磁路制御回路５５は、第１サブ巻線５２および／または第２サブ巻線５３、並びに第３サブ巻線５４に、コンバータ回路２２の出力電圧値に応じた直流電流を導通させる。

図６は、図５における磁路制御回路５５の構成例を示す回路図である。

図６に示す磁路制御回路５５は、図３に示す磁路制御回路２３とほぼ同一の回路である。ただし、磁路制御回路５５では、トランジスタＱ３により第１サブ巻線５２が駆動され、トランジスタＱ４により第２サブ巻線５３が駆動される。第３サブ巻線５４の一端は、第１サブ巻線５２と第２サブ巻線５３との接続点に接続され、他端は、整流平滑回路４１に接続されている。

したがって、第１サブ巻線５２の導通電流と第２サブ巻線５３の導通電流との和が第３サブ巻線５４に導通する。第１サブ巻線５２、第２サブ巻線５３、および第３サブ巻線５４のターン数は同一であり、第１サブ巻線５２により発生する磁界と、第２サブ巻線５３により発生する磁界との和と同一の磁界が、第３サブ巻線５４により発生する。図７は、実施の形態３に係る電源装置のサブコア５１内で発生する磁束を説明する図である。第１サブ巻線５２に電流が流れると、第３サブ巻線５４にも同一の電流が流れるため、図７における破線で示すような周回磁束が発生する。また、第２サブ巻線５３に電流が流れると、第３サブ巻線５４にも同一の電流が流れるため、図７における実線で示すような周回磁束が発生する。

次に、上記電源装置の動作について説明する。

そして、この出力電圧Ｖｏｕｔが所定の電圧Ｖｏより高い場合には、磁路制御回路５５は、サブコア５１の第１磁路部６１の磁気抵抗を増加させるとともに、サブコア５１の第２磁路部６２の磁気抵抗を減少させる。これにより、一次巻線２と二次巻線３の結合係数が減少し、出力電圧Ｖｏｕｔが減少する。

磁路制御回路５５では、出力電圧Ｖｏｕｔが所定の電圧Ｖｏより高くなると、トランジスタＱ３がオンし、トランジスタＱ４がオフする。これにより、第１サブ巻線５２および第３サブ巻線５４に直流電流が流れ、第１磁路部６１および第３磁路部６３を経由して周回する磁束が生成され、サブコア５１の第１磁路部６１（あるいは、第１磁路部６１および第３磁路部６３）が飽和状態となって磁気抵抗が増加する。一方、第２サブ巻線５３には直流電流が導通しないため、サブコア５１の第２磁路部６２は非飽和状態となって磁気抵抗が減少する。なお、第１サブ巻線５２と第３サブ巻線５４に導通する電流による磁束は、サブコア５１内を周回し、メインコア１には導通しない。

また、この出力電圧Ｖｏｕｔが所定の電圧Ｖｏより低い場合には、磁路制御回路５５は、サブコア５１の第１磁路部６１の磁気抵抗を減少させるとともに、サブコア５１の第２磁路部６２の磁気抵抗を増加させる。これにより、一次巻線２と二次巻線３の結合係数が増加し、出力電圧Ｖｏｕｔが増加する。

磁路制御回路５５では、出力電圧Ｖｏｕｔが所定の電圧Ｖｏより低くなると、トランジスタＱ３がオフし、トランジスタＱ４がオンする。これにより、第２サブ巻線５３および第３サブ巻線５４に直流電流が流れ、第２磁路部６２および第３磁路部６３を経由して周回する磁束が生成され、サブコア５１の第２磁路部６２（あるいは、第２磁路部６２および第３磁路部６３）が飽和状態となって磁気抵抗が増加する。一方、第１サブ巻線５２には直流電流が導通しないため、サブコア５１の第１磁路部６１は非飽和状態となって磁気抵抗が減少する。そして、一次巻線２と二次巻線３の結合係数が増加し、出力電圧Ｖｏｕｔが増加する。なお、第２サブ巻線５３と第３サブ巻線５４に導通する電流による磁束は、サブコア５１内を周回し、メインコア１には導通しない。

以上のように、上記実施の形態３に係る電源装置は、一次巻線２と二次巻線３とを磁気的に結合する結合磁路と漏れ磁路とを形成するコア１，５１を有するトランスと、所定のデューティで一次巻線２に電圧を印加する駆動回路２１と、結合磁路上に設けられた第１可変磁気抵抗部と、漏れ磁路上に設けられた第２可変磁気抵抗部と、二次巻線３に接続されたコンバータ回路２２と、コンバータ回路２２の出力電圧が一定になるように、第１可変磁気抵抗部および第２可変磁気抵抗部を制御する磁路制御回路５５とを備える。

そして、上記実施の形態３に係る電源装置では、サブコア５１は、第１磁路部６１と第２磁路部６２とを有し、第１磁路部６１には第１サブ巻線５２が巻回されており、第２磁路部６２には第２サブ巻線５３が巻回されている。サブコア５１は、結合磁路３１上におけるギャップと漏れ磁路３２上におけるギャップとに跨って配置され、第１磁路部６１が結合磁路３１上におけるギャップに配置され、第２磁路部６２が漏れ磁路３２上におけるギャップに配置される。第１可変磁気抵抗部は、この第１磁路部６１と、第１サブ巻線５２とを含み、第２可変磁気抵抗部６２は、この第２磁路部６２と、第２サブ巻線５３とを含む。そして、磁路制御回路５５は、第１サブ巻線５２および／または第２サブ巻線５３に、コンバータ回路２２の出力電圧値に応じた直流電流を導通させる。

また、上記実施の形態３では、磁路制御回路５５は、第１サブ巻線５２に導通させる直流電流を増加させるときには、第２サブ巻線５３に導通させる直流電流を減少させ、第１サブ巻線５２に導通させる直流電流を減少させるときには、第２サブ巻線５３に導通させる直流電流を増加させる。

なお、上述の各実施の形態は、本発明の好適な例であるが、本発明は、これらに限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変形、変更が可能である。

例えば、上記実施の形態１〜３において、駆動回路２１は、他励式の回路でもよい。また、駆動回路２１は、ＲＣＣ（Ringing Choke Converter）回路でもよい。

また、上記実施の形態１〜３において、巻線９および整流回路４１を設けずに、サブ巻線６，７，５２，５３，５４に直流電流を導通させるための直流電源として出力電圧Ｖｏｕｔを使用するようにしてもよい。

また、上記実施の形態１〜３において、サブコア４，５，５１を磁気飽和させて磁気抵抗を変化させる代わりに、メインコア１，１ａとのギャップを圧電素子等で機械的に調整して、結合磁路３１および漏れ磁路３２の磁気抵抗を可変とするようにしてもよい。

また、上記実施の形態１〜３においては、第１サブ巻線６と第２サブ巻線７の一方のみ、また、第１サブ巻線５２と第２サブ巻線５３の一方のみに直流電流が導通されているが、その代わりに、第１サブ巻線６と第２サブ巻線７の両方、また、第１サブ巻線５２と第２サブ巻線５３の両方に適当な大きさの電流を導通させて、結合磁路３１および漏れ磁路３２の磁気抵抗を制御するようにしてもよい。また、結合磁路３１および漏れ磁路３２の磁気抵抗を急峻に変化させずに徐々に変化させるようにしてもよい。

また、上記実施の形態においては、出力電圧は１系統だけであるが、出力電圧を複数系統、設けるようにしてもよい。その場合、各系統について漏れ磁路を個別に形成して、それぞれの漏れ磁路の磁気抵抗を磁路制御回路２３，５５で制御して、各系統の出力電圧を個別に制御するようにしてもよいし、複数の系統について１つの漏れ磁路を形成して、それらの系統の出力電圧をまとめて制御するようにしてもよい。複数系統の出力電圧のうちの１つを、装置内の制御回路に使用するローカル電源として使用するようにしてもよい。

また、上記実施の形態において、巻線２，３，６，７，８，９，５２，５３，５４は、ボビンに巻回し、そのボビンをコア１，１ａ，４，５，５１に挿入することで、コアに巻回された状態とすることができる。

また、上記実施の形態において、メインコアおよびサブコアは、上述のＵＵコア、ＥＥコア等に限定されず、どのような構造であってもよい。

本発明は、例えば、安定化電源などに適用可能である。

１，１ａメインコア
２一次巻線
３二次巻線
４第１サブコア
５第２サブコア
６第１サブ巻線
７第２サブ巻線
２１駆動回路
２２コンバータ回路
２３，５５磁路制御回路
３１結合磁路
３２漏れ磁路
５１サブコア
５２第１サブ巻線
５３第２サブ巻線
６１第１磁路部
６２第２磁路部

Claims

一次巻線と二次巻線とを磁気的に結合する結合磁路、および前記二次巻線に鎖交しない漏れ磁路を形成するコアを有するトランスと、
所定のデューティで前記一次巻線に電圧を印加する駆動回路と、
前記結合磁路上に設けられた第１可変磁気抵抗部と、
前記漏れ磁路上に設けられた第２可変磁気抵抗部と、
前記二次巻線に接続されたコンバータ回路と、
前記コンバータ回路の出力電圧が一定になるように、前記第１可変磁気抵抗部および前記第２可変磁気抵抗部を制御する磁路制御回路と、
を備えることを特徴とする電源装置。
前記第１可変磁気抵抗部は、前記結合磁路上におけるギャップに配置された第１サブコアと、前記第１サブコアに巻回された第１サブ巻線とを有し、
前記第２可変磁気抵抗部は、前記漏れ磁路上におけるギャップに配置された第２サブコアと、前記第２サブコアに巻回された第２サブ巻線とを有し、
前記磁路制御回路は、前記第１サブ巻線および／または前記第２サブ巻線に、前記コンバータ回路の出力電圧値に応じた直流電流を導通させること、
を特徴とする請求項１記載の電源装置。
前記結合磁路上におけるギャップと前記漏れ磁路上におけるギャップとに跨って配置されたサブコアを備え、
前記第１可変磁気抵抗部は、前記サブコアの一部であって前記結合磁路上におけるギャップに位置する第１磁路部と、前記第１磁路部に巻回された第１サブ巻線とを含み、
前記第２可変磁気抵抗部は、前記サブコアの一部であって前記漏れ磁路上におけるギャップに位置する第２磁路部と、前記第２磁路部に巻回された第２サブ巻線とを含み、
前記磁路制御回路は、前記第１サブ巻線および／または前記第２サブ巻線に、前記コンバータ回路の出力電圧値に応じた直流電流を導通させること、
を特徴とする請求項１記載の電源装置。
前記磁路制御回路は、前記第１サブ巻線に導通させる直流電流を増加させるときには、前記第２サブ巻線に導通させる直流電流を減少させ、前記第１サブ巻線に導通させる直流電流を減少させるときには、前記第２サブ巻線に導通させる直流電流を増加させることを特徴とする請求項２または請求項３記載の電源装置。
前記二次巻線に対して並列に接続された共振コンデンサを備えることを特徴とする請求項１から請求項４のうちのいずれか１項記載の電源装置。