JP2012008200A - 液晶表示装置、液晶表示装置用セル基板、液晶表示装置の評価方法、及び液晶表示装置の製造方法 - Google Patents

Abstract

【課題】液晶表示装置において、表示に悪影響を与えることなく、柱状スペーサの形成状態或いは位置ズレなどの評価を行うことができる。
【解決手段】この発明の液晶表示装置においては、表示領域２００に形成されたパターン１１６を備えたスイッチング素子基板１１０と、対向して配置される遮光層１２５を備えるカラーフィルタ基板１２０と、基板間に間隙を形成する柱状スペーサ１０１と、表示領域２００を囲むように配置され前記の間隙を密封するシール材１３０と、この密封された間隙に形成された液晶層１４０と、柱状スペーサ１０１と共通部材により表示領域外の領域に形成された評価マークＳＰＭ１と、評価マークＳＰＭ１の近傍のスイッチング素子基板１１０上にパターン１１６と共通部材により形成された評価マークＳＰＭ２とを備えるものである。
【選択図】図１

Description

本発明は液晶表示装置、液晶表示装置用セル基板、液晶表示装置の評価方法、及び液晶表示装置の製造方法に関するものである。

近年、液晶表示装置においては、応答速度や表示品質への要求が高まっていることから、狭ギャップ化も含めてギャップ精度や画面内での均一性を向上する手段として、何れかの基板に所定の高さを備えた柱状スペーサを形成することが多くなっている。特許文献１においては、色材層（カラーフィルタ）と遮光層（ブラックマトリクス)を備える対向側基板（カラーフィルタ基板）上に形成され、アレイ側基板（アクティブマトリクス基板）との間の間隔を保持する柱状スペーサに関し、アレイ側基板表面に常時当接する柱状スペーサと常時は当接しない柱状スペーサを混在して配置することにより、表示において発生する各種のムラの発生を防止する技術が開示されている。この文献内でも説明されているとおり、柱状スペーサの近傍では液晶層の配向に悪影響を生じることから、柱状スペーサは、対向側基板に形成されるブラックマトリクスとアレイ側基板に形成される走査線などの遮光層の間に形成され、柱状スペーサ部及び柱状スペーサの近傍に発生する配向異常部を遮光し、表示に悪影響を及ぼさないように構成されている。

特開２００５−３３８７７０号公報

特許文献１でも説明されているとおり、柱状スペーサと対向側基板の表面或いはアレイ側基板との当接の状態は、常時当接することと、常時は当接しないことも含めて、各種のムラにより発生する表示不良に大きな影響を及ぼす。更にパネルを押し潰す圧力が加わった際の局所ギャップムラの発生にも大きな影響を及ぼす。然しながら、柱状スペーサ、対向側基板上に形成される遮光層、及びアレイ側基板に形成される走査線などの遮光層は独立して位置合わせして形成されることから、其々の間に一定量の位置ズレが発生することは避けられない。更に形成される柱状スペーサの形状や大きさも、形成状況や基板内の面内分布などの影響から、ある一定のバラツキを有する。また、柱状スペーサが当接する対向側基板の表面とアレイ側基板の表面には、各種のパターンが形成されることから、これらパターンにより形成される基板表面の凹凸形状は様々である。これら凹凸形状と柱状スペーサの位置関係により柱状スペーサと対向側基板或いはアレイ側基板の表面との当接の状態、即ち当接する有効接触面積は変化することから、これら位置ズレや柱状スペーサの形成状態により当接の状態も変化する。従って、これら位置ズレや柱状スペーサの形成状態の状況によっては、各種のムラにより発生する表示不良やパネルを押し潰す圧力が加わった際の局所ギャップムラを起因とする不良、即ち、面押し強度の低下を引き起こしてしまう。この様に柱状スペーサの形成状態や対向側基板の表面とアレイ側基板の表面に形成される各種のパターンとの間の相対的な位置関係がこれら不良に大きな影響を及ぼしているのに対して、先に説明のとおり、柱状スペーサの配置部は液晶表示装置の完成品では遮光されている。即ち、少なくとも対向側基板とアレイ側基板が貼り合わされた後は、柱状スペーサを観察して形成状態や位置ズレ量を確認することはできない。従って、これら面押し強度の低下、表示不良などに対し、不良要因に関する解析や製造工程途中での検査などができず、不良品の後工程への流出の防止や不良発生を回避するなどの適切な対策をとることができなかった。

この発明は、上述の様な問題を解決するために為されたもので、表示領域に形成される柱状スペーサについて、外部より確認できない工程において、或いは液晶表示装置の完成状態において、表示に悪影響を与えることなく形成状態或いは位置ズレなどの評価を行うことができ、面押し強度の低下、表示不良など、様々な不良要因に関する解析と不良発生の回避が可能な液晶表示装置、液晶表示装置用セル基板、液晶表示装置の評価方法、及び液晶表示装置の製造方法を得るものである。

本発明の液晶表示装置においては、第一透明基板、この第一透明基板上の表示領域に形成された遮光性パターンを含む複数のパターン、この複数のパターンの一部により構成され配列して配置される複数のスイッチング素子を備えたスイッチング素子基板と、このスイッチング素子基板に対向して位置合わせして配置され、第二透明基板、この第二透明基板上の前記表示領域に形成された複数のカラーフィルタ及びこの複数のカラーフィルタ間を遮光する遮光層を備えるカラーフィルタ基板と、表示領域に形成され、スイッチング素子基板における遮光性パターンとカラーフィルタ基板における遮光層の間に配置され、スイッチング素子基板とカラーフィルタ基板間に所定の間隔を有する間隙を形成する柱状スペーサと、前記の間隙を密封するシール材と、このシール材により密封された前記の間隙に形成された液晶層と、表示領域外側の額縁領域に配置され、柱状スペーサと共通部材により形成された第一の評価マークと、この第一の評価マークの近傍に配置され、スイッチング素子基板上に複数のパターンの何れかと共通部材により形成された第二の評価マークとを備えるものである。

本発明の液晶表示装置、液晶表示装置用セル基板、液晶表示装置の評価方法、及び液晶表示装置の製造方法によれば、表示領域に形成される柱状スペーサの形成状態或いは位置ズレなどの評価を表示領域外の領域に形成される評価マークにより代用して行える。

本発明の実施の形態１の液晶表示装置における液晶パネルの平面図である。 本発明の実施の形態１の液晶表示装置における液晶パネルの断面図である。 本発明の実施の形態１の液晶表示装置における評価マークを示した平面図である。 本発明の実施の形態１の液晶表示装置の製造方法における液晶パネル組み立て工程の流れを示すフローチャートである。 本発明の実施の形態１の液晶パネルの製造工程における基板準備工程でのマザー基板を示した平面図である。 本発明の実施の形態１の液晶パネルの製造工程における液晶滴下工程でのマザー基板を示した平面図である。 本発明の実施の形態１の液晶表示装置におけるセル基板を示した平面図である。 本発明の実施の形態１の液晶表示装置におけるセル基板を示した断面図である。 本発明の実施の形態１のマザー基板のアライメントマークと評価マークの近傍を示した平面図である。 本発明の実施の形態１のセル基板のアライメントマークと評価マークの近傍を示した平面図である。 本発明の実施の形態１の変形例における評価マークの近傍を示した平面図である。 本発明の実施の形態１の変形例における評価マークの近傍を示した平面図である。 本発明の実施の形態１の変形例における評価マークの近傍を示した平面図である。 本発明の実施の形態２の液晶表示装置におけるセル基板を示した断面図である。 本発明の実施の形態２の液晶表示装置における評価マークを示した平面図である。 本発明の実施の形態２の液晶表示装置における評価マークを示した平面図及び断面図である。 本発明の実施の形態２の液晶表示装置における評価マークを示した平面図及び断面図である。 本発明の実施の形態２の変形例における評価マークを示した平面図である。

実施の形態１.
図１及び図２は、本発明の実施の形態１における液晶表示装置を構成する液晶パネルの概略図である。以下、この液晶パネルの構成について図１及び図２を用いて説明する。図１は液晶パネル全体を示した平面図、図２は図１における断面線Ａ−Ｂでの断面図を示したものである。なお、図は模式的なものであり、示された構成要素の正確な大きさなどを反映するものではない。また、図面が煩雑とならない様、発明の主要部以外の省略や構成の一部簡略化などを適宜行っている。また、以下の図においては、図中、既出の図において説明したものと同一の構成要素には同一の符号を付し、その説明を省略する。

ここでは、一例としてＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）をスイッチング素子に用いて動作される液晶パネルについて説明を行うことにする。図１及び図２に示される様に、この液晶パネル１００は、スイッチング素子を備えたスイッチング素子基板１１０と、スイッチング素子基板１１０に対して対向して位置合わせして配置され、画像を表示する表示領域２００を有する対向基板であるカラーフィルタ基板１２０と、表示領域２００に対応する領域を囲うように配置され、カラーフィルタ基板１２０とスイッチング素子基板１１０との間の間隙を密封するシール材１３０を備えており、このシール材１３０により密封されたカラーフィルタ基板１２０とスイッチング素子基板１１０との間の間隙の少なくとも表示領域２００に対応する領域に液晶層１４０が狭持されている。また、スイッチング素子基板１１０及びカラーフィルタ基板１２０は何れも矩形となっており、其々、この所定の形状となるように、少なくとも、この所定の形状よりも大きな外形を持つマザー基板より切り出されることにより形成されている。

上述のスイッチング素子基板１１０は、第一の透明基板であるガラス基板１１１の一方の面の上の表示領域２００に対応する領域に液晶を配向させる配向膜１１２と、配向膜１１２の下部に設けられ液晶を駆動する電圧を印加する透光性を有する複数の導電膜パターンよりなる画素電極１１３と、画素電極１１３に電圧を供給するＴＦＴなどのスイッチング素子１１４と、スイッチング素子１１４を覆う絶縁膜１１５と、スイッチング素子１１４に信号を供給する配線である遮光性を有する複数の導電膜パターンよりなるゲート配線及びソース配線（図示省略）と、これら配線に接続されスイッチング素子１１４を構成する遮光性を有する複数の導電膜パターンよりなるゲート電極１１６及びソース・ドレイン電極（図示省略）などを有し、更に表示領域２００に対応する領域外側の額縁領域にはスイッチング素子１１４に供給される信号を外部から受け入れる端子１１８、端子１１８から入力された信号をカラーフィルタ基板１２０に設けられる共通電極へ伝達するためのトランスファ電極（図示省略）などを有している。また、表示領域に形成されたゲート配線及びソース配線は其々が平行に複数本配列して配置されており、これら複数本のゲート配線とソース配線は其々が交差して配置されている。また、画素電極１１３及びスイッチング素子１１４、更にスイッチング素子１１４を構成するゲート電極１１６及びソース・ドレイン電極はこれら複数本のゲート配線とソース配線の交差により囲まれる画素領域に対応してアレイ状に配列して配置されている。即ち、これらの電極や配線は遮光性パターンを含む複数のパターンにより構成され、これらの複数のパターンの一部によりスイッチング素子１１４は構成されている。なお、遮光性パターンを含む複数のパターンとしては、上記以外に絶縁膜１１５やスイッチング素子１１４を構成する絶縁膜に対して開口部などをパターニング形成した絶縁膜のパターンも形成される。また、ガラス基板１１１のこれら複数のパターンが形成された面と反対側である他方の面には偏光板１３１を有している。なお、ここで使用した額縁領域については、液晶パネル１００のスイッチング素子基板１１０上、カラーフィルタ基板１２０上、或いは両基板間に挟まれる領域において、表示領域２００外側に位置する表示領域２００を取り囲む額縁状の領域、即ち表示領域２００を除く全ての領域のことを言い、本明細書中においては全て同様の意味にて使用する。

一方、上述のカラーフィルタ基板１２０は、第二の透明基板であるガラス基板１２１の一方の面の上の表示領域２００に対応する領域に液晶を配向させる配向膜１２２、配向膜１２２の下部に配置され、スイッチング素子基板１１０上の画素電極１１３との間に電界を生じ液晶を駆動する共通電極１２３、共通電極１２３下部に設けられるカラーフィルタ１２４及びカラーフィルタ１２４間を遮光する遮光層１２５などを有している。カラーフィルタ１２４としては、樹脂中に顔料などを分散させた色材層が選択でき、赤、緑、青などの特定の波長範囲の光を選択的に透過するフィルタとして機能し、これら異なる色の色材層が規則的に配列して構成される。遮光層１２５は、カラーフィルタ１２４間以外に表示領域２００外側の額縁領域にも配置され、表示に不要な額縁領域におけるカラーフィルタ基板１２０中の光の透過を遮光している。遮光層１２５としては、酸化クロムなどを用いた金属系の材料や樹脂中に黒色粒子を分散させた樹脂系の材料などを選択することができる。また、ガラス基板１２１の他方の面には偏光板１３２を有しており、この偏光板１３２については、偏光板１３１と同種の素材からなる偏光板が用いられている。

また、スイッチング素子基板１１０とカラーフィルタ基板１２０は、両基板間の表示領域２００を囲うように配置されるシール材１３０と、両基板間の主に表示領域２００内に多数配置され基板間を一定の距離に保持し、基板間に所定の間隔を有する間隙を形成する柱状スペーサ１０１を介して貼り合わされている。更に、スイッチング素子基板１１０とカラーフィルタ基板１２０間には、トランスファ材（図示省略）が形成されており、このトランスファ材によりトランスファ電極と共通電極１２３は電気的に接続され、端子１１８から入力された信号が共通電極１２３に伝達される。柱状スペーサ１０１としては、何れか一方の基板上に樹脂をパターニングして、基板間に形成すべき所定の間隔を高さとして設定された、例えば円柱形状に形成される。また、柱状スペーサ１０１は、近傍で液晶の配向異常などによる表示不良を発生することから、遮光する必要があり、本実施の形態１では、スイッチング素子基板１１０とカラーフィルタ基板１２０の遮光部に配置する。具体的には、本実施の形態１ではスイッチング素子基板１１０に対しては、遮光層、即ち遮光性パターンよりなるゲート電極１１６上、或いはゲート電極１１６に接続されるゲート配線上に配置する。但し、遮光層よりなる配線や電極上であれば良いので、ソース配線、共通配線、ソース電極、ドレイン電極などの上であっても構わない。また、カラーフィルタ基板１２０に対しては、遮光層１２５の上に配置する。この様に柱状スペーサ１０１はスイッチング素子基板１１０における遮光性パターンとカラーフィルタ基板１２０における遮光層１２５との間に配置される。更に、本実施の形態１の液晶パネル１００においては、表示領域２００外側の額縁領域に柱状スペーサ１０１の形成状態の評価用に設けられる評価マークが配置される。この柱状スペーサ１０１の評価用に設けられる評価マークについては、後に詳細に説明を行う。

なお、図２の断面図においては、柱状スペーサ１０１が全て同じ高さに形成されスイッチング素子基板１１０の表面に当接して基板間を保持したものを示しているが、この様な構成には限られない。多数設けられる柱状スペーサ１０１の全てがスイッチング素子基板１１０の表面に当接する必要は無く、当接するものと当接しないものを規則的に混在させても良い。また一つの柱状スペーサ１０１の先端部の一部分において先に説明したスイッチング素子基板１１０の表面のスイッチング素子基板１１０上に配置されるパターンにより形成される凸部に部分的に当接させる構成であっても構わない。特に、柱状スペーサ１０１がスイッチング素子基板１１０の表面に当接するものと当接しないものを混在させる場合や、スイッチング素子基板１１０上に配置されるパターンにより形成される凸部に部分的に当接する場合においては、柱状スペーサ１０１に僅かに位置ズレを発生した場合であっても表示ムラに対する影響が大きく、本発明の効果が顕著となる。

この他に、液晶パネル１００は駆動信号を発生する駆動用ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などを装備した制御基板１３５、制御基板１３５を端子１１８に電気的に接続するＦＦＣ（Ｆｌｅｘｉｂｌｅ Ｆｌａｔ Ｃａｂｌｅ）１３６を備えている。以上説明のとおり、本実施の形態１の液晶パネル１００は構成される。更に、液晶パネル１００に対し、表示領域２００において表示面が形成されるカラーフィルタ基板１２０の反対側であるスイッチング素子基板１１０側の基板面に対向して光源となるバックライトユニット（図示省略）が、バックライトユニットからの光を調整する機能を有する光学シート（図示省略）を介して配置され、これら部材と共に表示領域２００の部分が開放された筐体（図示省略）の中に収納され、本実施の形態１の液晶表示装置が構成される。また、液晶表示装置として、更に表示面へ接触する接触物の表示面上の位置を検知するタッチパネル機能を付与するために、この筐体の内側或いは外側の表示領域２００の部分に対向するように薄板状のタッチパネル機構のセンサ部を配置しても良い。

続いて、本実施の形態１の液晶パネル１００における特徴部分である柱状スペーサ１０１の位置ズレなどの形成状態の評価用に設けられる評価マークについて詳細に説明を行う。柱状スペーサ１０１の評価用に設けられる評価マークとしては、具体的には、カラーフィルタ基板１２０上には柱状スペーサ１０１のパターニングと同時に同じ樹脂により形成される評価マークＳＰＭ１が配置され、スイッチング素子基板１１０上にはスイッチング素子１１４、画素電極１１３、ゲート電極１１６及びソース・ドレイン電極などを構成する導電膜や絶縁膜のパターンを形成するパターニングと同時に、其々のパターンと同じ材料により形成される評価マークＳＰＭ２が配置される。即ち、評価マークＳＰＭ１は、柱状スペーサ１０１と共通部材により形成されており、評価マークＳＰＭ２は、スイッチング素子基板１１０上に形成される導電膜及び絶縁膜のパターンと共通部材により形成されている。具体的には、ここでは、評価マークＳＰＭ２はスイッチング素子基板１１０上に形成されるゲート電極１１６と同じ金属膜により形成され、ゲート電極１１６のパターニングと同時に形成される。また、評価マークＳＰＭ２は、評価マークＳＰＭ１の近傍に配置されており、具体的には、図１の平面図に示す様に評価マークＳＰＭ１及び評価マークＳＰＭ２は、双方ともに、表示領域２００外側の額縁領域の例えばシール材１３０により囲まれる領域に平面的に重なるように配置され、図２の断面図に示す様に、其々、カラーフィルタ基板１２０上及びスイッチング素子基板１１０上に互いに対向して配置される。なお、以下に説明するとおり、評価マークＳＰＭ１は、形状や大きさ、或いは評価マークＳＰＭ２に対する相対的な位置関係を観察して評価する必要があることから、スイッチング素子基板１１０或いはカラーフィルタ基板１２０の何れかの外側の面、即ち、偏光板１３１或いは偏光板１３２の形成される面側より観察可能に形成される。つまり、スイッチング素子基板１１０とカラーフィルタ基板１２０の基板間におけるスイッチング素子基板１１０及びカラーフィルタ基板１２０に形成される遮光性パターン或いは遮光層により完全に隠れない位置に配置される。更に言い換えれば、評価マークＳＰＭ１に対応する部分において、スイッチング素子基板１１０及びカラーフィルタ基板１２０に形成される遮光性パターン或いは遮光層には、評価マークＳＰＭ１を観察可能な一定の開口部或いは除去領域が形成される。

更に、実施の形態１における評価マークＳＰＭ１と評価マークＳＰＭ２は、図１の平面図に示す様にパネルの端辺に平行な二つの方向、即ち、図１中に示すＸ方向とＹ方向に平行な方向に配列する二種類を設けている。図３を用い評価マークＳＰＭ１と評価マークＳＰＭ２の配置について、更に詳細に説明を行う。図３はＸ方向に配列する評価マークＳＰＭ１と評価マークＳＰＭ２の配置について示したものであり、図３（ａ）は、カラーフィルタ基板１２０上における評価マークＳＰＭ１の配置、図３（ｂ）は、スイッチング素子基板１１０上における評価マークＳＰＭ２の配置、図３(ｃ)は、スイッチング素子基板１１０及びカラーフィルタ基板１２０が対向して配置され、評価マークＳＰＭ１及び評価マークＳＰＭ２も対向して配置された状態を示している。なお、基本的には、Ｙ方向に配列する評価マークＳＰＭ１と評価マークＳＰＭ２についても、配列方向がＸ方向とＹ方向と異なるのみで、それ以外は同様の配置であることから説明を省略する。先ず、図３（ａ）に示す様に、カラーフィルタ基板１２０上の更に遮光層１２５上に評価マークＳＰＭ１が複数個、等間隔で配列して配置される。即ち、配列パターンにより形成される。ここでは、其々の評価マークＳＰＭ１は、表示領域２００内に多数配置される柱状スペーサ１０１と同じ直径の円を底面に有する円柱形状とし、更に等間隔に配列するピッチＰ０１として、２０μｍに設定して、９個を配列している。続いて、図３（ｂ）に示す様に、スイッチング素子基板１１０上に評価マークＳＰＭ２が複数個、等間隔で配列して配置された配列パターンにより形成される。ここでは、其々の評価マークＳＰＭ２は、配列方向と垂直な方向を長手方向とする矩形形状とし、更に等間隔に配列するピッチＰ０２として、２１μｍに設定して、８個を配列している。即ち、評価マークＳＰＭ１の配列方向と評価マークＳＰＭ２の配列方向は一致している。また、評価マークＳＰＭ１のピッチＰ０１と評価マークＳＰＭ２のピッチＰ０２は互いに異なっており、ピッチＰ０１とピッチＰ０２の差は１μｍに設定されている。更に、評価マークＳＰＭ１の底面の円の径ｄ１と評価マークＳＰＭ２の間隔ｗ１は概ね一致されている。続いて、図３（ｃ）に示す様に、スイッチング素子基板１１０及びカラーフィルタ基板１２０が対向して配置され、評価マークＳＰＭ１及び評価マークＳＰＭ２が重なった状態では、図中Ｘ方向における評価マークＳＰＭ１と評価マークＳＰＭ２の相対的なズレの程度に応じて、評価マークＳＰＭ１と評価マークＳＰＭ２との間の位置関係が変わる。詳細については、後に説明を行うが、評価マークＳＰＭ１と評価マークＳＰＭ２は異なるピッチに形成、即ち、異なる等間隔を有する配列パターンにより形成されることから、所謂、バーニヤ（副尺）方式の原理で比較的容易に詳細なズレ量を読み取ることができる。

なお、評価マークＳＰＭ１と評価マークＳＰＭ２については、位置の目安として用いられることからパターンの端部の位置、即ち、パターン材料の有無による境界線が光学顕微鏡などで線として認識できれば良い。本実施の形態１の様に評価マークが境界線で囲まれる領域にパターン材料を残して形成されるもの（残しパターン）であっても良いし、逆に境界線で囲まれる領域でパターン材料が除去されて形成されるもの（抜きパターン）であっても良い。実施の形態１では、評価マークＳＰＭ２について、ゲート電極１１６と同じ金属膜により形成したが、これに限られず、スイッチング素子基板１１０上に形成される導電膜及び絶縁膜のパターンと共通部材、或いは遮光性を有する遮光膜に限られず透光性を有する透光性膜により形成されるパターンと共通部材により形成しても良い。

以上、構成について説明を行った本実施の形態１の液晶表示装置は次の様に動作する。例えば制御基板１３５から電気信号が入力されると、画素電極１１３及び共通電極１２３に駆動電圧が加わり、駆動電圧に合わせて液晶の分子の方向が変わる。そして、バックライトユニットの発する光がスイッチング素子基板１１０、液晶層１４０及びカラーフィルタ基板１２０を介して観察者側に透過或いは遮断されることにより、液晶パネル１００のカラーフィルタ基板１２０側の表示領域２００に形成される表示面に映像などが表示される。

更に、図示説明を省略したトランスファ材については、シール材１３０中に導電性の粒子などを混合することにより代用でき省略することも可能である。また、ここでは、端子１１８をスイッチング素子基板１１０の二つの端辺に設け、其々に制御基板１３５を接続する構成としたが、小型の液晶表示装置などの様に、一つの端辺にのみ端子１１８を設け、一つの制御基板１３５のみを接続する構成としても良い。更に駆動用ＩＣを制御基板１３５に載せた状態で接続するのではなく端子１１８上に配置して駆動用ＩＣの端子を端子１１８に直接接続する構成としても良い。また、本実施の形態１では、シール材１３０において、液晶を注入する液晶注入口の図示を省略しているが、液晶の注入方法として、真空中で液晶注入口より注入する方法、所謂、真空注入法を用いて形成する場合には端子１１８を配置する端辺以外の端辺に液晶注入口を配置し、注液晶入口を封止する封止材を形成すると良い。また、液晶を液滴状で配置して真空中で基板を貼り合わせて注入する方法、所謂、滴下注入法を用いる場合には、本実施の形態１で説明したとおり、液晶注入口及び封止材は省略可能である。

次に、本実施の形態１の液晶表示装置の製造方法について説明を行う。ここでは、面積の大きなマザー基板より液晶パネルを複数枚取り出して製造（多面取り）する方法の一例として、貼り合わされた一対のマザー基板より四枚の液晶パネルを取り出す場合について説明する。また、本発明において特徴的な組み立て工程を中心に説明を行う。以下、本実施の形態１の液晶パネルの組み立て工程について、図４に示すフローチャートに従い、特徴的な工程については、適宜、図５〜図８の詳細説明図面を用いながら説明を行うことにする。

先ず、基板準備工程において、図５に示す様に互いに貼り合わされる前のスイッチング素子基板１１０を取り出す第一のマザー基板であるマザー基板１０とカラーフィルタ基板１２０を取り出す第二のマザー基板であるマザー基板２０を準備する（Ｓ０）。図５（ａ）は、スイッチング素子基板を取り出す第一のマザー基板であるマザー基板１０、図５（ｂ）は、カラーフィルタ基板を取り出す第二のマザー基板であるマザー基板２０を其々示したものである。

図５（ａ）に示す様に、マザー基板１０には、四枚のスイッチング素子基板１１０ａ、１１０ｂ、１１０ｃ及び１１０ｄが作りこまれており、以降に行われる工程で、スイッチング素子基板１１０ａ〜１１０ｄがマザー基板１０より取り出される。更に、例えばスイッチング素子基板１１０ａには、構成の説明において説明した通り、外部から信号を受け入れる端子１１８ａや、液晶パネルが完成した場合の表示面に対応した領域である表示領域２００ａに、液晶を駆動する画素電極、スイッチング素子、種々の配線などが複数のパターンにより作りこまれている。また、表示領域２００ａ外側の部分である額縁領域における、後に形成されるシール材の内側となる部分には、表示領域２００ａ内のパターンと同一材料により同時にパターニング形成された評価マークＳＰＭ２が作りこまれている。言い換えると、マザー基板１０上に評価マークＳＰＭ２と表示領域２００ａ内のパターンを共通部材により同時にパターニング形成する工程により形成されている。なお、ここで言う評価マークＳＰＭ２と表示領域２００ａ内のパターンを同時にパターニング形成とは、共通部材上に共通の感光性樹脂膜を形成し、共通の露光工程により感光性樹脂膜を露光して感光性樹脂膜のマクスパターンを形成し、更に、形成されたマスクパターンにより共通のエッチング加工工程によりパターンが形成されることを言う。また、スイッチング素子基板１１０ｂ〜１１０ｄについても図示及び説明は省略するが、スイッチング素子基板１１０ａと同様の構成が作りこまれている。これら端子及びスイッチング素子などの作りこみは一般的な液晶パネルにおけるスイッチング素子基板の製造方法と同様で良いことから詳細な製造方法に関する説明は省略する。また、評価マークＳＰＭ２の作りこみ自体もスイッチング素子基板１１０ａ〜１１０ｄに形成される表示領域内のパターンと形成位置が異なるのみの違いで、それらパターンと同じ製造方法により、同時に形成することが可能であることから、詳細な製造方法に関する説明は省略する。また、一般的な液晶パネルにおける製造方法と同様にマザー基板１０の周辺部には、表示領域２００ａ〜２００ｄ内のパターンと同時にパターニング形成されたアライメントマークＡＲＭ１が作りこまれている。ここでは、アライメントマークＡＲＭ１は、評価マークＳＰＭ２と同じくゲート電極１１６と同じ金属膜により十字形状の抜きパターンを形成したものを一例としている。また、アライメントマークＡＲＭ１は先に説明を行った評価マークＳＰＭ２とは独立した別の位置に形成されている。

図５（ｂ）に示す様に、マザー基板２０には、四枚のカラーフィルタ基板１２０ａ、１２０ｂ、１２０ｃ及び１２０ｄが作りこまれており、以降に行われる工程で、カラーフィルタ基板１２０ａ〜１２０ｄがマザー基板２０より取り出される。更に、例えばカラーフィルタ基板１２０ａには、構成の説明において説明した通り、液晶パネルが完成した場合の表示面に対応した領域である表示領域２００ａに、液晶を駆動する共通電極、カラーフィルタ、遮光層（いずれも図示省略）、柱状スペーサ１０１などが作りこまれている。また、カラーフィルタ基板１２０ｂ〜１２０ｄについても図示及び説明は省略するが、カラーフィルタ基板１２０ａと同様の構成が作りこまれている。また、表示領域２００ａ〜２００ｄ以外の部分の例えばシール材１３０ａ〜１３０ｄの内側に柱状スペーサ１０１と同一材料により、同時にパターニング形成された評価マークＳＰＭ１が作りこまれている。言い換えると、マザー基板２０上に評価マークＳＰＭ１と柱状スペーサ１０１を共通部材により同時にパターニング形成する工程により形成されている。なお、ここで言う評価マークＳＰＭ１と柱状スペーサ１０１を同時にパターニング形成とは、少なくとも共通の感光性樹脂膜を形成し、共通の露光工程により感光性樹脂膜を露光して感光性樹脂膜のパターンが形成されることを言い、感光性樹脂膜自体が柱状スペーサ１０１を構成する場合と、感光性樹脂膜により形成したパターンをマスクとして柱状スペーサ１０１を構成する部材を加工する場合の何れであっても良い。更に、本実施の形態１では、評価マークＳＰＭ１を柱状スペーサ１０１と同じ円柱形状、同じ大きさに形成している。また、これら共通電極、カラーフィルタ、遮光層、柱状スペーサ１０１などの作りこみは公知の一般的な液晶パネルにおけるカラーフィルタ基板の製造方法と同様で良いことから、カラーフィルタ基板自体の詳細な製造方法に関する説明は省略する。また、評価マークＳＰＭ１の作りこみ自体も柱状スペーサ１０１と形成位置が異なるのみの違いで、柱状スペーサ１０１と同じ製造方法により、同時に形成することが可能であることから、詳細な製造方法に関する説明は省略する。また、一般的な液晶パネルにおける製造方法と同様にマザー基板２０の周辺部には、表示領域２００ａ〜２００ｄ内の遮光層のパターンと同時にパターニング形成されたアライメントマークＡＲＭ２が作りこまれている。ここでは、アライメントマークＡＲＭ２は、遮光層に十字形状の抜きパターンを形成したものを一例としている。また、アライメントマークＡＲＭ２は先に説明を行った評価マークＳＰＭ１とは独立した別の位置に形成されている。

なお、先に説明したアライメントマークＡＲＭ１と続いて説明したアライメントマークＡＲＭ２は、マザー基板１０とマザー基板２０の重ね合わせ時に対向する位置に配置される。また、図５（ａ）及び、図５（ｂ）では、マザー基板１０とマザー基板２０の四隅の４ヶ所に形成した例を示したが、重ね合わせ時には、対角の２ヶ所をアライメントに使用すれば必要なアライメント機能は得られる。従って、初めから、対角の２ヶ所にのみ配置しても良い。また、マザー基板１０とマザー基板２０の周辺部に配置されるのが位置合わせの精度上では都合が良いが、例えば、スイッチング素子基板１１０ａ〜１１０ｄ及びカラーフィルタ基板１２０ａ〜１２０ｄ上の表示領域２００ａ〜２００ｄ外側の額縁領域などに設けても良く、少なくとも表示領域２００ａ〜２００ｄ外に配置されればマザー基板１０とマザー基板２０上の何れの位置であっても良い。

続いて、基板洗浄工程において、以上説明のとおり準備されたスイッチング素子基板１１０ａ〜１１０ｄの形成されたマザー基板１０を洗浄する（Ｓ１）。次に、配向膜材料塗布工程において、マザー基板１０の一方の面に、配向膜材料を塗布形成する（Ｓ２）。この工程は、例えば、印刷法により有機膜からなる配向膜材料を塗布し、ホットプレートなどにより焼成処理し乾燥させる。その後、ラビング工程において配向膜材料にラビングを行い、配向膜材料表面を配向処理し配向膜１１２とする（Ｓ３）。また、Ｓ１〜Ｓ３と同様に、カラーフィルタ基板１２０ａ〜１２０ｄが形成されているマザー基板２０についても、洗浄、配向膜材料の塗布、ラビングを行うことにより配向膜１２２を形成する。

続いて、シール材塗布工程において、スクリーン印刷装置により、シール材を印刷ペーストとして、マザー基板１０或いはマザー基板２０の一方の面にシール材の塗布を行い、表示領域２００を囲う形状のシールパターンを形成する（Ｓ４）。具体的には、例えば、図６に示す様にマザー基板２０のカラーフィルタ基板１２０ａ〜１２０ｄの其々に対して、其々の基板を貼り合わせるためのシール材１３０ａ〜１３０ｄが表示面に対応した領域である表示領域２００ａ〜２００ｄを囲う形状のシールパターンとして形成される。次に、トランスファ材塗布工程において、マザー基板１０或いはマザー基板２０の一方の面にトランスファ材の塗布処理を行う（Ｓ５）。そして、液晶滴下工程において、マザー基板１０或いはマザー基板２０の一方の面に、シール材１３０ａ〜１３０ｄで囲まれる領域内に多数の液滴状の液晶を滴下する(Ｓ６)。具体的には、例えば、図６に示す様にマザー基板２０のカラーフィルタ基板１２０ａ〜１２０ｄの其々に対して、シール材１３０ａ〜１３０ｄで囲まれる領域内に多数の液滴状の液晶１４０ｄｐを全体で所定量の液晶層１４０が形成されるように滴下する。なお、図６では、液滴状の液晶１４０ｄｐ或いはシール材１３０ａ〜１３０ｄの図示を優先し、先に図５を用い説明した柱状スペーサ１０１及び評価マークＳＰＭ１については、図面が煩雑とならない様に図示を省略している。また、ここでは、滴下注入法を用いて液晶を充填し、液晶層１４０を形成する方法を一例としたので、この様に形成したが、真空注入法を用いる場合には、シール材１３０ａ〜１３０ｄは完全に閉じた形状ではなく一部開口させた液晶注入口が形成される。また、液晶は貼り合わせた後に前記液晶注入口より注入されることから、上記説明した液滴状の液晶１４０ｄｐの形成処理は省略される。

続いて、貼り合わせ工程において、マザー基板１０及びマザー基板２０を貼り合わせてセル基板３０を形成する（Ｓ７）。具体的には、本実施の形態１で得られるセル基板３０について、図７は平面図を示したものであり、図８は断面図（図７における断面線Ｃ−Ｄでの断面図）を示したものであるが、セル基板３０ではマザー基板１０とマザー基板２０に形成したアライメントマークＡＲＭ１とアライメントマークＡＲＭ２の位置が平面的に所定の範囲内に重なるようにマザー基板１０とマザー基板２０は位置合わせして重ね合わせられる。なお、図７の平面図中では、便宜上、マザー基板１０及びマザー基板２０が、更に、アライメントマークＡＲＭ１及びアライメントマークＡＲＭ２についても、若干斜め方向にずれた状態で示されているが、マザー基板１０の下に配置されるマザー基板２０を図示するためであり、実際には、図８の断面図に示す様にほぼ完全に重なるように位置合わせされて貼り合わされている。また、マザー基板１０とマザー基板２０は位置合わせして重ね合わされたセル基板３０の状態では、マザー基板１０とマザー基板２０に形成した評価マークＳＰＭ２と評価マークＳＰＭ１の位置は平面的に重なるように配置される。本実施の形態１のセル基板３０では、液滴状に形成された液晶１４０ｄｐがマザー基板１０とマザー基板２０間に挟まれて均一に拡がり一体化した液晶層１４０の状態となり、マザー基板１０とマザー基板２０間の其々のシール材１３０ａ〜１３０ｄにより囲まれる容積内に満たされる。なお、先に説明したとおり、真空注入法を用いる場合には、シール材１３０ａ〜１３０ｄは完全に閉じた形状ではなく一部開口させた注入口が形成され、まだ、液晶層１４０は形成されていない。

続いて、シール硬化工程において、マザー基板１０とマザー基板２０を貼り合わせた状態で、シール材１３０ａ〜１３０ｄを完全に硬化させる（Ｓ８）。この工程は、例えば、シール材１３０ａ〜１３０ｄの材質に合わせて熱を加えることや、紫外線を照射することにより行われる。本実施の形態１では、滴下注入法と相性の良い、紫外線を照射する方法により硬化を行った。この工程によりマザー基板１０とマザー基板２０は位置合わせされた位置関係のまま固定される。また、液晶パネルを軽量化するために基板を薄型化する場合には、この貼り合わされた状態で薬液や機械的研磨による薄型化処理を実施すると良い。このシール硬化工程が完了した段階、或いは薄型化処理が完了した段階において、セル基板３０は完成する。なお、このセル基板３０は、液晶表示装置製造用の部材である液晶表示装置用セル基板として、所謂、中間製品として販売される場合もある。次に、セル分断工程において、セル基板３０を多数の個別セルに分断する（Ｓ９）。なお、真空注入法を用いる場合には、先に説明をしたとおりシール材１３０ａ〜１３０ｄに一部開口させた液晶注入口を形成しておき、上記のセル分断工程後に行う液晶注入工程において、個々のセルに対して液晶注入口から液晶を注入する。この工程は、例えば、液晶を液晶注入口から真空注入により充填することにより液晶層１４０の形成が行われる。更に、封止工程において、液晶注入口を封止する。この工程は、例えば、光硬化型樹脂で封じ、光を照射することにより行われる。

この様に個々の液晶パネルの形状に分断された後、偏光板貼り付け工程において、セルに偏光板１３１、１３２を貼り付け（Ｓ１０）、制御基板実装工程において、制御基板１３５を実装する（Ｓ１１）ことによって、液晶パネル１００が完成する。

なお、本実施の形態１においては、評価マークＳＰＭ１及び評価マークＳＰＭ２を表示領域２００外側の額縁領域の例えばシール材１３０により囲まれる領域に配置した。これは以下の二点の有利な点があり、この配置を選択している。一つは表示領域２００に配置される柱状スペーサ１０１との距離を近く形成できることから、柱状スペーサ１０１の径などの大きさ或いは位置ズレ量の基板面内分布による影響を少なくできる。従って、柱状スペーサ１０１と同時形成した評価マークＳＰＭ１により代用して行う柱状スペーサ１０１の形成状態の評価がより正確になることである。もう一つは完成した液晶パネルの状態でも評価マークＳＰＭ１及び評価マークＳＰＭ２が残存することにより、評価マークＳＰＭ１及び評価マークＳＰＭ２を用いた評価を行うことができ、結果として評価の自由度が上がることである。然しながら、この態様のみに限られず、例えば、額縁領域のシール材１３０により囲まれる領域外の領域に配置しても良く、この場合においても、完成した液晶パネルで評価可能であることや、評価の正確性の点においても、本実施の形態１とほぼ同等の効果が得られる。更に、貼り合わせ後の基板分断前の段階でズレ評価を行う場合には、評価マークＳＰＭ１は、液晶パネルとして残存される表示領域２００外側の額縁領域に限られることなく、表示領域２００外であれば、柱状スペーサ１０１の形成される同じマザー基板上の何れの位置に配置しても良い。製造の際に同じマザー基板上に同時形成していることから、評価マークＳＰＭ１の大きさ或いは位置ズレ量などの形成状態は柱状スペーサ１０１の形成状態と基本的には類似し、柱状スペーサ１０１の形成状態の評価を評価マークＳＰＭ１により代用して行えるという所望の効果は得ることができる。

続いて、本実施の形態１における、評価マークＳＰＭ１及び評価マークＳＰＭ２を用いた柱状スペーサ１０１の形成状態の評価方法について、詳細に説明を行う。図９は、マザー基板２０に形成される評価マークＳＰＭ１及びアライメントマークＡＲＭ２（図９（ａ））と、マザー基板１０に形成される評価マークＳＰＭ２及びアライメントマークＡＲＭ１（図９（ｂ））を示したものであり、図中では、アライメントマークＡＲＭ１及びアライメントマークＡＲＭ２が配置されるアライメントマーク部、評価マークＳＰＭ１及び評価マークＳＰＭ２の配置される評価マーク部について、其々の近傍付近を図示している。また、評価マークＳＰＭ１及び評価マークＳＰＭ２は、液晶表示装置の構成の説明において図３を用い説明を行ったとおり、表示領域外のシール内領域に形成されており、其々ピッチＰ０１及びピッチＰ０２の等間隔で配列して配置されている。ピッチＰ０１として２０μｍに、ピッチＰ０２として２１μｍに形成されている。また、同じマザー基板１０及びマザー基板２０上の基板周辺領域にアライメントマークＡＲＭ１及びアライメントマークＡＲＭ２が形成されている。次に、図１０を用いて、マザー基板１０に形成される評価マークＳＰＭ２及びアライメントマークＡＲＭ１と、マザー基板２０に形成される評価マークＳＰＭ１及びアライメントマークＡＲＭ２の其々の位置関係と、ズレ評価方法について説明を行う。なお、図１０は、図７及び図８を用いて説明を行ったマザー基板１０とマザー基板２０を貼り合わせて形成されたセル基板３０の状態にあたるものであり、図９と同様に、図中、アライメントマークＡＲＭ１及びアライメントマークＡＲＭ２が配置されるアライメントマーク部、評価マークＳＰＭ１及び評価マークＳＰＭ２の配置される評価マーク部について、其々の近傍付近を図示している。また、図では、ズレの状態を強調するために、評価マークＳＰＭ１と評価マークＳＰＭ２のピッチの差を実際よりも強調して示している。図１０（ａ）は、設計値での位置関係を示しており、マザー基板１０とマザー基板２０間の重ね合わせ、マザー基板２０内に形成される柱状スペーサ１０１の形成位置、マザー基板１０内に形成されるパターンの形成位置、これらにおいて全て理想的にズレがゼロで形成された状態に相当する。アライメントマークＡＲＭ１とアライメントマークＡＲＭ２が其々の十字形状のパターンの中心が一致した状態で、８個の評価マークＳＰＭ２の中央のパターン間（端から４番目のパターンと５番目のパターン間）に、９個の評価マークＳＰＭ１の中央の柱状パターン（端から５番目の柱状パターン）が配置される。即ち、図中矢印の位置で、評価マークＳＰＭ２のパターン間より評価マークＳＰＭ１の柱状パターンが全て見えている。つまり、この評価マークＳＰＭ２のパターン間より評価マークＳＰＭ１の柱状パターンが全て見える位置を確認することで、両者間の相対的なズレの程度を確認できる。

例えば、図１０（ｂ）は、実際にマザー基板１０とマザー基板２０の重ね合わせを行った際の状態の一例を示したものであり、この例においては、図中矢印の位置で示す様に評価マークＳＰＭ２の左端から６番目と７番目のパターン間において評価マークＳＰＭ１の柱状パターンが全て見えている。即ち、図１０（ａ）のズレがゼロの場合では評価マークＳＰＭ２の中央のパターン間（端から４番目のパターンと５番目のパターン間）であったものに比べて、評価マークＳＰＭ２のパターン２個分移動している。また、評価マークＳＰＭ２のパターンと評価マークＳＰＭ１の柱状パターンの其々のピッチＰ０１及びピッチＰ０２間の差が１μｍであることから、評価マークＳＰＭ２のパターン間より評価マークＳＰＭ１の柱状パターンが全て見える位置が評価マークＳＰＭ２のパターン１個分ずつ移動する毎に１μｍずつズレが生じていることになる。つまり、図中では、評価マークＳＰＭ２のパターン間の位置の其々に対応して、左側より−３から＋３までの１刻みの数値を付しているが、当然、図１０（ａ）と同様に評価マークＳＰＭ２のパターン間より評価マークＳＰＭ１の柱状パターンが全て見える位置が評価マークＳＰＭ２の中央のパターン間（端から４番目のパターンと５番目のパターン間）の場合にはズレ量はゼロとなる。同様に評価マークＳＰＭ２のパターン間より評価マークＳＰＭ１の柱状パターンが全て見える部分に付される数値が、丁度、右側を＋Ｘとするズレ量のミクロン単位に相当する。つまり、図１０（ｂ）の状態ではズレ量は＋２μｍとなる。

なお、これら評価マークＳＰＭ２のパターン間に付している数値については直接パターン形成して目印にしても良いし、ズレ量と位置関係について評価者に対して取り決めを行うのみでも良い。また、ピッチＰ０１及びピッチＰ０２間の差は適宜１μｍより変更しても良く、ズレ評価の精度を上げたい場合には０．５μｍなど１μｍより小さい値としても良い。ピッチＰ０１及びピッチＰ０２間の差を一般的な値とした場合も含めて、ズレ量ΔＸは、ΔＸ ＝ （Ｐ０２−Ｐ０１)×Ｎ （Ｎは図１０の構成では前記の−３から＋３までの１刻みの数値、一般化した場合はズレ読み取り基準位置のズレ量ゼロの場合からの移動数）となる。また、ここでは、評価マークＳＰＭ２のパターンと評価マークＳＰＭ１のズレ読み取り基準位置を評価マークＳＰＭ２のパターン間より評価マークＳＰＭ１の柱状パターンが全て見える位置、即ち、評価マークＳＰＭ２のパターン間の中心と評価マークＳＰＭ１パターンの中心の一致部を基準としたが、図１１（ａ）に示す様に、評価マークＳＰＭ２のパターンとＳＰＭ１の柱状パターンが完全に重なる位置、即ち、評価マークＳＰＭ２パターンの中心と評価マークＳＰＭ１バターンの中心の一致部を基準としても良い。また、先に説明したとおり、評価マークＳＰＭ２は抜きパターンでも良いことから、図１１（ｂ）の様にパターン材料を除去して形成された開口パターンにより形成されたものであっても良い。なお、図１１は、ズレがゼロの場合を用いて示しており、矢印で示す位置となる評価マークＳＰＭ２のパターンとＳＰＭ１の柱状パターンの其々の中心位置の一致部を基準として示している。

また、以上説明を行った評価はあくまでも評価マークＳＰＭ１のパターンと評価マークＳＰＭ２のパターン間の相対的な位置ズレを評価するものであるが、先に説明してきたとおり、評価マークＳＰＭ１の大きさ或いは位置ズレ量などの形成状態は柱状スペーサ１０１の形成状態と基本的には類似し、柱状スペーサ１０１の形成状態の評価を評価マークＳＰＭ１により代用して行える。即ち、柱状スペーサ１０１のスイッチング素子基板１１０上に形成されるゲート電極１１６などのパターンに対するズレ量は上記説明のズレ量と概ね変わらない値と考えて良い。また、ここで評価される柱状スペーサ１０１のズレ量は、マザー基板２０上に形成される柱状スペーサ１０１の面内分布も含む形成位置ズレとマザー基板１０とマザー基板２０間の重ねズレなどの要因が複合して発生する柱状スペーサ１０１とスイッチング素子基板１１０上に形成されるパターンとの間での現実的なズレ量が評価されることとなる。また、Ｘ方向のズレ評価について説明を行ったが、構成及び製造方法において説明したとおり、Ｙ方向に配列する評価マークＳＰＭ１及び評価マークＳＰＭ２も備えていることから、同様の評価により、Ｙ方向のズレ評価も同様に行うことができる。なお、Ｘ方向、Ｙ方向に限られず、ズレ評価を行いたい特定の方向がある場合、Ｘ方向Ｙ方向の両者のズレをベクトルとして評価すれば何れの方向のズレ量も評価できる。また、一組の評価マークＳＰＭ１及び評価マークＳＰＭ２で直接的に特定の方向のズレについて評価を行う場合には、当該特定方向に配列する評価マークＳＰＭ１及び評価マークＳＰＭ２を設けるようにしても良い。また、ズレ評価以外に評価マークＳＰＭ１の形状や径についても、柱状スペーサ１０１と形状や大きさ(ここでは円形であることから径)について初期設計を同じにして同時に形成していることから、この評価マークＳＰＭ１の柱状パターンの形状や径を評価することにより、柱状スペーサ１０１の形状や径についてもズレ評価の場合と同様に代用して評価することが可能である。この様にして、柱状スペーサ１０１のズレ評価と同時に柱状スペーサ１０１の形状や大きさについても評価することができる。

なお、これら評価は、製造方法の途中で行う場合には、基板間の位置関係が固定されることからシール硬化工程（Ｓ８）の完了以降に行うことが適当であり、本実施の形態１の様に評価マークＳＰＭ１及び評価マークＳＰＭ２がシール材１３０により囲まれる領域、つまり、液晶パネル１００内に残存する部分に形成される場合には、シール硬化工程（Ｓ８）の完了以降であれば製品が完成後も含めて、随時、評価を行うことができる。

以上説明の様に、表示領域２００内の柱状スペーサ１０１の形成状態について、柱状スペーサ１０１のパターニングと同時に同じ樹脂により同時形成される評価マークＳＰＭ１を用いて代用して評価できる。評価マークＳＰＭ１については、表示領域２００の外側の額縁領域に配置することから、表示領域２００内の様に表示へ影響しないようにするための制約が無い。具体的には、表示領域２００内に配置される柱状スペーサ１０１の様に近傍を遮光する遮光層を形成する必要が無い。従って、評価マークＳＰＭ１は遮光層により観察が阻害されないように形成することが可能であり、基板貼り合わせ工程以降の遮光層により表示領域２００内の柱状スペーサ１０１を本来確認できない工程や、液晶パネル１００の完成状態において、特に表示に悪影響を与えることなく柱状スペーサ１０１とスイッチング素子基板１１０側パターン間のズレ量、柱状スペーサ１０１の形状、大きさなど、柱状スペーサ１０１の形成状態を把握することができる。更に、表示領域２００内と比べて位置的な制約も殆ど無いことからパターンを配列してバーニヤ方式を採用することも可能であるなど、容易に詳細な評価を行うことが可能である。また、図２の断面図においては、非常に簡略化した図となっていることから、表示領域２００内における柱状スペーサ１０１の位置ズレについての悪影響が判り難いが、実際の液晶パネルにおいては、柱状スペーサ１０１の当接するスイッチング素子基板１１０の表面には、スイッチング素子１１４を構成するゲート電極１１６やそれ以外のパターンにより、様々な段差形状が形成されており、微妙なズレにより、柱状スペーサ１０１とスイッチング素子基板１１０の表面との当接状態が変わってしまう。当接状態によっては面押し強度の低下、表示不良など、様々な不良が発生することになるが、本実施の形態１においては、上記説明のとおり、柱状スペーサ１０１とスイッチング素子基板１１０側パターン間のズレ量、柱状スペーサ１０１の形状、大きさなど、柱状スペーサ１０１の形成状態について、詳細に評価、把握することができることから、これら面押し強度の低下、表示不良など、様々な不良要因に関する解析と不良発生の回避が可能となる。また、基板貼り合わせ工程以降（正確には、先に説明したとおり、シール硬化工程（Ｓ８）の完了以降）の工程において、適宜、柱状スペーサ１０１の形成状態を上記説明の評価マークＳＰＭ１に対して、評価マークＳＰＭ２の位置との間の相対的なズレ量を評価すること、或いは大きさ、形状を評価することを行う評価工程よりなる検査工程を設けることで、不良品の後工程への流出の防止を行うことも可能となる。なお、基板貼り合わせ工程後のシール硬化工程の完了前に、この検査工程を行うことにより、柱状スペーサ１０１の形成状態、位置ズレ量についての評価結果が悪いものに対して、マザー基板１０とマザー基板２０間の位置合わせを再調整した後にシール硬化工程を行う不良修復工程を行うようにしても良く、歩留り向上効果が期待される。

また、本実施の形態１においては、比較的容易に正確なズレ量が評価できる評価マークの形態として、バーニヤ方式を採用したものを例にとって説明を行った。然しながら、柱状スペーサ１０１のパターニングと同時に同じ樹脂により同時形成される評価マークＳＰＭ１を配置し、更にスイッチング素子基板１１０上における評価マークＳＰＭ１の近傍に、スイッチング素子基板１１０上に形成される導電膜や絶縁膜のパターンを形成するパターニングと同時に、其々のパターンと同じ材料により形成される評価マークＳＰＭ２を配置すること、つまり、これら評価マークＳＰＭ１及び評価マークＳＰＭ２の両者を近接して配置することのみであっても、実施の形態１と同様に柱状スペーサ１０１とスイッチング素子基板１１０側パターン間のズレ量、柱状スペーサ１０１の形状、大きさなど、柱状スペーサ１０１の形成状態を把握することができる。従って、実施の形態１と同様に面押し強度の低下、表示不良など、様々な不良要因に関する解析が可能である。以下において、本発明と同様の効果が得られる変形例として、図１２及び図１３を用いてバーニヤ方式を用いない評価マークＳＰＭ１及び評価マークＳＰＭ２について、幾つかの例を説明する。

先ず、比較的簡単な構成例としては、図１２（ａ）の様に一組の評価マークＳＰＭ１及び評価マークＳＰＭ２を用いた構成であっても良い。また、柱状スペーサ１０１のパターニングと同時に同じ樹脂により同時形成される評価マークＳＰＭ１については、何れの形状であっても良いが、実施の形態１と同様に柱状スペーサ１０１と同じ形状、同じ大きさ（円の場合には同じ径）に形成することで、実施の形態１でも説明を行ったとおり、柱状スペーサ１０１の形状と大きさの評価も可能となることから、柱状スペーサ１０１と同じ形状、同じ大きさに形成することが好ましい。また、スイッチング素子基板１１０上に形成されるパターンと同時に形成される評価マークＳＰＭ２についても、評価マークＳＰＭ１の近傍に配置され、評価マークＳＰＭ１及び評価マークＳＰＭ２間の平面的な相対的なズレ量が把握できる目安になれば良いことから、何れの形状であっても良いが、ここでは、スイッチング素子基板１１０側より観察できるように図１２（ａ）に示す様に評価マークＳＰＭ２を遮光膜に開口部を形成した抜きパターンにより形成している。遮光膜としては、スイッチング素子基板１１０上に形成される例えばゲート電極１１６と共通部材により同時にパターニングして外形および開口部の形状を形成している。また、図では、ズレ量がゼロの基準位置を示しているが、評価マークＳＰＭ２の開口部の中央に評価マークＳＰＭ１が配置され、評価マークＳＰＭ２開口部の幅と評価マークＳＰＭ１の径が一致するようにした。図１２（ｂ）は、一例としてズレを生じた場合の状態を示したものであるが、ズレ量がゼロの基準位置からの相対的な移動量を評価すれば良く、例えば、評価マークＳＰＭ１の端部と評価マークＳＰＭ２の開口部の端部のズレ量（図中のΔＸに相当）について、測長機能を有する光学顕微鏡などを適宜用いることで、評価マークＳＰＭ１と評価マークＳＰＭ２間の相対的なズレ量について容易に評価することができる。

また、別の構成の例としては、図１２（ｃ）或いは図１２（ｄ）に示す様に、評価マークＳＰＭ２に所定のラインアンドスペース（Ｌ／Ｓ）を有する格子パターン或いはメッシュパターンを採用することで、パターン端部の位置を目盛として利用することができる。この構成も図１２（ａ）の構成と同様にスイッチング素子基板１１０上の遮光膜、例えばゲート電極１１６と共通部材により同時にパターニングして評価マークＳＰＭ２を形成することができる。これにより、上記説明の様な測長機能を有しない様な単純な光学顕微鏡でも、ある程度正確な評価マークＳＰＭ１のズレ量の評価が可能である。特にパターンの端部を目盛として活用が容易となるように、等間隔の端部を有するパターンにより形成されるのが好ましい。例えば、ラインアンドスペース（Ｌ／Ｓ）を有するパターンの場合には、Ｌ＝Ｓと設定すれば良い。なお、図中に示すとおり、Ｌ／Ｓ幅としては、本分野で一般的に用いられる写真製版パターニング及びエッチング加工精度で誤差の少ない範囲で形成できる最小値としてＬ／Ｓ＝３μｍ、即ち、Ｌ、Ｓ共に３μｍとしている。これにより、評価マークＳＰＭ２は３μｍの等間隔の端面を有するパターンにより形成され、目盛として有効となる。また、更に精度の高い目盛形成としては、スイッチング素子基板１１０上にパターン形成する際の写真製版パターニングに位置合わせが高精度である装置を採用している場合には、以下の方法によって形成可能である。図１３に示す様に、異なる層で形成したＬ／Ｓ＝３μｍの格子パターン（ＰＴ−Ａ〜ＰＴ−Ｄ）を１μｍずつずらして配置する。なお、図１３（ａ）では重なり状態を説明するために、格子パターン（ＰＴ−Ａ〜ＰＴ−Ｄ）について、縦方向の配置をずらして図示しているが、実際には図１３（ｂ）の様に縦方向は同じ位置に重ねて配置される。この様にして、図１３（ｂ）に示す様に１μｍの等間隔の端面を有するパターンが得られるので１μｍ間隔の目盛を有する評価マークＳＰＭ２として利用可能である。従って、評価マークＳＰＭ２に重ねて評価マークＳＰＭ１を配置することで、評価マークＳＰＭ１との間の位置ズレ評価の目安として利用でき、１μｍ単位での、より精度の高い評価が可能である。なお、上記説明した等間隔の端面を利用した目盛は、評価マークＳＰＭ１の位置ズレを評価する際の目安のみならず、評価マークＳＰＭ１の大きさ（円の場合には径）を評価する目安に用いることもできることは言うまでも無い。

なお、上記説明を行った実施の形態１の液晶表示装置は、一例であり他の構成でも良い。液晶表示装置の動作モードは、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モードや、ＳＴＮ（Ｓｕｐｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、強誘電性液晶モードなどでもよく、スイッチング素子もＴＦＴに限られず、薄膜ダイオードであっても良い。更に、カラーフィルタ基板１２０に設けた共通電極１２３をスイッチング素子基板１１０側に設置して、画素電極１１３との間に横方向に液晶に対して電界をかける横電界方式を用いた液晶パネルでも良い。また、透明基板についても一例としてガラスを用いたが、透明であれば透明プラスチックや石英など、他の材質であっても良い。何れにしても、少なくとも、スイッチング素子と遮光層を含む配線或いは電極パターンを備えたスイッチング素子基板と、遮光層を備えた対向基板と、スイッチング素子基板における遮光層と対向基板における遮光層との間に配置される柱状スペーサとを備える液晶表示装置であれば、本実施の形態１で説明を行った液晶表示装置において得られる効果と同様の効果が得られる。

実施の形態２.
続いて、実施の形態１の構成に加えて、カラーフィルタ基板と柱状スペーサ間、カラーフィルタ基板とスイッチング素子基板間のズレについての相対関係が把握できるようにカラーフィルタ基板上の遮光層にも新たな評価マークを配置する構成を有する実施の形態２について説明を行う。なお、実施の形態１との構成の違いはカラーフィルタ基板上の遮光層に形成される評価マークの点のみであり、実施の形態１との相違点の主要な部分は製造方法に関する内容であり、上記構成の違いについても製造方法の途中で説明可能である。従って、以下、本発明の実施の形態２の液晶表示装置についての説明は、基本的には実施の形態２の液晶表示装置の製造方法の説明を行い、適宜、実施の形態１の構成或いは製造方法との相違点を中心に説明を行うこととする。

図１４は本発明の実施の形態２における液晶表示装置の製造方法において、実施の形態１と同様にマザー基板１０Ａとマザー基板２０Ａを貼り合わせたセル基板３０Ａの状態の断面概略図を示したものであり、実施の形態１で用いた図８に対応するものである。以下、図８を用い説明した実施の形態１の液晶表示装置の場合との相違点を中心に説明を行う。その他、図１、図２及び図８などを用い説明した実施の形態１の構成と共通する構成については、同一の符号を付して説明を省略する。

本実施の形態２の液晶パネル１００Ａ（図示省略）においては、実施の形態１の液晶パネル１００において、図１４のマザー基板１０Ａとマザー基板２０Ａを貼り合わせたセル基板３０Ａの状態でも示される様に、柱状スペーサ１０１と同時形成される評価マークＳＰＭ１と、評価マークＳＰＭ１の配置される位置近傍のマザー基板１０Ａ上、即ち、分断された場合のスイッチング素子基板１１０Ａ（図示省略）上に形成されるパターンと同時に形成される評価マークＳＰＭ２に加え、評価マークＳＰＭ１及び評価マークＳＰＭ２の配置される位置近傍のマザー基板２０Ａ上、即ち、分断された場合のカラーフィルタ基板１２０Ａ（図示省略）上に複数のカラーフィルタ間を遮光する遮光層１２５のパターニングと同時に形成される評価マークＳＰＭ３を備える点のみが異なっている。

本実施の形態２の液晶パネル１００Ａに配置される評価マークＳＰＭ１〜評価マークＳＰＭ３の詳細なパターン形状について、図１５を用いて説明を行う。図１５（ａ）は、本実施の形態２において追加されるカラーフィルタ基板１２０Ａ上に形成される遮光層１２５と同じ材料により、遮光層１２５のパターニングと同時に形成される評価マークＳＰＭ３である。ここでは評価マークＳＰＭ３は遮光層１２５に形成した開口パターンよりなり、複数個、等間隔で配列して配置される。開口パターンは配列方向と垂直な方向を長手方向とする矩形形状に形成され、更に等間隔に配列するピッチＰ０３として、２１μｍに設定して、９個を配列している。この図１５（ａ）中に示される遮光層１２５については、表示領域に形成される遮光層１２５と連続して一体に形成されていても良く、同時形成されるが表示領域に形成される遮光層１２５より分断されて孤立して形成されていても良い。図１５（ｂ）は、実施の形態１と同様に柱状スペーサ１０１と同時形成される評価マークＳＰＭ１であり、図１５（ｃ）は、実施の形態１と同様にスイッチング素子基板１１０Ａ上に形成されるパターンと同時に形成される評価マークＳＰＭ２である。評価マークＳＰＭ１及び評価マークＳＰＭ２は、実施の形態１において説明を行ったとおり、表示領域外のシール内領域に形成されており、其々ピッチＰ０１及びピッチＰ０２の等間隔で配列して配置されている。ピッチＰ０１として２０μｍに、ピッチＰ０２として２１μｍに形成されている。ここでは、評価マークＳＰＭ１及び評価マークＳＰＭ２の配列する個数は評価マークＳＰＭ３と同じ個数である９個を配列している。図１５（ａ）〜図１５（ｃ）では、評価マークＳＰＭ１〜評価マークＳＰＭ３の其々を独立して説明を行っているが、液晶パネル１００Ａの状態或いは図１４で示した様に貼り合わせ工程を完了したセル基板３０Ａの状態では、配列方向が揃った状態で重なって配置されることになる。

具体的には、図１６で示す様に、評価マークＳＰＭ１〜評価マークＳＰＭ３が重なって配置される。図１６（ａ）は、評価マークＳＰＭ２が配置されるスイッチング素子基板１１０Ａ或いはマザー基板１０Ａ側より観察した状態にあたる。図１６（ｂ）は、図１６（ａ）における断面線Ｇ−Ｈにおける断面模式図であり、評価マークＳＰＭ１〜評価マークＳＰＭ３の構成の位置関係のみを示しており、スイッチング素子基板１１０Ａ或いはマザー基板１０Ａ、カラーフィルタ基板１２０Ａ或いはマザー基板２０Ａのその他の構成などは省略している。また、図１６においては、評価マークＳＰＭ１と評価マークＳＰＭ２間及び評価マークＳＰＭ１と評価マークＳＰＭ３間において、其々、ズレ量がゼロの状態を示したものである。本実施の形態２では、実施の形態１で説明した基準位置を評価マークＳＰＭ１の柱状パターンと評価マークＳＰＭ２のパターンの其々の中心位置の一致部（図中、一致部Ａ）と評価マークＳＰＭ１の柱状パターンと評価マークＳＰＭ３のパターンの其々の中心位置の一致部（図中、一致部Ｂ）を基準としている。ズレ量がゼロの状態を示す図１６からも判るように、ズレ量がゼロの状態の基準位置は評価マークＳＰＭ１の中央のパターン（端から５番目のパターン）の中心位置と評価マークＳＰＭ２のパターンの中心位置の一致部（図中、一致部Ａ）と、評価マークＳＰＭ１の中央のパターン（端から５番目のパターン）の中心位置と評価マークＳＰＭ３のパターンの中心位置の一致部（図中、一致部Ｂ）としている。評価マークＳＰＭ１と評価マークＳＰＭ２のズレ量に応じて、順次、一致部Ａが移動していき、同様に評価マークＳＰＭ１と評価マークＳＰＭ３のズレ量に応じて、順次、一致部Ｂが移動していくことになり、其々の間の相対的なズレの程度を確認できる。

例えば、図１７は、実際にマザー基板１０Ａとマザー基板２０Ａの重ね合わせを行った際の状態の一例を示したものである。この例においては、図中矢印（一致部Ａ）の位置で示す様に評価マークＳＰＭ３の左端から４番目の開口パターンと評価マークＳＰＭ１の柱状パターンがほぼ重なっている。言い換えると、両者の中心位置がほぼ一致している。即ち、図１６のズレがゼロの状態では評価マークＳＰＭ３の中央のパターン（端から５番目のパターン）と一致する位置にあったものに比べて、評価マークＳＰＭ３のパターン１個分−Ｘ方向へ移動している。評価マークＳＰＭ３のピッチＰ０３と評価マークＳＰＭ１のピッチＰ０１の差は実施の形態１と同様に１μｍとしていることから、図１７の状態では評価マークＳＰＭ１の評価マークＳＰＭ３に対する相対的なズレ量は−１μｍとなる。また、図中矢印（一致部Ｂ）の位置で示す様に評価マークＳＰＭ２の左端から６番目のパターンと評価マークＳＰＭ１の柱状パターンがほぼ重なっている。即ち、両者の中心位置がほぼ一致している。つまり、図１６のズレがゼロの場合では評価マークＳＰＭ２の中央のパターン（端から５番目のパターン）と一致する位置にあったものに比べて、評価マークＳＰＭ２のパターン１個分＋Ｘ方向へ移動している。従って、評価マークＳＰＭ２のピッチＰ０２と評価マークＳＰＭ１のピッチＰ０１の差は実施の形態１と同様に１μｍとしていることから、図１７の状態では評価マークＳＰＭ１の評価マークＳＰＭ２に対する相対的なズレ量は＋１μｍとなる。

また、以上説明のとおり、評価マークＳＰＭ１と評価マークＳＰＭ２間の相対ズレ量と評価マークＳＰＭ１と評価マークＳＰＭ３間の相対ズレ量が独立して評価可能であり、評価マークＳＰＭ１が共通していることから、評価マークＳＰＭ２と評価マークＳＰＭ３間の相対ズレ量も見積ることができる。例えば、図１７のズレ状況の場合には、評価マークＳＰＭ３に対する評価マークＳＰＭ２の相対的なズレ量は、先に説明した其々のズレ量の差となることから、−２μｍとなることが容易に見積れる。評価マークＳＰＭ１〜評価マークＳＰＭ３の何れか一つを基準とすれば、三者間の其々の関係を見積もることが可能であることから、先に説明したとおり、基準とする一つの評価マークのピッチに対して、残りの評価マークのピッチが異なれば、バーニヤ方式での評価が可能となる。従って、残りの二者の評価マークのピッチは本実施の形態２のＰ０２とＰ０３の様に等しくしても良く、異ならせても良い。

然しながら、図１６（ａ）では、ズレ量がゼロな場合の平面図からも明らかな様に評価マークＳＰＭ２と評価マークＳＰＭ３のピッチを一致させていることから、遮光膜により形成している評価マークＳＰＭ３の開口部を評価マークＳＰＭ２により埋めることができている。本実施の形態２の様に液晶パネル内の額縁領域に評価マークＳＰＭ３を配置する場合には、評価マークＳＰＭ３の形成される額縁領域における遮光膜１２５のカラーフィルタ基板１２０中の光の透過を遮光する役割も重要であることから、評価マークＳＰＭ２と評価マークＳＰＭ３のピッチを一致させることが望ましい。なお、この評価マークＳＰＭ２が遮光膜１２５の評価マークＳＰＭ３の開口部を遮光する役割をさせる場合には、評価マークＳＰＭ２が遮光性パターンにより形成されること、或いは少なくとも光の透過を妨げる材料よりなるパターンであることが必要である。具体的には、遮光性パターンとしては、ゲート電極１１６及びソース・ドレイン電極などと共通部材の金属膜よりなるパターンが挙げられ、光の透過を妨げる材料としては、スイッチング素子１１４を構成する半導体層であるシリコン膜などが挙げられる。また、本実施の形態２では、評価マークＳＰＭ３の遮光膜１２５に形成した開口部の形状と評価マークＳＰＭ２とを同じ大きさの矩形形状に形成して配置されている。これも図１６（ａ）より明らかな様に上記説明の遮光効果に寄与する。従って、この様に遮光膜１２５に形成した開口部により形成された評価マークＳＰＭ３と、スイッチング素子基板１１０Ａ上に形成されるパターンと同時に形成される評価マークＳＰＭ２とは、同じ大きさ、同じ形状に形成して配置されることが好ましい。図１６（ｂ）においては、図面では評価マークＳＰＭ３の開口部が評価マークＳＰＭ２により効果的に遮光されないように見えるが、この図においては、評価マークＳＰＭ２と評価マークＳＰＭ３間のズレの状態を強調して示しているためである。実際には１０μｍ程度の幅の開口部に対して、基板間の重ね合わせズレ量として、大きくずれたとしても１〜２μｍのズレ量となるのが一般的であり、評価マークＳＰＭ２により充分に効果的に遮光可能である。

また、上記説明は、評価マークＳＰＭ１〜評価マークＳＰＭ３の間での直接的なズレについて説明を行ったが、実施の形態１において説明したのと同様に、評価マークＳＰＭ１と評価マークＳＰＭ２間のズレ量評価により、スイッチング素子基板１１０Ａ上に形成されるパターンと柱状スペーサ１０１間のズレ評価を代用して評価することが可能である。更に、評価マークＳＰＭ１と評価マークＳＰＭ３間のズレ量評価により、カラーフィルタ基板１２０Ａ上に形成される際の柱状スペーサ１０１の位置ズレ、具体的には遮光膜１２５パターンとの間の位置ズレを代用して評価することが可能である。加えて、本実施の形態２では、評価マークＳＰＭ２と評価マークＳＰＭ３の相対位置関係も評価できることから、スイッチング素子基板１１０とカラーフィルタ基板１２０間の重ね合わせズレ量を代用して評価することが可能である。

なお、本実施の形態２では、評価マークＳＰＭ３の遮光膜１２５に形成した開口部の形状と評価マークＳＰＭ２とを同じ大きさの矩形形状に形成したことにより上記説明の遮光に関する効果が得られるが、図１８に示す様に評価マークＳＰＭ２を評価マークＳＰＭ３の遮光膜１２５に形成した開口部の形状に対して、小さめの矩形形状に形成しても良い。なお、図では、ズレ量がゼロな場合を示しており、矢印の位置に評価マークＳＰＭ１、評価マークＳＰＭ２及び評価マークＳＰＭ３の中央のパターン（端から５番目のパターン）が全て一致している。この様に小さめの矩形形状に形成した場合にも、本実施の形態２の主要な効果である柱状スペーサ１０１のズレ量評価が評価マークＳＰＭ１により代用して評価可能となる効果、パーニヤ方式を用いたことによる効果は共通して得ることが可能である。更に、遮光効果についても、実施の形態２からは劣るが、評価マークＳＰＭ２と評価マークＳＰＭ３の形状を同じ形状である矩形形状に形成していることから、一定の遮光効果については得ることができる。また、評価マークＳＰＭ１の柱状パターンの径よりも評価マークＳＰＭ２の矩形形状の幅を小さく形成することで、評価マークＳＰＭ２により評価マークＳＰＭ１が完全に隠れてしまうことが防止できる。従って、図中矢印で示す一致部の観察が何れの基板面側からも行えるなど、評価マークＳＰＭ１の観察が容易となる利点もある。また、先にも説明したとおり、図１８に示す様に評価マークＳＰＭ１のピッチＰ０１と評価マークＳＰＭ２のピッチＰ０２を同じ長さにして、評価マークＳＰＭ３のピッチＰ０３のみを異なる長さに設定しても良く、最終的には全てのズレの位置関係を評価することが可能である。或いは、評価マークＳＰＭ１のピッチＰ０１と評価マークＳＰＭ３のピッチＰ０３を同じ長さにして、評価マークＳＰＭ２のピッチＰ０２のみを異なる長さに設定しても、更に、評価マークＳＰＭ１のピッチＰ０１、評価マークＳＰＭ２のピッチＰ０２、評価マークＳＰＭ３のピッチＰ０３の全てが異なる長さに設定しても最終的には全てのズレの位置関係を評価することが可能である。即ち、評価マークＳＰＭ１、評価マークＳＰＭ２、及び評価マークＳＰＭ３より選ばれる少なくとも一組において、互いに異なる等間隔を有する配列パターンであれば、同様に全てのズレの位置関係を評価することが可能である。また、本実施の形態２において、実施の形態１と同様に評価マークＳＰＭ１の形状や径についても柱状スペーサ１０１と形状や径について初期設計を同じにして同時に形成していることから、この評価マークＳＰＭ１の柱状パターンの形状や径を評価することにより、柱状スペーサ１０１の形状や径についても代用して評価することができることは言うまでも無い。

なお、本実施の形態２の場合においても、評価マークＳＰＭ１、評価マークＳＰＭ２、及び評価マークＳＰＭ３が、実施の形態１の変形例と同様にバーニヤ方式を用いないものであっても良い。適宜、図１２を用いて説明した様な、評価マークＳＰＭ１、評価マークＳＰＭ２、及び評価マークＳＰＭ３が一組の評価マークの構成、或いは評価マークＳＰＭ２及び評価マークＳＰＭ３に等間隔の端面を利用した目盛を形成した構成を組み合わせても良く、本実施の形態２の効果と実施の形態１の変形例の効果の複合した効果を得ることができる。

１０,１０Ａ,２０,２０Ａ マザー基板、３０,３０Ａ セル基板、１０１ 柱状スペーサ、
１１０,１１０ａ〜１１０ｄ スイッチング素子基板、
１２０,１２０ａ〜１２０ｄ カラーフィルタ基板、１１１,１２１ ガラス基板、
１１４ スイッチング素子、１１６ ゲート電極、１２４ カラーフィルタ、
１２５ 遮光層、１３０,１３０ａ〜１３０ｄ シール材、１４０ 液晶層、
２００,２００ａ〜２００ｄ 表示領域、
ＳＰＭ１,ＳＰＭ２,ＳＰＭ３ 評価マーク、ＡＲＭ１, ＡＲＭ２ アライメントマーク、

Claims (10)

1. 第一透明基板と該第一透明基板上の表示領域に形成された遮光性パターンを含む複数のパターンと該複数のパターンの一部により構成され配列して配置されるスイッチング素子とを備えたスイッチング素子基板と、
   前記スイッチング素子基板に対して対向して位置合わせして配置され、第二透明基板と該第二透明基板上の前記表示領域に形成された複数のカラーフィルタ及び該複数のカラーフィルタ間を遮光する遮光層とを備えるカラーフィルタ基板と、
   前記表示領域に形成され、前記スイッチング素子基板における遮光性パターンと前記カラーフィルタ基板における遮光層の間に配置され、前記スイッチング素子基板と前記カラーフィルタ基板間に所定の間隔を有する間隙を形成する柱状スペーサと、
   前記表示領域を囲むように配置され、前記間隙を密封するシール材と、該シール材により密封された前記間隙に形成された液晶層と、
   前記表示領域外側の額縁領域に配置され、前記柱状スペーサと共通部材により形成された第一の評価マークと、該第一の評価マークの近傍に配置され、前記スイッチング素子基板上に前記複数のパターンの何れかと共通部材により形成された第二の評価マークと、
   を備えたことを特徴とする液晶表示装置。
2. 第二の評価マークが等間隔の端面を有するパターンにより形成されることを特徴とする請求項１に記載の液晶表示装置。
3. 第一の評価マーク及び第二の評価マークが互いに異なる等間隔を有する配列パターンにより形成されることを特徴とする請求項１に記載の液晶表示装置。
4. 第一の評価マーク及び第二の評価マークの近傍に配置され、カラーフィルタ基板上に複数のカラーフィルタ間を遮光する遮光層と共通部材により形成された第三の評価マーク
   を備えたことを特徴とする請求項１から請求項３の何れかに記載の液晶表示装置。
5. 第一の評価マーク、第二の評価マーク、及び第三の評価マークは、前記第一の評価マーク、第二の評価マーク、及び第三の評価マークより選ばれる少なくとも一組において、互いに異なる等間隔を有する配列パターンにより形成されることを特徴とする請求項４に記載の液晶表示装置。
6. 第三の評価マークは遮光層を開口して形成された開口パターンにより形成され、第二の評価マークは前記第三の評価マークと同じ大きさ、同じ形状、或いは同じ等間隔を有する配列パターンであって、更に遮光性パターン或いは光の透過を妨げる材料よりなるパターンにより形成されることを特徴とする請求項４或いは請求項５に記載の液晶表示装置。
7. 第一の評価マークは表示領域に形成された柱状スペーサと同じ大きさ、同じ形状を有するパターンに形成されることを特徴とする請求項１から請求項６の何れかに記載の液晶表示装置。
8. 第一透明基板と該第一透明基板上の表示領域に形成された遮光性パターンを含む複数のパターンと該複数のパターンの一部により構成され配列して配置されるスイッチング素子と前記表示領域外の領域に配置され位置合わせに用いる第一のアライメントパターンとを備えた第一のマザー基板と、
   前記第一のマザー基板に対向して位置合わせして配置され、第二透明基板と該第二透明基板上の前記表示領域に形成された複数のカラーフィルタ及び該複数のカラーフィルタ間を遮光する遮光層と前記表示領域外の領域に配置され、前記第一のアライメントパターンとの間で位置合わせされる第二のアライメントパターンとを備える第二のマザー基板と、
   前記表示領域に形成され、前記第一のマザー基板における遮光性パターンと前記第二のマザー基板における遮光層の間に配置され、前記第一のマザー基板と前記第二のマザー基板に所定の間隔を有する間隙を形成する柱状スペーサと、
   前記表示領域を囲むように配置され、前記間隙を密封するシール材と、該シール材により密封された前記間隙に形成された液晶層と、
   前記表示領域外の領域に配置され、前記柱状スペーサと共通部材により形成された第一の評価マークと、該第一の評価マークの近傍に配置され、前記スイッチング素子基板上に前記複数のパターンの何れかと共通部材により形成された第二の評価マークと、
   を備えたことを特徴とする液晶表示装置用セル基板。
9. 第一透明基板と該第一透明基板上の表示領域に形成された遮光性パターンを含む複数のパターンと該複数のパターンの一部により構成され配列して配置されるスイッチング素子とを備えたスイッチング素子基板と、
   前記スイッチング素子基板に対向して位置合わせして配置され、第二透明基板と該第二透明基板上の前記表示領域に形成された複数のカラーフィルタ及び該複数のカラーフィルタ間を遮光する遮光層とを備えるカラーフィルタ基板と、
   前記表示領域に形成され、前記スイッチング素子基板における遮光性パターンと前記カラーフィルタ基板における遮光層の間に配置され、前記スイッチング素子基板と前記カラーフィルタ基板間に所定の間隔を有する間隙を形成する柱状スペーサと、
   前記表示領域を囲むように配置され、前記間隙を密封するシール材と、該シール材により密封された前記間隙に形成された液晶層と、
   を備えた液晶表示装置の評価方法であって、
   前記カラーフィルタ基板を取り出すマザー基板上に第一の評価マークと前記柱状スペーサを共通部材により同時にパターニング形成する工程と、
   前記スイッチング素子基板を取り出すマザー基板上に第二の評価マークと前記第一透明基板上の表示領域に形成された複数のパターンの何れかを共通部材により同時にパターニング形成する工程と、
   前記カラーフィルタ基板を取り出すマザー基板と前記スイッチング素子基板を取り出すマザー基板を表示領域外の領域に形成されるアライメントマークにより位置合わせして貼り合わせる工程とを行った後に、
   前記第一の評価マークに対して、前記第二の評価マークの位置との間の相対的なズレ量を評価すること、或いは大きさ、形状を評価することにより、前記柱状スペーサの形成状態を評価することを特徴とする液晶表示装置の評価方法。
10. 第一透明基板と該第一透明基板上の表示領域に形成された遮光性パターンを含む複数のパターンと該複数のパターンの一部により構成され配列して配置されるスイッチング素子とを備えたスイッチング素子基板と、
    前記スイッチング素子基板に対向して位置合わせして配置され、第二透明基板と該第二透明基板上の前記表示領域に形成された複数のカラーフィルタ及び該複数のカラーフィルタ間を遮光する遮光層とを備えるカラーフィルタ基板と、
    前記表示領域に形成され、前記スイッチング素子基板における遮光性パターンと前記カラーフィルタ基板における遮光層の間に配置され、前記スイッチング素子基板と前記カラーフィルタ基板間に所定の間隔を有する間隙を形成する柱状スペーサと、
    前記表示領域を囲むように配置され、前記間隙を密封するシール材と、該シール材により密封された前記間隙に形成された液晶層と、
    を備えた液晶表示装置の製造方法であって、
    前記カラーフィルタ基板を取り出すマザー基板上に第一の評価マークと前記柱状スペーサを共通部材により同時にパターニング形成する工程と、
    前記スイッチング素子基板を取り出すマザー基板上に第二の評価マークと前記第一透明基板上の表示領域に形成された複数のパターンの何れかを共通部材により同時にパターニング形成する工程と、
    前記カラーフィルタ基板を取り出すマザー基板と前記スイッチング素子基板を取り出すマザー基板を表示領域外の領域に形成されるアライメントマークにより位置合わせして貼り合わせる工程と、
    前記マザー基板を貼り合わせる工程以降において行う、前記第一の評価マークに対して、前記第二の評価マークの位置との間の相対的なズレ量を評価すること、或いは大きさ、形状を評価することにより、前記柱状スペーサの形成状態を評価する評価工程と、
    を備えたことを特徴とする液晶表示装置の製造方法。

Images