JP2012004457A - 半導体発光素子の製造方法 - Google Patents

半導体発光素子の製造方法 Download PDF

Info

Publication number
JP2012004457A
JP2012004457A JP2010139854A JP2010139854A JP2012004457A JP 2012004457 A JP2012004457 A JP 2012004457A JP 2010139854 A JP2010139854 A JP 2010139854A JP 2010139854 A JP2010139854 A JP 2010139854A JP 2012004457 A JP2012004457 A JP 2012004457A
Authority
JP
Japan
Prior art keywords
layer
substrate
temperature
type
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010139854A
Other languages
English (en)
Inventor
Aya Miura
彩 三浦
Toshihide Izumitani
敏英 泉谷
Kazuhiro Akiyama
和博 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010139854A priority Critical patent/JP2012004457A/ja
Priority to US13/041,123 priority patent/US20110312117A1/en
Publication of JP2012004457A publication Critical patent/JP2012004457A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • H01L21/02661In-situ cleaning
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】結晶性の良い半導体発光素子の製造方法を提供する。
【解決手段】実施形態によれば、半導体発光素子の製造方法は、加熱した基板上に、インジウムを含む活性層を形成する工程と、前記活性層を形成するときと実質的に同じ温度に前記基板を加熱した状態で、前記活性層上に、窒化物半導体からなる多層膜を形成する工程と、を備えた。
【選択図】図1

Description

本発明の実施形態は、半導体発光素子の製造方法に関する。
窒化物半導体を用いた半導体発光素子は、一般に、サファイア基板上に、低温バッファ層を介して、n型層、活性層、p型層が設けられた構造を有する。各層の結晶性は発光効率に影響し、結晶性を左右する条件の一つとして、各層の成長温度がある。
特開2003−283057号公報
結晶性の良い半導体発光素子の製造方法を提供する。
実施形態によれば、半導体発光素子の製造方法は、加熱した基板上に、インジウムを含む活性層を形成する工程と、前記活性層を形成するときと実質的に同じ温度に前記基板を加熱した状態で、前記活性層上に、窒化物半導体からなる多層膜を形成する工程と、を備えた。
第1実施形態に係る半導体発光素子の模式断面図。 第2実施形態に係る半導体発光素子の模式断面図。 (a)は第1実施形態に係る半導体発光素子の成長シーケンスを、(b)は第2実施形態に係る半導体発光素子の成長シーケンスを示す図。 活性層とその上層との成長温度差と、ピット密度と、光出力との関係を示すグラフ。
以下、図面を参照し、実施形態について説明する。
(第1実施形態)
図1(a)は、第1実施形態に係る半導体発光素子の模式断面図である。
基板11上に、窒化物半導体層の積層体が設けられている。基板11は、例えば、(0001)面を有するサファイア基板である。各窒化物半導体層は、基板11の(0001)面上に、例えばMOCVD(metal organic chemical vapor deposition)法により、エピタキシャル成長される。
窒化物半導体層の積層体は、基板11側から順に形成された低温バッファ層12、GaN層13、n型層(またはn型コンタクト層)14、活性層15、キャップ層16、17、p型クラッド層18、p型コンタクト層19を含む。
低温バッファ層12は、例えばGaNを含む。GaN層13は、低温バッファ層12より高温で成長される。低温バッファ層12及びGaN層13は、基板11とGaN系半導体との格子不整合を緩和する。
n型層14は、例えばGaNを含み、さらにn型不純物として例えばシリコン(Si)が添加されたn型の窒化物半導体層である。
活性層15は、インジウム(In)を含む。活性層15は、例えば、井戸層と、井戸層よりもバンドギャップが大きい障壁層とを交互に繰り返し積層した多重量子井戸構造を有する。井戸層は、例えばInGa1−XN(0<X≦1)を含む。障壁層は、例えばInGa1−XN(0≦X<1)、またはAlGa1−XN層(0<X≦1)を含む。井戸層はアンドープ、障壁層はアンドープもしくはn型である。
キャップ層16、17は、例えばAlGa1−XN層(0≦X<1)を含み、p型不純物として例えばマグネシウム(Mg)が添加された窒化物半導体層である。
p型クラッド層18およびp型コンタクト層19は、例えばAlGa1−XN層(0≦X<1)を含み、p型不純物として例えばマグネシウム(Mg)が添加されたp型の窒化物半導体層である。
また、それらの窒化物半導体層をGaN層にすると、AlGaN層よりも表面平坦性が良く、活性層15に加わる歪みを低減できる。
キャップ層16、17は、活性層15よりもバンドギャップが大きく、活性層15との間に電位障壁を形成し、キャリアのオーバーフローを抑制して、活性層15にキャリアを閉じこめる。p型クラッド層18は、活性層15に正孔を供給する。p型コンタクト層19は、電極との間でオーミックコンタクトを確保する。
p型コンタクト層19上には透明電極31が設けられ、その透明電極31上にp側電極32が設けられている。透明電極31は、活性層15が発する光に対して透明であり、p型コンタクト層19に対してオーミック接触している。透明電極31として、例えばITO(indium Tin Oxide)などの金属酸化物を用いることができる。p側電極32は、金属材料からなる。
n型層14は、活性層15、キャップ層16、17、p型クラッド層18及びp型コンタクト層19が設けられていない領域を有し、その領域の表面上にn側電極33が設けられている。n側電極33は、金属材料からなり、n型層14に対してオーミック接触している。
n側電極33に相対的に低電位が、p側電極32に相対的に高電位が印加される。例えば、n側電極33にグランド電位が、p側電極32に正電位が印加される。これにより、n型層14側から電子が、p型層側から正孔が活性層15に注入され、活性層15で電子と正孔が再結合して発光する。
次に、図1(b)及び図3(a)を参照して、第1実施形態に係る半導体発光素子の製造方法について説明する。
図3(a)は、第1実施形態に係る半導体発光素子における、基板11上への各窒化物半導体層の成長シーケンスを示す。横軸は時間を、縦軸は基板11の加熱温度を表す。
基板11は、反応容器内で、図1(b)に示すようにサセプタ10上に支持される。サセプタ10は、図示しない加熱機構を有する。サセプタ10の加熱機構には、図示しない制御装置の制御に基づいて電力が供給され、サセプタ10は加熱される。このサセプタ10の加熱により、その上に支持された基板11が加熱される。したがって、基板温度はサセプタ10の設定温度(制御温度)に対応する。
反応容器内には、各窒化物半導体層を構成する元素を含む原料ガスが導入され、加熱された基板11上に輸送された原料ガスが反応して、各窒化物半導体層が気相成長する。例えば、窒素原料の一つとしてアンモニアを用いることができる。
窒化物半導体層を形成する前に、例えば水素雰囲気中で基板11の表面を熱処理(サーマルクリーニング)する。図3(a)においてt1の期間、サーマルクリーニングが行われる。サーマルクリーニングのとき、基板11は例えば1000℃前後に加熱され、期間t1中、その温度はほぼ一定に保持される。
次に、基板温度を降温させて、例えばサファイアからなる基板11の(0001)面上に低温バッファ層12を成長させる。このとき、基板11は、例えば500〜550℃に加熱される。低温バッファ層12の膜厚は30〜50nm程度が望ましく、アンモニア流量は10slm程度、原料の総流量は30slm程度が望ましい。成長レートは、3nm/分以下が望ましい。低温バッファ層12を、3nm/分以下で成長させることにより、上層のGaN層13に発生するピットを抑え、結晶性の良いGaN層13を形成できる。図3(a)においてt2の期間、低温バッファ層12の成長が行われる。期間t2中、基板温度はほぼ一定に保持される。
次に、基板温度を昇温させて、低温バッファ層12上にGaN層13を成長させる。このとき、基板11は、例えば1000〜1200℃に加熱される。続けて、同じ基板温度で、GaN層13上にn型層14を成長させる。n型層14の膜厚は5〜6μm程度が望ましく、アンモニア流量は10slm程度、原料の総流量は30slm程度が望ましい。成長レートは、2μm/時間以上が望ましい。
図3(a)においてt3の期間、GaN層13及びn型層14の成長が行われる。期間t3中、基板温度はほぼ一定に保持される。
次に、基板温度を降温させて、n型層14上に活性層15を成長させる。このとき、基板11は、例えば750〜850℃に加熱される。
続けて、同じ基板温度で、活性層15上にキャップ層16を成長させる。キャップ層16の膜厚は5nm程度が望ましく、アンモニア流量は30slm程度が望ましく、成長レートは2nm/分程度が望ましい。
さらに続けて、同じ基板温度で、キャップ層16上にキャップ層17を成長させる。キャップ層17の膜厚は5nm程度が望ましく、アンモニア流量は4slm程度が望ましく、成長レートは4nm/分程度が望ましい。
さらに続けて、同じ基板温度で、キャップ層17上にp型クラッド層18を成長させる。p型クラッド層18の膜厚は80nm程度が望ましく、アンモニア流量は4slm程度が望ましく、成長レートは40nm/分程度が望ましい。
さらに続けて、同じ基板温度で、p型クラッド層18上にp型コンタクト層19を成長させる。p型コンタクト層19の膜厚は5nm程度が望ましく、アンモニア流量は4slm程度が望ましく、成長レートは2nm/分程度が望ましい。
図3(a)においてt4の期間、活性層15、キャップ層16、17、p型クラッド層18およびp型コンタクト層19の成長が行われる。この期間t4中、基板温度はほぼ一定に保持される。
すなわち、サセプタ10の設定温度を一定に制御し、基板11の加熱温度を実質的に同じ温度に保った状態で、活性層15、キャップ層16、17、p型クラッド層18およびp型コンタクト層19が成長する。ここで、実質的に同じ温度とは、温度が全く同じ値であることに限らず、各層の結晶性に影響を与えない範囲の10℃程度の変動も含む。
本実施形態では、活性層15を形成した後に、活性層15の上に形成されるキャップ層16、17、p型クラッド層18及びp型コンタクト層19を含む多層膜40を、活性層15の成長時と同じ温度で成長させる。したがって、活性層15を形成した後、活性層15がその成長時の温度よりも高い温度に再昇温されない。これにより、特に活性層15に使用されているInGaNにピット等が発生してしまう結晶劣化を抑制できる。この結果、結晶欠陥が少ない高効率な半導体発光素子を提供できる。
ここで、図4において、横軸は、活性層15とその上層(多層膜40)との成長温度差(℃)を表す。この成長温度差は、基板11の加熱温度差に対応する。左側の縦軸はピット密度(欠陥密度)(/cm)を表し、右側の縦軸は光出力(相対値)を表す。実線は光出力の変化を表し、破線はピット密度の変化を表す。
この図4のグラフより、活性層15とその上層との成長温度差が小さいほど、ピット密度が減り、光出力は増加する。また、活性層15とその上層との成長温度差が10℃以下では、ピット密度及び光出力は、活性層15とその上層との成長温度が同じ(成長温度差が0)のときと同じ値となる。したがって、前述したように、「実質的に同じ温度」は、活性層15とその上層との成長温度差が0〜10℃に相当すると言える。
また、PL発光強度についても、光出力と同様な特性となり、成長温度差が10℃以下のときに最も高い値を示す。さらに、PL発光強度についても、成長温度差が10℃以下では、成長温度差が0℃のときと同じ値を示す。
以上説明したように、活性層15とその上層との成長温度差が10℃以内になるように、活性層15とその上層との成長温度を実質的に同じ温度にすれば、ピット密度を低減し、光出力及びPL発光強度を増大できる。
活性層15が障壁層と井戸層とを含む構造の場合、障壁層と井戸層との成長温度(基板11の加熱温度もしくはサセプタ10の設定温度)が異なる場合がある。例えば、障壁層の方が井戸層よりも成長温度が高くなる傾向があるが、このときの障壁層の成長温度は、井戸層の結晶性を劣化させない。したがって、キャップ層16、17、p型クラッド層18およびp型コンタクト層19を、障壁層の成長温度と実質的に同じ温度で成長させれば、井戸層及び障壁層は結晶性を劣化させない。
なお、井戸層の方が障壁層よりも成長温度が高い場合であっても、キャップ層16、17、p型クラッド層18およびp型コンタクト層19を、井戸層の成長温度と実質的に同じ温度で成長させれば、井戸層及び障壁層は結晶性を劣化させない。
また、n型層14として、Inを含まないGaN層を用いた場合、n型層(GaN層)14の成長温度を、Inを含む活性層15の成長温度よりも高くすることで、n型層(GaN層)14の結晶欠陥を少なくできる。
多層膜40を形成した後、すなわち図3(a)において期間t4が経過した後、基板温度を室温にまで降温させる。この後、反応容器内において例えば窒素雰囲気中でアニール処理し、多層膜40を低抵抗化する。このときのアニール温度は、活性層15を成長させるときの温度よりも低い。したがって、活性層15の再昇温による結晶性の劣化は生じない。
アニール処理後、基板11上に前述した窒化物半導体層が形成されたウェーハを反応容器から取り出し、p型コンタクト層19の表面に保護膜を形成して、例えばRIE(Reactive Ion Etching)法により、p型コンタクト層19、p型クラッド層18、キャップ層17、16および活性層15の一部を除去する。これにより、n型層14の一部の表面を露出させる。
そして、p型コンタクト層19上に透明電極31を、その上にp側電極32を形成する。また、露出されたn型層14表面上にn側電極33を形成する。
(第2実施形態)
図2(a)は、第2実施形態に係る半導体発光素子の模式断面図である。なお、第1実施形態と同じ要素には同じ符号を付し、その詳細な説明を省略することがある。
基板11上に、窒化物半導体層の積層体が設けられている。基板11は、例えば、(0001)面を有するサファイア基板である。各窒化物半導体層は、基板11の(0001)面上に、例えばMOCVD法により、エピタキシャル成長される。
窒化物半導体層の積層体は、基板11側から順に形成された低温バッファ層22、InGaN層23、n型層(またはn型コンタクト層)24、活性層15、キャップ層26、p型クラッド層28、p型コンタクト層29を含む。
低温バッファ層22は、例えばInGa1−XN(0<X<0.1)を含む。InGaN層23は、低温バッファ層22より高温で成長される。低温バッファ層22及びInGaN層23は、基板11とGaN系半導体との格子不整合を緩和する。
n型層24は、例えばInGa1−XN(0<X<0.06)を含み、さらにn型不純物として例えばシリコン(Si)が添加されたn型の窒化物半導体層である。
活性層15は、第1実施形態と同様、インジウム(In)を含む。
キャップ層26は、例えばInGa1−XN(0<X<0.06)を含み、p型不純物として例えばマグネシウム(Mg)が添加された窒化物半導体層である。
p型クラッド層28およびp型コンタクト層29は、例えばInGa1−XN(0<X<0.06)を含み、p型不純物として例えばマグネシウム(Mg)が添加されたp型の窒化物半導体層である。
キャップ層26は、活性層15よりもバンドギャップが大きく、活性層15との間に電位障壁を形成し、キャリアのオーバーフローを抑制して、活性層15にキャリアを閉じこめる。p型クラッド層28は、活性層15に正孔を供給する。p型コンタクト層29は、電極との間でオーミックコンタクトを確保する。
p型コンタクト層29上には透明電極31が設けられ、その透明電極31上にp側電極32が設けられている。透明電極31は、活性層15が発する光に対して透明であり、p型コンタクト層29に対してオーミック接触している。
n型層24は、活性層15、キャップ層26、p型クラッド層28及びp型コンタクト層29が設けられていない領域を有し、その領域の表面上にn側電極33が設けられている。n側電極33は、n型層24に対してオーミック接触している。
n側電極33にグランド電位が、p側電極32に正電位が印加される。これにより、n型層24側から電子が、p型層側から正孔が活性層15に注入され、活性層15で電子と正孔が再結合して発光する。
次に、図2(b)及び図3(b)を参照して、第2実施形態に係る半導体発光素子の製造方法について説明する。
図3(b)は、第2実施形態に係る半導体発光素子における、基板11上への各窒化物半導体層の成長シーケンスを示す。横軸は時間を、縦軸は基板11の加熱温度を表す。
本実施形態においても、基板11は、反応容器内で、図2(b)に示すようにサセプタ10上に支持され、サセプタ10が加熱されることで、その上に支持された基板11が加熱される。
反応容器内には、各窒化物半導体層を構成する元素を含む原料ガスが導入され、加熱された基板11上に輸送された原料ガスが反応して、各窒化物半導体層が気相成長する。
窒化物半導体層を形成する前に、例えば水素雰囲気中で基板11の表面を熱処理(サーマルクリーニング)する。図3(b)においてt1の期間、サーマルクリーニングが行われる。サーマルクリーニングのとき、基板11は例えば1000℃前後に加熱され、期間t1中、その温度はほぼ一定に保持される。
次に、基板温度を降温させて、例えばサファイアからなる基板11の(0001)面上に低温バッファ層22を成長させる。このとき、基板11は、例えば500〜550℃に加熱される。低温バッファ層22の膜厚は、30〜50nm程度が望ましく、成長レートは、3nm/分以下が望ましい。低温バッファ層22を、3nm/分以下で成長させることにより、上層のInGaN層23に発生するピットを抑え、結晶性の良いInGaN層23を形成できる。図3(b)においてt2の期間、低温バッファ層22の成長が行われる。期間t2中、基板温度はほぼ一定に保持される。
次に、基板温度を昇温させて、低温バッファ層22上にInGaN層23を成長させる。このとき、基板11は、例えば750〜850℃に加熱される。InGaN層23の膜厚は、6μm以下が望ましい。
続けて、同じ基板温度で、InGaN層23上にn型層24を成長させる。n型層24の膜厚は、6μm以下が望ましい。
続けて、同じ基板温度で、n型層24上に活性層15を成長させる。
続けて、同じ基板温度で、活性層15上にキャップ層26を成長させる。
続けて、同じ基板温度で、キャップ層26上にp型クラッド層28を成長させる。p型クラッド層28の膜厚は、100nm以下が望ましい。
続けて、同じ基板温度で、p型クラッド層28上にp型コンタクト層29を成長させる。
図3(b)においてt5の期間、InGaN層23、n型層24、活性層15、キャップ層26、p型クラッド層28およびp型コンタクト層29の成長が行われる。この期間t5中、基板温度はほぼ一定に保持される。
すなわち、サセプタ10の設定温度を一定に制御し、基板11の加熱温度を実質的に同じ温度に保った状態で、低温バッファ層22より上のInGaN層23、n型層24、活性層15、キャップ層26、p型クラッド層28およびp型コンタクト層29が成長する。ここで、実質的に同じ温度とは、温度が全く同じ値であることに限らず、各層の結晶性に影響を与えない範囲の10℃程度の変動も含む。
本実施形態においても、活性層15を形成した後に、活性層15の上に形成されるキャップ層26、p型クラッド層28及びp型コンタクト層29を含む多層膜50を、活性層15の成長時と同じ温度で成長させる。したがって、活性層15を形成した後、活性層15がその成長時の温度よりも高い温度に再昇温されない。これにより、特に活性層15に使用されているInGaNにピット等が発生してしまう結晶劣化を抑制できる。この結果、結晶欠陥が少ない高効率な半導体発光素子を提供できる。
本実施形態においても、前述した実施形態と同様、図4のグラフより、活性層15とその上層(多層膜50)との成長温度差が10℃以内になるように、活性層15とその上層との成長温度を実質的に同じ温度にすれば、ピット密度を低減し、光出力及びPL発光強度を増大できる。
また、基板11上にエピタキシャル成長されるすべての窒化物半導体層(低温バッファ層22、InGaN層23、n型層24、活性層15、キャップ層26、p型クラッド層28およびp型コンタクト層29)にInを添加させて、InGaN層にすることで、格子不整合を低減させ、ピエゾ電界による再結合確率の低下及び結晶欠陥を抑制できる。この結果、より高効率な半導体発光素子を提供できる。
さらに、活性層15と、その上下の層の屈折率が近くなり、全反射角が大きくなり、光取り出し効率が向上する。
また、InGaN層23、n型層24、キャップ層26、p型クラッド層28およびp型コンタクト層29を、活性層15と同じInGaN層にすることで、それらの層の成長に適した温度が、活性層15の成長に適した温度と同じになる。したがって、低温バッファ層22より上のすべての窒化物半導体層を、図3(b)において期間t5で表されるように、同じ温度で成長させることができる。この結果、各層ごとに基板温度を昇温っせたり降温させたりする必要がない。したがって、所定の温度に昇温または降温するまでの待ち時間が不要となり、処理効率を向上できる。
n型層24における平均In組成は、活性層15における平均In組成より小さい。また、p型の各層における平均In組成は、活性層15における平均In組成より小さい。これにより、n型層24及びp型の各層を、欠陥を少なくして成長させやすい。
多層膜50を形成した後、すなわち図3(b)において期間t5が経過した後、基板温度を室温にまで降温させる。この後、反応容器内において例えば窒素雰囲気中でアニール処理し、多層膜50を低抵抗化する。このときのアニール温度は、活性層15を成長させるときの温度よりも低い。したがって、活性層15の再昇温による結晶性の劣化は生じない。
アニール処理後、基板11上に前述した窒化物半導体層が形成されたウェーハを反応容器から取り出し、p型コンタクト層29の表面に保護膜を形成して、例えばRIE法により、p型コンタクト層29、p型クラッド層28、キャップ層26および活性層15の一部を除去する。これにより、n型層24の一部の表面を露出させる。
そして、p型コンタクト層29上に透明電極31を、その上にp側電極32を形成する。また、露出されたn型層24表面上にn側電極33を形成する。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…サセプタ、11…基板、12,22…低温バッファ層、13…GaN層、14,24…n型層、15…活性層、16,17,26…キャップ層、18,28…p型クラッド層、19,29…p型コンタクト層、23…InGaN層、31…透明電極、32…p側電極、33…n側電極、40,50…多層膜

Claims (5)

  1. 加熱した基板上に、インジウムを含む活性層を形成する工程と、
    前記活性層を形成するときと実質的に同じ温度に前記基板を加熱した状態で、前記活性層上に、窒化物半導体からなる多層膜を形成する工程と、
    前記多層膜を形成した後、前記基板を室温まで降温する工程と、
    を備えたことを特徴とする半導体発光素子の製造方法。
  2. 前記多層膜は、少なくともp型不純物が添加されたクラッド層及びp型不純物が添加されたコンタクト層を含むことを特徴とする請求項1記載の半導体発光素子の製造方法。
  3. 前記多層膜の形成時、前記多層膜にインジウムを添加することを特徴とする請求項1または2に記載の半導体発光素子の製造方法。
  4. 前記活性層を形成する前、前記多層膜の形成時と実質的に同じ温度に前記基板を加熱して、前記基板上に、インジウムを含むn型層を形成する工程をさらに備えたことを特徴とする請求項3記載の半導体発光素子の製造方法。
  5. 前記基板を、加熱機構を有するサセプタに支持させ、前記サセプタを介して前記基板を加熱し、
    前記活性層及び前記多層膜の形成時、前記サセプタの設定温度を一定にすることを特徴とする請求項1〜4のいずれか1つに記載の半導体発光素子の製造方法。
JP2010139854A 2010-06-18 2010-06-18 半導体発光素子の製造方法 Pending JP2012004457A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010139854A JP2012004457A (ja) 2010-06-18 2010-06-18 半導体発光素子の製造方法
US13/041,123 US20110312117A1 (en) 2010-06-18 2011-03-04 Method for manufacturing semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010139854A JP2012004457A (ja) 2010-06-18 2010-06-18 半導体発光素子の製造方法

Publications (1)

Publication Number Publication Date
JP2012004457A true JP2012004457A (ja) 2012-01-05

Family

ID=45329030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010139854A Pending JP2012004457A (ja) 2010-06-18 2010-06-18 半導体発光素子の製造方法

Country Status (2)

Country Link
US (1) US20110312117A1 (ja)
JP (1) JP2012004457A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5668647B2 (ja) * 2011-09-06 2015-02-12 豊田合成株式会社 Iii族窒化物半導体発光素子およびその製造方法
WO2014002959A1 (ja) * 2012-06-25 2014-01-03 三菱化学株式会社 m面窒化物系発光ダイオードの製造方法

Also Published As

Publication number Publication date
US20110312117A1 (en) 2011-12-22

Similar Documents

Publication Publication Date Title
JP4940317B2 (ja) 半導体発光素子及びその製造方法
JP4872450B2 (ja) 窒化物半導体発光素子
JP5372045B2 (ja) 半導体発光素子
JP4881491B2 (ja) 半導体発光素子
JP2005277374A (ja) Iii族窒化物系化合物半導体発光素子及びその製造方法
JP2011238971A (ja) 窒化物半導体発光素子の製造方法
JP2008226906A (ja) 窒化物半導体発光素子
JP2008130877A (ja) 窒化物半導体発光素子の製造方法
CN106415860B (zh) 氮化物半导体发光元件
JP4521719B2 (ja) 半導体デバイスの製造
JP2008244160A (ja) III族窒化物系化合物半導体に対する電極形成方法及びp型III族窒化物系化合物半導体の製造方法
JP2008277714A (ja) GaN系半導体発光ダイオードの製造方法
JP2018125430A (ja) 半導体発光素子および半導体発光素子の製造方法
TWI666790B (zh) Iii族氮化物半導體發光元件的製造方法及iii族氮化物半導體發光元件
JP5873260B2 (ja) Iii族窒化物積層体の製造方法
JP6654596B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP2007227832A (ja) 窒化物半導体素子
JP2008130878A (ja) 窒化物半導体発光素子
JP2006210692A (ja) 3族窒化物系化合物半導体発光素子
JP2010040692A (ja) 窒化物系半導体素子及びその製造方法
JP2012204540A (ja) 半導体装置およびその製造方法
JP2005085932A (ja) 発光ダイオード及びその製造方法
JP2007214548A (ja) GaN系発光素子およびその製造方法
JP2005129923A (ja) 窒化物半導体、それを用いた発光素子、発光ダイオード、レーザー素子およびランプ並びにそれらの製造方法
JP2012004457A (ja) 半導体発光素子の製造方法