JP2011525093A

JP2011525093A - 周波数応答バス符号化

Info

Publication number: JP2011525093A
Application number: JP2011514626A
Authority: JP
Inventors: ウィルソン，ジョン，エム．; アバスファー，アリアザム; エブル，ジョン，サード; ルオ，レイ; カイザー，ジェイド，エム．; ヴェルナー，カール，ウィリアム; デットロフ，ウェイン
Original assignee: ラムバス・インコーポレーテッド
Priority date: 2008-06-20
Filing date: 2009-06-18
Publication date: 2011-09-08
Anticipated expiration: 2029-06-18
Also published as: WO2009154797A2; EP2443558A1; EP2294770B1; WO2009154797A3; WO2010147608A1; WO2009154797A4; US20110127990A1; JP5606527B2; EP2443558A4; EP2443558B1; JP5588976B2; EP2294770A2; US20110084737A1; US8451913B2; JP2012531092A; US8498344B2

Abstract

データシステム（１０２）はバスの周波数に基づいてバスの符号化を可能にする。符号化手法は、システムパフォーマンスの低下につながる場合がある共振状態等、好ましくない周波数状態を回避するために実装可能である。装置または集積回路は、通常、符号器を備える。一実施形態では、符号器は、データバスの全てのラインを選択的に反転するデータバス変転（ＤＢＩ）回路である。検出器は帯域通過フィルタまたはストップバンドフィルタを備え、これらは、例えば、バス上の伝送対象のデータを評価し、予め決定された周波数または周波数帯域等の周波数を検出する。検出器は、周波数の関数として符号化手法を選択的に適用するために符号器に制御信号を提供する。
【選択図】図１

Description

関連出願の相互参照
本願は２００８年６月２０日出願の「周波数応答バス符号化（FREQUENCY RESPONSIVE BUS CODING）」と題された米国仮特許出願第６１／１３２，５８５号の利益を主張するものであり、その仮出願の内容は本願の一部を構成するものとしてここに援用する。

背景技術
演算システム、通信装置、家庭用電化製品、および他のプロセッサベースシステムまたはデジタルシステムは、益々複雑化する数多くのアプリケーションをホストするよう駆動されている。このようなシステムの構成要素の間で必要とされる情報や信号の転送は、データ転送に関わるデバイスに対する要求を増大させる。実際には、バス伝送の駆動および／または受信に必要とされる電力供給ネットワーク（「ＰＤＮ」）の構成および特性は、データシステムのパフォーマンス全体に影響を及ぼす場合がある。例えば、電力供給ネットワークのインピーダンスはしばしば、強共振等の周波数応答の問題によって特徴づけられる。一部のシステムでは、強共振はシステムの特性に応じて約１００〜３００ＭＨｚの周波数範囲で発生する可能性がある。このような周波数応答の問題は、システムの供給電圧の品質を低下させ、電圧およびタイミングのマージンに影響を及ぼし、他にもデータ依存遅延を引き起こし、増幅器の減衰をもたらし、サンプラーにおけるビットエラーを引き起こす恐れがある。他にも問題を引き起こす可能性のあるバス周波数関連の課題があり、例えば、配線された電子装置であっても、互いに干渉し合うためまたは他のデバイスから干渉されるために、望ましくない無線周波数特性を示す場合があることは周知である。

システム操作の一般原則を維持しながら、そのような性能低下の問題を最小限にすることが望ましい。

図面の簡単な説明
本技術は、これに限定されるものではないが、添付の図面の図における例示によって示される。図面中の同様の参照番号は類似の要素を示している。

周波数ベースのバス符号化技術を実装するのに適したデータシステムの一実施形態の例示的要素を示すブロック図である。本周波数ベースの符号化技術の例示的なデータバス逆転符号化の一実施形態を示す略図である。本技術の検出器で実装可能な例示的なフィルタの周波数応答を示すグラフである。本技術の検出器で実装可能な例示的なフィルタの逆転周波数応答を示すグラフである。本技術の例示的な検出器の種々のフィルタ周波数応答を逆転したものをグラフ化している。本技術の例示的な検出器の種々のフィルタ周波数応答を逆転したものをグラフ化している。本技術の例示的な検出器の種々のフィルタ周波数応答を逆転したものをグラフ化している。本技術の周波数ベースの検出器の要素を示すブロック図である。図５の検出器の多重周波数応答の一実施形態の要素を示すブロック図である。複数の共振ピークを有するＰＤＮの周波数スペクトルを示す。図５の検出器の一実施形態の符号化セットの要素または決定要素を示すブロック図である。周波数ベースのバス符号化技術（２つのトランシーバのそれぞれが検出器を備える）の双方向バスの一実施形態を示すブロック図である。図７の構成要素に基づく双方向メソクロノスメモリシステムの一実施形態を示すブロック図である。図７の構成要素に基づくクロックフォワーディングの一実施形態を示すブロック図である。図７の構成要素に基づくシリアライザとデシリアライザを伴う並列コーデックの一実施形態を示すブロック図である。図７の双方向バスの一実施形態での実装に適し得る例示的な検出器のブロック図である。別の例示的な検出器（即ち、アナログフィルタを備える検出器）のブロック図である。図１１でグラフ化したシミュレーションにおいて技術を比較するのに使用された擬似共振を示す例示的なバスインピーダンス関数のグラフである。本技術のバスのシミュレーションと、符号化技術および非符号化技術を有するバスとを比較するバススペクトル分析を示す。本技術のバスのシミュレーションと、符号化技術および非符号化技術を有するバスとを比較するバススペクトル分析を示す。様々な動作モードのパラメータを格納するのに使用されるレジスタを示す。例えば、符号化を調整して種々の環境で周波数関連の目的を達成するポータブルデバイスで使用可能である。

詳細な説明
本技術の一実施形態に係る周波数ベースのバス符号化システム等、データシステム１０２を図１に示す。システムの構成要素は、バス上の周波数成分を監視して、システムパフォーマンスの低下につながるまたはそれを示唆する周波数等、１つまたは複数の周波数を検出することにより、バス上のデータ伝送を制御する。検出された周波数は、１つまたは複数の構成要素によって能動的に伝送される信号とすることが可能で、必要ならば、受動的に伝送される信号を含んでもよい（例えば、バスアイドル時間、リターン、またはバスで伝送される他の通信情報を示す）。特定の周波数、複数の周波数、または周波数範囲を検出したとき、データシステムコンポーネントは、特定の周波数関連の目標を達成するためにバス上にデータを伝送するのに使用される符号化手法の制御を変更する。例えば、一実施形態では、周波数ベースのバス符号化システムは、バス１０６のデータと関連付けされた共振周波数状態を検出することができる。第２の実施形態では、周波数ベースのバス符号化システムは、例えば、他の近くにある電子装置からの干渉またはこれらのデバイスから受ける干渉を回避するため、または他の周波数関連の目標を達成するために、特定の周波数を回避することができる。これに応じて、周波数ベースのバス符号化システムは、バス通信のための符号化を制御するなどして（例えば、データバス反転の起動）、少なくとも１つのデータバスの一部のラインまたは全てのラインを選択的に符号化することができる。更に別の実施形態では、周波数関連の目標が動的に設定され（例えば、選択的に「オン」または「オフ」にされる、或いは環境に応じて能動的に変更される）、必要に応じてモード選択が自動的に行われる（例えば、「機内モード」を実施する）。

図１は、共振関連の課題に対処するために使用できる実施形態を示す。例えば、シングルエンデッド信号に対して構成されたシステムでは、多くのチャネルの遷移データと関連付けられた集合誘導電流が、システムの共振を励振し、システム全体のパフォーマンスを低下させる恐れがある。１つまたは複数のバススイッチングの多くの出力ドライバに起因するこの同時スイッチングノイズは、システムの供給電圧の品質を低下させ得る広帯域エネルギーを生成することがある。この誘導ノイズが電圧基準（および任意の入力ノード）に結合されると、システムの電圧およびタイミングマージンが直に低下する。更に、ノイズが大きいと、影響を受けたＰＤＮからの回路動作が正常な動作領域から外れる場合がある。例えば、データ依存遅延、増幅器の利得低下、および／またはサンプラーでのビットエラーさえも引き起こす場合がある。

これらの課題を軽減するために、図１の実施形態に示すように、周波数ベースのバス符号化システムの代表的な構成要素は、トランスミッタ１０４、バス１０６、レシーバ１１０、符号器１０８、復号器１１２、および少なくとも１つの周波数検出器１１４を含むことができる。図１はまた、簡略化された等価回路モデルＣＬを示す。モデルＣＬは、バス１０６と関連付けられた例示的な電力供給ネットワークを示す。図示したモデルは、電源のインダクタンスとグランドリターンパスを含んでいる。また、コンデンサと有限直列インダクタンスの減結合も含む。簡単のために、抵抗は省略している。

図１に示すように、データシステム１０２は周波数検出器等の検出器１１４を備える。検出器１１４は、バス１０６のチャネルまたは信号ラインと関連付けられたエネルギー関連の特性を検出または予測するよう実装され得る。検出器は、符号器１０８および／または復号器１１２の符号化手法の状態の設定を制御する符号化制御信号（ＥＣ）を生成する。周波数検出器は、バスで伝送されるデータの符号化を制御するためのスペクトルベースの決定または周波数ベースの決定を行うよう実装され得る。検出器の設定周波数応答に応じて、これを実装することにより、例えば特定の周波数付近でのスペクトル平滑化または整形のために、バスの特定の伝送状態のもとでバスのエネルギー特性を低減または回避することが可能である。例えば、バス１０６のラインの一部または全ての集合電流に応じて符号化を制御するよう検出器を実装して、スペクトル成分のエネルギーが選択された周波数またはその近辺で小さくなるように、電流を変更し得る。当該選択された周波数は、システムの電力供給ネットワークの望ましくない状況またはピークノイズの状況と関連付けられ得る周波数であり、例えば共振周波数等がある。いくつかの実施形態では、データの符号化を使用して、２つ以上の周波数帯域でスペクトルエネルギーを減少させる場合もある。但し、そのような周波数ベースのバス符号化を実装して、ピークエネルギーまたはノイズ特性を抑制しない符号化の決定を下すこともできる。

したがって検出器１１４は、バス１０６のデータラインの一部または全てと関連付けられた伝送対象のデータ信号（例えば、ＤＱＴ_０、ＤＱＴ_１〜ＤＱＴ_ｎ）のデータにおける２つ以上の単位間隔（連続した単位間隔等）を評価することができる。オプションとして、評価はまた、バス符号化を示すライン、マスキング信号ライン、制御信号またはアドレス指定信号の制御ライン等のバスの他のまたは全ての信号ラインを含めることができる。評価では、バスの潜在的な集合エネルギーまたは電流によって潜在的な周波数の好ましくない状況を予測し、バスにおける好ましくないまたは不利益なエネルギーの状況を回避または緩和するための、符号化の変更または符号化の決定を行うことができる。したがって、このような周波数ベースの予測符号化決定を利用することにより、システムパフォーマンス全体に悪影響を及ぼすまたはこれを低下させる可能性のある問題を回避することができる。そのような問題としては、バス出力を切り替えることにより誘導される電力供給ネットワークの共振、電力供給ネットワークの周波数の共振におけるピークスイッチングノイズ、特定の周波数感度を有する他の回路（位相ロックループ（ＰＬＬ）、遅延ロックループ（ＤＬＬ）、フィルタ、クロックバッファ等）へのノイズ注入等が考えられる。

例えば、電力供給ネットワークのインピーダンスおよび／または本技術を組み込んだシステムのリターンパスに基づいて特定の共振周波数を決定することにより、および、その周波数でまたはその周波数の近辺で応答する検出器を構成することにより、符号化手法を制御して、電力供給ネットワークのあまり好ましくない動作条件を回避するよう制御することができる。例えば、特定の周波数応答を持つ、アナログ（例えば連続時間）および／またはデジタルフィルタ等、１つまたは複数のフィルタと一緒に検出器を実装することが可能である。検出器は、特定の周波数応答に基づいて、符号器１０８および／または復号器１１２を設定するための符号化制御信号を生成することが可能である。

一部の実施形態では、フィルタは、システム構成および好ましい周波数応答に応じて、１つまたは複数の帯域消去フィルタおよび／または１つまたは複数の帯域通過フィルタとして実装することができる。オプションとして、高域通過フィルタおよび／または低域通過フィルタの実装も可能である。一部の実施形態は、ＦＩＲフィルタおよび／またはＨＲフィルタも使用し得る。更に、一部の実装では、スイッチキャパシタフィルタまたはミックスドモードフィルタリングシステムを使用することができる。このシステムでは、集合予測電流をアナログ信号に変換し、周波数ベースの決定において電流ミキシング回路を使用して、情報をデジタル符号化制御信号に変換して戻す。デルタ−シグマ変調等の技法を、変換用の係る検出器に実装することも可能である。

データシステムはまた通常、少なくとも１つのトランスミッタ１０４を備えてもよい。トランスミッタ１０４は、通常、バス１０６のラインまたは信号パスにデータを伝送する。トランスミッタは、複数の信号ドライバを含むことができる（図１には図示せず）。各信号ドライバは、バス１０６のパスまたはチャネル（例えば、ライン）でデータ信号を伝送できる。該当するドライバがそれぞれ、データ信号の共通のデータ間隔（または単位間隔）内にデータを伝送することができるように、データの伝送は、通常、１つまたは複数の伝送クロック信号で規制されるであろう。バスの各信号パスは、例えば、シングルエンド信号パスまたは信号ラインとなり得る。図１には図示しないが、システムは、伝送イコライザ、受信イコライザ、クロック生成回路の要素等、バスを使用したデータ伝送について他の要素を採用し得ることを理解されたい。例えば、そのようなクロック生成回路要素は、発振器、位相ロックループ、遅延ロックループ、位相ミキサ等を備え得る。

トランスミッタ１０４はまた、通常、符号器１０８を備える。伝送されるデータ（例えば、ＤＱＴ_０、ＤＱＴ_１〜ＤＱＴ_ｎ）を選択的に変更または符号化するよう構成することで、トランスミッタ１０４が符号化されたデータ信号（例えば、ＤＱＣ_０、ＤＱＣ_１〜ＤＱＣ_ｎ）を伝送できるように符号器１０８を構成することができる。伝送されるデータを、バスに対する符号化データ信号に符号化することにより、一実施形態では、バス上でのデータの伝送のエネルギー特性を改善して、例えば、電力供給ネットワークに対する要求を緩和することが可能である。したがって、バス上でデータを伝送するのに必要な電流、電圧、または電力等のいずれかまたは全てを低減するよう符号化を実施することができる。例えば、一部の状況では、符号化されたデータ信号の伝送は、伝送対象のデータ信号を符号化なしで伝送する場合に比べて、ノイズを抑え電力を少なくすることができる。

例えば、符号器１０８の回路は、トグル、フラグ、または極性ビット反転手法等のデータバス反転符号化手法を実装するためにデータバス反転回路内のインバータと一緒に実装してもよい。そのような実施形態において、伝送対象のデータ信号（例えば、ＤＱＴ_０、ＤＱＴ_１〜ＤＱＴ_ｎ）のデータは、符号化されたデータ信号（例えば、ＤＱＣ_０、ＤＱＣ_１〜ＤＱＣ_ｎ）としてバス１０６のチャネルに載せる前に選択的に反転させることができる。これは反転プロセスで達成可能である。このような反転プロセスでは、各データビットおよび各データビットの反転バージョンを、符号化制御信号によって制御される１つまたは複数のマルチプレクサに適用することができる。符号化制御信号は、データ信号の反転バージョンからまたはデータ信号の非反転バージョンから選択するようマルチプレクサを制御する。例えば、バイナリシステムでは、バス上の論理「０」と関連付けることが可能なロー信号の伝送には、論理「１」と関連付けられ得るハイ信号を伝送するより多くのエネルギーを必要とする場合がある。このような場合は、ロー信号状態として伝送されるデータビット数を減らして、これらの信号がハイ信号状態として代わりに伝送されるように、符号化はバスのエネルギーを抑えることができる。そのような場合のデータバス反転を実装する符号器は、バスのラインの全てについて共通の単位間隔のデータビットを変更して、データビットの反転により論理ローの数を減らすことができる。反転されたデータビットは、符号化されたデータ信号として伝送される。データシステム１０２の符号器の他の実施形態では、単純なデータバス反転手法よりも高度な符号化手法によって伝送対象のデータを符号化する回路を採用してもよい。

通常、検出器１１４からの符号化制御信号（図１ではＥＣとして図示）は、符号器を制御する。この制御信号は、符号器によって実施される符号化を設定する。特定の単位間隔での符号化制御信号の状態は、対応するデータ間隔または単位間隔内のバスのデータ信号を符号化すべきかどうか、或いはどのように符号化するかを示す。例えば、制御信号をハイに設定して、現在の単位間隔で伝送対象のデータについて符号器によって反転を行う必要があることを示すことができる。同様に、制御信号をローに設定して、現在の単位間隔で伝送対象のデータについて符号器によって反転を行う必要がないことを示すことができる。これは、アクティブハイの符号化として理解することができる。もう一つの方法として、符号化制御信号またはバス反転制御信号は、制御信号がロー信号である場合に反転を示す。これは、アクティブローの符号化として理解することができる。制御信号は、トランスミッタ１０４のドライバまたは複数のドライバ（図１に図示せず）によってバス上を伝送することもできる。バスの所与の単位間隔での制御信号の信号レベルは、バス上を同じ単位間隔において伝送されるデータの符号化状態を表す。この伝送は、例えば、共通の伝送クロックを使用して制御信号およびデータ信号を伝送することにより達成され得る。したがって、符号化制御信号を利用して、バス上にあるレシーバの要素を制御することもできる。

データシステム１０２はまた、レシーバ１１０を備えてよい。レシーバ１１０は、バス１０６のラインから信号を受信する。例えば、レシーバは、複数のスライサ（図１に図示せず）を備えることで、バス１０６上の信号の連続した各単位間隔のアナログ値をサンプリングし、サンプリングされた値を閾値と比較することによりデジタル値を生成することができる。このように生成されたデジタル値（例えば、ＤＱＲＣ_０、ＤＱＲＣ_１〜ＤＱＲＣ_ｎとして示される受信した符号化済みデータ信号）は、通常、伝送した符号化済みデータ信号（例えば、ＤＱＴＣ_０、ＤＱＴＣ_１〜ＤＱＴＣ_ｎ）のデータと同じになるであろう。同様に、１つまたは複数のスライサは、レシーバ１１０によって受信される符号化制御信号（例えば、ＥＣ）を生成することができる。

更に、レシーバ１１０は、通常、復号器１１２を備えることになる。受信した符号化済みデータ信号（例えば、ＤＱＲＣ_０、ＤＱＲＣ_１〜ＤＱＲＣ_ｎ）を選択的に変更または復号して受信したデータ信号（例えば、ＤＱＲ_０、ＤＱＲ_１〜ＤＱＲ_ｎ）を生成するよう、復号器１１２は構成される。通常、転送対象のデータ信号（例えば、ＤＱＴ_０、ＤＱＴ_１〜ＤＱＴ_ｎ）のデータは、受信したデータ信号（例えば、ＤＱＲ_０、ＤＱＲ_１〜ＤＱＲ_ｎ）と同じになるであろう。したがって、復号器１１２は符号器１０８を補完する。例えば、符号器１０８が転送対象のデータ信号のデータの反転を実施する場合、復号器１１２は、受信した符号化済みデータ信号のデータの反転を実施することになる。同様に、データシステム１０２で他の符号化手法が実装されている場合に、伝送した符号化済みデータを復号するよう他の復号器を実装することもできる。通常、レシーバ１１０によって受信される符号化制御信号（ＥＣ）は、単位間隔ごとの復号器１１２による復号化を、適宜、制御するよう実装され得る。

周波数ベースのバス符号化技術を実装する係るデータシステム２０２の実施形態を図２に示す。本実施形態は前述した例のいずれとも一緒に使用することができる（例えば、他の近くのデバイスとのＲＦ干渉を回避すること、システム電力供給ネットワークの共振周波数と一致するバス切り替え励振周波数を回避する等、他の判定基準を実装すること）。このために、図示した実施形態では、検出器でバスのデータについて電力関連の尺度を求める。このような電力関連の尺度は、ハミング重みとなり得る。電力関連の尺度は、伝送されたビットの加重和と個々の符号の電力を掛け算したものとして求めることができる。加算されたビットは、伝送されたデータと任意の反転制御ビットとを含み、バスで伝送される他の制御ビットまたはアドレス指定ビットを含むことさえもできる。

この実施形態では、バス２０６に８つのデータラインが示されている。但し、これよりも少ないデータラインでまたはデータランを追加して、システムを実装することも可能である。更に、符号化制御信号の信号制御ラインしか図示されていないが、システムおよびバスは、他の制御信号またはアドレス指定信号を実装することも可能である。図２の実施形態では、トランスミッタ２０４は、データバス反転符号化手法を実装する符号器２０８を備える。図２に示す受信機２１０は、図１の実施形態に関連して導入された受信機に類似し得る。

検出器２１４は、加算器２１６、フィルタ２１８、および符号化制御セット要素（比較器２２０等）を備える。フィルタは帯域通過フィルタとして示されているが、低域通過フィルタとして実装可能である。加算器２１６は、バス２０６の集合電流を予測するために、各単位間隔で伝送されるデータのビット（例えば、ＤＱＴ_１〜ＤＱＴ_ｎ）を表す信号を合計し、加算器の出力をフィルタ２１８に入力する。

フィルタ２１８の転送機能は、帯域通過フィルタの形態をとり、中心周波数はシステムおよび／または周波数帯域の共振周波数か、その近辺にある。例えば、帯域通過フィルタの中心は、電力配電回路網のピーク共振または位相ロックループのピーク利得の近くに置くことも、１つまたは複数の他の特定の周波数または周波数帯域に対して置くこともできる。図２の例では、帯域通過フィルタの出力は、フィルタによって示される好ましくない周波数範囲でのバススイッチングノイズを示す信号である。フィルタ２１８の出力は、比較器２２０に加えられる。フィルタ２１８の出力と、比較器２２０の閾値を比較することで、符号化制御信号が生成され、所望の符号化手法に従って符号器２０８によって反転を制御する。例えば、帯域通過フィルタの出力により、符号器２０８は、バス１０８の各ラインの論理状態を反転することができる（即ち、データバス時反転（ＤＢＩ））。比較器２２０の入力で使用される閾値信号は、例えば、着信する符号化されていないビットの合計に基づく重み尺度をもたらすように、動的に変化し得る。予測電流の検出周波数に応じた集合電流の「重み」のそのような変化により、バス２０６のスペクトル成分は、検出器２１４を備えていないシステムと比較されると、様々な方法で整形され得る。予測された電流の検出周波数に応じた集合電流の「重み」の変化により、検出器なしのシステムとの比較では様々な方法でバスのスペクトル成分を形成することができる。

図５に図示し、本明細書に詳述した例のような、無限インパルス応答フィルタ（「ＩＩＲ」）は、本技術の検出器の実施形態にも適切である。このようなフィルタは、回路のアナログ要素またはデジタル要素として実装され得る。バス出力重みの履歴のスケール値を蓄積することで（例えば、バスラインの電流の複数の単位間隔の加算に基づいて）、周波数ベースのバス符号化または反転の決定を行うことができる。前述した検出器の実施形態のフィードバックループで実装され得る例示的な３タップフィルタ構造（２つの係数と遅延出力履歴）の周波数応答を示す。図３Ａのグラフは、帯域通過フィルタの周波数応答を示す。図３Ｂのグラフは、図３Ｂの周波数応答の反転を示す。これらのグラフは、５Ｇｂｐｓのデータレートに基づいたシステムを示す（Ｆｓ＝５ＧＨｚでサンプリングされるフィルタの出力）。例示的なＩＩＲ帯域通過フィルタは、伝達関数によって以下のように説明できる。

「ａ」および「ｂ」の係数値を適切な値に設定することにより、フィルタの中心周波数が所望の周波数に調整され得る。例えば、このフィルタの中心周波数をシフトする方法として考えられる１つの方法は、フィルタ係数「ａ」を調整することである。中心周波数を正確に配置するための解は、方程式「ａ＝２^＊ｃｏｓ（Ｆｒ／Ｆｓ）」で求めることができる。ここで、Ｆｒはシステムの共振周波数であり、Ｆｓはフィルタのサンプリング周波数である。「ａ」および「ｂ」は、正にも負にもなり得ることを理解されたい。一般に、「ａ」および「ｂ」（または、他のフィルタ伝達関数でこれらに相当するもの）の値（および符号）は、所望のフィルタ応答とフィルタを実装するのに使用される要素によって決定される。

例えば、フィルタのノッチをＦｓよりかなり低い周波数に正確に置くと、値「ａ」に影響されやすくなる。システムの共振周波数は、通常、サンプリング周波数よりもかなり低いということから、サブサンプリングまたはデシメーションアプローチを使用すれば、フィルタ設計の感度を低下させることもできる。図４Ａ、４Ｂ、および４Ｃに図示したように、フィルタ係数および／またはフィルタのサンプリングレートを変更することによって、システムのバスの周波数応答が、バス内の好ましくないエネルギー特性を回避するよう選択されるように検出器のフィルタを構築することが可能である。図４Ａ、４Ｂ、および４Ｃはそれぞれ、フィルタ伝達関数の係数「ａ」について様々な値を取る例示的なフィルタの周波数応答の反転をグラフ化したものである。各曲線はそれぞれ、Ｆｓ、Ｆｓ／２、およびＦｓ／４でのサンプリングレートで、０〜１．７５の範囲において０．２５ずつプロットした係数「ａ」の値に基づくものである。

サブサンプリングアプローチを使用することで、低周波でノッチを簡単に配置することができる。１／２Ｘサブサンプリングアプローチの場合は、デジタルおよび／またはアナログ実装における隣接重み値（時間）の平均をとり、このストリームに基づいて符号化制御（ＥＣ）を設定することができる。サブレートサンプリングと追加タップの使用は、デジタル実装において適切なアプローチである。但し、ミックスドモードの実装の場合は、フィルタの中心周波数の配置をチューニングするアナログオプションを備える。中心周波数のチューニングのための更なるオプションとして、オンチップバイパスコンデンサによる何らかの制御を追加的に行うことも可能であろう。

例えば、システムの検出器は、いくつかの可能な周波数応答の少なくとも１つについてチューニング可能なプログラマブルフィルタを備えてもよい。そのようなシステムでは、デジタルフィルタ実装等で粗係数調整を行うことができる。システムのバスが、プログラマブル可能なオンチップバイパスコンデンサを使用して実装される場合、システムパフォーマンス中にオンチップバイパスコンデンサを調整することにより、ＰＤＮの共振周波数を調整することができる。ＰＤＮに対するそのような変更と組み合わせて、係る実施形態では、検出器の所望の周波数応答が引き続き、オンチップバイパスコンデンサおよびＰＤＮの共振周波数に加えた調整に対する所望の周波数応答を引き続き有するように、検出器を調整することもできる。前述したように、フィルタはマルチモード様式でも実装可能であり、デバイスの動作時に予めプログラムされたモードが選択的または動的に設定される。

図５は本発明の周波数ベースの符号化制御に実装され得る例示的なデジタルフィルタを備える検出器の別の実施形態を示す。検出器５１４は、反転またはパス要素５５０と、１つまたは複数の遅延要素５５４−１、５５４−２（図５ではそれぞれ「Ｄ１」および「Ｄ２」としても示される）と、１つまたは複数の増幅器要素５５８ａ、５５８ｂ（図５ではそれぞれ「ａ」および「ｂ」としても示される）と、１つまたは複数の加算器５５２−１、５５２−２、５５２−３、５６０と、反転セット要素５６２とを備える。検出器のフィルタ部分は、通常、図示のように、増幅器要素と、遅延要素と、加算器とを備え得る。したがって、この実施形態では、フィルタ部分のこれらの要素は、前述したように、フィルタリング機能を提供する。

反転またはパス要素５５０は、通常、着信する非符号化データ（図５では、「ＤＱ非符号化」として示される）を変更するよう構成され、結果として、バス上を実際に伝送された重みを示すように集合バス重み信号（図５では「ＳＤＱ」と表示）が生成され得る。例えば、非符号化データは、インバータ５５０−１で反転され、その非符号化データは、反転を行わない遅延要素５５０−２に加えられる。マルチプレクサ５５０−３は、符号化セット要素５６２からマルチプレクサ５５０−３に適用された符号化制御信号に基づいて、適切な信号（符号化されたまたは符号化されていない）を通過させる。一部の実施形態では、反転またはパス要素は、システムの符号器または復号器の構成要素を共有し得る。これは、これらが同様の機能を提供しているからである。

したがって、加算器５５２−２は、バスのデータ信号と符号化制御信号を加算し、バスの集合電流を示す和を生成する。このように、フィルタ遅延要素は正確な集合バス重み情報を取得するので、バス転送情報の履歴は正確なものとなる。

図５では、加算器５５２−１は、符号化セット要素５６２によってなされる符号化論理決定で使用されるデータ信号を加算する。反転セット要素５６２は、ＤＢＩ制御信号または符号化制御（ＥＣ）信号を生成する。検出器５１４のフィルタ部分の遅延要素５５４−１、５５４−２に維持された、着信集合重み信号ＳＤＱおよび履歴集合バス重み情報に基づいて、周波数ベースのバス符号化制御に関する決定がなされる。図６に関して本明細書に詳述したように、反転セット要素５６２は、符号化決定を行うよう構成された１つまたは複数の比較器を備え得る。

加算器５５２−２の出力信号は、別の加算器５５２−３に入力される。これにより、新しい集合バス重み信号が、フィルタの出力信号に追加される（図５の「ａＤ１＋ｂＤ２」として表示）。フィードバックのこのタイプは、ＨＲフィルタに特有のものである。加算器５５２−３の出力は、第１の遅延要素５５４−１（Ｄ１）に追加される。第１の遅延要素は、通常、レジスタまたは他のデータストアまたはラッチ要素を備え、少なくとも１つの単位間隔の入力値を保持する。第１の遅延要素５５４−１の出力は、第２の遅延要素および第１の増幅要素５５８ａに加えられる。第２の遅延要素もまた、通常、レジスタまたは他のデータストアまたはラッチ要素を備え、少なくとも１つの単位間隔の入力値を保持する。第１の増幅要素は、前述したフィルタ転送機能のいずれかの係数「ａ」等、フィルタの係数に対応する利得を適用する。

第２の遅延要素５５４−２（Ｄ２として表示されるように）の出力は、第２の増幅要素５５８ｂに加えられる。第２の増幅要素は、前述したフィルタ転送機能のいずれかの係数「ｂ」等、フィルタの係数に対応する利得を適用する。増幅要素の各々の出力信号は加算器５６０に加えられ、この加算器５６０は反転セット要素５６２に入力されるフィルタ出力信号（図５では「ａＤ１＋ｂＤ２」として表示）を生成する。この実施形態では、２つの遅延要素および２つの増幅要素が示されているが、検出器のフィルタの設計された周波数応答に基づいて検出器に実装された所望のフィルタ伝達関数またはフィルタ伝達関数に応じて、そのような要素の追加分又をいくつかをフィルタ部分に実装することも可能である。

別の例示的な検出器を図５Ａに示す。この実施形態は、図５の実施形態とほぼ同じである。但し、この検出器は、図５の実施形態に表示されない追加のフィルタ部を含む。追加のフィルタ部は、増幅要素５５８ａ２、５５８ｂ２、加算器５５２−４、５６０−１、および遅延要素５５４−３、５５４−４によって形成される。追加のフィルタ部によって、検出器は追加の周波数を検出することが可能である。例えば、係る検出器は、複数の共振周波数を持つ電力供給ネットワークと結合されたバスの符号化を制御することに適しているので、複数の共振周波数を回避するよう符号化を実装することが可能である。例えば、図５Ｂに図示した周波数を検出するよう、この実施形態のフィルタ部を設定することができる。図５Ｂのグラフは、複数の共振周波数を持つ電力供給ネットワークの例示的な周波数応答を示す。図５Ａの実施形態は２つのフィルタ部分を実装しているが、検出器の所望の周波数応答に応じて追加のフィルタの部分を追加することが可能である。

図５の反転セット要素５６２の一例を図６に示す。前述したように、集合バス重み信号ＳＤＱは、反転セット要素６６２内の第１の比較器６６４に加えられる。信号と閾値（「閾値Ａ」として表示）を比較して符号化が必要かどうかを評価するように比較器を構成することができる。例えば、ＤＢＩ符号化手法については、信号の重みが所望の重みを超えた場合に（例えば、バスの潜在的な集合電流の５０％を示す閾値を超えた場合）閾値の比較では反転を示し得る。同様に、検出器のフィルタ部分の出力信号（図５および図６では「ａＤ１＋ｂＤ２」として示される）は、第２の比較器に加えられ、更に閾値と比較される（「閾値Ｂ」として表示）。閾値Ｂは閾値Ａと同じ値とすることも異なる値とすることもでき、フィルタの増幅要素に帰因する利得に応じて異なる。比較器６６６におけるこの比較は、前述したフィルタ伝達関数の分母内のフィルタ多項式（例えば、１−ａＤ１＋ｂＤ２）の減算を本質的に実行する。図６の例示的な反転セット要素にはアナログ比較器が示されているが、これは、デジタル振幅比較器等のデジタル構成要素を使用して実装してもよい。

比較器の両方の出力をＸＮＯＲゲート等の１つまたは複数の論理ゲート６６８に加えることで、比較器の出力に応じて符号化制御信号を設定することができる。例えば、フィルタの出力に応じて、次の転送のために符号化が必要な場合、論理ゲート６６８はハイに設定することができる。符号化が必要ない場合、論理ゲートはローに設定され得る。

前述したように、集合バス重み信号ＳＤＱを生成して、バスに伝送されるデータ信号のデータビットの一部または全てを加算することにより、バスの集合電流の重みを１つまたは複数の加算器で予測する。通常、加算演算は、システムのデータクロックの所与の単位間隔についてバスの信号の全てまたは一部を加算することに基づいて行われる。但し、一部のシステムでは、共通のシステムクロック単位間隔のデータは、独立した伝送クロックを利用するバスのチャネルに伝送され得る。ここで、伝送クロックは、互いの位相が必ずしも正確だとは限らない。様々な位相オフセットを持つ係る伝送クロックは、バスの様々なラインまたはワイヤのフライトの様々な時間と関連付けられたバスのライン間のスキューを考慮するように実装することが可能であり、その結果としてレシーバに着信する伝送データが本質的に同期化される。そのようなシステムでは、バスの集合重みの決定は、伝送クロックの各種位相が異なる場合、バスに入る特定のデータの遅延を補正することができる。例えば、加算器は、システムクロックの特定のユニット間隔におけるバスの一部のラインとシステムクロックの後続の単位間隔におけるバスの残りのチャネルを加算することができ、ここで、このような残りのラインからのデータは、この残りのラインの伝送クロックの位相に起因して他のラインより早い段階でバスに入る。このような実施形態では、加算器は、レジスタを使用して係る遅延を考慮するように構成することができ、したがって、加算器のそれぞれの和または予測される集合バス重みは、共通の伝送時間にバスに入るデータを含む。したがって、検出器のフィルタは、バスの各種ラインの間の信号スキューの場合、検出器のフィルタは、バスの電流またはエネルギーのステータスをより正確に予測することができる。更に、システム内の特定のポイントでの集合電流の着信時間を検討することにより（例えば、受信装置のＰＤＮで）、システムは、周波数ベースの符号化をオプションとして実装し、バスの伝送側からの制御に基づいてバスの受信側でのノイズを低減することができる。検出器が個々のトランスミッタの位相スキューを検討することが可能な係る方法では、伝送デバイスのＰＤＮと関連付けられた伝送側ノイズに対して必ずしも実装できるとは限らない。

図７は、双方向バス向けの本技術の周波数ベースのバス符号化を実装するデータシステム実施形態を示す。この実施形態では、検出器はチャネルの反対側に存在し得る。更に、トランシーバ（「ＴＸ−ＲＸＡ」または「ＴＸ−ＲＸＢ」として表示）は、チャネルの反対側に実装され得る。この実施形態では、検出器が受信モードで動作している場合でも、各検出器のフィルタの履歴は、前の伝送からの１つまたは複数の単位間隔のデータからのバスにおける集合電流を評価することができる。同様に、検出器が伝送モードで動作している場合でも、各検出器のフィルタの履歴は、前の伝送からの１つまたは複数の単位間隔のデータからのバスにおける集合電流を評価することができる。言い換えると、バス上の電流の履歴は、少なくともバスからのデータのいくつかの単位間隔の期間で各検出器に維持することができる。これに関しては、一方のチャネルから他方のチャネルへの伝送（例えば、図７では、ＡからＢの方向への方向矢印）が、当該他方のチャネルから元々のチャネルへの伝送（例えば、図７では、ＢからＡへの方向矢印）へ連続的に変化する場合等においては、それらの複数の単位間隔には、チャネルの両側からドライバによって駆動される電流を示すデータが含まれ得る。これらのトランシーバは、半二重双方向モードで動作するよう構成することも、全二重双方向モードで動作するよう構成することも可能である。いずれの場合も、検出器のフィルタには、そのフィルタが受信動作と伝送動作の両方からのバスの履歴に基づいて動作可能なように、受信動作および送信動作からの集合バス電流データが供給される。

図７のデータシステムの実施形態でも、各トランシーバが同様の要素で構成される。更に、各トランシーバは、前述した実施形態のように動作するレシーバまたはトランスミッタ要素も含み得る。したがって、トランシーバＴＸ−ＲＸＢは、ドライバ７７４のブロックを含むトランスミッタ構成要素を備える。ドライバ７７４のブロックは、バス７０６上で制御情報および／またはデータを駆動する。符号器７０８は、検出器７１４の制御のもとでデータバス反転または他の符号化手法によって伝送情報を符号化する。検出器７１４は、集合バス信号ＳＤＱに基づいて周波数ベースの決定を行う。したがって、伝送されるデータは、加算器７１７で加算され、集合バス重み信号ＳＤＱを決定する。但し、この実施形態では、加算器７１７からの和は、マルチプレクサ７７０にまず加えられ、トランシーバモード信号（図７ではＴｘ／Ｒｘ）によって示されるトランシーバＴＸ−ＲＸＢのモードに応じて検出器７１４に進められる。トランシーバＴＸ−ＲＸＢがデータをバス７０６に伝送していることをトランシーバモード信号が示している場合、マルチプレクサ７７０は、加算器７１７からのＳＤＱが検出器７１４に入力されるのを許可し、この結果として、伝送モード中に伝送されるデータが検出器７１４により評価される。

トランシーバＴＸ−ＲＸＢはまた、レシーバ要素を備える。したがって、トランシーバは、スライサーブロック７７２または類似のサンプリング要素を備え、バス７０６のチャネルからの信号を感知する。トランシーバはまた、復号器７１２を備え、符号化された形式で、バスから受信されたデータを復号する。復号器７１２は、バス７０６から受信した符号化制御（ＥＣ）信号の制御に基づいて、データを復号化する。復号器７１２によって復号化されているバスからの受信信号は、加算器７１６で加算され、集合バス重み信号を生成する。トランシーバＴＸ−ＲＸＢがデータをバス７０６から受信していることをトランシーバモード信号が示している場合、マルチプレクサ７７０は、加算器７１６からのＳＤＱが検出器７１４に入力されるのを許可し、この結果として、受信モード中に受信されるデータが検出器により評価される。

オプションとして、前述した受信信号または送信信号に基づいて集合重み信号が検出器に供給されている間、検出器をアイドルモードに対して構成することも可能である。アイドルモードでは、トランシーバはデータの送信または受信は行わない。この期間、バスの信号は、何らかのアイドル値を持ち得る。追加の加算器構成要素（図示せず）は、アイドルモードのＳＤＱ信号を検出器に提供するように実装され得る。その様な実施形態では、アイドルモード中に検出器に入るＳＤＱはバスのアイドル値を加算することによってバスの集合電流を表すことができる。このように、検出器のフィルタの履歴は、バスの集合電流の履歴をより正確に表すことができる。

例えば、アイドル期間中、バスのトランシーバは、「ダミー」データまたは「デッド」データを伝送し得る。コントローラ等のあるデバイス上のトランシーバから、メモリまたはＤＲＡＭ等の別のデバイス上のトランシーバへ伝送する際、マスク信号を使用して、これを処理することが可能である。メモリまたはＤＲＡＭからコントローラへ伝送する際、コントローラはどの期間がアイドル状態になっているかを決定するので、このダミーデータまたはデッドデータは簡単に無視することができる。或いは、コントローラの場合は、ＤＲＡＭまたは受信要素がどのデータを無視すべきかを把握できるように、コマンドバスおよびアドレスバス上にコマンドを発行することが可能である。アイドル期間データがフィルタに入るのを許可し、結果として生じた信号をバス上に伝送可能にすることによって、非常に大きなスイッチングノイズを誘導可能にするオペレーションでのステップ変化を容易に回避することができる。

また、長いアイドル期間中、伝送されるアイドルデータの特定の期間数をフィルタリングし、次いで、システムの周波数応答を認識するようにトランスミッタを低電力ＩＤＬＥモードにゆっくりと設定することにより、バスの集合シグナリング電流をゆっくりと低減するよう、コントローラを必要に応じて構成することができる。本質的に、ポストアンブルは、周波数対応の符号化手法に基づいたこの目的で実装することもできる。

オプションとして、アイドル期間の最後で、指定された動作状態へ徐々に上昇させ、初期状態過渡現象を緩和するよう、コントローラを構成することもできる。本質的に、周波数対応の符号化手法に基づいてこれを達成するようプリアンブルを実装することも可能である。

図７Ａ、７Ｂ、および７Ｃは、図７の実施形態で実装される構成要素に基づいて種々のシステムを示す。図７Ａでは、構成要素はメソクロノスメモリシステムとして実装される。図示したように、電力供給ネットワークでは、位相ロックループ要素（ＰＬＬ）および遅延ロックループ要素（ＤＬＬ）等、タイミング構成要素を含む。バスのコントローラ側のＰＬＬは、バスのコントローラ側で構成要素の動作を同期化する。バスのメモリ側のＤＬＬは、バスのメモリ側で構成要素の動作を同期化する。ＤＬＬおよびＰＬＬの動作と関連付けられた特性周波数（ループ帯域や他の周波数）はまた、システムの検出器の周波数応答になるよう設計することもできる。したがって、システムの符号化制御では、これらのタイミング構成要素の特性周波数の近くでこれらのタイミング構成要素と関連付けられたノイズを回避することができる。同様に、図７Ｂに示すクロックフォワーディングメモリシステムの検出器は、タイミング構成要素と関連付けられた周波数依存ノイズをフィルタリングするよう構成することもできる。

図７Ｃの実施形態は、パラレルコーデックを提供する。システムは、バスでのデータの伝送でシリアライザおよびデシリアライザを採用する。例えば、１６ビットが並列に処理されるように、コントローラまたはメモリで、単位間隔あたり１６ビットのデータスループット（即ち、１６ビット幅の処理）を有するシステムの場合、そのシステムは、メモリとコントローラとの間のバス上でデータをシリアルに伝送することができる。このようなシリアル伝送の例では、４ビット幅のデータバスを利用して、１６ビットデータを、しかし、バス上の４つの単位間隔にわたって伝送することができる（この例では、コントローラの単位間隔は、バスの単位間隔の４倍である）。そのようなシステムの場合、１６ビットのデータが検出器で処理される。但し、データの場合については、バス上を伝送されるビットのシリアル化手法に基づいて符号化制御を許可するように１つまたは複数の検出器で処理される。したがって、例では、検出器１６ビットの場合は、一度に４ビットが加算され、各４ビットグループがバスを伝送される順番およびタイミングで検出器によって処理される。これは、システム内の追加の構成要素によって達成することが可能である。例えば、シリアル化および加算要素７７７を実装することができる。それらの要素の場合は、バスの伝送手法に従って動作するシリアライザによるデータのシリアル化に基づいて、加算器７１６、７１７、およびマルチプレクサ７７０（各単位間隔でのビットは少ない）の機能を実行する。そのような場合、検出器はバスのクロックレートで動作することができる。他の構成要素を利用して、１つまたは複数の検出器へのデータ入力を、それがバス上を伝送されるシリアル化された方法で、実装することができる。

図８は図７の実施形態のトランシーバで使用するのに適した例示的な検出器８１４を示す。但し、この実施形態では、検出器はバス（例えば、ＳＤＱ）の集合電流の和を得るための構成要素を備える。検出器は、図５で示した検出器の動作と比較可能な動作を有する要素を備える。但し、この実施形態では、検出器がトランシーバのモードに応じて適切な符号化制御信号を選択的に利用することができるように、マルチプレクサ８７０が追加される。このために、マルチプレクサ８７０は、図７の場合と同様に、送信または受信モード信号（図８ではＲＸ／ＴＸで示す）によって制御される。マルチプレクサ８７０の出力により、符号化されていない着信データ信号は、反転またはパス要素８５０内で、トランシーバＡまたはトランシーバＢがバス上でデータを送信したかどうかに応じて変更することができる。したがって、検出器を備えたトランシーバが伝送モードにある場合、マルチプレクサ８７０は、これらの検出器８１４の反転セット要素から符号化制御信号を利用する。但し、トランシーバが受信モードにある場合、マルチプレクサ８７０は、バスから受信されると共にバスの反対側にある別の検出器（図８には図示せず）からの反転セット要素から生成された符号化制御信号（「ＥＣ＿ｉｎ」として表示）を利用する。したがって、反転／パス要素８５０の出力により、集合バス重み信号は、フィルタの履歴に適用される前にバスの集合重みを反映することが可能になる。更に、バスの集合重みは、トランシーバの伝送または受信モードに応じて、伝送されるデータまたは受信されるデータを反映する。

更に、この実施形態では、マルチプレクサ８７２は、トランシーバのモードに応じて、符号化されていない受信データ信号（ＤＱＲとして表示）または符号化されていない伝送データ信号ＤＱＴのいずれかを、反転またはパス要素８５０に加えるよう実装することも可能である。これにより、伝送または受信モード信号ＲＸ／ＴＸは、マルチプレクサ８７２を制御する。したがって、符号化されていない受信データ信号ＤＲＱは、トランシーバが受信モードの場合に、検出器のフィルタ部分の履歴に適用することができる。同様に、符号化されていない伝送データ信号ＤＱＴは、トランシーバが伝送モードの場合に、検出器のフィルタ部分の履歴に適用することができる。或いは、トランシーバが全二重動作に構成されている場合、マルチプレクサ８７２は必要でない。むしろ、符号化されていない受信データ信号ＤＱＲおよび符号化されていない伝送信号ＤＱＴは両方とも、各符号化制御信号に基づいて符号化される。これらの符号化データ信号の場合は、加算され、検出器のフィルタ部分の履歴に適用される。このイベントでは、伝送または受信モード信号ＲＸ／ＴＸは必要とならないであろう。

図９は、アナログフィルタを使用する例示的な検出器を示す。この検出器のアナログフィルタは、前述した符号化制御を設定するための周波数応答を生成するよう、集合的に構成される。したがって、フィルタは、前述した例示的な伝達関数に従って実装され得る。検出器は、デジタル／アナログ変換器９９０（ＤＡＣ）と符号化セット要素９２０とを備える。この実施形態では、ＤＡＣはＤＡＣに加えられた信号を効果的に加算し、それらを、バスの集合電流を表すアナログ出力信号（電圧または電流）に変換する。ＤＡＣの出力は、次にオプションとしてフィルタ９１８Ａへ加えられる。この実施形態では、フィルタは低域通過フィルタまたは低域通過リップルフィルタとなり得る。このフィルタは、例えば、抵抗容量フィルタとなり得る。そのような実施形態では、低域通過フィルタは、システムの任意の高周波スイッチングからリップルを除去するのに十分低いカットオフ周波数を持つことができる。これは、アクティブアナログブロックが、次いで、フィルタリングされた和信号を処理する場合に有用となり得る。例えば、Ｆｓ／２のカットオフ周波数は、妥当である。ここで、Ｆｓはシステムのデジタルデータのデータレートである。これは設計時間で設定され得る。但し、カットオフ周波数は、通常、システムが回避するようになっている周波数帯域との干渉を避けるために十分に高く設定する必要がある。

フィルタ９１８Ａの出力は、別のフィルタまたはフィルタ９１８Ｂに加えられる。このフィルタセットは、所望の周波数帯域のエネルギーを除去し、好ましくない周波数帯域のエネルギーを退けるか通過させるように設計されている。フィルタセットが好ましくない帯域内のエネルギーを感知／および検出し、その検出結果に応じて符号化を決定させるように、このエネルギーの除去によりフィルタの出力が調節される。このフィルタは、受動フィルタおよび／または能動フィルタとすることができる。能動フィルタは、増幅器（例えば、Ｖｇ、ＩｇＧｍ等）を使用した連続時間フィルタとすることが可能である。能動フィルタの場合は、スイッチドキャパシタをベースにしたもの、例えば、ローＱ双二次フィルタ、ハイＱ双二次フィルタとすることもできる。前述したように、フィルタは、プログラム可能な帯域幅／周波数応答、クオリティファクタ（「Ｑ」）等を使用して実装することも可能であり、この結果、ダイターミネイションでの動的変化またはシステムメインボード上のバイパスコンデンサの障害等に起因するＰＤＮの変化に応じて、フィルタを動的に設定することが可能である。

フィルタ９１８Ｂの出力は、前の実施形態の反転設定要素に類似した反転設定要素９２０に加えられる。この要素は、シュミットトリガ等の比較器を備える。シュミットトリガ比較器９９６は、フィルタ９１８Ｂの出力と、電圧基準等の閾値とを比較する。この比較器９９６は、前述した伝達関数等、伝達関数の分母の多項式における減算を実行する。この動作は、前に説明した図６の比較器６６６の機能と比較可能である。比較器９９６は、履歴を有して、グリッチが発生し得るノイズへの感度を抑えることが可能である。例えば、フィルタ９１８Ｂの出力の強度が閾値を超えると、比較器９９６はＴＲＵＥレベル（例えば、「１」またはハイ）を生成する。或いは、比較器９９６は、ＦＡＬＳＥレベル（例えば、「ゼロ」またはロー）を生成する。別の比較器９９４は、集合電流信号ＳＤＱを、図６の比較器６６４のような閾値と比較する。

加算器９９７内で比較器の出力が追加される。サンプラー９９２に和が加えられる。サンプラー９９２は、符号化制御信号出力がバスにのせるデータの各単位間隔で応答するように、システムのデータレートクロックの周波数および位相を有し得るクロック信号と関連付けられた時間で、比較器出力の和をサンプリングする。

他の従来の技術と比較された本周波数ベースのバス符号化技術のデジタルフィルタ実施形態のシミュレーションされたパフォーマンスが、図１１Ａおよび図１１Ｂのグラフに示されている。本技術（図１１Ａおよび図１１Ｂでは「フィルタ」として示す）のシミュレーションされたパフォーマンスは、バス符号化（即ち、非符号化）（図１１Ａおよび図１１Ｂでは「ノーマル」として示す）を実装しないデータシステムのシミュレーションされたパフォーマンスと比較されている。本技術のシミュレーションされたパフォーマンスは、従来の低重み符号化技術（図１１Ａおよび図１１Ｂでは「ＤＢＩ＿ＤＣ」として表示）を利用するシミュレーションされたデータシステムとも比較されている。Ｍａｔｌａｂシミュレータが使用されている。Ｍａｔｌａｂシミュレーションの結果では、本周波数ベースのバス符号化技術の実施形態は、従来のバス反転符号化技術が提供し得るパフォーマンスの２倍以上のパフォーマンスを提供することができることを示している。

シミュレーションの場合、電力供給ネットワークのモデルは、図１０に示すインピーダンス曲線に当てはめられている。このモデルの要素は、４バイト幅のドライバとコマンドおよびアドレスドライバではなく、ドライバの単一のバイト幅のみによって励振されているという事実を考慮して、５ｘのファクタによってスケールされている。このモデルは、Ｑ＝１．５および２００ＭＨｚの共振周波数を利用している。

図１１Ａに示すように、「ノーマル」動作バスおよび「ＤＢＩ＿ＤＣ」動作バスのパフォーマンスは、Ｆｓ＝５ＧＨｚフィルタを有する３タップＩＩＲフィルタを使用した本発明の例示的なデータシステムと比較されている。第２の比較として、Ｆｓ＝２．５ＧＨｚフィルタを有する４タップＩＩＲフィルタを使用した、本発明の例示的なデータシステムに対する「ノーマル」動作バスおよび「ＤＢＩ＿ＤＣ」動作バスの比較が行われている。図１１Ｂの図面にこの比較器を示す。バス電流スペクトルと、各システムの誘導された電力供給ネットワーク電圧スペクトルが比較されている。各システムのオペレーションは、長さが１６３８３ビットであった５Ｇｂｐｓの８ビット幅ＰＲＢＳデータバスパターンに基づいていた。バスのシミュレーション電流の集合重みはまた、シミュレーション対象の検出器によって特定される符号化制御ビットの重みを含んでいる。

図１１Ａおよび１１Ｂで示すシミュレーション中には、ピークツーピーク誘導電圧が観測され、比較メトリックとして使用されている。更に、各ケースの平均消費電力が記録されている。別の関係するメトリックは、種々の符号化方法における符号化遅延である。ＤＢＩ＿ＤＣ符号化システムでは、符号化のために少なくとも１つのフルレートサイクルを必要としている。本発明の周波数ベースの符号化システムは類似の遅延を備えている。電流の重みの累積された履歴と比較する電流状態の重みを評価してデータの符号化に関する決定を行うからである。以下の表Ｉでは、シミュレートされたシステムについていくつかのパフォーマンスメトリックを比較している。

図１１Ａ、１１Ｂ、および表Ｉのグラフに示すように、本発明の例示的な実施形態の一アプリケーションの潜在的な利点は、電力供給ネットワークの共振周波数と関連付けされた周波数またはその近辺での誘導電圧の削減である。

図１２は前述した原理を使用したマルチモード実装の例を示す。特に、デバイス１２０１（想像線で示される）は、様々な環境状況に合わせて符号化を変更するように設計され得る。非限定的な一例を提供するには、デバイス１２０１は、内部動作の周波数が複数モードの一つに調整される携帯機器（携帯電話、ゲーム機器、またはその他の携帯機器）となり得る。デバイス１２０１は、ＣＰＵまたは他のコントローラ１２０３と、予めプログラムされたモードの数を格納するメモリ１２０５と、ランタイムオペレーション中にモードの１つがメモリ１２０５からの動的にロードされるモードレジスタ１２０７と、を備える。携帯機器の例を適用すると、オペレーションの１つのモードは周波数符号化を全く適用しないことを含み（この場合、モードの周波数特性（モード１）はヌルセットになり得る）、オペレーションの第２のモードは「機内モード」（航空機のアビオニクスまたは他の機器と干渉する可能性のある周波数を最小限に抑えるように内部バス動作が制御される）を実装する。そのようなモードはユーザによって選択されることも、検出された環境に応じ、デバイスによって自動的に駆動されることも可能である。メモリ１２０５内のモード番号「１」からモード番号「Ｎ」までによって示されているモードの任意の番号をほとんど提供することができる。各モードが選択されると、対応するモード番号、対応する周波数パラメータ、および符号化手法が、デバイスを能動的に制御する際に使用するためにモードレジスタ１２０７にロードされる。したがって、モードレジスタは２つの出力を持つように描かれている。第１は検出器への出力（前述した実施形態と関連して説明される）であり、第２は符号器への出力（前述した実施形態と関連して説明される）である。メモリ１２０５に格納されたモードごとにプログラムされたパラメータの一部として描かれた、周波数パラメータ情報は、検出器によって検出される１つまたは複数の周波数、または周波数帯域を示す。一方、対応する符号化情報は、関連付けられたパラメータの決定に応じて所望の符号化手法を実装するよう符号器によって使用され得る。他の手法および制御ポイントもまた採用され得る。図１２の右下に示したユーザ選択ボックス１２０９およびセンサボックス１２１１の存在から分かるように、ＣＰＵまたはコントローラ１２０３は、ユーザ選択に応答して、またはセンサによって検出される外部スティミュラスに応答してモードを変更するよう駆動され得る（例えば、デバイス位置または他の検出されたパラメータに基づいて）。メモリ１２０５およびモードレジスタ１２０７は、ＣＰＵによってまたはコントローラ１２０３によって独立して制御される個別の単位とすることも、単一の関数として制御することもでき、例えば、メモリからどのモードを取得するかおよびデバイス操作に適用するかをモードレジスタ１２０７に厳密に示すモード制御信号１２１３の使用を介して行われる。

一般に、本明細書内で説明するデータシステムの回路または要素のそれぞれは、１つまたは複数の集積チップ上で、または１つまたは複数の集積回路上で実現され得る。データシステムは、デジタルプロセッシングデバイス、コンピュータ、コンピュータ周辺機器、グラフィック処理デバイス等の集積回路の一部となり得る。例えば、データシステムおよび／または検出器は、複数の集積回路を使用して実装され得る。この場合、バスは、異なる集積回路間の通信を実装する。このような個別の集積回路は、システムの個別の構成要素またはモジュールの一部ともなり得る。このシステムでは、構成要素またはモジュール間のバスを使用して構成要素間でのデータの転送が行われる。しかしながら、データシステムは、単一の集積チップ上に実装すると共に、集積チップの機能回路ブロック間でのデータ転送に使用することもできる。例えば、回路は、デジタルコンピュータに一般的に採用される中央処理ユニットまたはＣＰＵの一部として実装することも、ＣＰＵと他の回路チップ間の媒介として実装することもできる。したがって、本明細書内で説明されるデータシステムの回路は、ＣＰＵ等のプロセッサとキャッシュメモリとの間の通信パスに組み込むことができる。したがって、受信されるデータ信号は、当該回路構成要素間で、伝送されるベースバンドデータ信号となり得る。バス技術は、ポイントツーポイント接続の要素として実装することもできる。更なる例として、バス技術は更に、高パフォーマンスシリアルリンク（例えば、バックプレーンリンク、ＰＣＩＧｅｎ３ライン、ＳＡＴＡＧｅｎ３／４等）に実装することもできる。バス技術は更に、特定のタイプのバス接続、例えば、同じ信号が同じ導体に接続された複数のデバイスへ送信される配置で使用することもできる。データシステムは、パラレルバス等のパラレルリンクに対してまたはパラレル通信を実行する他の任意のデバイスに対して実装することも可能である。この技術は、ＤＤＲ、ＧＤＤＲ、ＲＤＲＡＭ技術で、および並列シングルエンドインターフェイスで使用できる。他の実施形態では、回路は、メモリコントローラおよび／またはメモリモジュール（例えば、ダイナミックランダムアクセスメモリおよびフラッシュメモリ）等、データ入力または出力デバイスコントローラ等の要素となり得る。

例えば、メモリコントローラの実施形態では、メモリコントローラは、書き込み動作時にデータをメモリに送信し、読み取り動作時にメモリからデータを受信するデバイスとして一般に機能する。データシステム１０２のバスは、メモリとメモリコントローラのいずれかまたは両方から送られた信号を伝送するために実装され、本明細書で説明したデータシステムの残りの要素を備えるこのようなデバイスのいずれかまたは両方を実現可能である。

一般に、本明細書で説明した技術で実装された回路の各々は、金属酸化膜半導体（ＭＯＳ）技術をベースにしたトレース、コンデンサ、抵抗、トランジスタ等の電気素子を使用して構築され得るが、バイポーラ技術等の他の技術または信号制御の電流の流れが実現され得る他の任意の技術を使用して実装することもできる。

更に、データシステム１０２のこれらの回路は、集積回路を製造する自動化システムを使用して構築され得る。例えば、本明細書で説明した要素およびシステムは、１つまたは複数の集積回路としてまたは集積回路の部分として設計され、集積回路の要素またはブロックの製造を制御する回路フォーミング装置を使用してそれを行うための設計制御命令に基づいて行われる。磁気テープや光ディスクや磁気ディスク等のコンピュータで読み取り可能な媒体に格納されるデータの形式となり得る。設計制御命令は、通常、データ構造、他の情報、集積回路の要素として物理的に作成可能な回路または回路要素を記述する方法を符号化する。そのような符号化には任意の適切なフォーマットを使用できるが、そのようなデータ構造は、Caltech Intermediate Format（ＣＩＦ）、Calma GDS II Stream Format（ＧＤＳＩＩ）、またはElectronic Design Interchange Format（ＥＤＩＦ）で一般に書き込まれる。集積回路設計の当業者は、詳しく前述したタイプの回路図および対応する記述を基に係るデータ構造を開発し、コンピュータで読み取り可能な媒体上のデータ構造を符号化することができる。集積回路の当業者は、係る符号化されたデータを使用して本明細書で説明した１つまたは複数の回路を備える集積回路を製造することができる。

前述説明および添付の図面では、本発明を完全に理解できるように特定の術語および図面記号が説明されている。いくつかの例では、術語と記号は、本発明を実施するのに必要な特定の詳細を暗示し得る。例えば、本明細書では「第１の」および「第２の」という用語を使用したが、特に指定がない限り、言語的には特定の順番または個数を表すことを意図するものではなく、本技術の要素を説明するために便宜上使用したものである。

更に、本明細書内の技術については特定の実施形態を参照しながら説明したが、これらの実施形態は単に技術の原理および応用を示したものである。例示した実施形態には多くの変更を加えることが可能で、本発明の精神および範囲から逸脱することなく、他の配置を考案できることも理解されたい。例えば、本発明の検出器は、１つまたは複数の多重データバスで伝送されるデータの符号化を制御するために多重データバスの周波数情報を監視し得る。

Claims

導電バスの少なくとも一部に形成される複数の信号ラインで伝送される信号を符号化する符号器と、
前記複数の信号ラインで同時に伝送される信号を表す重みの変化の周波数成分を検出する検出器と
を備え、前記検出器の出力が前記符号器を制御し、周波数成分に基づいて前記符号化を選択的に適用する装置。
前記検出器がフィルタを備える請求項１に記載の装置。
前記検出器が、通信システムの電力供給ネットワークの共振周波数に対応する前記周波数成分に応答して、前記符号器の設定を変更するよう構成される請求項１に記載の装置。
前記検出器が、前記装置に電力を供給する電力供給ネットワークへの不利益な周波数の振幅を抑制するために、前記符号器の設定を変更するよう構成される請求項１に記載の装置。
前記符号器回路はバス反転回路を備え、前記バス反転回路が前記複数の信号ラインで同時に伝送される全ての信号を選択的に反転する請求項１に記載の装置。
前記検出器は、加算器と、デジタル／アナログ変換器と、ローパスフィルタと、比較器とを備える請求項１に記載の装置。
前記検出器は、加算器と、フィルタと、比較器とを備える請求項１に記載の装置。
前記フィルタが、前記バスの電力配電回路網の共振周波数での帯域通過特性を使用して設定される帯域通過フィルタである請求項７に記載の装置。
前記検出器が前記複数の信号ラインでの双方向通信に存在する範囲の周波数成分を検出するように、前記装置で受信された前記複数の信号ラインからの信号と、前記装置によって前記複数の信号ラインで伝送された信号とを前記検出器が受け入れる請求項１に記載の装置。
前記検出器が、前記バスで同時に伝送されるべき前記信号のハミング重みに応じて出力を生成し、前記検出器が、時間の経過とともに複数のハミング重みの変化と関連付けられた周波数成分に応答すべきである請求項１に記載の装置。
メモリコントローラを更に含み、前記メモリコントローラは前記複数の信号ラインでの読み取り動作と書き込み動作を制御し、前記複数の信号ラインは、アドレスバス、制御バス、またはデータバスの少なくとも１つを含み、前記複数の信号ラインが少なくとも４ビット幅である請求項１に記載の装置。
シリアライザを更に備え、前記検出器による処理のためにパラレルデータがシリアル化される請求項１に記載の装置。
前記周波数成分が信号伝送されている時間および信号伝送されていない時間の両方の時間を反映するように、前記バスのアイドル時間中に伝送される信号を含む、前記複数の信号ラインで伝送される信号の前記周波数成分に前記検出器が応答する請求項１に記載の装置。
前記複数の信号ラインが、少なくともパラレルデータバスの一部分で形成されるデータラインである請求項１に記載の装置。
少なくとも２つの信号ラインを備えるバスを制御するための方法であって、
前記バス上をトランスミッタによって同時に伝送される各信号グループの尺度を生成するステップと、
予め決定された周波数成分の時間経過に伴う変化を検出し、符号化制御信号を生成するステップと、
前記検出に応答してバスの符号化を制御するステップと
を含む方法。
前記符号化に従って前記バスの前記少なくとも２つの信号ラインで信号を伝送するステップを更に含む請求項１５に記載の方法。
前記バスがシングルエンドパラレルバスを含む請求項１５に記載の方法。
前記符号化がバス反転符号化を含む請求項１５に記載の方法。
第２の遠隔トランスミッタからの前記バスから受信した信号についても前記検出ステップが実行される請求項１５に記載の方法。
前記尺度がハミング重みであり、前記検出ステップが時変ハミング重みの周波数成分に応答する請求項１５に記載の方法。
前記符号化に従って前記バスの前記少なくとも２つの信号ラインで信号を伝送するステップを更に含み、伝送ステップが、メモリデバイスへの書き込み動作の一部としてメモリコントローラによって実行される請求項１５に記載の方法。
前記検出ステップのためのパラレルデータのシリアル化を更に含む請求項１５に記載の方法。
前記予め決定された周波数成分が、前記バスでの信号の伝送のクロッキングに含まれる位相ロックループ回路または遅延ロックループ回路の共振周波数である請求項１５に記載の方法。
バスの符号化のための集積回路であって、
バスの複数の信号ラインでの集中同時伝送と関連付けられた周波数スペクトル特性を感知し、前記周波数スペクトル特性に基づいて制御信号を生成する検出器と、
前記バスの前記複数の信号ラインのデータ符号化を設定するために、前記検出器と結合されたバス符号器と
を備え、前記バス符号器が前記制御信号によって設定される集積回路。
別の集積回路からの前記バスから受信された同時に伝送される信号に基づいて、かつ前記バスを介して別の集積回路へ同時に伝送される信号にも基づいて前記検出器が周波数スペクトル特性を検出する請求項２４の集積回路。
前記周波数スペクトル特性は複数のハミング重みに基づいており、前記検出器は前記複数のハミング重みの周波数成分に応答するよう構成される請求項２４に記載の集積回路。
メモリコントローラを更に備え、前記メモリコントローラが前記複数の信号ラインでの読み取り動作および書き込み動作を制御するよう構成される請求項２４に記載の集積回路。
前記フィルタが帯域通過フィルタを備える請求項２４に記載の集積回路。
前記バス符号器がデータバス反転回路を備える請求項２８に記載の集積回路。
前記検出器が、前記集積回路に電力を供給する電力供給ネットワークの共振周波数と関連付けられた周波数スペクトル特性に応答する前記符号器の設定を変更するよう構成される請求項２９に記載の集積回路。
前記検出器が加算器と比較器とを更に備える請求項３０に記載の集積回路。
前記検出器による処理のためにパラレルデータがシリアル化されるシリアライザを更に備える請求項２４に記載の集積回路。
バスを符号化する方法であって、
送信側によって前記バスを介して伝送される信号を符号化するステップと、
前記バスを介して同時に伝送される全ての信号の時変尺度に存在する周波数成分を監視するステップと、
前記時変尺度内の少なくとも１つの周波数成分の振幅を減少させるために前記符号化を制御するステップと
を含む方法。
前記バスが少なくとも４つのパラレル信号ラインを備え、前記符号化が、前記バス内の各パラレル信号ラインを選択的におよび同時に反転する請求項３３に記載の方法。
前記符号化がバス反転を含む請求項３３に記載の方法。
前記監視ステップが、前記バスのラインの出力をビット単位で加算して同時に伝送する各信号グループの和を生成するステップと、時間の経過に伴う前記和の変更の周波数成分を監視するステップとを含む請求項３３に記載の方法。
前記監視ステップが、インバウンド信号およびアウトバウンド信号を監視するステップと、インバウンド信号ごとおよびアウトバウンド信号ごとにビットラインを加算するステップと、前記インバウンド信号および前記アウトバウンド信号を表す和の変化の周波数成分を監視するステップとを更に含む請求項３３に記載の方法。
前記監視ステップが、複数のバスからの信号を監視するステップと、前記複数のバスの各々で同時に伝送された信号のビットラインを加算するステップと、バスに関係ない連続的な信号による変化を示す信号内に存在する周波数成分を監視するステップとを更に含むと共に、前記制御ステップが、前記複数のバスの少なくとも１つにおける少なくともアウトバウンド信号内での符号化を制御するステップを含む請求項３３に記載の方法。
決定ステップは、前記バスを介して複数の信号の同時駆動によって表現される消費電流の尺度を決定するステップを含み、バスルーティングと関連付けられた少なくとも１つの周波数特性を決定するステップを更に含み、および前記制御ステップは、前記周波数特性と絶対消費電流の尺度とを比較するステップと、前記消費電流の変化の周波数に応答して符号化を応答可能に調整するステップとを更に含む請求項３３に記載の方法。
前記周波数特性が共振周波数を含む請求項３９に記載の方法。
前記符号化が機械で読み取り可能な媒体に格納されたプログラム可能なパラメータによって定義される請求項３３に記載の方法。
複数の予めプログラムされた符号化モードの１つを実装するために前記バスを符号化するステップを更に含み、各符号化モードは関連付けられた符号化手法を備え、符号化を制御するステップは、モード制御信号を受信することと、モード制御信号によって示されるモードと関連付けられる符号化手法を取得および適用することを含む請求項３３に記載の方法。