JP2011511995A - メモリ装置およびメモリ熱処理方法 - Google Patents

メモリ装置およびメモリ熱処理方法 Download PDF

Info

Publication number
JP2011511995A
JP2011511995A JP2010545803A JP2010545803A JP2011511995A JP 2011511995 A JP2011511995 A JP 2011511995A JP 2010545803 A JP2010545803 A JP 2010545803A JP 2010545803 A JP2010545803 A JP 2010545803A JP 2011511995 A JP2011511995 A JP 2011511995A
Authority
JP
Japan
Prior art keywords
memory device
volatile memory
heating
operation information
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010545803A
Other languages
English (en)
Other versions
JP5480164B2 (ja
Inventor
スン−ファン・ソン
ジュン・ジン・コン
ジェ・ホン・キム
ヨン・ファン・イ
ドン・ヒュク・チェ
テ・フン・キム
キョン・レ・チョ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2011511995A publication Critical patent/JP2011511995A/ja
Application granted granted Critical
Publication of JP5480164B2 publication Critical patent/JP5480164B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004Voltage
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

メモリ装置およびメモリ熱処理方法を提供する。本発明のメモリ装置は、非揮発性メモリ装置と、前記非揮発性メモリ装置と接触して前記非揮発性メモリ装置を加熱する1つ以上の加熱装置と、前記非揮発性メモリ装置の動作情報に基づいて前記加熱装置の動作を制御する制御部とを含み、これによって非揮発性メモリ装置の使用期限を増加させることができる。

Description

本発明は、メモリ装置の熱処理方法に関し、より詳しくは、メモリ装置のデータ維持(data retention)特性を向上させるメモリ装置およびその熱処理方法に関する。
電源が切れても格納された情報を続けて格納できるストレージの1つとして最近非揮発性半導体メモリが広く用いられている。非揮発性メモリの代表的なものとして、フラッシュメモリを挙げることができ、フラッシュメモリは従来のハードディスクドライブ(Hard Disk Drive、HDD)に比べて大きさが小さく、電力消費量が小さくて、読み出し速度を高めることができる利点がある。最近では、大容量のフラッシュメモリを用いてHDDの代わりにSSD(Solid State Disk)が提案されたこともあった。
フラッシュメモリの種類として代表的なものとしては、NAND方式のフラッシュメモリとNORフラッシュメモリなどを挙げることができる。NAND方式とNOR方式は、セルアレイの構成および動作方式によって区別することができる。
フラッシュメモリは、複数のメモリセルの配列からなり、1つのメモリセルは1つ以上のデータビットを格納することができる。1つのメモリセルは、コントロールゲート(control gate)およびフローティングゲートを含み、コントロールゲートおよびフローティングゲートの間には、絶縁体(insulator)が挿入され、フローティングゲートおよびサブストレート(substrate)間にも絶縁体が挿入される。フラッシュメモリのメモリセルにデータを格納する過程をプログラムといい、プログラムまたはデータを消去する(erase)過程はホットキャリア効果(hot carrier effect)またはF−Nトンネリング(Fowler−Nordheim Tunneling、F−N tunneling)メカニズムによって行うことができる。
特定のバイアス条件(bias condition)の下で、サブストレート領域のうちフローティングゲートに最も近接した領域には、チャネルを形成することができる。チャネルは、サブストレート領域の少数キャリア(minority carrier)が密集して生成される領域であり、これらの少数キャリアを制御してメモリセルにデータをプログラムしたりメモリセルからデータを消去することができる。
サブストレート領域のソース(source)、ドレイン(drain)およびコントロールゲートに特定のバイアスが印加されれば、チャネルの少数キャリアがフローティングゲートに移動することができる。少数キャリアがフローティングゲートに移動するメカニズムの代表的なものとして、前記ホットキャリア効果およびF−Nトンネリングがある。
ホットキャリア効果は、F−Nトンネリングよりも短い時間内にフローティングゲートで多くのキャリアを移動させることができるが、フローティングゲートおよびサブストレート間の絶縁体に大きい物理的なダメージを与える可能性がある。F−Nトンネリングは、絶縁体に比較的小さいダメージを与えるが、メモリセルにデータをプログラムとメモリセルからデータを消去する回数が増加すれば、この時のダメージも無視することはできない。
フローティングゲートにキャリアが蓄積されて電荷が形成されれば、形成された電荷からメモリセルのデータが決定される。この時、フローティングゲート周辺の絶縁体が物理的なダメージを受ければ、絶縁体にキャリアの漏洩経路が生成されることがある。フローティングゲートに格納された電荷が漏洩経路を経由して流失すれば、メモリセルに格納されたデータが破壊されることがあるため、フローティングゲート周辺の絶縁体に対する物理的なダメージを制御したり回復させることができる方法が多様に研究された。
本発明の目的は、非揮発性メモリ装置に対する熱処理を効果的に行うための制御装置および方法を提供することにある。
本発明の目的は、非揮発性メモリ装置の使用期限を増加させることができる装置および方法を提供することにある。
本発明の一側面に係るメモリ装置は、非揮発性メモリ装置と、前記非揮発性メモリ装置と接触して前記非揮発性メモリ装置を加熱する1つ以上の加熱装置と、前記非揮発性メモリ装置の動作情報に基づいて前記加熱装置の動作を制御する制御部とを含む。
本発明の他の側面に係る非揮発性メモリ装置に接触した加熱装置を制御するメモリ熱処理方法は、前記非揮発性メモリ装置が消去された回数をカウントして格納するステップと、前記格納された回数が基準値より大きいかを判定するステップと、前記判定の結果、前記格納された回数が基準値より大きければ、前記加熱装置が前記非揮発性メモリ装置を加熱するように制御するステップと、前記加熱装置が前記非揮発性メモリ装置を加熱した後に前記格納された回数を初期化するステップとを含む。
本発明は、非揮発性メモリ装置に対する熱処理を効果的に行うための制御装置および方法を提供することができる。
本発明は、非揮発性メモリ装置の使用期限を増加させることができる装置および方法を提供することができる。
本発明の一実施形態に係るメモリ装置を示す図である。 プログラムおよび消去回数が一定レベル以上である場合のメモリセルのプログラム以後の閾値電圧の変化を示す図である。 本発明の他の実施形態に係るメモリ装置を示す図である。 本発明のまた他の実施形態に係る非揮発性メモリ装置に接触した加熱装置を制御するメモリ熱処理方法を示す動作フローチャートである。
以下にて、本発明に係る好適な実施形態を添付する図面を参照しながら詳細に説明する。しかし、本発明が実施形態によって制限されたり限定されることはない。各図面に提示された同一の参照符号は同一の部材を示す。
メモリセル周辺に適切な熱が加えられれば、フローティングゲート周辺の絶縁体に対する物理的なダメージを回復できることが知られている。
メモリセルに格納されるデータに対応する電荷が格納される電気的ノード(electrical node)は、フローティングゲートの他にもナノクリスタル(nano−crystal)、電荷トラップ物質(charge trapping material)、窒化膜(nitride layer)等を用いて実現することができる。前記電気的ノードは、電荷格納ノード(charge storage node)とも呼ばれることができる。
本明細書では、フローティングゲートを主な実施形態によって説明したが、本発明の実施形態がフローティングゲート他にも他の種類の電荷格納ノードを用いるメモリセルにも適用されることは、本明細書の前記記載から該当分野に従事する者にとって自明といえる。
図1は、本発明の一実施形態に係るメモリ装置100を示す図である。
図1を参照すれば、メモリ装置100は、非揮発性メモリ装置110、4個の加熱装置121〜124および制御部130を含む。
加熱装置1(121)は非揮発性メモリ装置110内のブロック1(111)と接触してブロック1(111)を加熱し、加熱装置2(122)は非揮発性メモリ装置110内のブロック2(112)と接触してブロック2(112)を加熱する。加熱装置3(123)は非揮発性メモリ装置110内のブロック3(113)と接触してブロック3(113)を加熱し、加熱装置4(124)は非揮発性メモリ装置110内のブロック4(114)と接触してブロック4(114)を加熱する。
制御部130は、非揮発性メモリ装置110の動作情報に基づいて加熱装置121〜124の動作を制御する。
非揮発性メモリ装置110がブロック111〜114にデータを格納する過程をプログラム動作と呼ぶこともある。プログラム動作は、ブロック111〜114のメモリセルの閾値電圧(threshold voltage)を変化させる動作であってもよい。プログラム動作はメモリセルの浮遊ゲート(Floating Gate、FG)に電荷を充電させたりFGから電荷を放電(discharge)させる動作であり、消去動作はプログラム動作と反対にメモリセルのFGから電荷を放電させたりFGに電荷を充電する動作であってもよい。
最も広く知られた非揮発性メモリでは、プログラム動作はメモリセルのFGに電荷を充電してメモリセルの閾値電圧を高めて、消去動作はメモリセルのFGから電荷を放電させてメモリセルの閾値電圧を低くする動作である。
消去動作は、プログラム動作によって高まった閾値電圧を初期化する過程である。プログラム動作は読み出し動作より長い時間が必要とされ、消去動作はプログラム動作より長い時間が必要とされる傾向があるため、プログラム動作および消去動作は複数のマルチビットセルに対して同時に実行される。
同時にプログラム動作が行われるメモリセルの集合をページ(page)と呼ぶこともある。実施形態によっては、ページは1つのワード線(word line)に接続されたメモリセルの集合であってもよい。非揮発性メモリ装置110は、ページのメモリセルに接続されたワード線に特定電圧を印加して、ページの各メモリセルのビット線の電圧を調整してページのメモリセルにデータをプログラムしてもよい。
同時に消去(erase)動作が行われるメモリセルの集合をブロック(block)と呼ぶこともある。実施形態によっては、ブロックは複数のページを含むことができる。
図1の実施形態では、各加熱装置が各ブロックと接触し、接触した各ブロックを加熱するものと記述したが、実施形態によっては、各加熱装置は各ページと接触し、接触した各ページを加熱するように構成することもできる。
実施形態によっては、1つのパッケージ(package)内に含まれる複数の非揮発性の各メモリチップに対して1つずつの加熱装置が接触し、各加熱装置は接触した各チップを加熱するように構成してもよい。
非揮発性メモリ装置110は、特定データをすでに格納しているページに新しいデータを格納しようとする場合には、新しいデータをプログラムする前にすでに特定データを格納している前記ページを消去しなければならない。
消去動作はブロック単位で実行され、ブロックは複数のページを含んでもよいため、非揮発性メモリ装置110は新しいデータをプログラムする前に新しいデータがプログラムされるページを含むブロックを消去する。
プログラム動作および消去動作が反復されることによってFGを囲む絶縁体(insulator)層が欠陥を有することがある。絶縁体層が欠陥を有すればメモリセルにプログラムされたデータの持続特性が劣化する。
加熱装置121〜124がブロック111〜114を加熱すれば、ブロック111〜114内のメモリセルの絶縁体層が復元されて欠陥が減らすことができる。このような事実は、実験を通して公開されており、本発明のメモリ装置100は、加熱装置121〜124がブロック111〜114を加熱するように制御することによってメモリセルの劣化した持続特性をプログラムおよび消去を繰り返す以前の状態で、または、プログラムおよび消去を繰り返す以前の状態と類似するレベルに復元してもよい。
制御部130は、動作情報に基づいて加熱装置121〜124の動作を制御する。この時、動作情報は各ブロック111〜114が消去された回数であってもよい。
制御部130は、ブロック1(111)が消去された回数を格納し、ブロック1(111)が消去される時ごとに格納された回数を増加させてもよい。ブロック1(111)が消去された回数が基準値より大きければ、制御部130は加熱装置1(121)がブロック1(111)を加熱するように加熱装置1(121)を制御してもよい。
加熱装置1(121)がブロック1(111)を加熱すれば、ブロック1(111)のプログラムおよび消去特性が回復するため、制御部130は格納されたブロック1(111)の消去された回数を初期化することができる。この時、初期化されるブロック1(111)の消去された回数は、実験によって予め決定してもよい。
制御部130は、ブロック2(112)のメモリセルの閾値電圧の変化をモニターしてもよい。この時、動作情報は、ブロック2(112)のメモリセルの閾値電圧の変化を示す情報であってもよい。制御部130は、モニターされたブロック2(112)のメモリセルの閾値電圧の変化から動作情報を生成してもよい。制御部130は、ブロック2(112)のメモリセルの閾値電圧の変化が基準値以上としてモニターされれば、加熱装置2(122)がブロック2(112)を加熱するように加熱装置2(122)を制御することができる。
制御部130は、ブロック3(113)からデータを読み出して、読み出したデータをエラー制御コード(error control codes、ECC)復号化してもよい。この時、ECC復号化技法は、読み出したデータのエラーの数を知ることのできる技法と仮定する。制御部130は、ECC復号化されたデータのエラー比率から動作情報を生成することができる。動作情報は、ECC復号化されたデータのエラー比率に関連する情報であってもよい。動作情報が基準値以上であれば、制御部130は加熱装置3(123)がブロック3(113)を加熱するように加熱装置3(123)を制御してもよい。
制御部130は、動作情報に基づいて加熱装置4(124)がブロック4(114)を加熱するように加熱装置4(124)を制御してもよい。加熱装置4(124)は、ブロック4(114)を特定温度に3時間以内の間、加熱してもよい。この時、特定温度は、摂氏50度〜300度であってもよい。加熱装置4(124)は、ブロック4(414)を前記温度よりも低い温度では前記時間よりもう少し長い時間加熱してもよく、前記温度より高い温度では前記時間よりもう少し短い時間加熱してもよい。制御部130は、ブロック4(114)の電源が遮断されて再稼働される回数をモニターして格納することができる。制御部130は、ブロック4(114)の電源が遮断されて再稼働される回数が一定回数になれば加熱装置4(124)がブロック4(114)を加熱するように加熱装置4(124)を制御してもよい。この時、制御部130は、加熱装置4(124)がブロック4(114)を加熱した後、格納されたブロック4(114)の電源が遮断されて再稼働される回数をリセットしてもよい。
また、他の実施形態によっては、制御部130はタイマー装置から視覚情報を受信し、一定の時間周期ごとに加熱装置4(124)がブロック4(114)を加熱するように加熱装置4(124)を制御してもよい。
加熱装置1(121)は、ブロック1(111)に熱を伝達する光学装置であってもよい。加熱装置1(121)は、光を熱に変換してブロック1(111)に伝達してもよい。
加熱装置2(122)は、流れる電流によって発熱する炭素ナノチューブであってもよい。加熱装置2(122)の実施形態によっては、炭素ナノチューブは非揮発性メモリ装置110のパッケージの表面に接着されて実現することができる。
炭素ナノチューブは、従来の金属より軽い物質であり、従来の金属より高い強度(strength)を有することができる。炭素ナノチューブは、従来の金属より容易に加工することができる。
実施形態によっては、加熱装置3(123)は太陽光線を収集し、収集された光を熱に変換する装置であってもよい。太陽光線を熱に変換する装置は、人工衛星または飛行機などに搭載された非揮発性メモリ装置110に用いてもよい。
実施形態によっては、加熱装置4(124)は温水などの流体を供給する装置であってもよい。
図2は、プログラムおよび消去回数が一定水準以上である場合のメモリセルのプログラム以後の閾値電圧の変化を示す図である。
図2を参照すれば、横軸はメモリセルの閾値電圧を示し、縦軸は該当閾値電圧を有するメモリセルの数を示す。
メモリセルにデータを格納する過程は、メモリセルの閾値電圧を変化させることによってなすことができる。この時、各メモリセルは、微細に他の電気的特性を有するため、メモリセルの変化する閾値電圧は一定の幅を有する分布状態(distribution state)を形成してもよい。
分布状態は、閾値電圧状態(threshold voltage state)とも呼ばれ、一般的に1つの閾値電圧状態は1つのデータに対応してもよい。
閾値電圧状態211は、データ「11」に対応する。
閾値電圧状態212は、プログラムされた直後のデータ「10」に対応する。
閾値電圧状態213は、プログラムされた直後のデータ「00」に対応する。
閾値電圧状態214は、プログラムされた直後のデータ「01」に対応する。
図2に示されるメモリセルは、消去された回数が基準値以上である場合の非揮発性メモリ装置(図示せず)のメモリセルである。
消去された回数が基準値以上である場合の非揮発性メモリ装置のメモリセルは、劣化したデータ維持特性(data retention characteristic)を有してもよい。メモリセルのFG周辺の絶縁体層に形成された電荷漏洩経路によってFGに充電された電荷が時間の経過に伴って放電する可能性がある。
閾値電圧状態221は、十分な時間が経過した後のデータ「11」に対応する。
閾値電圧状態222は、十分な時間が経過した後のデータ「10」に対応する。
閾値電圧状態223は、十分な時間が経過した後のデータ「00」対応する。
閾値電圧状態224は、十分な時間が経過した後のデータ「01」に対応する。
メモリセルのFGに充電された電荷がプログラムされた後に時間の経過に伴って放電されれば、メモリセルの閾値電圧はプログラムされた後に時間の経過に伴って減少することがある。
メモリセルの閾値電圧が時間の経過に伴って減少すれば、閾値電圧状態の幅が大きくなることがあり、格納されたデータが汚染されることがある。
本発明のメモリ装置によれば、劣化したデータ維持特性を復元させることによってデータの汚染を防止することができる。
図3は、本発明の他の実施形態に係るメモリ装置300を示す図である。
図3を参照すれば、メモリ装置300は、非揮発性メモリ装置310、制御部320、加熱装置330、冷却装置340、およびバックアップメモリ350を含んでもよい。
加熱装置330は、非揮発性メモリ装置310と接触して、非揮発性メモリ装置310を加熱する。
冷却装置340は、非揮発性メモリ装置310と接触して、非揮発性メモリ装置310を冷却する。
制御部320は、非揮発性メモリ装置310の動作情報に基づいて加熱装置330および冷却装置340の動作を制御する。
制御部320は、加熱装置330が非揮発性メモリ装置310を加熱する前に非揮発性メモリ装置310に格納されたデータをバックアップメモリ350にバックアップしてもよい。
制御部320は、非揮発性メモリ装置310の動作情報に基づいて冷却装置340の動作を遮断してもよい。この時、制御部320は、冷却装置340の動作を遮断して、加熱装置330が非揮発性メモリ装置310を加熱するように加熱装置330を制御してもよい。
冷却装置340は、非揮発性メモリ装置310が設置されたパッケージの放熱板であってもよい。
図4は、本発明のまた他の実施形態に係る非揮発性メモリ装置に接触した加熱装置を制御するメモリ熱処理方法を示す動作フローチャートである。
図4を参照すれば、メモリ熱処理方法は、非揮発性メモリ装置が消去された回数をカウントして格納する(S410)。
メモリ熱処理方法は、格納された回数が基準値より大きいかを判定する(S420)。
メモリ熱処理方法は、判定の結果、格納された回数が基準値より大きければ、加熱装置が非揮発性メモリ装置を加熱するように加熱装置を制御する(S430)。
メモリ熱処理方法は、加熱装置が非揮発性メモリ装置を加熱した後に格納された回数を初期化する(S440)。
メモリ熱処理方法は、非揮発性メモリ装置のメモリセルの閾値電圧の変化をモニターしてもよい。メモリ熱処理方法は、モニターされたメモリセルの閾値電圧の変化に基づいて基準値を設定してもよい。実施形態によっては、基準値は非揮発性メモリ装置が消去された回数およびメモリセルの閾値電圧の変化の関連性に関する統計に基づいて予め設定してもよい。
本発明に係るメモリ装置の熱処理方法は、多様なコンピュータ手段を介して実行することができるプログラム命令形態に具現され、コンピュータ読取可能な記録媒体に記録されることができる。前記コンピュータ読取可能な媒体は、プログラム命令、データファイル、データ構造などを単独または組み合わせて含むこともできる。前記媒体に記録されるプログラム命令は、本発明の目的のために特別に設計されて構成されたものでもよく、コンピュータソフトウェア分野の技術を有する当業者にとって公知であり使用可能なものであってもよい。コンピュータ読取可能な記録媒体の例としては、ハードディスク、フロッピー(登録商標)ディスクおよび磁気テープのような磁気媒体、CD−ROM、DVDのような光記録媒体、フロプティカルディスクのような磁気−光媒体、およびROM、RAM、フラッシュメモリなどのようなプログラム命令を保存して実行するように特別に構成されたハードウェア装置が含まれる。プログラム命令の例としては、コンパイラによって生成されるような機械語コードだけでなく、インタプリタなどを用いてコンピュータによって実行され得る高級言語コードを含む。上述のハードウェア装置は、本発明の動作を行うために1つ以上のソフトウェア階層で作動するように構成され、その逆も同様である。
本発明の実施形態に係るフラッシュメモリ装置および/またはメモリコントローラは、多様な形態のパッケージを用いて具現されることができる。例えば、実施形態に係るフラッシュメモリ装置および/またはメモリコントローラは、PoP(Package on Package)、Ball grid arrays(BGAs)、Chip scale packages(CSPs)、Plastic Leaded Chip Carrier(PLCC)、Plastic Dual In−Line Package(PDIP)、Die in Waffle Pack、Die in Wafer Form、Chip On Board(COB)、Ceramic Dual In−Line Package(CERDIP)、Plastic Metric Quad Flat Pack(MQFP)、Thin Quad Flatpack(TQFP)、Small Outline(SOIC)、Shrink Small Outline Package(SSOP)、Thin Small Outline(TSOP)、Thin Quad Flatpack(TQFP)、System In Package(SIP)、Multi Chip Package(MCP)、Wafer−level Fabricated Package(WFP)、Wafer−Level Processed Stack Package(WSP)などのようなパッケージを用いて実現することができる。
フラッシュメモリ装置とメモリコントローラは、メモリカードを構成することができる。このような場合、メモリコントローラは、USB、MMC、PCI−E、SATA、PATA、SCSI、ESDI、およびIDEなどのような多様なインタフェースプロトコルのうちの1つを介して外部(例えば、ホスト)と通信するように構成することができる。
フラッシュメモリ装置は、電力が遮断されても格納されたデータを維持することのできる非揮発性メモリ装置である。セルラーフォン、PDAデジタルカメラ、ポータブルゲームコンソール、そしてMP3Pのようなモバイル装置の使用増加に応じてフラッシュメモリ装置はデータストレージだけでなく、コードストレージとしてより広く用いられることができる。フラッシュメモリ装置は、さらにHDTV、DVD、ルータ、およびGPSのようなホームアプリケーションに用いられてもよい。
実施形態に係るコンピュータシステムは、バスに電気的に接続されたマイクロプロセッサ、ユーザインタフェース、ベースバンドチップセット(baseband chipset)のようなモデム、メモリコントローラ、およびフラッシュメモリ装置を含む。フラッシュメモリ装置には、マイクロプロセッサによって処理された/処理されるN−ビットデータ(Nは1またはそれよりも大きい整数)がメモリコントローラを介して格納されるであろう。実施形態に係るコンピュータシステムがモバイル装置である場合、コンピュータシステムの動作電圧を供給するためのバッテリが追加的に提供されるであろう。
実施形態に係るコンピュータシステムには応用チップセット、カメライメージプロセッサ(Camera Image Processor:CIS)、モバイルDRAMなどがさらに提供されることは、この分野の通常の知識を有する者であれば自明である。メモリコントローラとフラッシュメモリ装置は、例えば、データを格納するために非揮発性メモリを用いるSSD(Solid State Drive/Disk)を構成することができる。
上述したように、本発明は、実施形態と図面によって説明したが、本発明は、上記の実施形態に限定されることなく、本発明が属する分野における通常の知識を有する者であれば、このような基材から多様な修正および変形が可能である。
したがって、本発明の範囲は説明された実施形態に限定して決定されてはならず、後述する特許請求の範囲だけでなく、この特許請求の範囲と均等なものなどによって定められなければならない。
100、300 メモリ装置
110 非揮発性メモリ
111 ブロック1
112 ブロック2
113 ブロック3
114 ブロック4
121 加熱装置1
122 加熱装置2
123 加熱装置3
124 加熱装置4
130 制御部
211〜214、221〜224 閾値電圧状態
310 非揮発性メモリ装置
320 制御部
330 加熱装置
340 冷却装置
350 バックアップメモリ

Claims (13)

  1. 非揮発性メモリ装置と、
    前記非揮発性メモリ装置と接触して、前記非揮発性メモリ装置を加熱する1つ以上の加熱装置と、
    前記非揮発性メモリ装置の動作情報に基づいて前記加熱装置の動作を制御する制御部と、
    を含むメモリ装置。
  2. 前記動作情報は、前記非揮発性メモリ装置が消去された回数であり、
    前記制御部は、
    前記動作情報が基準値より大きければ、前記一つ以上の加熱装置が前記非揮発性メモリ装置を加熱するように制御する請求項1に記載のメモリ装置。
  3. 前記制御部は、
    前記一つ以上の加熱装置が前記非揮発性メモリ装置を加熱した後、前記動作情報を初期化する請求項2に記載のメモリ装置。
  4. 前記動作情報は、
    前記非揮発性メモリ装置のメモリセルの閾値電圧の変化であり、
    前記制御部は、
    前記非揮発性メモリ装置のメモリセルの閾値電圧の変化をモニターして前記動作情報を生成し、前記動作情報が基準値以上であれば前記一つ以上の加熱装置が前記非揮発性メモリ装置を加熱するように制御する請求項1に記載のメモリ装置。
  5. 前記制御部は、
    前記非揮発性メモリ装置から読み出したデータをエラー制御コード(ECC)復号化し、前記エラー制御コード復号化されたデータのエラー比率から前記動作情報を生成し、前記動作情報が基準値以上であれば、前記一つ以上の加熱装置が前記非揮発性メモリ装置を加熱するように制御する請求項1に記載のメモリ装置。
  6. 前記一つ以上の加熱装置は前記非揮発性メモリ装置の各ブロックごとに設置され、
    前記制御部は前記一つ以上の加熱装置を個別的に制御する請求項1に記載のメモリ装置。
  7. 前記制御部は、
    前記一つ以上の加熱装置が前記非揮発性メモリ装置を加熱する前に前記非揮発性メモリ装置に格納されたデータをバックアップする請求項1に記載のメモリ装置。
  8. 前記非揮発性メモリ装置と接触して、前記非揮発性メモリ装置を冷却し、前記非揮発性メモリ装置の動作情報に基づいて動作が制御される1つ以上の冷却装置をさらに含む請求項1に記載のメモリ装置。
  9. 前記一つ以上の加熱装置は、前記非揮発性メモリ装置に熱を伝達する光学装置である請求項1に記載のメモリ装置。
  10. 前記一つ以上の加熱装置は、流れる電流によって発熱する炭素ナノチューブである請求項1に記載のメモリ装置。
  11. 非揮発性メモリ装置に接触した加熱装置を制御するメモリ熱処理方法において、
    前記非揮発性メモリ装置が消去された回数をカウントして格納するステップと、
    前記格納された回数が基準値より大きいのか判定するステップと、
    前記判定の結果、前記格納された回数が基準値より大きければ、前記加熱装置が前記非揮発性メモリ装置を加熱するように制御するステップと、
    前記加熱装置が前記非揮発性メモリ装置を加熱した後に前記格納された回数を初期化するステップと、
    を含むメモリ熱処理方法。
  12. 前記非揮発性メモリ装置のメモリセルの閾値電圧の変化をモニターして前記基準値を設定するステップをさらに含む請求項11に記載のメモリ熱処理方法。
  13. 請求項11〜12のうちのいずれか一項の方法を実行するためのプログラムが記録されていることを特徴とするコンピュータで読み出し可能な記録媒体。
JP2010545803A 2008-02-11 2008-10-20 メモリ装置およびメモリ熱処理方法 Active JP5480164B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020080012291A KR20090086815A (ko) 2008-02-11 2008-02-11 메모리 장치 및 메모리 열처리 방법
KR10-2008-0012291 2008-02-11
PCT/KR2008/006185 WO2009102105A1 (en) 2008-02-11 2008-10-20 Memory device and memory device heat treatment method

Publications (2)

Publication Number Publication Date
JP2011511995A true JP2011511995A (ja) 2011-04-14
JP5480164B2 JP5480164B2 (ja) 2014-04-23

Family

ID=40938741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010545803A Active JP5480164B2 (ja) 2008-02-11 2008-10-20 メモリ装置およびメモリ熱処理方法

Country Status (4)

Country Link
US (1) US7821828B2 (ja)
JP (1) JP5480164B2 (ja)
KR (1) KR20090086815A (ja)
WO (1) WO2009102105A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9455038B2 (en) 2014-08-20 2016-09-27 Sandisk Technologies Llc Storage module and method for using healing effects of a quarantine process
US9286991B1 (en) * 2015-02-17 2016-03-15 Darryl G. Walker Multi-chip non-volatile semiconductor memory package including heater and sensor elements
US9563505B2 (en) 2015-05-26 2017-02-07 Winbond Electronics Corp. Methods and systems for nonvolatile memory data management
US9836349B2 (en) 2015-05-29 2017-12-05 Winbond Electronics Corp. Methods and systems for detecting and correcting errors in nonvolatile memory
US10467134B2 (en) 2016-08-25 2019-11-05 Sandisk Technologies Llc Dynamic anneal characteristics for annealing non-volatile memory
US9761290B1 (en) 2016-08-25 2017-09-12 Sandisk Technologies Llc Overheat prevention for annealing non-volatile memory
KR102508118B1 (ko) * 2021-11-15 2023-03-08 삼성전자주식회사 스토리지 장치 및 그 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196650A (ja) * 2005-01-13 2006-07-27 Sharp Corp 半導体不揮発性メモリ装置およびその消去方法
JP2006338808A (ja) * 2005-06-03 2006-12-14 Sharp Corp 半導体不揮発性メモリ装置およびそれを備えた携帯情報端末機器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6043037B2 (ja) * 1978-08-04 1985-09-26 セイコーエプソン株式会社 不揮発性半導体記憶装置
EP0521623B1 (en) * 1991-06-10 1997-11-19 Sharp Kabushiki Kaisha A non-volatile memory device
WO1996028826A1 (fr) 1995-03-15 1996-09-19 Hitachi, Ltd. Dispositif a memoire a semiconducteur dote d'une fonction de determination de la deterioration
US6009033A (en) 1998-11-24 1999-12-28 Advanced Micro Devices, Inc. Method of programming and erasing an EEPROM device under an elevated temperature and apparatus thereof
US6255169B1 (en) 1999-02-22 2001-07-03 Advanced Micro Devices, Inc. Process for fabricating a high-endurance non-volatile memory device
JP4344450B2 (ja) * 2000-02-25 2009-10-14 Okiセミコンダクタ株式会社 不揮発性メモリ
US6950356B2 (en) 2002-02-26 2005-09-27 Koninklijke Philips Electronics N.V. Non-volatile memory test structure and method
AU2003220785A1 (en) * 2002-04-10 2003-10-20 Matsushita Electric Industrial Co., Ltd. Non-volatile flip-flop
JP4190238B2 (ja) * 2002-09-13 2008-12-03 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US6819586B1 (en) * 2003-10-24 2004-11-16 Hewlett-Packard Development Company, L.P. Thermally-assisted magnetic memory structures
KR20050108987A (ko) 2004-05-14 2005-11-17 주식회사 하이닉스반도체 낸드 플래쉬 메모리 소자의 제조 방법
KR100673205B1 (ko) 2004-11-24 2007-01-22 주식회사 하이닉스반도체 플래쉬 메모리소자의 제조방법
FR2880177B1 (fr) 2004-12-23 2007-05-18 Commissariat Energie Atomique Memoire pmc ayant un temps de retention et une vitesse d'ecriture ameliores
JP4890016B2 (ja) * 2005-03-16 2012-03-07 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
US7221579B2 (en) * 2005-06-13 2007-05-22 International Business Machines Corporation Method and structure for high performance phase change memory
US7656734B2 (en) * 2007-06-29 2010-02-02 Sandisk 3D Llc Methods and apparatus for extending the effective thermal operating range of a memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196650A (ja) * 2005-01-13 2006-07-27 Sharp Corp 半導体不揮発性メモリ装置およびその消去方法
JP2006338808A (ja) * 2005-06-03 2006-12-14 Sharp Corp 半導体不揮発性メモリ装置およびそれを備えた携帯情報端末機器

Also Published As

Publication number Publication date
US20090201729A1 (en) 2009-08-13
US7821828B2 (en) 2010-10-26
WO2009102105A1 (en) 2009-08-20
JP5480164B2 (ja) 2014-04-23
KR20090086815A (ko) 2009-08-14

Similar Documents

Publication Publication Date Title
JP5480164B2 (ja) メモリ装置およびメモリ熱処理方法
US8621266B2 (en) Nonvolatile memory system and related method of performing erase refresh operation
US12002513B2 (en) Self-annealing data storage system
KR100830580B1 (ko) 플래시 메모리 장치를 포함한 메모리 시스템의 데이터 복원방법
KR101832934B1 (ko) 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템, 그것의 블록 관리 방법, 프로그램 방법 및 소거 방법
US8799747B2 (en) Data hardening to compensate for loss of data retention characteristics in a non-volatile memory
JP5090538B2 (ja) メモリ装置およびメモリデータ読み出し方法
US9202572B2 (en) Thermal anneal using word-line heating element
US8972775B2 (en) Memory device and method of managing memory data error including determining verification voltages and changing threshold voltages based on a corrected error bit
KR102065664B1 (ko) 메모리 장치의 열화 상태 추정 방법 및 이를 이용한 메모리 시스템에서의 웨어 레벨링 방법
US7889563B2 (en) Memory device and method of controlling read level
KR101498669B1 (ko) 반도체 메모리 시스템 및 그것의 액세스 방법
KR101686376B1 (ko) 메모리 시스템에서의 소거 관리
KR20100013485A (ko) 메모리 장치 및 웨어 레벨링 방법
US20150287468A1 (en) Method of controlling erase operation of a memory and memory system implementing the same
JP3812933B2 (ja) ファイルシステムおよびその制御方法
KR20160005264A (ko) 저장 장치 및 그것의 읽기 방법들
KR20100013844A (ko) 메모리 장치 및 메모리 데이터 판정 방법
Cai et al. Reliability issues in flash-memory-based solid-state drives: Experimental analysis, mitigation, recovery
TW201423757A (zh) 記憶體修復方法、記憶體控制器與記憶體儲存裝置
KR20100006712A (ko) 메모리 장치 및 메모리 데이터 프로그래밍 방법
US10769061B2 (en) Memory system with read reclaim during safety period
Mitigation Reliability Issues in Flash-Memory-Based Solid-State
Varsamou et al. Using flash memories as SIMO channels for extending the lifetime of solid-state drives

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121203

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131011

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140213

R150 Certificate of patent or registration of utility model

Ref document number: 5480164

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250