JP2011508981A - 半導体基板のhf処理におけるウォーターマークの低減 - Google Patents

半導体基板のhf処理におけるウォーターマークの低減 Download PDF

Info

Publication number
JP2011508981A
JP2011508981A JP2010541040A JP2010541040A JP2011508981A JP 2011508981 A JP2011508981 A JP 2011508981A JP 2010541040 A JP2010541040 A JP 2010541040A JP 2010541040 A JP2010541040 A JP 2010541040A JP 2011508981 A JP2011508981 A JP 2011508981A
Authority
JP
Japan
Prior art keywords
substrate
silicon
cleaning
weight
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010541040A
Other languages
English (en)
Other versions
JP5432180B2 (ja
JP2011508981A5 (ja
Inventor
ラドゥアン ハリド
Original Assignee
エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ filed Critical エス.オー.アイ.テック シリコン オン インシュレータ テクノロジーズ
Publication of JP2011508981A publication Critical patent/JP2011508981A/ja
Publication of JP2011508981A5 publication Critical patent/JP2011508981A5/ja
Application granted granted Critical
Publication of JP5432180B2 publication Critical patent/JP5432180B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture

Abstract

本発明は、半導体基板の疎水性表面を洗浄し準備する方法に関しており、ここで前記半導体基板は、エピタキシャル成長のための下地基板として使用するのに適している。フッ化水素酸(HF)を含有する水溶液によって基板を洗浄する状況において、3未満のpKaを有する強酸をHFと組み合わせて使用することができ、および/または超音波を適用しながらリンスを実施することができる。本発明による方法は、ウォーターマークの低下したレベルを示す疎水性表面を準備することを可能にする。

Description

本発明は、半導体基板のHF処理におけるウォーターマークの低減に関する。
マイクロエレクトロニクス、マイクロメカニクス、集積光学および集積エレクトロニクスの分野において、エピタキシによる積層の生成前に、シリコンやシリコン−ゲルマニウムなどの半導体基板の清浄な表面を準備しておく必要がある。
エピタキシ前の洗浄手順において、「HF仕上げ」と呼ばれる処理工程においてフッ化水素酸を使用することが知られている。フッ化水素酸は、シリコンやシリコン−ゲルマニウムなどの基板から表面酸化物を除去し、表面を疎水性状態にする。対照的に、シリコン層およびシリコン−ゲルマニウム層の複数の洗浄工程におけるステップは、過酸化水素水やオゾンなどの酸化剤の利用を伴うもので、表面酸化物の量を増加させ、それによってより親水性の表面を作り出す。
本発明は、エピタキシ前の表面品質が改善され、特に「ウォーターマーク」として知られる欠陥の出現が最小限に抑えられるように改善された、フッ化水素酸を使用する洗浄方法を提案する。このウォーターマークは、(例え直接目に見えないとしても)洗浄される半導体ウェハ表面の中心(またはこの幾何学的中心に近い点)を起点とする直線上に配列された(溶液−表面溶解および/または沈澱(再沈澱))によってもたらされる)一連の表面欠陥によって構成される。このタイプのパターンは、リンスステップおよび乾燥ステップ中に使用される、ウェハの幾何中心またはその近くにある回転軸の周りでの回転を伴うウェハ回転手順によって生じ、縞状のパターンをもたらす。
それに加えて、当技術分野において、「枚葉式」工程がウォーターマーク形成という特定の問題を生じることが認められるので、「枚葉式」工程において有効な洗浄薬品を供給す必要がある。半導体ウェハの取扱いにおいて、「枚葉式」装置と「ウェットベンチ」装置は区別される。(SEZ社のSEZ304のような)「枚葉式」装置では、一枚の基板が、水平に置かれて、1枚ずつ基板上に薬品溶液を塗布することにより、一度にエッチングされる。対照的に、(PRETECH装置のような)「ウェットベンチ」装置では、例えば25枚または50枚の基板からなるバッチが、薬品のエッチング溶液の槽に浸される。「枚葉式」装置は、原理的に、「ウェットベンチ」装置と比較して、各ウェハに新鮮な溶液が塗布されること、ウェハ表面の均一性の向上が得られること、ウェハ間のよりよい一様性など、複数の利点を提供することができる。
本発明は、必ずしも半導体技術の特定の領域に限定されるものではないが、所望のヘテロ構造を得るためにスマートカット(登録商標)技術を使用するsSOI(strained silicon on insulator、歪みシリコン・オン・インシュレータ)型の構造の製造において特に有意義である。スマートカット技術の実施の実例は、従来技術で開示されている(特許文献1または非特許文献1参照)。
この技術は、下記のステップを含む。
a)基板中に水素やヘリウムなどの軽元素のイオンを十分な量注入して、注入ゾーンが微小空洞または小板の形成により弱いゾーンを生成するように、これらの軽元素イオンをドナー基板(例えばシリコン)の片面に打ち込むステップ、
b)ドナー基板のこの面をレシーバ基板と張り合わせるステップ、
c)イオン注入を受けた表面とこの注入によってある深さに生成された弱いゾーンとの間に位置するドナー基板の部分をレシーバ基板へと移転させることを可能にするために、注入ゾーン付近でドナー基板をへき開/断裂させるステップ。SOI(silicon on insulator)構造は、このようにして得ることが可能である。
スマートカット技術(登録商標)の代表的な応用例では、まず、上にSiGe(シリコン−ゲルマニウム)バッファ層が作成される、シリコンの支持基板を備え、最上層にSiGeの緩和層を備える、ドナー基板の作成を含むことができる。バッファ層は、支持基板との界面において非常に低濃度のゲルマニウムを有し、他方の界面において、緩和層中のゲルマニウム濃度に近いまたは同等のゲルマニウム濃度を有する。
緩和SiGe層の上に、エピタキシを用いて歪みシリコンの層を形成することができる。歪みシリコンにおいては、シリコンがSiGe表面に成長し、純粋なシリコンよりも広い原子間隔を有することを余儀なくされるが、歪みシリコンは、より大きな電荷キャリア移動度を示し、したがってより大きなトランジスタ動作速度を示す。
上記の3つの(sSi/SiGe/Si)を備える層のアセンブリが、スマートカット技術(登録商標)においてドナー基板として使用される。ドナー基板は、次に適切なアクセプター基板に張り合わせられ、レシーバ基板上に歪みシリコンを備える最終ウェハの作成の際に、ドナー基板の元々のシリコン層およびSiGe層が取り外される。
このシステムでは、緩和層中のゲルマニウムの濃度は、歪みシリコン層で必要とされる歪みの程度に応じて変わり得る。
エピタキシによる歪みシリコン層の成長の前に、HF仕上げ手順によるSiGe表面の洗浄が、一般的に行われる。HF仕上げ手順は、酸化物を除去し、表面を疎水性にする。HF仕上げの適用前に緩和SiGe層の研磨が一般的に行われる。歪みシリコン層は一般にかなり薄く、200Å程度の厚さを有する。したがって、この層の品質を可能な限り制御できることが重要である。最終sSOI基板の作成において、SiGe緩和層を取り外した後、エピタキシによって成長させた歪みシリコンと元々のSiGeとの間の接触面が、再度露出され、欠陥がある場合は、これらの欠陥が最終sSOI製品において露出する。
ここで、sSOI表面に、レシーバ基板上に移転させた後にさらなるエピタキシ(「再エピタキシ」)を施してもよいが、これが元々の表面欠陥による結果を消滅させるには十分でないことがあり得ることにも留意されたい。
この状況において、エピタキシの前のSiGe層のHF仕上げ処理が重要である。この手順が「ウォーターマーク」として知られる表面欠陥を引き起こし得ることは、公知である。リンスに使用する脱イオン水中に溶存する酸素の存在や、ウェハの乾燥中にウェハの近くに存在するフッ化水素酸蒸気の存在など、様々な原因がウォーターマークの出現の背景となっていると考えられている。これらの要因は、従来技術で論じられている(非特許文献2参照)。
HF仕上げ処理の後に、残っている酸素を除去するために、H2ベークを使用して高温(約800℃)での熱処理を実施することは、今日公知である。しかしながらある量のエネルギー消費を必要とするこの熱処理は、ウォーターマークの問題を完全には解決しない。
HF溶液で、次いで強酸化剤を含有する溶液で連続的に処理する、半導体表面のウェット洗浄が、従来技術で開示されている(特許文献2参照)。HFの存在下で塩酸(HCl)を使用すると、貴金属の存在下でのシリコン表面の酸化に起因する、表面の粗面化が、または孔食を形成する傾向が低下することが教示されている。例示されている相対濃度は、0.2%HFおよび1.0%HClである。酸化処理を伴う基板処理の諸段階で、例えばオゾン含有溶液を用いる処理中に超音波を使用することが従来技術で開示されている(特許文献2参照)。
特許文献3は、親水性酸化物表面層を有するシリコンウェハを製造するための多段階工程に関する。層をリンスすることおよび乾燥することは除き、この多段階工程は、最初に酸化性溶液(NH4O:H22:H2O)を塗布し、続いてフッ化水素酸(HF)および塩酸(HCl)を含有する水溶液を塗布し、続いて最後に(H22およびHClの両方を含有する)酸化性溶液を塗布することを伴う。したがってHFおよびHClによる処理では、最終的な親水性酸化物を含む表面の形成前に、中間の疎水性表面を生成する。特許文献3は、HClが可溶性金属化合物の生成によって表面からの金属の除去を可能にすることを教示している。最初の酸化性溶液(NH4O:H22:H2O)による表面の処理中に超音波を使用することは、特許文献3に例示されている。
フッ化水素酸含有水溶液による処理中にシリコンウェハなどの半導体表面の粒子汚染を減少させるためにシクロデキストリンを使用することが、従来技術で開示されている(特許文献4参照)。
このように、半導体表面を洗浄するための従来技術のいくつかの洗浄法が公知であるが、上記の引用文献は、ウォーターマークという特定の問題を対象としていず、特にその後のエピタキシャル成長のための最終生成物として疎水性表面を提供することに関するものではなく、または技術的効果を達成するために洗浄組成物中にさらなる必須成分を必要としない。超音波は、上記の複数の洗浄法のうちのいくつかに開示されているが、ウォーターマークに関しても、親水性表面を生じさせる酸化処理段階とは異なる、疎水性表面を生じさせるHFベースの処理段階の枠組みにおいても、開示されていない。
米国特許第5374564号明細書 米国特許出願公開第2007/0256705号明細書 米国特許弟5932022号明細書 米国特許第5051134号明細書
A.J.Auberton−Herve et.al., "Why can Smart−Cut Change the Future of Mocroelectronics?",Int.Journal of High Speed Electronics and Systems,Vol.10,No.1,2000,pp.131−146 Namba et.al.,"Insights Into Watermark Formation and Control",Solid State Phenomena,Vols.103−104(2005)pp83−86
本発明者は、エピタキシャル成長のためのベース基板として使用するのに適した半導体基板を準備するために、フッ化水素酸水溶液による処理の枠組みの中で半導体基板の疎水性表面を洗浄し準備する工程におけるウォーターマークの形成を調べた。
驚くべきことに、フッ化水素酸水溶液による処理に続いて脱イオン水によりリンスする際に超音波を適用することにより、ウォーターマークの形成を低減できることが見出された。
したがって、第1の態様では、本発明は、ウォーターマークの出現を抑制するように半導体基板の疎水性表面を洗浄し準備する方法を対象とし、半導体基板は、エピタキシャル成長のための下地基板として使用するのに適しており、疎水性表面を洗浄し準備する方法は、
(a)フッ化水素酸(HF)を含有する水溶液によって基板を洗浄するステップと、次いで
(b)リンスの実施中に、前記基板に超音波を当てながら脱イオン水により基板をリンスするステップと
を含む。
また、ウォーターマークを減少させることを対象とする同じの研究の試みの中で、HF仕上げ手順において適切な濃度の第2の強酸でフッ化水素酸水溶液を希釈することによって、ウォーターマークの形成が驚くほど減少することがあり得ることを見出した。
したがって、第2の態様では、本発明は、ウォーターマークの出現を抑制するように半導体基板の疎水性表面を洗浄し準備する方法を対象とし、半導体基板が、エピタキシャル成長のための下地基板として使用するのに適しており、疎水性表面を洗浄し準備する方法は、
(a)3未満のpKaを有する強酸を加えたフッ化水素酸(HF)を含有する水溶液であって、水溶液中で使用される強酸の重量濃度がフッ化水素酸(HF)の重量濃度よりも低い、水溶液により前記基板を洗浄するステップと、
(b)脱イオン水により基板をリンスするステップと、
(c)前記基板を乾燥するステップと
を含む。
注意すべきは、疎水性の最終表面を生成するために半導体基板にHFベースの処理を施す状況において、ウォーターマークを減少させるために、超音波の使用と第2の強酸の使用の両者を組み合わせて、本発明の2つの態様を組み合わせることが可能であることであろう。
本発明はさらに、
α)本発明の上記の第1の態様および/または第2の態様による方法の1つである、フッ化水素酸(HF)を含有する水溶液を用いる方法によって、初期に存在する基板の表面層を洗浄し準備するステップと、
β)このように洗浄され準備された表面上でエピタキシアル成長を実施するステップと
を含む、基板の表面にエピタキシャル層を付加する方法に関する。
最後に、本発明はさらに、本発明の上記の第1の態様および/または第2の態様に従って得られるような洗浄され準備された基板に関する。本発明はまた、そのように洗浄され準備された基板上でのエピタキシャル成長によって得られる表面層を有する基板にも関する。
本発明の第1の態様および第2の態様によって提案される解決策は、エピタキシャル成長のための疎水性表面を維持しながら酸化物を除去することを可能にする。
この手法は、HF仕上げ手順を改善するための、当業者にとって現在公知の水素雰囲気中でのベーク、および例えば酸素を窒素で置き換えることによる、または乾燥時間を変えることによる、リンスし乾燥する手順の変更とは異なる。
ここでも注目すべきは、本発明の第1の態様および第2の態様によって提案される解決策は、HF処理した疎水性表面が単に一時的な中間物である、親水性酸化物表面を準備することではなく、最終疎水性表面を準備することに関するものであることであろう。このような方法は、従来技術で開示されている(特許文献2または特許文献3参照)。実際に、HF処理された疎水性表面は、本発明においては、さらに、追加の洗浄ステップなしでエピタキシによって表面を成長させ、高品質の最終基板を得ることを可能にする目的で準備される。したがって、本発明の好ましい実施形態では、洗浄し準備する工程の後に、親水性表面を生成させるために、こうして得られた表面に対して過酸化水素水、オゾンなどの酸化剤によるいかなる処理も行わない。
本発明の第1の態様および第2の態様によって提案される解決策はまた、有機環状分子、より具体的にはシクロデキストリン(特許文献4参照)のようなさらなる有機添加剤の洗浄溶液への必須の添加を必要としない。
本発明の第1の態様による実施形態における、HF溶液により洗浄し、超音波に暴露しながら脱イオン水でリンスしたsSOI基板の写真である。 本発明の第1の態様による実施形態における、HF溶液により洗浄し、超音波に暴露せず脱イオン水でリンスしたsSOI基板の写真である。
本発明の第1の態様または第2の態様による好ましい実施形態では、洗浄される表面は、シリコン、歪みシリコンまたはシリコン−ゲルマニウムの表面層を含む。
また、本発明の第1の態様または第2の態様による好ましい実施形態では、ステップ(a)の水溶液中で使用されるフッ化水素酸(HF)の濃度は、0.05重量%<[HF]<49重量%の範囲、好ましくは0.5重量%<[HF]<10重量%の範囲に含まれる。この場合の濃度は、HF:水(H2O)の重量:重量ベースでH2O中のHFの絶対濃度を指すことに留意されたい。つまり49重量%のHFは、マイクロエレクトロニクスにおける使用のために市販されている標準のHF49%水溶液を希釈せずに塗布することに対応するはずである。4.9重量%のHF濃度は、市販の標準のHF49%水溶液1重量部を脱イオン水9重量部と混合することによって得られる。
本発明の第1の態様に関して、疎水性表面を生成するために、HF水溶液による処理の枠組みにおいて脱イオン水によるリンスに加えて超音波を同時に使用することに関して、HF溶液を塗布するステップ(a)の後で、超音波を基板にさらしながらリンスするステップ(b)の前に、オプションとして別のステップ(b0)において、基板を、超音波を適用せずに脱イオン水によりリンスしてもよい。
本発明の第1の態様では、リンスステップ(b)に続いて、ステップ(c)において基板を乾燥させることが好ましい。乾燥は、下記にさらに詳細に説明されるように、ガス流により、例えば不活性ガスを使用して、または単純なスピニングによって行うことができる。
本発明の第1の態様では、洗浄方法のステップ(b)において超音波を適用する際に、適用される超音波出力は、最小100ワットから最大1200ワットの範囲、好ましくは最小800から最大1000ワットの範囲であることが好ましい。適用される超音波周波数の好ましい値は、最小1kHzから最大10MHzの範囲、好ましくは最小700kHzから最大1MHzの範囲である。超音波の適用時間の好ましい値は、最小1秒から最大5分の範囲、好ましくは最小10秒から最大60秒の範囲である。
上に述べたように、本発明の第2の態様は、疎水性表面を生成するためのHF水溶液による処理の枠組みにおいて、3未満のpKaを有する強酸に加えてフッ化水素酸(HF)を含有する水溶液により半導体基板を洗浄する方法に関するものであって、ここで記水溶液中で使用される強酸の重量濃度は、フッ化水素酸(HF)の重量濃度よりも低い。
本発明の第2の態様の好ましい実施形態では、本発明の第2の態様の上記の方法のステップ(a)の水溶液中でフッ化水素酸(HF)と組み合わせて使用される強酸は、0未満のpKaを有する。この強酸は、塩酸(HCl)、硝酸(HNO3)、硫酸(H2SO4)および過塩素酸(HClO4)からなる群から選択されるのが最も好ましい。この群中で現時点で最も好ましい強酸は、塩酸(HCl)である。塩酸(HCl)を使用する好ましい実施形態では、洗浄水溶液中で使用される塩酸(HCl)の濃度は、0.01重量%<[HCl]<38重量%の範囲である。ただし、HClの重量濃度がHFの重量濃度よりも低い。この場合のHClの濃度は、HCl:H2Oの重量:重量ベースでH2O中のHClの絶対濃度であり、それが標準の市販HClの38%重量濃度を超えないことに留意されたい。一例として、38重量%の市販HCl1重量部を2重量部市販の49重量%のHFおよび脱イオン水37重量部と組み合わせて使用すると、0.95重量%のHClおよび2.45重量%のHFを有する最終溶液が得られる。
第1の態様または第2の態様による本発明では、ステップ(a)において塗布されるHF含有洗浄溶液中にさらなる添加剤を使用することは、可能であるが不可欠ではない。現時点で好ましい実施形態では、有機環状分子、より具体的にはシクロデキストリンは、HF含有洗浄溶液に添加されない。
第1の態様または第2の態様による本発明では、洗浄工程の温度は、現時点ではいずれにせよ重要であるとは考えられていない。10℃から90℃の温度が、より好ましくは15℃から60℃、最も好ましくは20℃前後または半導体製造の実施における標準の周囲温度が、洗浄工程に使用できると考えられる。
本発明における乾燥条件(本発明の第1の態様または第2の態様のいずれかによる方法のステップ(c))に関して、ガス流により、特に窒素やアルゴンなどの不活性ガスの流れを使用して乾燥する、または単純なスピニングによって蒸発乾燥を引き起こすなど、別のシステムが考えられ得る。場合によっては、例えばより疎水性の表面を用いて、表面張力勾配を使用するIPA(イソプロピルアルコール)ベースの乾燥技術を、有利に、不活性ガス流による乾燥と組み合わせて使用することを採用することが可能である。スピン乾燥法が、本発明の現時点における好ましい実施形態である。スピン乾燥ステップ(c)の時間は、典型的には30秒から5分の範囲内に含まれる。
洗浄工程の時間については、本発明の第1の態様または第2の態様のいずれかによる方法の洗浄ステップ(a)において1秒から5分の間の処理時間が使用できることが考えられる。現時点で好ましい洗浄時間は、5秒から40秒の間に含まれる。
リンスステップ(b)については、本発明の第1の態様または第2の態様のいずれかによる方法の洗浄ステップ(a)において1秒から5分の間のリンス時間が使用でき、現時点で好ましいリンス時間は5秒から40秒の間に含まれると考えられる。本発明の第1の態様では、上記のように、超音波の適用時間は、最小1秒から最大5分の範囲内、好ましくは最小10秒から最大60秒の範囲内であり、超音波がリンス中にだけ適用されることが考えられる。
本発明の第1の態様または第2の態様のいずれかにおいて、好ましい実施形態では、枚葉式ウェハ洗浄装置が使用される。
前に述べたように、本発明はさらに、基板の表面にエピタキシャル層を付加する方法であって、
α)本発明の第1の態様または第2の態様に従ってフッ化水素酸(HF)を含有する水溶液で表面層を洗浄することを伴う工程により初期に存在する基板の表面層を洗浄し準備するステップと、
β)洗浄され準備された表面上にエピタキシャル成長を実施するステップと
を含む方法に関する。
エピタキシは、シリコンベースの半導体ウェハ製品の製造分野の当業者にとって周知の方法である。気相エピタキシ(化学的気相成長の一形態)を用いて、種表面上で結晶成長を引き起こすことができる。一般的な気相法では、例えば、気相のハロゲン化ケイ素または水素化ケイ素とエピタキシャル層(例えば、元素状シリコン)になるべき固体材料との間の高温(1000℃以上)平衡が利用される。水素化物気相エピタキシ(HVPE)を、本発明に従って洗浄される基板に適用されるエピタキシャル成長法に使用することができる。
本発明の第2の態様による実施形態の非限定的な例において、バルクシリコン基板を、下記の表1に記載の様々なHCl/HF混合液により洗浄した。使用した乾燥条件は、2200RPMで1分間の回転(スピン乾燥)による乾燥を伴うものであった。
得られた表面を、(光散乱による)SP1によって解析した。いわゆる「ウォーターマーク」は、写真上に、ウェハの中心から始まって縁部に到る直線状の線を形成する一続きの点として現れる一連の表面欠陥である。表面欠陥の線が認められた場合、ウォーターマークの存在が、表1の対応する列中に「有」で示される。
Figure 2011508981
同様に、本発明の第1の態様による実施形態の非限定的例において、strained−silicon−on−insulator(sSOI)基板は、HClを添加せずに1.5重量%の濃度のHF溶液により洗浄した。HFによる処理時間は、10秒であり、同時に超音波に暴露しながら脱イオン水でリンスした時間は、25秒であった。本発明の第1の態様による試験では、得られたその結果を添付の図2に示したが、超音波は、1000Wの出力、1MHzの周波数、42秒の適用時間で適用した。添付の図2に示したように、SP1観察によって、0.40μmにおいてわずか220個の欠陥が観察され、ウォーターマークは観察されなかった。対照的に、同じHF溶液で処理したが同時に超音波を当てなかった同じsSOI基板は、添付の図1に示したように、0.40μmで2500個の欠陥を示し、ウォーターマークが見られた。

Claims (21)

  1. ウォーターマークの出現を抑制するように半導体基板の疎水性表面を洗浄し準備する方法であって、前記半導体基板がエピタキシャル成長のためのベース基板として使用するために適したものであり、前記疎水性表面を洗浄し準備する方法が、
    (a)フッ化水素酸(HF)を含有する水溶液により前記基板を洗浄するステップと、
    (b)リンスの実施中に、前記基板に超音波を当てながら脱イオン水により前記基板をリンスするステップと
    を含むことを特徴とする方法。
  2. ステップ(a)の後でステップ(b)の前に、別のステップ(b0)において、前記基板は、超音波を当てずに脱イオン水によりリンスされることを特徴とする請求項1に記載の方法。
  3. 前記リンスステップ(b)に続いて、前記基板は、ステップ(c)において乾燥されることを特徴とする請求項1または2に記載の方法。
  4. 当てられる超音波出力は、最小100ワットから最大1200ワットの範囲、好ましくは最小800ワットから最大1000ワットの範囲であることを特徴とする請求項1乃至3のいずれか一項に記載の方法。
  5. 当てられる超音波周波数は、最小1kHzから最大10MHzの範囲、好ましくは最小700kHzから最大1MHzの範囲であることを特徴とする請求項1乃至4のいずれか一項に記載の方法。
  6. 超音波が当てられる時間は、最小1秒から最大5分の範囲、好ましくは最小10秒から最大60秒の範囲であることを特徴とする請求項1乃至5のいずれか一項に記載の方法。
  7. ウォーターマークの出現を抑制するように半導体基板の疎水性表面を洗浄し準備する方法であって、前記半導体基板が、エピタキシャル成長のためのベース基板として使用するのに適したものであり、
    (a)3未満のpKaを有する強酸に加えてフッ化水素酸(HF)を含有する水溶液であって、前記水溶液中で使用される前記強酸の重量濃度がフッ化水素酸(HF)の重量濃度よりも低い、前記水溶液により前記基板を洗浄するステップと、
    (b)脱イオン水により前記基板をリンスするステップと、
    (c)前記基板を乾燥するステップと
    を含むことを特徴とする方法。
  8. ステップ(a)の前記水溶液中で使用される前記強酸は、0未満のpKaを有することを特徴とする請求項7に記載の方法。
  9. 前記強酸は、塩酸(HCl)、硝酸(HNO3)、硫酸(H2SO4)および過塩素酸(HClO4)からなる群から選択されることを特徴とする請求項8に記載の方法。
  10. 前記強酸は、塩酸(HCl)であることを特徴とする請求項9に記載の方法。
  11. ステップ(a)の前記水溶液中で使用される塩酸(HCl)の濃度は、0.01重量%<[HCl]<38重量%の範囲、好ましくは0.01重量%<[HCl]<5重量%の範囲に含まれることを特徴とする請求項10に記載の方法。
  12. 前記基板は、シリコン、歪みシリコン、またはシリコン−ゲルマニウムの表面層を含むことを特徴とする請求項1乃至11のいずれか一項に記載の方法。
  13. 前記基板は、シリコン−ゲルマニウムの表面層を含むことを特徴とする請求項12に記載の方法。
  14. ステップ(a)の前記水溶液中で使用されるフッ化水素酸(HF)の濃度は、重量で0.05%<[HF]<49%の範囲、好ましくは重量で0.5%<[HF]<10%の範囲に含まれることを特徴とする請求項1乃至13のいずれか一項に記載の方法。
  15. ウォーターマークの出現を抑制するように半導体基板の疎水性表面を洗浄し準備する前記方法が、枚葉式ウェハ洗浄装置において実施されることを特徴とする請求項1乃至14のいずれか一項に記載の方法。
  16. 基板の表面にエピタキシャル層を付加する方法であって、
    (α)請求項1から15のいずれか一項に記載の方法により、初期に存在する基板の表面層を洗浄し準備するステップと、
    (β)前記洗浄し準備した表面上でエピタキシャル成長を実施するステップと
    を含むことを特徴とする方法。
  17. 前記基板の前記初期に存在する表面層は、シリコン−ゲルマニウム(SiGe)層または歪みシリコン(sSi)層であることを特徴とする請求項16に記載の方法。
  18. 前記初期に存在する表面層シリコン−ゲルマニウム(SiGe)層は、ステップ(α)において洗浄される露出表面において、Si原子に対するGe原子の百分比として表わして、少なくとも20%のゲルマニウム濃度を示すことを特徴とする請求項17に記載の方法。
  19. ステップ(β)における前記エピタキシャル成長は、歪みシリコン(sSi)層またはシリコン−ゲルマニウム(SiGe)層の成長であることを特徴とする請求項16乃至18のいずれか一項に記載の方法。
  20. 請求項1乃至15のいずれか一項に記載の方法に従って得られることを特徴とする洗浄し準備した基板。
  21. 請求項16乃至19のいずれか一項に記載の方法に従って得られる、洗浄し準備した基板上でのエピタキシャル成長によって得られた表面層を有することを特徴とする基板。
JP2010541040A 2008-01-04 2008-11-18 半導体基板のhf処理におけるウォーターマークの低減 Active JP5432180B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP08305001.3 2008-01-04
EP08305001A EP2077576A1 (en) 2008-01-04 2008-01-04 Process for preparing cleaned substrates suitable for epitaxial growth
PCT/EP2008/065771 WO2009086983A1 (en) 2008-01-04 2008-11-18 Reduction of watermarks in hf treatments of semiconducting substrates

Publications (3)

Publication Number Publication Date
JP2011508981A true JP2011508981A (ja) 2011-03-17
JP2011508981A5 JP2011508981A5 (ja) 2012-01-12
JP5432180B2 JP5432180B2 (ja) 2014-03-05

Family

ID=39217882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010541040A Active JP5432180B2 (ja) 2008-01-04 2008-11-18 半導体基板のhf処理におけるウォーターマークの低減

Country Status (6)

Country Link
US (1) US8076219B2 (ja)
EP (2) EP2077576A1 (ja)
JP (1) JP5432180B2 (ja)
KR (1) KR20100105583A (ja)
CN (1) CN101965625B (ja)
WO (1) WO2009086983A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400890A (zh) * 2013-07-08 2013-11-20 浙江晶科能源有限公司 一种晶硅太阳电池pecvd色差片去膜重镀的返工工艺
CN104766793B (zh) * 2014-01-03 2017-10-31 北大方正集团有限公司 一种酸槽背面硅腐蚀方法
CN106206247A (zh) * 2015-05-25 2016-12-07 宁波时代全芯科技有限公司 清洗半导体元件的方法
CN110061094A (zh) * 2019-03-14 2019-07-26 中山瑞科新能源有限公司 一种碲化镉薄膜电池表面清洗预处理工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03208899A (ja) * 1990-01-12 1991-09-12 Nippon Steel Corp シリコンウェハの洗浄方法
JP2004533118A (ja) * 2001-05-30 2004-10-28 エーエスエム アメリカ インコーポレイテッド 低温搬入出およびベーク
JP2005012076A (ja) * 2003-06-20 2005-01-13 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法
WO2007024515A1 (en) * 2005-08-23 2007-03-01 Asm America, Inc. Silicon surface preparation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4002327A1 (de) * 1990-01-26 1991-08-01 Wacker Chemitronic Verfahren zur nasschemischen behandlung von halbleiteroberflaechen und loesung zu seiner durchfuehrung
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6348157B1 (en) * 1997-06-13 2002-02-19 Tadahiro Ohmi Cleaning method
JP4001662B2 (ja) * 1997-06-27 2007-10-31 株式会社半導体エネルギー研究所 シリコンの洗浄方法および多結晶シリコンの作製方法
US6346505B1 (en) * 1998-01-16 2002-02-12 Kurita Water Industries, Ltd. Cleaning solution for electromaterials and method for using same
US5932022A (en) * 1998-04-21 1999-08-03 Harris Corporation SC-2 based pre-thermal treatment wafer cleaning process
US6429144B1 (en) * 1999-12-28 2002-08-06 Koninklijke Philips Electronics N.V. Integrated circuit manufacture method with aqueous hydrogen fluoride and nitric acid oxide etch
FR2864457B1 (fr) * 2003-12-31 2006-12-08 Commissariat Energie Atomique Procede de nettoyage par voie humide d'une surface notamment en un materiau de type silicium germanium.
KR20060108436A (ko) * 2005-04-13 2006-10-18 매그나칩 반도체 유한회사 반도체 소자 세정용 조성물 및 이를 이용한 반도체 소자의세정 방법
KR100714311B1 (ko) * 2006-01-27 2007-05-02 삼성전자주식회사 실리콘 표면의 세정용액 및 이를 사용하는 반도체 소자의제조방법들
US20080169007A1 (en) * 2006-05-30 2008-07-17 Ismail Kashkoush Apparatus and method for processing a hydrophobic surface of a substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03208899A (ja) * 1990-01-12 1991-09-12 Nippon Steel Corp シリコンウェハの洗浄方法
JP2004533118A (ja) * 2001-05-30 2004-10-28 エーエスエム アメリカ インコーポレイテッド 低温搬入出およびベーク
JP2005012076A (ja) * 2003-06-20 2005-01-13 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法
WO2007024515A1 (en) * 2005-08-23 2007-03-01 Asm America, Inc. Silicon surface preparation
JP2009506538A (ja) * 2005-08-23 2009-02-12 エーエスエム アメリカ インコーポレイテッド シリコン表面の調製

Also Published As

Publication number Publication date
EP2077576A1 (en) 2009-07-08
CN101965625B (zh) 2012-10-03
WO2009086983A9 (en) 2010-07-22
US8076219B2 (en) 2011-12-13
CN101965625A (zh) 2011-02-02
KR20100105583A (ko) 2010-09-29
EP2227821A1 (en) 2010-09-15
JP5432180B2 (ja) 2014-03-05
WO2009086983A1 (en) 2009-07-16
US20100255659A1 (en) 2010-10-07

Similar Documents

Publication Publication Date Title
US7432186B2 (en) Method of surface treating substrates and method of manufacturing III-V compound semiconductors
JP2001319918A (ja) 基板表面の処理方法、半導体素子向け基板表面の処理方法
JP2009176860A (ja) 貼り合わせウェーハの製造方法
TW200902705A (en) Process for cleaning a semiconductor wafer using a cleaning solution
JP6575643B2 (ja) シリコンウェーハの製造方法
JP5432180B2 (ja) 半導体基板のhf処理におけるウォーターマークの低減
JP2007150167A (ja) 半導体ウエーハの平面研削方法および製造方法
JP6529715B2 (ja) シリコンウェーハの製造方法
WO2019087517A1 (ja) 薄膜soi層を有するsoiウェーハの製造方法
JP2007300115A (ja) 層構造の製造方法
JP4857738B2 (ja) 半導体ウエーハの洗浄方法および製造方法
US20040266191A1 (en) Process for the wet-chemical surface treatment of a semiconductor wafer
JP2023506495A (ja) Soi構造から酸化膜を除去する方法およびsoi構造を準備する方法
JP3595681B2 (ja) エピタキシャルウェーハの製造方法
JP4351497B2 (ja) 半導体装置の製造方法、及び半導体製造装置
JP7251419B2 (ja) 貼り合わせsoiウェーハの製造方法
US11798802B2 (en) Methods for stripping and cleaning semiconductor structures
JP2007527604A (ja) ウェハの表面粗さを改善する方法
TWI506690B (zh) Silicon wafer manufacturing method
JPS59106121A (ja) 半導体基板の表面処理方法
JP5953340B2 (ja) 貼り合わせ基板の製造方法
JP2005217312A (ja) Simoxウェーハの製造方法及びその方法で製造されたsimoxウェーハ
JPH0878326A (ja) エピタキシャルウェーハの製造方法
KR20030032448A (ko) 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131205

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5432180

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250