JP2011508504A - 画像センサアレイ、増強画像センサアレイ、電子打ち込み増倍型画像センサアレイ装置、及び、そのような画像センサアレイ用の画素センサ素子 - Google Patents

Abstract

本発明は、表面領域に沿って配列された複数の画素センサ素子を有し、画像に相当する一連のビデオフレームを、指定されたビデオフレームレートで出力する画像センサアレイに関するものであり、複数の画素センサ素子は、単数または複数のビデオフレーム要素を生成するように配列され、各ビデオフレーム要素は、当該ビデオフレームレートに相当する時間で分割された期間を有しており、前記画素センサ素子は、前記複数のビデオフレーム要素から単一のビデオフレームを構成することを特徴とする。また本発明は、本発明に係る像増倍管または電子打ち込み増倍型画像センサアレイ装置に使用される画素センサ素子に関する。
【選択図】図２

Description

従来、ＣＣＤ技術やＣＭＯＳ技術に基づく画像センサアレイは、主に、単一フレーム（静止画像）や一連の連続フレーム（動画像）といったデジタル画像を生成するものとして利用されてきた。このような用途の全てにおいて、その画像情報は、１フレーム分の露光時間内に画像センサアレイに照射された光強度の合計量に比例する階調画素値の２次元配列として生成される（階調画素値は、白黒画像の場合だけでなくカラー情報の場合にも同様に表現される）。

１フレーム分の露光時間内に時間依存性の現象（イベント）や強度変化が生じたとき、このような現象や強度変化を示す情報は、画像センサアレイが当該情報を累積する特性を有するために、失われてしまう。

しかしながら、空間的な光強度分布だけでなく光子の到達時間に画像情報を担わせる場合には、高速電子シャッターの機能が非常に重要である。このような場合、たとえば、レーザ距離ゲート画像化技術（ｌａｓｅｒ ｒａｎｇｅ ｇａｔｅｄ ｉｍａｇｉｎｇ（ＬＩＤＡＲ））や、分子レベルのサンプルの蛍光寿命画像化技術（Ｆｌｕｏｒｅｓｃｅｎｃｅ Ｌｉｆｅｔｉｍｅ Ｉｍａｇｉｎｇ（ＦＬＩ））のように、パルス励起源のタイミングに対する画像光の到達時間は、ＬＩＤＡＲの場合には大気中の光の伝播速度によって決定され、ＦＬＩの場合には分子過程の減衰時間によって決定される。このことは、そのような現象を記録するために数十ナノ秒オーダーのシャッター時間が要求されることを示唆している。

上記のような場合に使用される従来技術は高速電子シャッターを搭載しているが、この高速電子シャッターは、電子画像センサ（ＣＣＤ型センサあるいはＣＭＯＳ型センサ）と光結合された像増倍管（イメージインテンシファイア）内の光電陰極の動作電圧にゲーティングと呼ばれる手段を適用して実現されるものである。この技術を使用することにより、電子画像センサは、ゲート動作により生成された一連の画像（像増倍管から５ナノ秒以下の短いシャッター時間で生成された画像）を単一の画像フレーム（画像シークエンスあるいはビデオシークエンス）に合成しつつ、標準的なビデオフレームレート（すなわち、一般に毎秒２０〜３０フレームあるいはそれより高速のレート）で動作することができる。

１フレーム分の露光時間内のゲート動作により生成された一連の画像（各々が極めて短い期間を有する画像）の強度を合成することにより、信号対雑音比は大きく改善される。このようにしたとき、ゲーティングパルスの短い時間幅（タイム・スロット）で信号光の僅かな成分しか使用することができない状況でも、像増倍管の光子増幅特性は信号増強機能を提供することができる。

ゲート動作によるデジタル画像化に像増倍管を使用する場合の像増倍管の他の重要な特徴は、ゲートが閉じた（オフになった）ときに、シーンや現象からの光が電子画像センサに全く到達しないことである。これにより、後方散乱媒体（たとえば、ＬＩＤＡＲの場合の粉塵や雨や霧）を介して離れている対象シーンを照射するために、あるいは、或る減衰期間の経過後に低強度の蛍光画像（ＦＬＩ）を発生させるために極めて強い励起パルスを使用することができる。

直接光の伝播に対する像増倍管の消光比は、約１０^８と推定されており、これは、光電陰極における光吸収、バイアス角度で狭いチャンネルを有するマイクロチャンネルプレートの使用、並びに、蛍光出力面を被覆する不透光性アルミニウム層によるものである。

ゲート画像化のために像増倍管を使用することは広く知られており、多数の用途に使用されているが、いくつかの欠点がある。一連の画像化工程（ｉｍａｇｉｎｇ ｃｈａｉｎ）における特殊な段階で空間的且つ時間的なノイズが混入することを避けることができず、ＭＴＦを低下させる。さらに、電子シャッターとして動作するために、像増倍管の種類に対応する数百ボルトの陰極電圧の高速なスイッチングが要求されるが、この陰極電圧の値は低い値ではない。そして、このようなゲート動作型像増倍管は電子画像センサのコストを大幅に上昇させる。

本発明は、固体撮像デバイスに関し、特に、表面領域に沿って配列された複数の画素センサ素子を有する画像センサアレイに関する。これら画素センサ素子は、指定されたビデオフレームレートで一連のビデオフレーム時間要素を生成し出力するように配列されており、各ビデオフレーム時間要素は、シーンから到来した光子の時間依存性情報に相当し、画像センサアレイにおいて画像化される。この画像センサアレイは、ビデオフレームレートよりも高速なタイミング特性を有する現象（イベント）の画像化を可能にするものである。

また、本発明は、像増倍管と、上記の固体撮像デバイスである画像センサアレイとの組み合わせに関するものである。

また、本発明は、電子打ち込み増倍型の画像センサアレイ装置に関し、この画像センサアレイ装置は、光電陰極を有する真空槽を備えており、光電陰極は、外部から照射された画像光に曝されたときに前記真空槽内に電子を放出する。画像センサアレイ装置は、当該放出された電子を、前記光電陰極から離間し該光電陰極から電子像を受像するように対向配置された上記画像センサアレイに向けて加速させることにより、動作中に前記画像センサアレイにて当該加速電子を陽極に衝突させて各加速電子から複数の電子を発生させる電界生成手段を備える。

また、本発明は、本発明に係る画像センサアレイに使用される画素センサ素子に関し、前記画素センサ素子は、入射光に応じた電気信号を生成し出力する受光素子と、前記画素センサ素子の境界で発生した電子電荷を収集する電荷収集素子とのうちのいずれか一方と、６個のトランジスタと、複数の画像フレーム要素から動画像の生成を可能にする記憶素子とを備える。

本発明は、上述の課題解決と目的達成のためになされた新規なものであり、前記複数の画素センサ素子は、単一または複数のビデオフレーム要素を生成するように配列されている。各ビデオフレーム要素は、前記ビデオフレームレートに相当する時間で分割された期間を有し、画素センサ素子は、前記複数のビデオフレーム要素から単一のビデオフレームを構成する。

前記複数のビデオフレーム要素は、１ビデオフレーム期間内に複数回に亘って画素センサ素子をオン・オフさせることで得られる。このように１ビデオフレーム期間内に複数のビデオフレーム要素が生成され、各ビデオフレーム要素が小さなサイズのビデオ信号パッケージを含む。これが、ビデオフレーム画像情報全体をもたらすものとなる。各画素センサ素子で得られる複数のビデオフレーム要素は、蓄積されて、実際の読み出し前に完全な単一のビデオフレーム信号を構成するために使用される。

上記構成により、信号対雑音比を大幅に向上させることができる。最も特徴的なことは、本発明に係る画素センサ素子が複数回に亘って切り替えられても、不要な寄生画像信号情報を蓄積しないことである。これにより、その不要な寄生画像信号情報は処理されず、ビデオフレーム信号全体に影響を及ぼすことがない。

本発明の第１の態様に係る画像センサアレイでは、前記ビデオフレーム要素の当該期間は、外部制御信号により決定されるものであり、前記外部制御信号は、前記画像センサアレイにおける画素センサ素子の全部または一部に供給される。

これにより、画素センサ素子の制御タイミングを得て、当該画素センサ素子の一連のオン／オフのスイッチング状態を実現することができ、その結果として、１ビデオフレーム期間内に複数のビデオフレーム要素が得られ、各ビデオフレーム要素は、不要なバックグランドノイズすなわちノイズ信号が減少した所望の小さなサイズのビデオ信号パッケージを含むこととなる。

また、特に、前記外部制御信号は、前記画像センサアレイに結像される外部イベントと同期しつつ当該画像センサアレイに供給される。

本発明に係る画像センサアレイのさらに別の一形態によれば、前記外部イベントは、前記画像センサアレイのビデオフレームレートで分割された期間内に含まれる特有の画像情報を有する。

さらに、本発明に係る他の機能的な形態では、前記画像センサアレイは、結像された外部イベントを増強する像増倍管の出力面と光学手段を用いて結合されている。本発明に係る画素センサ素子は、さらに、６個のトランジスタと、受光素子と、電荷蓄積素子とを備えて構成されることを特徴とする。第１トランジスタは、電源電圧に接続された第１の接続ノードと、前記受光素子の接続ノードに接続された第２の接続ノードとを有し、第３トランジスタは、受光素子の接続ノードに接続されたゲートノードと、前記電源電圧に作動的に接続された第１の接続ノードと、第２トランジスタの第１の接続ノードに作動的に接続された第２の接続ノードとを有している。ここで、画素センサ素子は、さらに、第２トランジスタの第２の接続ノードと第４トランジスタ要素の第１の接続ノードとに作動的に接続された少なくとも１つの記憶素子を含む。

本発明に係る画素センサ素子は、さらに、前記記憶素子の第１の接続ノードに作動的に接続されたゲートノードと、第６トランジスタの第１の接続ノードに作動的に接続された第１の接続ノードと、前記電源電圧に作動的に接続された第２の接続ノードとを有する第５トランジスタを含み、第３トランジスタのゲートノードに作動的に接続された第２の接続ノードを有する第６トランジスタを含むことを特徴とする。

これにより、１ビデオフレーム期間内に画素センサ素子を複数回に亘ってオン・オフにして、受光素子のリセットと複数のビデオフレーム要素の生成とを行うことができる。各ビデオフレーム要素は、ノイズ信号が低減した所望の小さなサイズのビデオ信号パッケージを含み、当該ビデオフレーム周期の終わりでビデオフレームの完全な読み出しが実行されるまで、その画像情報が前記記憶素子に記憶される。画素センサ素子を複数回に亘ってオン・オフするために、リセット回路は、少なくとも第２トランジスタのゲートノードに作動的に接続された第１の接続ノードと、第６トランジスタのゲートノードに接続された第２の接続ノードとを有する少なくとも１つのパルス生成器を含む。これにより、続けてビデオフレーム要素を生成するために画素センサ素子を続けてリセットし、画像情報を記憶素子に蓄積することができる。

従来技術による画素センサ素子の一形態を示す図である。 本発明に係る画素センサ素子の一実施形態を示す図である。

一連のビデオフレーム要素で得られる画像情報を蓄積するために、記憶素子は、少なくとも１つのキャパシタを含み、特に、ＭＯＳ型キャパシタまたはＭＩＭ型キャパシタを含む。ＭＯＳ型キャパシタがさらに改良されて画素センサ素子に衝突した光に感応する場合には、光が照射されるおもて面または裏面を金属遮蔽層で被覆するものとする。これにより、不要な背景雑音信号と考えられる画像情報が所望の画像情報に歪みを与えることを回避することができる。

以下、図１及び図２の添付図面を参照しつつ本発明を詳細に説明する。

図１には、従来技術による画素センサ素子が示されている。このような画素センサ素子は、画像センサアレイ装置に使用することができるものであり、受光素子１０への入射光に応じた電気信号を生成し出力ノード１０ａを介して出力する受光素子（たとえばフォトダイオード）１０を含む。図１では、符号ｈは光を示す。従来技術によれば、受光素子１０は、入射した光子を、画像情報を含むビデオフレーム生成用の電気信号（電圧）に変換する。

従来技術による画素センサ素子はリセット回路を用いてリセットされる。このリセット回路は、画像センサアレイ装置に含まれる全ての画素センサ素子と接続されている。各ビデオフレームのスタート時のリセットの瞬間に、第１トランジスタ１１（Ｍ１）のゲートノードに接続されている全ての画素センサ素子に外部電圧が同時に印加される。第１トランジスタＭ１では、第１の接続ノード１１ａが電源電圧５と接続され、第２の接続ノード１１ｂが受光素子１０の出力ノード１０ａと接続されている。

ビデオフレーム期間の間、受光素子１０は、入射光（光子ｈ）に曝されており、これにより受光素子１０の両端間電圧が低下する。ビデオフレームレートに対応する所定の露光時間の経過後、受光素子１０における残存電圧が第２トランジスタ１２（Ｍ２）を介して読み出される。この読み出しを行うために、第２トランジスタ１２の第１の接続ノード１２ａが受光素子１０の出力ノード１０ａに作動的に接続されている。第２トランジスタ１２の第２の接続ノードは、第３トランジスタ１３（Ｍ３）のゲートノード１３ｃに接続されている。第３トランジスタＭ３は、受光素子１０からの電圧信号を増幅し、その増幅電圧信号を第４トランジスタ１４（Ｍ４）に与える。第４トランジスタ１４の第１の接続ノード１４ａは、第３トランジスタ１３の第２の接続ノード１３ｂに接続されている。当該ビデオフレーム期間の間、第４トランジスタ１４は「閉」状態にあり、当該ビデオフレーム期間の終わりで「開」状態となって増幅電圧信号を第２の接続ノード１４ｂを介して画素センサ素子１の出力ノード６に出力する。

通常、接続ノード６は、画素センサアレイ内のカラム増幅器に接続されている。

後続するビデオフレーム期間の各々に対して、第１トランジスタ１１（Ｍ１）のゲートノードにリセット信号を供給することにより、受光素子を電源電圧５でリセットする必要がある。第１トランジスタ１１では、第１の接続ノード１１ａが電源電圧５と接続されるとともに、第２の接続ノード１１ｂが受光素子の接続ノード１０ａと第２トランジスタ１２（Ｍ２）の第１の接続ノード１２ａとに接続されている。

上記従来技術による公知の画素センサ素子１の欠点は、受光素子１０の露光期間において、現実の所望の画像情報と不要な画像情報との間を区別することができないことである。後者の不要な画像情報は、信号対雑音比を悪化させてしまう。実際、１ビデオフレーム期間の間、受光素子１０は不要光を含む全ての入射光に曝されているので、全ての光子が収集され、電気信号に変換されて接続ノード１０ａに出力される。

本発明の好ましい一実施形態は、外部制御電圧が（オン状態の）センサに供給されたときに、固体撮像センサにおいてビデオフレームレートに対応する時間で分割された短い期間内に複数の画像フレーム要素の検出及び蓄積を行い、他の場合（オフ状態の場合）に外部制御電圧が供給されたときには光に感応しないことを実現するものである。本実施の形態は、画像センサの１露光フレーム内に連続的なオン・オフ制御を可能にするものである。このような高速動作を画素センサアレイで行いつつ、ビデオフレーム期間の終わりに画像全体の読み出しを現実的な読み出し速度で行うことができる。本実施形態は、図２に示されるように、６個のトランジスタを含む画素アーキテクチャ（画素回路）からなる。

本発明に係る画素センサ素子１００は、図２に開示されるように、１ビデオフレーム期間に、不要な画像信号情報が最大限除去された所望の画像信号情報のみを含む電気信号、あるいは大部分が所望の画像信号情報で構成される電気信号を合成することを可能にするものである。

図２における画素センサ素子１００は、外部同期信号を用いて１ビデオフレーム期間内に複数回に亘ってオン・オフ動作する。外部同期信号は、トランジスタ１２０（Ｍ２），１６０（Ｍ４）のゲートノードに接続されたリセット回路を介して画素センサ素子１００に供給される。

本発明によれば、第３トランジスタ１３０（Ｍ３）のゲートノード１３０ｃは、画素センサ素子（受光素子）１００の出力ノード１００ａと作動的に直接接続されている。第３トランジスタ１３０の第１の接続ノード１３０ａは、電源電圧５０と作動的に接続されている。第２の接続ノード１３０ｂは、第２トランジスタ１２０（Ｍ２）の第１の接続ノード１２０ａと接続されている。

本発明によれば、第２トランジスタ１２０（Ｍ２）の第２の接続ノード１２０ｂは、第４トランジスタ１４０（Ｍ４）の第１の接続ノード１４０ａと接続されている。

図１に示される従来技術と比べると、図２の画素センサ素子は、第２トランジスタ１２０の第２の接続ノード１２０ｂと、第４トランジスタ１４０の第１の接続ノード１４０ａと、第５トランジスタ１５０（Ｍ５）のゲートノード１５０ｃとに作動的に接続された第１の接続ノード１７０ａを有する記憶素子１７０を備えている。

本発明によれば、１ビデオフレーム期間内に図２の画素センサ素子を複数回リセットさせるために、受光素子１００の出力ノード１００ａから出力された電圧信号が、第３トランジスタ１３０及び第２トランジスタ１２０を介して、記憶素子１７０に収集され保持される。記憶素子１７０に保持された電気信号は、同一のビデオフレーム期間内に受光素子１００を次回リセットするための新たなリセット電圧として使用される。

上記を実行するために、図２の画素センサ素子には、新たに２つのトランジスタ１５０，１６０が追加されている。これらトランジスタ１５０，１６０は、記憶素子１７０に保持された電圧信号を増幅し、その増幅信号を、次に続くビデオフレーム要素を生成するための新たなリセット電圧として受光素子１００に供給する。ここで、第５トランジスタ１５０の第１の接続ノード１５０ａは、第６トランジスタ１６０（Ｍ６）の第２の接続ノード１６０ｂと作動的に接続されている。さらに、第５トランジスタ１５０の第２の接続ノード１５０ｂは、電源電圧５０と接続されている。第６トランジスタ１６０の第１の接続ノード１６０ａは、フォトダイオード１００の第１の接続ノード１００ａと接続されている。

１ビデオフレーム期間において、トランジスタ１２０（Ｍ２），１６０（Ｍ４）のゲートノードに外部電気信号を印加することにより画素センサ素子１００は複数回に亘ってリセットされる。リセットとリセットとの間（たとえば５０ナノ秒程度の短い時間と考えることができる）に、画像情報は、受光素子１００で取得され、記憶素子１７０に出力されて、ビデオフレーム要素情報信号と呼ばれるものとして保持される。

ビデオフレーム期間の終わりに第４トランジスタ１４０が開状態となり、完全なビデオフレームが読み出され、画素センサ素子の接続ノード６０に出力される。

ビデオフレーム情報信号を完全に読み出す前に複数のビデオフレーム要素（リセット時間とリセット時間の間に得られる画像情報信号）を蓄積すると、信号対雑音比が顕著に増加する。画素センサ素子が１ビデオフレーム期間内に複数回に亘ってオン・オフされると、画素センサ素子がオフ状態にされている間に画素センサ素子内で生成された不要な寄生画像信号情報が記憶素子１７０内に累積されることがない。

よって、本発明によれば、トランジスタ１２０，１６０のゲートノードに接続された外部回路と同期してゲート動作による複数の画像が生成取得され、これら複数の画像から単一のビデオ画像フレームが構成され、接続ノード６０から読み出されることとなる。

上記の構成により、本発明に係る画素センサ素子は、従来技術に係る像増倍管や電子打ち込み増倍型アクティブ画素センサの動作に必要な電圧よりも、２０分の１や３０分の１も小さいスイッチング電圧を用いてオン・オフ動作することができる。

本発明に係る画素センサ素子は、好ましくはシリコンから作製された、２００ｎｍ〜１１００ｎｍの波長域で動作可能な受光素子１００に直接入射する光子を画像化するために使用することができる。他の実施形態では、受光素子１００は、ＩｎＧａＡｓ材料やＩＩＩ−Ｖ族化合物半導体材料から作製された７００ｎｍ〜１９００ｎｍの波長域で動作するものであってもよい。

本発明に係る画素センサ素子は、近年入手可能な固体撮像センサとは異なる、或るスペクトル感度を与える低光量条件下で信号対雑音比を向上させる像増倍管と組み合わせて使用することができる。他の実施形態では、本発明に係る画素センサ素子は、電子打ち込み増倍型の画像センサアレイ装置に使用することができる。

さらに他の実施形態では、記憶素子１７０は、キャパシタ（特に、ＭＯＳ型キャパシタ）として構成されてもよい。ＭＯＳ型キャパシタが感光性を有する場合は、画素センサ素子がオフ状態となる期間に不要な外乱や寄生的な外乱が発生することを回避するために遮光層を追加すべきである。そのような遮光層は、画素センサアレイの光照射時の動作モード（おもて面または裏面のいずれかに光が照射される動作モード）に応じて、画素センサアレイのいずれかの表面領域上に形成することができる。また、そのような遮光層は金属遮光層であればよい。そして、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）型キャパシタを上記の記憶素子として使用することもできる。

上記センサの画素アーキテクチャは、ゲート動作による画像化技術の様々な用途に適用可能なものであり、たとえば、シーンその他の現象（イベント）から固体撮像素子に直接入射した光子を画像化する用途に適用することができる。この固体撮像素子は、２００ｎｍ〜１１００ｎｍの波長域の光をおもて面側または裏面側で受光するものとしてシリコンで作製されてもよいし、あるいは、７００ｎｍ〜１９００ｎｍの波長域用にＩｎＧａＡｓやＩＩＩ−Ｖ族化合物半導体で作製されてもよい。特に、〜１５００ナノメートル程度の目に安全なレーザ波長領域でのゲート動作が有力な候補となる。

第２に、このアーキテクチャによるセンサは、低照度または低信号強度の場合に信号利得を増強する像増倍管と組み合わせることができるものである。あるいは、電子センサに不適用なスペクトル感度を与える像増倍管と組み合わせることもできる。かかる場合には、像増倍管における光電陰極の高電圧の高速なゲーティングが要求されなくなる。

第３に、上記センサの画素アーキテクチャは、電子打ち込み増倍型と呼ばれる形態で使用することができるものである。かかる形態では、電子センサ全体が電子打ち込み増倍型アクティブ画素センサ、すなわち真空槽内に組み込まれた固体撮像素子を有する半導体画像センサとして構成される。このようなデバイスでは、シーンから到来した光子は、前記固体センサと対向するように組み込まれた光電陰極で光電子を発生させる。次に、光電子は、１５００ボルト程度で形成された電界により前記半導体画像センサの方向に加速させられる。

そのような加速の後の高い運動エネルギーにより、高速で入射した光電子の各々について数百個の電子電荷が固体センサ内で生成されて信号に利得を与えることとなる。従来の電子打ち込み増倍型のアクティブ画素センサでは、ゲート動作には、極めて高い電圧の供給を非常に高速でオン・オフすることが要求される。本件の新規な画素アーキテクチャでは、高速な繰り返し周期で高い動作電圧をゲーティングすることが要求されなくなり、適度なＴＴＬレベル電圧でゲーティングすればよい。

さらには、上記の新規な画素アーキテクチャはオフ動作時に光子に反応しないので、従来の電子打ち込み増倍型アクティブ画素センサにおける、高電圧がゲート・オフされたときの光子に対して寄生的に残る不要な感度が回避される。

Claims (12)

1. 表面領域に沿って配列された複数の画素センサ素子を有し、指定されたビデオフレームレートで画像に相当する一連のビデオフレームを生成し出力する画像センサアレイであって、
   前記複数の画素センサ素子は、各々が前記ビデオフレームレートに相当する時間で分割された期間を有するビデオフレーム要素を生成するとともに、複数の前記ビデオフレーム要素から単一のビデオフレームを構成する
   ことを特徴とする画像センサアレイ。
2. 請求項１に記載の画像センサアレイであって、
   前記ビデオフレーム要素の当該期間は、外部制御信号により決定されるものであり、
   前記外部制御信号は、前記画素センサ素子の全部または一部に供給される
   ことを特徴とする画像センサアレイ。
3. 請求項２に記載の画像センサアレイであって、前記外部制御信号は、当該画像センサアレイに結像される外部イベントと同期して供給されることを特徴とする画像センサアレイ。
4. 請求項３に記載の画像センサアレイであって、前記外部イベントは、前記ビデオフレームレートで分割された期間内に含まれる特有の画像情報を有することを特徴とする画像センサアレイ。
5. 請求項１から４のうちのいずれか１項に記載の画像センサアレイであって、当該画像センサアレイは、結像された外部イベントを増強する像増倍管の出力面と光学手段を用いて結合されていることを特徴とする画像センサアレイ。
6. 真空槽を有する電子打ち込み増倍型の画像センサアレイ装置であって、
   照射された画像光に曝されたときに前記真空槽の中に電子を放出する光電陰極と、
   前記光電陰極から電子像を受像するように該光電陰極と対向配置された陽極の方向へ、前記光電陰極から放出された電子を加速させることにより、動作中に前記電子を前記陽極に衝突させて前記陽極の表面付近で電子正孔対を発生させる電界生成手段と、
   を備え、
   前記陽極は、請求項１から５のうちのいずれか１項に記載の画像センサアレイとして構成されている
   ことを特徴とする画像センサアレイ装置。
7. 請求項１から５のうちのいずれか１項に記載の画像センサアレイで使用される画素センサ素子であって、
   入射光に応じた電気信号を生成し出力する受光素子と、前記画素センサ素子の境界で発生した電子電荷を収集する電荷収集素子とのうちのいずれか一方を備えるとともに、
   前記画素センサ素子内で信号を保持する少なくとも１つの記憶素子と、
   第１トランジスタ、第２トランジスタ、第３トランジスタ、第４トランジスタ、第５トランジスタ及び第６トランジスタと
   を備え、
   前記第１トランジスタは、電源電圧に作動的に接続された第１の接続ノードと、前記受光素子及び前記電荷収集素子のいずれか一方の接続ノードに作動的に接続された第２の接続ノードとを有し、
   前記第２トランジスタは、前記第３トランジスタの第１の接続ノードに接続された第１の接続ノードと、前記第４トランジスタ及び前記記憶素子の双方の第１の接続ノードに作動的に接続された第２の接続ノードとを有し、
   前記第３トランジスタは、前記電源電圧に接続された第１の接続ノードと、前記第２トランジスタの当該第１の接続ノードに接続された当該第２の接続ノードと、前記受光素子及び前記電荷収集素子のうちのいずれか一方の当該接続ノードに接続されたゲートノードとを有し、
   前記第４トランジスタは、前記第２トランジスタの当該第２の接続ノードに作動的に接続された第１の接続ノードと、前記画素センサ素子の接続ノードに作動的に接続された第２の接続ノードとを有し、
   前記記憶素子は、前記第２トランジスタの当該第２の接続ノードと前記第４トランジスタの当該第１の接続ノードとに作動的に接続された第１の接続ノードを有し、
   前記第５トランジスタは、前記記憶素子の当該第１の接続ノードに作動的に接続されたゲートノードと、前記第６トランジスタの第１の接続ノードに作動的に接続された第１の接続ノードと、前記電源電圧に作動的に接続された第２の接続ノードとを有し、
   前記第６トランジスタは、前記第５トランジスタの当該第１の接続ノードに接続された当該第１の接続ノードと、前記受光素子及び前記電荷収集素子のいずれか一方の当該第１の接続ノードに作動的に接続された第２の接続ノードとを有する
   ことを特徴とする画素センサ素子。
8. 請求項７に記載の画素センサ素子であって、
   前記第１トランジスタのゲートノードと前記第２トランジスタのゲートノードと前記第６トランジスタのゲートノードとは、それぞれ、前記第１トランジスタ、前記第２トランジスタ及び前記第６トランジスタを個別に駆動するリセット回路の接続ノードと接続されており、
   前記第４トランジスタのゲートノードは、前記画像センサアレイの読み出し回路に接続されている
   ことを特徴とする画素センサ素子。
9. 請求項７または８に記載の画素センサ素子であって、前記記憶素子は、少なくとも１つのキャパシタを含むことを特徴とする画素センサ素子。
10. 請求項９に記載の画素センサ素子であって、前記記憶素子は、ＭＯＳ型キャパシタを含むことを特徴とする画素センサ素子。
11. 請求項９に記載の画素センサ素子であって、前記記憶素子は、ＭＩＭ型キャパシタを含むことを特徴とする画素センサ素子。
12. 請求項９から１１のうちのいずれか１項に記載の画素センサ素子であって、前記記憶素子は、遮光層を含むことを特徴とする画素センサ素子。
    

Images