JP2011259391A

JP2011259391A - 不平衡平衡変換器

Info

Publication number: JP2011259391A
Application number: JP2010134415A
Authority: JP
Inventors: Shinji Ujita; 信二宇治田; Hiroyuki Sakai; 啓之酒井
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2010-06-11
Filing date: 2010-06-11
Publication date: 2011-12-22
Anticipated expiration: 2030-06-11
Also published as: US20130093531A1; WO2011155095A1; US8471645B2; JP5427702B2

Abstract

【課題】設計の簡易化、低変換損失化が実現する不平衡平衡変換器を提供する。
【解決手段】不平衡平衡変換器は、一対の伝送線路１４、１５を有する平衡伝送線路と、不平衡伝送線路１３と、前記一対の伝送線路の４つの端部のうち隣り合う２つ端部に接続され、前記一対の伝送線路から垂直に形成された２つの引き出し伝送線路１９、２０とを有し、前記２つの引き出し伝送線路の一方は、当該一方の伝送線路の外周面のうち他方の引き出し伝送線路に対向する面である第１の電極面１９ａを有し、前記２つの引き出し伝送線路の他方は、当該他方の伝送線路の外周面のうち前記一方の引き出し伝送線路に対向する面である第２の電極面２０ａを有し、前記第１の電極面と前記第２に電極面は容量素子を構成する。
【選択図】図１Ａ

Description

本発明は、各種通信機器やレーダ等の高周波半導体装置内のＭＭＩＣ(ＭｏｎｏｌｉｔｈｉｃＭｉｃｒｏｗａｖｅＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ)チップに搭載されるバラン（不平衡平衡変換器）に関するものである。

近年、Ｓｉ系半導体デバイスの微細化が進み、６５ｎｍＣＭＯＳの量産も実現している。ＣＭＯＳ技術の微細化により、トランジスタの使用可能周波数も次第に大きくなり、車載レーダやＨＤＭＩ無線システムなどの準ミリ波・ミリ波帯でのアプリケーションに向けて研究開発が進められている。

準ミリ波・ミリ波帯のような超高周波領域で動作させる回路では、ノイズに強く、さらに安定した利得が確保出来る差動構成が用いられることが多い。しかし、半導体ＩＣが含まれるモジュールにおいて、信号を送受信するアンテナは、その構造の簡素化、さらにサイズの小型化のためにシングル配線で構成される。半導体ＩＣの内部回路の差動配線と、アンテナを構成するシングル配線とを接続するために、差動配線つまり平衡伝送線路とシングル配線つまり不平衡伝送線路を変換する不平衡平衡変換器、つまりバランが必要不可欠である。

バランには、トランジスタを用いたアクティブ型と、伝送線路を用いたパッシブ型が存在する。しかし、アクティブ型バランは、周波数が高くなるほど位相のズレが大きくなる。さらにバランを構成するトランジスタのＮＦ（ＮｏｉｓｅＦｉｇｕｒｅ）が追加され、システム全体の雑音特性が悪化し、歪みの影響も受けやすくなる。それに対してパッシブ型バランは、トランジスタのようなアクティブ素子を含まないため、位相のズレが小さく、雑音や歪み特性の悪化を抑制することが出来る。

パッシブ型バランの中でも、図１４Ａのような結合線路による電磁結合を利用し、ＤＣ的に接続されていないバランの平衡伝送線路から不平衡伝送線路間で信号を伝搬するマーチャントバランがよく用いられている。マーチャントバランは、１つの不平衡伝送線路に対して、同じ電磁結合が発生するように２つの平衡伝送線路を、誘電体層を介して配置して構成される。１００は基本的なマーチャントバラン、１０１は不平衡伝送線路、１０２は第一の平衡伝送線路、１０３は第二の平衡伝送線路、１０４はシングル入出力端、１０５ａ、１０５ｂは差動入出力端、１０６は誘電体層である。また、不平衡伝送線路１０１のシングル入出力端１０４とは異なる端部は接地している。平衡伝送線路１０２、１０３の差動入出力端１０５とは異なる端部も接地している。これらの端部と接地層との接続部に、ＤＣカットを目的としてキャパシタ１０７ａ、１０７ｂ、１０７ｃを挿入してある。図１４Ｂに示すバランの一種であるラットレース２００に比べて、サイズが小型化できるのも特徴である。マーチャントバラン１００を構成する不平衡伝送線路１０１の長さはλ／２ｕｍ、平衡伝送線路１０２、１０３の長さはλ／４ｕｍである。

マーチャントバラン１００は、使用周波数が高周波になればなるほどサイズは小さくなるが、６０ＧＨｚという超高周波帯でも、平衡伝送線路１０２、１０３の長さはそれぞれ約６００ｕｍ必要となり（ＣＭＯＳのようなＳｉ系半導体基板上）、マーチャントバランのサイズ小型化は課題であった。

従来では図１５のようにバラン１１０の差動出力間にキャパシタ１０８を挿入することで、バラン１１０の小型化を実現している。結合線路のみで構成されるものをマーチャントバラン、差動入出力端間に挿入するキャパシタを含むものを総じてバランと呼ぶこととする。図１５において図１４Ａと同じ構成要素には同一の符号を付すことにより、説明を省略する。１０８は、差動入出力端１０５ａと１０５ｂを接続するキャパシタ、１０９は、シングル入出力端と接地層との間に設けられたキャパシタである。キャパシタ１０８を差動入出力端１０５ａ、１０５ｂ端に挿入し、位相を進めることで、バラン１１０を構成する平衡伝送線路１０２、１０３の長さをλ／４ｕｍ以下に設定することが出来る。６０ＧＨｚ帯では、平衡伝送線路１０２、１０３の長さをそれぞれ１００〜２００ｕｍ程度に短縮することが可能となる（ＣＭＯＳのようなＳｉ系半導体基板上）。しかし、キャパシタを挿入して位相の変動を早めるため、バランの帯域が狭くなるという課題はあるが、１０〜１５ＧＨｚ程度の帯域は確保出来る。２４ＧＨｚ帯や６０ＧＨｚ帯のＵＷＢ（ＵｌｔｒａＷｉｄｅＢａｎｄ）でも使用可能帯域は約７ＧＨｚであり、また、６０ＧＨｚ帯では占有周波数帯域は５００ＭＨｚ程度であるため、帯域としては十分確保できていると言う事が出来る。

特開２００５−２４４８４８号公報

図１６に、さらに詳細なバランの従来構成を示す。図１６において図１４Ａ、図１５と同じ構成要素には同一の符号を付すことにより、説明を省略する。１１１は不平衡伝送線路と平衡伝送線路からなる結合線路により構成されたマーチャントバランコア部であり、１１２ａ、１１２ｂはそれぞれマーチャントバランコア部１１１の差動出力部とキャパシタ１０８との接続配線である。

準ミリ波・ミリ波帯などの超高周波領域では、これらの接続配線を無視することが出来ず、マーチャントバランコア部１１１を構成する結合線路以外のコンポーネントを考慮した設計を行わなければならないため、設計が複雑化するという課題がある。さらにキャパシタを含めたバランの損失も増大する。

上記課題に対して、具体例を示しながら詳細に説明する。Ｓｉ系半導体基板は導電性であるため、例えばＣＭＯＳ上の受動素子、伝送線路などは損失が大きくなる。またＣＭＯＳプロセスで形成された最下層メタル配線をＧＮＤプレーンとし、導電性Ｓｉ基板の影響を遮断するという薄膜マイクロストリップライン（ＭＳＬ）構造も提案されているが、信号線を形成する配線層とＧＮＤプレーンの層間膜が薄いため、例えば５０Ω線路を形成した場合、信号線幅を大きくすることが出来ない。そのため、信号線の導体損が大きくなるという問題点がある。それらの問題点を解決する技術として、厚膜再配線プロセスがある。厚膜再配線プロセスは、Ｓｉ内層プロセスが施された半導体基板上に、厚い誘電体層と配線層を新たに追加するプロセスである。１５ｕｍ以上の厚い誘電体層上に形成される配線層で、伝送線路や受動素子を構成することで、導電性Ｓｉ基板の影響を抑制、もしくは遮断することができる。またＳｉ内層プロセスで形成された最上層メタル配線をＧＮＤプレーンとした場合、信号線を形成する厚膜再配線プロセス上の配線層とＧＮＤプレーン間の層間膜が厚くなるため、薄膜ＭＳＬ構造と比べて、例えば５０Ω線路を形成した場合、信号線幅を大きくすることができ、線路の導体損を低減することが出来る。線路のインピーダンスは５０Ωでなく、その他の値のインピーダンスであっても構わない。

厚膜再配線プロセスで形成された半導体装置の簡易斜視図を図１７に示す。１２０はＳｉ半導体基板、１２１はＳｉ内層プロセス内誘電体層、１２２はＳｉ内層プロセス内配線層、１２３はＳｉ内層プロセス内パッシベーション膜、１２４はＳｉ内層プロセス内部回路、１２５はＳｉ内層プロセス部、１２６ａ、１２６ｂは厚膜再配線プロセス誘電体層、１２７ａは厚膜再配線プロセス下層配線層、１２７ｂは厚膜再配線プロセス上層配線層、１２８は厚膜再配線プロセス配線層１２７ａとＳｉ内層プロセス内配線層１２２とを接続するコンタクトビア、１２９は厚膜再配線プロセス部である。

図１８Ａは、厚膜再配線プロセスによってマーチャントバランコア部を形成した場合のバランの斜視図である。図１８Ｂは、図１８ＡのＡ−Ａ断面をy方向から見た側面図である。図１８Ａおよび図１８Ｂにおいて図１４Ａ〜図１７と同じ構成要素には同一の符号を付すことにより、説明を省略する。１３０は、Ｓｉ内層プロセス内配線とその配線間を接続するコンタクトビアである。厚膜再配線プロセスによって下層配線層１２７ａにマーチャントバランコア部１１１を形成する。マーチャントバランコア部の差動出力から、厚膜再配線プロセス部とＳｉ内層プロセス部を接続するコンタクトビア１２８、さらにＳｉ内層プロセス内配線とコンタクトビア１３０を介して、キャパシタ１０８に接続する。キャパシタ１０８からさらに、Ｓｉ内層プロセス内配線とコンタクトビア１３０かつ厚膜再配線プロセス部とＳｉ内層プロセス部を接続するコンタクトビア１２８を介して、差動出力ポートである１０５ａ、１０５ｂに到達する。

キャパシタを含むバランを設計する際は、厚膜再配線プロセス部とＳｉ内層プロセス部を接続するコンタクトビア１２８やＳｉ内層プロセス内配線とその配線間を接続するコンタクトビア１３０を考慮しなければならず、設計が複雑化し、損失の増大にもつながる。

本発明は、上記の問題点を鑑みて、設計が簡易化し、損失が低減することが出来るバラン（不平衡平衡変換器）を提供することを目的とする。

上記課題を解決するために、本発明の一形態における不平衡平衡変換器は、平衡信号の入力または出力用であり長手方向に隣り合って配置される一対の伝送線路を有する平衡伝送線路と、不平衡信号の出力または入力用であり前記平衡伝送線路に平行に対向するように形成される不平衡伝送線路と、前記一対の伝送線路の４つの端部のうち隣り合う２つ端部に接続され、前記一対の伝送線路から垂直に形成された２つの引き出し伝送線路とを有し、前記２つの引き出し伝送線路の一方は、当該一方の伝送線路の外周面のうち他方の引き出し伝送線路に対向する面である第１の電極面を有し、前記２つの引き出し伝送線路の他方は、当該他方の伝送線路の外周面のうち前記一方の引き出し伝送線路に対向する面である第２の電極面を有し、前記第１の電極面と前記第２に電極面は容量素子を構成する。

この構成によれば、２つの引き出し伝送線路において対向する第１の電極面と第２の電極面とが容量素子を構成することにより、容量素子を接続するための配線やコンタクトビアを介する必要がなくなるので、バラン（不平衡平衡変換器）の設計を簡易化し、ひいては損失を低減することができる。

ここで、前記不平衡平衡変換器は、シリコン半導体基板と、前記シリコン半導体基板上方に形成された第１の誘電体層と、前記第１の誘電体層上方に形成された第１の配線層と、前記第１の配線層上方に形成された保護層と、前記保護層上方に形成された第２の誘電体層と、前記第２の誘電体層内に形成された複数の配線層とを有し、前記平衡伝送線路、前記不平衡伝送線路および前記２つの引き出し伝送線路は、前記複数の配線層に形成されるようにしてもよい。

この構成によれば、特に厚膜再配線プロセスにより製造されるバランの設計を簡易化し、損失を低減することができる。

ここで、前記不平衡伝送線路は、第１の配線層に形成され第１の方向に延在する第１の伝送線路と、前記第１の配線層と接しない第２の配線層に形成され第１の方向に延在する第二の伝送線路と、前記第１の伝送線路の前記第１の方向とは逆方向側の第１の端部と前記第２の伝送線路の前記第１の方向側の第２の端部とが積層方向で重なる領域を有し、当該領域において前記第１の端部と前記第２の端部とを電気的に接続するコンタクトビアとを有し、前記平衡伝送線路は、前記一対の伝送線路の一方であって、前記第１の配線層に形成され前記第１の方向に延在する第３の伝送線路と、前記一対の伝送線路の他方であって、前記第２の配線層に形成され前記第１の方向に延在する第４の伝送線路とを有し、前記２つの引き出し伝送線路の前記一方は、前記第３の伝送線路の前記第１の方向とは逆方向側の第３の端部から、前記第１の方向および前記積層方向に広がる平面と垂直な第２の方向に延在する第５の伝送線路であり、前記２つの引き出し伝送線路の前記他方は、前記第４の伝送線路の前記第１の方向側の第４の端部から、前記第２の方向に延在する第６の伝送線路であり、前記第１の伝送線路の両端のうち前記第１の端部と異なる端部、および、前記第２の伝送線路の両端のうち前記第２の端部と異なる端部の一方は接地され、他方は不平衡信号の入力または出力用であり、前記第３の伝送線路の両端のうち前記第３の端部と異なる端部は接地され、前記第４の伝送線路の両端のうち前記第４の端部と異なる端部は接地され、前記第５伝送線路および第６伝送線路は、平衡信号の出力または入力用であり、前記第５の伝送線路は、前記第５の伝送線路の外周面のうち前記第６の伝送線路に対向する面である前記第１の電極面を有し、前記第６の伝送線路は、前記第６の伝送線路の外周面のうち前記第５の伝送線路に対向する面である前記第２電極面を有する構成としてもよい。

この構成によれば、第１の配線層と第２の配線層に第５の伝送線路と第６の伝送線路を形成するので、第１の電極面および第２の電極面の面積を設計する自由度が高く、かつ容量素子の容量を精度良く設計することができる。

ここで、前記不平衡平衡変換器は、さらに、前記第１の伝送線路の両端のうち前記第１の端部と異なる端部、および、前記第２の伝送線路の両端のうち前記第２の端部と異なる端部の前記一方に対向する第１の接地電極と、前記第３の伝送線路の両端のうち前記第３の端部と異なる端部に対向する第２の接地電極と、前記第４の伝送線路の両端のうち前記第４の端部と異なる端部に対向する第３の接地電極とを備え、前記第１の伝送線路の両端のうち前記第１の端部と異なる端部、および、前記第２の伝送線路の両端のうち前記第２の端部と異なる端部の前記一方は、前記第１の接地電極を介して接地され、前記第３の伝送線路の両端のうち前記第３の端部と異なる端部は、前記第２の接地電極を介して接地され、前記第４の伝送線路の両端のうち前記第４の端部と異なる端部は、前記第３の接地電極を介して接地される構成としてもよい。

この構成によれば、第１の接地電極と不平衡伝送線路の端部との間に容量素子を形成し、かつ、第２、第３接地電極と平衡伝送線路の端部との間に容量素子を形成するので、平衡信号または不平衡信号からＤＣ成分（直流成分）をカットすることができる。

ここで、前記不平衡平衡変換器は、さらに、前記第１の伝送線路の両端のうち前記第１の端部と異なる端部、および、前記第２の伝送線路の両端のうち前記第２の端部と異なる端部の前記他方に対して、誘電体層を介して対向する第４の接地電極を備えるようにしてもよい。

この構成によれば、第４の接地電極と第１の端部との間に容量素子を形成するので、平衡信号または不平衡信号からＤＣ成分（直流成分）をカットすることができる。

ここで、前記不平衡変換器は、前記第１の電極面と前記第２の電極面に挟まれた第１のナノコンポジット膜を備え、前記第１のナノコンポジット膜は、第１の材料からなる粒子が分散された第２の材料から構成され、前記第１の材料からなる粒子の粒径は、１ｎｍ以上かつ２００ｎｍ以下であり、前記第１の材料の比誘電率および誘電損失は、前記第２の材料よりも大きい構成としてもよい。

ここで、前記不平衡変換器は、前記不平衡伝送線路と前記平衡伝送線路とに挟まれた第２のナノコンポジット膜を備え、前記第２のナノコンポジット膜は、前記第１の材料からなる粒子が分散された前記第２の材料から構成されるようにしてもよい。

ここで、前記第１の材料は、チタン酸ストロンチウムおよびチタン酸バリウムストロンチウムの何れかを含み、前記第２の材料は、ベンゾシクロブテン、ポリイミド、ポリテトラフルオロエチレン、およびポリフェニレンオキシドの何れかを含む構成としてもよい。

また、上記課題を解決するために、本発明の他の形態における不平衡平衡変換器は、第一の配線層で構成され第一方向に延在する第一の伝送線路と、第二の配線層で構成され第一方向に延在する第二の伝送線路と、前記第一の伝送線路と前記第二の伝送線路が積層方向で重なる領域を電気的に接続するコンタクトビアによって構成される不平衡伝送線路と、前記第一の配線層で構成され前記第一方向に延在する第三の伝送線路と、前記第二の配線層で構成され前記第一方向に延在する第四の伝送線路によって構成される平衡伝送線路を有する不平衡平衡変換器であって、前記第三の伝送線路と、前記第四の伝送線路は積層方向に第一の重なり領域が設けられ、前記第三の伝送線路の前記第一の重なり領域から前記第一方向と同一平面内で垂直となる第二方向に延在する第五の伝送線路と、前記第四の伝送線路の前記第一の重なり領域から前記第二方向に延在する第六の伝送線路を有する。前記不平衡伝送線路を形成する前記第一の伝送線路の開放端と、前記平衡伝送線路の前記第一の重なり領域に含まれる第三かつ第四の平衡伝送線路端とは異なる線路端部が接地される。

また、好ましくは、前記不平衡伝送線路を形成する前記第一の伝送線路の接地される端部と、第三の配線層で構成される接地電極が、誘電体層を介して重なるように配置され、前記平衡伝送線路の前記第一の重なり領域に含まれる第三かつ第四の平衡伝送線路端とは異なる線路端部と、第三の配線層で構成される接地電極が、誘電体層を介して重なるように配置される。

また、好ましくは、前記不平衡伝送線路を形成する前記第一の伝送線路の接地される端部とは異なる前記線路端部と、前記第一の伝送線路が形成される前記第一の配線層とは異なる配線層とが、誘電体層を介して重なるように配置される。

本発明の不平衡平衡変換器によれば、マーチャントバランコア部とキャパシタを配線やコンタクトビアを介すことなく直接接続することが出来るため、バランの設計が簡易化し、さらに損失を低減することが出来る。

本発明の第一の実施形態に係るバラン構造の斜視図である。本発明の第一の実施形態の変形例に係るバラン構造の斜視図である。本発明の第一の実施形態に係るバラン構造のｚ方向から見た平面図である。本発明の第一の実施形態の変形例に係るバラン構造のｚ方向から見た平面図である。本発明の第一の実施形態に係るバラン構造のｙ方向から見た側面図である。本発明の第一の実施形態の変形例に係るバラン構造のｙ方向から見た側面図である。バランの変換損失の周波数依存性を表すグラフである。本発明の第一の実施形態に係るバラン構造の変形例であり、グランドプレーンをコプレーナ型に配置した場合のｚ方向から見た平面図である。ｙ方向から見たグランドプレーンを伴うバランの側面図である。本発明の第二の実施形態に係るバラン構造の斜視図である。本発明の第二の実施形態に係るバラン構造のｚ方向から見た平面図である。本発明の第二の実施形態に係るバラン構造のシングル入出力端部に、伝送線路間キャパシタを並列に追加した構造の斜視図である。本発明の第二の実施形態に係るバラン構造のシングル入出力端部に、伝送線路間キャパシタを並列に追加した構造のｚ方向から見た平面図である。本発明の第二の実施形態に係るバラン構造変形例の斜視図である。本発明の第二の実施形態に係るバラン構造変形例のｚ方向から見た平面図である。本発明の第三の実施形態に係るバラン構造の斜視図である。本発明の第四の実施形態に係るバラン構造の斜視図である。マーチャントバランの簡易構成図である。バランの１つであるラットレースの簡易構成図である。差動入出力端にキャパシタを挿入した従来のバラン構造図である。従来のバラン構造の実際のレイアウト例である。厚膜再配線プロセスで形成された半導体装置の斜視図である。厚膜再配線プロセスで形成されたバランの斜視図である。図１８ＡのＡ−Ａ断面をｙ方向から見た断面図である。

（第一の実施の形態）
本実施の形態におけるバラン（不平衡平衡変換器）は、平衡信号の入力または出力用であり長手方向に隣り合って配置される一対の伝送線路を有する平衡伝送線路と、不平衡信号の出力または入力用であり前記平衡伝送線路に平行に対向するように形成される不平衡伝送線路と、前記一対の伝送線路の４つの端部のうち隣り合う２つの端部に接続され、前記一対の伝送線路から垂直に（前記不平衡伝送線路と対向する側とは逆側に）形成された２つの引き出し伝送線路とを有する。

前記２つの引き出し伝送線路の一方は、当該一方の伝送線路の外周面のうち他方の引き出し伝送線路に対向する面である第１の電極面を有し、前記２つの引き出し伝送線路の他方は、当該他方の伝送線路の外周面のうち前記一方の引き出し伝送線路に対向する面である第２の電極面を有する。この前記第１の電極面と前記第２に電極面は容量素子を構成している。

以下、本発明の第一の実施形態に係るバランについて添付の図面を参照して説明する。

図１Ａは実施形態に係るバランの斜視図、図２Ａはｚ方向から見た実施形態に係るバランの平面図、図３Ａはｙ方向から見た実施形態に係るバランの側面図を示す。図３Ａでは、説明の便宜上、内部の配線を透視したように強調して描いている。この実施形態は、図１７に示す厚膜再配線プロセスで形成したバランである。図１Ａ、２Ａ、３Ａにおいて図１７、図１８Ａ、図１８Ｂのプロセス構造と同じ構成要素には同一の符号を付すことにより、説明を省略する。

この不平衡平衡変換器は、主として、シリコン（Ｓｉ）半導体基板１２０と、前記シリコン半導体基板上方に形成された第１の誘電体層（Ｓｉ内層プロセス内誘電体層とも呼ぶ）１２１と、前記第１の誘電体層１２１上方に形成された第１の配線層（Ｓｉ内層プロセス内配線層とも呼ぶ）１２２と、前記第１の配線層１２２上方に形成された保護層（Ｓｉ内層プロセス内パッシベーション膜）１２３と、前記保護層上方に形成された第２の誘電体層（厚膜再配線プロセス誘電体層とも呼ぶ）１２６ａ、１２６ｂと、前記第２の誘電体層の上層誘電体層である１２６ｂ内に形成された複数の配線層１２７ａ、１２７ｂとを有する。前記平衡伝送線路、前記不平衡伝送線路および前記２つの引き出し伝送線路は、前記複数の配線層に形成されている。この構成によれば、特に厚膜再配線プロセスにより製造されるバランの設計を簡易化し、損失を低減することに効果的である。

この構成において、Ｓｉ内層プロセス部１２５上に新たに追加した厚膜再配線プロセス部１２９内の下層配線層１２７ａで形成される伝送線路１０と上層配線層１２７ｂで形成される伝送線路１２が、図２Ａに示す重なり領域１７を有して配置される。伝送線路１０と伝送線路１２は、重なり領域１７にてコンタクトビア１１により接続される。これら伝送線路１０と伝送線路１２、コンタクトビア１１を合わせて不平衡伝送線路１３とする。不平衡伝送線路１３内の伝送線路１０の重なり領域１７とは異なる端部から信号が入出力され、これをシングル入出力端２１とする。不平衡伝送線路１３内の伝送線路１２の重なり領域とは異なる端部は、接地電極層と接続する。

厚膜再配線プロセス部１２９内の下層配線層１２７ａで形成される伝送線路１４は、図３Ａに示すように伝送線路１０と同一平面内に配置され、図２Ａに示すようにお互い同じ長さを持つ。また上層配線層１２７ｂで形成される伝送線路１５は、図３Ａに示すように伝送線路１２と同一平面内に配置され、図２Ａに示すようにお互い同じ長さを持つ。伝送線路１４と伝送線路１５は、図２Ａに示すように重なり領域１８を有するが、コンタクトビアでは接続されず、それぞれ平衡伝送線路として扱われる。平衡伝送線路内の伝送線路１４と伝送線路１５は、重なり領域１８にて差動入出力端を有する。平衡伝送線路内の伝送線路１４と伝送線路１５はそれぞれ、重なり領域１８とは異なる端部で接地電極層と接続される。

不平衡伝送線路１３と平衡伝送線路１４、１５を合わせてマーチャントバランコア部１６とする。

伝送線路１４の重なり領域１８からＸ方向に延在する伝送線路１９と伝送線路１５の重なり領域１８からＸ方向に延在する伝送線路２０が、図２Ａ、図３Ａのように同じ長さで誘電体層を介して配置される。伝送線路１９の上面は第１の電極面１９ａとして形成されている。伝送線路２０の下面は第２の電極面２０ａとして形成されている。第１の電極面１９ａと第２に電極面２０ａは容量素子を構成する。すなわち、図３Ａに示すように伝送線路１９と伝送線路２０間に容量が形成されることにより、差動入出力端に挿入されたキャパシタ２３として動作する。伝送線路１９の重なり領域１８とは異なる端部を差動入出力端２２ａ、伝送線路２０の重なり領域１８とは異なる端部を差動入出力端２２ｂとする。

このような構造を用いることで、マーチャントバランコア部１６とキャパシタ２３を直接接続することが出来る。マーチャントバランコア部１６とキャパシタ２３を接続する配線やコンタクトビアを削除できるため、キャパシタを含むバランの設計が簡易化し、損失も低減する。

図４は、バランの不平衡伝送線路を伝搬する不平衡信号が、結合線路部での電磁結合により平衡信号に変換され、平衡伝送線路を伝搬し差動出力されるまでの変換損失を示したグラフである。新バラン構造とは、本実施形態に係るバランの構造を含むマーチャントバランコア部とキャパシタが直接接続出来るような構造を指しており、従来バラン構造とは、図１８Ａ、図１８Ｂに示すバラン構造を示す。

図４に示すように、従来バラン構造に比べて新バラン構造を用いることで、平衡不平衡変換時のバランの変換損失（Ｓｄｓ２１）が低減する。

不平衡伝送線路１３内の伝送線路１２の接地端、また平衡伝送線路内の伝送線路１４と伝送線路１５の接地端は、接地せずに何も接続しない開放端であっても構わない。

不平衡伝送線路１３内の伝送線路１２の接地端部と接地層の間、また平衡伝送線路内の伝送線路１４と伝送線路１５の接地端部と接地層の間にキャパシタなどＤＣカットの役割を果たすコンポーネントが直列に挿入されていても構わない。

不平衡伝送線路１３内の伝送線路１０のシングル入出力端２１に、外部回路とのインピーダンス整合のために、並列にキャパシタを挿入しても構わない。

図３Ａには、Si内層プロセス内の配線層と誘電体層が１層ずつであるが、それぞれ複数層存在しても構わない。

厚膜再配線プロセス部１２９の配線層は、本実施の形態では２層であるが、２層以上であれば何層存在しても構わない。

本実施の形態では、伝送線路１２と伝送線路１５を上層配線層１２７ｂで、伝送線路１０と伝送線路１４を下層配線層１２７ａで形成したが、逆であっても構わない。

本実施の形態では、厚膜再配線プロセス部１２９上でのバラン構造を示したが、Ｓｉ内層プロセス部上の配線層でこのような形状のバランを形成しても構わない。

本実施の形態のバランを形成する配線層１２７ａと１２７ｂの配線膜厚は等しいことが好ましい。

本実施の形態のバランを形成する伝送線路１９と伝送線路２０の線幅と線路長は、バランの変換損失を小さくするために設定されるキャパシタ２３の容量値によって調整する。

本実施の形態のバランは、配線層１２７ａ、１２７ｂでグランドプレーン２４を形成し、バランを形成する全ての伝送線路からある一定の間隔を空けて配置するのが好ましい。図５Ａは、ｚ方向から見たグランドプレーン２４を伴うバランの平面図である。図５Ｂは、ｙ方向から見たグランドプレーン２４を伴うバランの側面図を示す。図５Ｂでは、説明の便宜上、内部の配線を透視したように強調して描いている。グランドプレーン２４は図５Ｂの側面図に示すように配線層１２７ａと１２７ｂを出来るだけ多量のコンタクトビアで接続した多層構造にすることが好ましい。バランを形成する全ての伝送線路とグランドプレーン２４の間隔は１０ｕｍ以上あることが好ましいが、１０ｕｍ以下であっても構わない。図５Ｂでは、伝送線路１２、伝送線路１４と伝送線路１５の片端をグランドプレーン２４に接続しているが、グランドプレーン２４に接続しない開放端であっても構わない。

グランドプレーン２４の位置は、バランを形成する伝送線路と同一平面内（コプレーナ型）に存在しなくても構わない。図５Ｂの側面図に示すＳｉ内層プロセス部１２５の最上層配線１２２をグランドプレーンとしたマイクロストリップ型であっても構わない。その際のグランドプレーンのサイズは、バランを形成する面積以上であることが好ましい。また、グランドプレーン２４と共に、最上層配線１２２によるグランドプレーンも形成されたグランデッドコプレーナ型であっても構わない。その際は、グランドプレーン２４と最上層配線１２２によるグランドプレーンは同一電位を保つために、出来るだけ多量のコンタクトビア１２８（図１８Ｂ参照）で接続されていることが好ましい。

以上説明してきたように、本実施の形態における不平衡平衡変換器は次のように構成されている。

すなわち、前記不平衡伝送線路１３は、第１の配線層に形成され第１の方向（ｙ方向）に延在する第１の伝送線路１０と、前記第１の配線層と接しない第２の配線層に形成され第１の方向に延在する第二の伝送線路１２と、前記第１の伝送線路の前記第１の方向とは逆方向側の第１の端部と前記第２の伝送線路の前記第１の方向側の第２の端部とが積層方向で重なる重なり領域１７を有し、当該領域において前記第１の端部と前記第２の端部とを電気的に接続するコンタクトビア１１とを有する。

前記平衡伝送線路は、前記一対の伝送線路の一方であって、前記第１の配線層に形成され前記第１の方向に延在する第３の伝送線路１４と、前記一対の伝送線路の他方であって、前記第２の配線層に形成され前記第１の方向に延在する第４の伝送線路１５とを有する。

前記２つの引き出し伝送線路の前記一方は、前記第３の伝送線路の前記第１の方向とは逆方向側の第３の端部から、前記第１の方向および前記積層方向に広がる平面と垂直な第２の方向（ｘ方向）に延在する第５の伝送線路（１９）であり、前記２つの引き出し伝送線路の前記他方は、前記第４の伝送線路の前記第１の方向側の第４の端部から、前記第２の方向に延在する第６の伝送線路（２０）である。

前記第１の伝送線路の両端のうち前記第１の端部と異なる端部、および、前記第２の伝送線路の両端のうち前記第２の端部と異なる端部の一方は接地され、他方は不平衡信号の入力または出力用である。

前記第３の伝送線路の両端のうち前記第３の端部と異なる端部は接地される。

前記第４の伝送線路の両端のうち前記第４の端部と異なる端部は接地される。

前記第５伝送線路および第６伝送線路は、平衡信号の出力または入力用である。

前記第５の伝送線路は、前記第５の伝送線路の外周面のうち前記第６の伝送線路に対向する面である前記第１の電極面１９ａを有する。

前記第６の伝送線路は、前記第６の伝送線路の外周面のうち前記第５の伝送線路に対向する面である前記第２電極面２０ａを有する。

（変形例）
次に、本発明の第一の実施形態の変形例に係るバランについて説明する。図１Ｂは、変形例に係るバラン構造の斜視図である。図２Ｂは、変形例に係るバラン構造のｚ方向から見た平面図である。図３Ｂは、変形例に係るバラン構造のｙ方向から見た側面図である。

図１Ｂ、図２Ｂ、図３Ｂに示すバランは、図１Ａ、図２Ａ、図３Ａと比べて、誘電体層の一部または全部に第１および第２のナノコンポジット膜を備える点が異なっている。同じ点は説明を省略して、異なる点を中心に説明する。

本変形例における不平衡変換器は、第１の電極面１９ａと第２の電極面２０ａに挟まれた第１のナノコンポジット膜８１と、不平衡伝送線路１３と平衡伝送線路とに挟まれた第２のナノコンポジット膜８２を備える点が異なっている。

ナノコンポジット膜８１、８２は、第１の材料からなる粒子が分散された第２の材料から構成される。第１の材料からなる粒子の粒径は、１ｎｍ以上かつ２００ｎｍ以下である。第１の材料の比誘電率および誘電損失は、第２の材料よりも大きい。ここで、第１の材料は、セラミックスの粒子であり、例えば、チタン酸ストロンチウムおよびチタン酸バリウムストロンチウムの何れかを含む。第２の材料は、例えば、ベンゾシクロブテン、ポリイミド、ポリテトラフルオロエチレン、およびポリフェニレンオキシドの何れかを含む。

このように、誘電体層の一部または全部を、第１または第２のナノコンポジット膜とすることによって、誘電率を高くすることができる。

（第二の実施の形態）
以下、本発明の第二の実施形態に係るバランについて添付の図面を参照して説明する。

図６は実施形態に係るバランの斜視図、図７はｚ方向から見た実施形態に係るバランの平面図を示す。図６、７において図１Ａ、２Ａの構造と同じ構成要素には同一の符号を付すことにより、説明を省略する。

図６、７に示すバランの不平衡伝送線路１３を構成する伝送線路１２の図７に示す重なり領域１７とは異なる端部に伝送線路２５を追加し、伝送線路２５とは異なる配線層、本実施の形態では１２７ａにて重なり領域３１を含む伝送線路２６を配置し、伝送線路２６の重なり領域３１とは異なる端部を接地する。さらに、伝送線路１４の図７に示す重なり領域１８とは異なる端部に伝送線路２７を追加し、伝送線路２７とは異なる配線層、本実施の形態では１２７ｂにて重なり領域３２を含む伝送線路２８を配置し、伝送線路２８の重なり領域３２とは異なる端部を接地する。

伝送線路１５の図７に示す重なり領域１８とは異なる端部に伝送線路２９を追加し、伝送線路２９とは異なる配線層、本実施の形態では１２７ａにて重なり領域３３を含む伝送線路３０を配置し、伝送線路３０の重なり領域３３とは異なる端部を接地する。

重なり領域３１、３２、３３でキャパシタを形成し、バランと接地電極層との間のＤＣカットとしての役割を持つ。

本実施の形態に係るバランを構成する配線層は２層以上あっても構わない。また重なり領域３１、３２、３３を形成する伝送線路は、それぞれ２層以上離れた配線層同士で形成されていても構わない。

不平衡伝送線路１３内の伝送線路１０のシングル入出力端２１に、外部回路とのインピーダンス整合のために、並列にキャパシタを挿入しても構わない。誘電体層を介して、伝送線路を積層方向に配置して並列キャパシタを構成したバランの斜視図を図８に、ｚ方向から見た平面図を図９に示す。図８、９において図６、７の構造と同じ構成要素には同一の符号を付すことにより、説明を省略する。

シングル入出力端２１と不平衡伝送線路１３を構成する伝送線路１０の間に伝送線路３４を挿入する。伝送線路３４とは異なる配線層、本実施の形態では１２７ｂにて重なり領域３６を含む伝送線路３５を配置し、伝送線路３５の重なり領域３６とは異なる端部を接地する。伝送線路３５は、配線層が３層以上ある場合、伝送線路１０、３４が形成される配線層以外であれば、どの配線層で形成されても構わない。

（第二の実施の形態の変形例）
第二の実施の形態の変形例の斜視図を図１０に、ｚ方向から見た平面図を図１１に示す。図１０、１１において図６、７の構造と同じ構成要素には同一の符号を付すことにより、説明を省略する。不平衡伝送線路１３を構成する伝送線路１２に追加した伝送線路２５に対して、同一平面内の配線層１２７ａにて伝送線路２６を、誘電体を介して重なり領域３１をキャパシタとして形成するように配置する。同じように、伝送線路１４に追加した伝送線路２７に対して、同一平面内の配線層１２７ｂに伝送線路２８を、誘電体層を介してキャパシタ３２を形成するように配置する。さらに、伝送線路１５に追加した伝送線路２９に対して、同一平面内の配線層１２７ａに伝送線路３０を、誘電体層を介して重なり領域３３をキャパシタ３３として形成するように配置する。

以上説明してきたように、本実施の形態における不平衡平衡変換器は、次のように構成されている。

すなわち、第１の実施の形態の不平衡平衡変換器の構成に加えて、前記第１の伝送線路の両端のうち前記第１の端部と異なる端部、および、前記第２の伝送線路の両端のうち前記第２の端部と異なる端部の前記一方に対向する第１の接地電極２６と、前記第３の伝送線路の両端のうち前記第３の端部と異なる端部に対向する第２の接地電極２８と、前記第４の伝送線路の両端のうち前記第４の端部と異なる端部に対向する第３の接地電極３０とを備える。

前記第１の伝送線路の両端のうち前記第１の端部と異なる端部、および、前記第２の伝送線路の両端のうち前記第２の端部と異なる端部の前記一方は、前記第１の接地電極を介して接地される。

前記第３の伝送線路の両端のうち前記第３の端部と異なる端部は、前記第２の接地電極を介して接地される。

前記第４の伝送線路の両端のうち前記第４の端部と異なる端部は、前記第３の接地電極を介して接地される。

また、この不平衡平衡変換器であって、さらに、前記第１の伝送線路の両端のうち前記第１の端部と異なる端部、および、前記第２の伝送線路の両端のうち前記第２の端部と異なる端部の前記他方に対して、誘電体層を介して対向する第４の接地電極３５を備えもよい。

この構成によれば、第４の接地電極と第１の端部との間に容量素子を形成するので、シングル入出力端と外部回路とのインピーダンス整合に用いることが出来る。

（第三の実施の形態）
以下、本発明の第三の実施形態に係るバランについて添付の図面を参照して説明する。

図１２は実施形態に係るバランの斜視図を示す。図１２において図１Ａの構造と同じ構成要素には同一の符号を付すことにより、説明を省略する。

不平衡伝送線路４１と平衡伝送線路４２、４３は、配線層１２７ｂで形成され、同一平面内に配置されている。平衡伝送線路４２の接地端とは異なる端部から、４４で示される接続線路とコンタクトビアを経由して配線層１２７ａで形成されるｘ方向に延在する伝送線路４６に接続される。また、平衡伝送線路４３の接地端とは異なる端部から、４５で示される接続線路を経由して配線層１２７ｂで形成されるｘ方向に延在する伝送線路４７に接続される。伝送線路４６と伝送線路４７は、誘電体層を介して積層方向に重なり領域４８を有し、この重なり領域４８が差動入出力端２２ａと２２ｂの間に並列に接続されたキャパシタとして動作する。つまり、伝送線路４６の上面は第１の電極面４６ａとして形成されている。伝送線路４７の下面は第２の電極面４７ａとして形成されている。第１の電極面４６ａと第２に電極面４７ａは容量素子を構成する。

（第四の実施の形態）
以下、本発明の第四の実施形態に係るバランについて添付の図面を参照して説明する。

図１３は実施形態に係るバランの斜視図を示す。図１３において図１２の構造と同じ構成要素には同一の符号を付すことにより、説明を省略する。

不平衡伝送線路４１と平衡伝送線路４２、４３は全て同一平面内で構成されており、配線層１２７ａ、１２７ｂ、さらに３層以上の配線層を有する断面構造である場合、その他の配線層で構成されていても構わない。平衡伝送線路４２の接地端とは異なる端部から、ｘ方向に延在する伝送線路４９と、平衡伝送線路４３の接地端とは異なる端部から、ｘ方向に延在する伝送線路５０を有し、伝送線路４９と伝送線路５０は、誘電体層を介して積層方向に重なり領域５１を有し、この重なり領域５１が差動入出力端２２ａと２２ｂの間に並列に接続されたキャパシタとして動作する。つまり、伝送線路４９の同図左側面は第１の電極面４９ａとして形成されている。伝送線路５０の同図右側面は第２の電極面５０ａとして形成されている。第１の電極面４９ａと第２に電極面５０ａは容量素子を構成する。

なお、第二および第三の実施の形態においても第一の実施の形態と同様に、不平衡線路と平衡線路に挟まれた部分、あるいは容量素子を構成する伝送線路で構成される電極間の誘電体層部分は、比誘電率が大きい第１の材料からなる粒子が、比誘電率及び誘電損失が小さい第２の材料中に分散した高誘電率ナノコンポジット膜であってもよい。不平衡線路と平衡線路に挟まれた部分、あるいは容量素子を構成する伝送線路で構成される電極間の誘電体層部分を必要に応じて選択的に高誘電率ナノコンポジット膜を構成することが好ましい。

ここで、前記第１の材料の粒径は、１ｎｍ以上かつ２００ｎｍ以下であることが好ましい。また、前記第１の材料は、セラミクスであってもよい。この場合において、セラミクスは、チタン酸ストロンチウムまたはチタン酸バリウムストロンチウムであってもよい。

また、前記第２の材料は、ベンゾシクロブテン、ポリイミド、ポリテトラフルオロエチレン、またはポリフェニレンオキシドであってもよい。

以上、本発明におけるバラン構造について、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したもの、あるいは異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明は、各種通信機器やレーダ等の高周波半導体装置の搭載されるバラン（不平衡平衡変換器）に適している。

１０、１２、１４、１５伝送線路
１１コンタクトビア
１３不平衡伝送線路
１６マーチャントバランコア部
１７、１８重なり領域
１９、２０ｘ方向に延在する伝送線路
１９ａ、４６ａ、４９ａ第１の電極面
２０ａ、４７ａ、５０ａ第２の電極面
２１シングル入出力端
２２ａ、２２ｂ差動入出力端
２３キャパシタ
２４グランドプレーン
２５、２６、２７、２８、２９、３０、３４、３５伝送線路
３１、３２、３３、３６重なり領域
４１不平衡伝送線路
４２、４３平衡伝送線路
４４接続線路とコンタクトビア
４５接続線路
４６、４７、４９、５０伝送線路
４８、５１重なり領域キャパシタ
８１第１のナノコンポジット膜
８２第２のナノコンポジット膜
１００マーチャントバラン構成
１０１不平衡伝送線路
１０２第一の平衡伝送線路
１０３第二の平衡伝送線路
１０４シングル入出力端
１０５ａ、１０５ｂ差動入出力端
１０６半導体基板上の誘電体層
１０７ａ、１０７ｂ、１０７ｃキャパシタ
１１０従来のバラン構造
１１１マーチャントバランコア部
１１２ａ、１１２ｂ接続配線
１２０Ｓｉ半導体基板
１２１Ｓｉ内層プロセス内誘電体層
１２２Ｓｉ内層プロセス内配線層
１２３Ｓｉ内層プロセス内パッシベーション膜
１２４Ｓｉ内層プロセス内部回路
１２５Ｓｉ内層プロセス部
１２６ａ、１２６ｂ厚膜再配線プロセス誘電体層
１２７ａ、１２７ｂ厚膜再配線プロセス配線層
１２８コンタクトビア
１２９厚膜再配線プロセス部
１３０Ｓｉプロセス内配線とコンタクトビア
２００ラットレース

Claims

不平衡平衡変換器であって、
平衡信号の入力または出力用であり長手方向に隣り合って配置される一対の伝送線路を有する平衡伝送線路と、
不平衡信号の出力または入力用であり前記平衡伝送線路に平行に対向するように形成される不平衡伝送線路と、
前記一対の伝送線路の４つの端部のうち隣り合う２つ端部に接続され、前記一対の伝送線路から垂直に形成された２つの引き出し伝送線路と
を有し、
前記２つの引き出し伝送線路の一方は、当該一方の伝送線路の外周面のうち他方の引き出し伝送線路に対向する面である第１の電極面を有し、
前記２つの引き出し伝送線路の他方は、当該他方の伝送線路の外周面のうち前記一方の引き出し伝送線路に対向する面である第２の電極面を有し、
前記第１の電極面と前記第２に電極面は容量素子を構成する
不平衡平衡変換器
請求項１に記載の不平衡平衡変換器であって、
シリコン半導体基板と、
前記シリコン半導体基板上方に形成された第１の誘電体層と、
前記第１の誘電体層上方に形成された第１の配線層と、
前記第１の配線層上方に形成された保護層と、
前記保護層上方に形成された第２の誘電体層と、
前記第２の誘電体層内に形成された複数の配線層とを有し、
前記平衡伝送線路、前記不平衡伝送線路および前記２つの引き出し伝送線路は、前記複数の配線層に形成される
不平衡平衡変換器。
請求項１または２に記載の不平衡平衡変換器であって、
前記不平衡伝送線路は、
第１の配線層に形成され第１の方向（ｙ方向）に延在する第１の伝送線路と、
前記第１の配線層と接しない第２の配線層に形成され第１の方向に延在する第二の伝送線路と、
前記第１の伝送線路の前記第１の方向とは逆方向側の第１の端部と前記第２の伝送線路の前記第１の方向側の第２の端部とが積層方向で重なる領域を有し、当該領域において前記第１の端部と前記第２の端部とを電気的に接続するビアとを有し、
前記平衡伝送線路は、
前記一対の伝送線路の一方であって、前記第１の配線層に形成され前記第１の方向に延在する第３の伝送線路と、
前記一対の伝送線路の他方であって、前記第２の配線層に形成され前記第１の方向に延在する第４の伝送線路とを有し、
前記２つの引き出し伝送線路の前記一方は、前記第３の伝送線路の前記第１の方向とは逆方向側の第３の端部から、前記第１の方向および前記積層方向に広がる平面と垂直な第２の方向に延在する第５の伝送線路であり、
前記２つの引き出し伝送線路の前記他方は、前記第４の伝送線路の前記第１の方向側の第４の端部から、前記第２の方向に延在する第６の伝送線路であり、
前記第１の伝送線路の両端のうち前記第１の端部と異なる端部、および、前記第２の伝送線路の両端のうち前記第２の端部と異なる端部の一方は接地され、他方は不平衡信号の入力または出力用であり、
前記第３の伝送線路の両端のうち前記第３の端部と異なる端部は接地され、
前記第４の伝送線路の両端のうち前記第４の端部と異なる端部は接地され、
前記第５伝送線路および第６伝送線路は、平衡信号の出力または入力用であり、
前記第５の伝送線路は、前記第５の伝送線路の外周面のうち前記第６の伝送線路に対向する面である前記第１の電極面を有し、
前記第６の伝送線路は、前記第６の伝送線路の外周面のうち前記第５の伝送線路に対向する面である前記第２電極面を有する
不平衡平衡変換器。
請求項３に記載の不平衡平衡変換器であって、さらに、
前記第１の伝送線路の両端のうち前記第１の端部と異なる端部、および、前記第２の伝送線路の両端のうち前記第２の端部と異なる端部の前記一方に対向する第１の接地電極と、
前記第３の伝送線路の両端のうち前記第３の端部と異なる端部に対向する第２の接地電極と、
前記第４の伝送線路の両端のうち前記第４の端部と異なる端部に対向する第３の接地電極と
を備え、
前記第１の伝送線路の両端のうち前記第１の端部と異なる端部、および、前記第２の伝送線路の両端のうち前記第２の端部と異なる端部の前記一方は、前記第１の接地電極を介して接地され、
前記第３の伝送線路の両端のうち前記第３の端部と異なる端部は、前記第２の接地電極を介して接地され、
前記第４の伝送線路の両端のうち前記第４の端部と異なる端部は、前記第３の接地電極を介して接地される
不平衡平衡変換器。
請求項３または４に記載の不平衡平衡変換器であって、さらに、
前記第１の伝送線路の両端のうち前記第１の端部と異なる端部、および、前記第２の伝送線路の両端のうち前記第２の端部と異なる端部の前記他方に対して、誘電体層を介して対向する第４の接地電極を備える
不平衡平衡変換器。
請求項１から５の何れか１項に記載の不平衡平衡変換器であって、
前記不平衡変換器は、さらに、前記第１の電極面と前記第２の電極面に挟まれた第１のナノコンポジット膜８１を備え、
前記第１のナノコンポジット膜は、第１の材料からなる粒子が分散された第２の材料から構成され、
前記第１の材料からなる粒子の粒径は、１ｎｍ以上かつ２００ｎｍ以下であり、
前記第１の材料の比誘電率および誘電損失は、前記第２の材料よりも大きい
不平衡平衡変換器。
請求項６に記載の不平衡平衡変換器であって、
前記不平衡変換器は、さらに、前記不平衡伝送線路と前記平衡伝送線路とに挟まれた第２のナノコンポジット膜８２を備え、
前記第２のナノコンポジット膜は、前記第１の材料からなる粒子が分散された前記第２の材料から構成される
不平衡平衡変換器。
請求項７に記載の不平衡平衡変換器であって、
前記第１の材料は、チタン酸ストロンチウムおよびチタン酸バリウムストロンチウムの何れかを含み、
前記第２の材料は、ベンゾシクロブテン、ポリイミド、ポリテトラフルオロエチレン、およびポリフェニレンオキシドの何れかを含む
不平衡平衡変換器。