WO2013047607A1 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
WO2013047607A1
WO2013047607A1 PCT/JP2012/074758 JP2012074758W WO2013047607A1 WO 2013047607 A1 WO2013047607 A1 WO 2013047607A1 JP 2012074758 W JP2012074758 W JP 2012074758W WO 2013047607 A1 WO2013047607 A1 WO 2013047607A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
semiconductor module
main surface
power combiner
region
Prior art date
Application number
PCT/JP2012/074758
Other languages
English (en)
French (fr)
Inventor
雄介 上道
Original Assignee
株式会社フジクラ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社フジクラ filed Critical 株式会社フジクラ
Publication of WO2013047607A1 publication Critical patent/WO2013047607A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a semiconductor module that is used for communication from a quasi-millimeter wave band to a millimeter wave band, and includes a power combiner for combining output powers of power amplifiers arranged in parallel.
  • the frequency band of the signals handled will be from several GHz bands used for mobile phones, wireless LANs, ITS (Intelligent Transport Systems), etc., fixed wireless relay stations, satellite communications Tend to be replaced by the quasi-millimeter wave band used for automobiles, the anti-collision radar, the millimeter-wave band used for uncompressed video transmission, and the like.
  • the semiconductor integrated circuit used in the quasi-millimeter wave band and the millimeter wave band is MMIC (Monolithic Microwave Integrated Circuits) mainly using a compound semiconductor such as GaAs.
  • MMIC Monitoring Microwave Integrated Circuits
  • the MMIC is formed by integrating an active circuit element and a passive circuit element on a GaAs substrate.
  • it is expensive because it is formed using GaAs.
  • Non-Patent Documents 1 and 2 millimeter-wave band ICs using CMOS technology on silicon semiconductor substrates have been studied.
  • the dielectric (SiO 2 ) film can be finely processed (minimum line width / interline width is 0.25 ⁇ m / 0.25 ⁇ m).
  • the element size can be reduced, and the high frequency characteristics of active circuit elements such as transistors can be dramatically improved.
  • a power combiner that combines outputs obtained from a plurality of CMOS transistors is used.
  • Examples of the power combiner used in the quasi-millimeter wave band to millimeter wave band IC include a Wilkinson type power combiner and a branch line type power combiner (Patent Document 1).
  • FIG. 12 is a plan view schematically showing a configuration of a conventional semiconductor module 600 provided with a power combiner.
  • the semiconductor module 600 includes a first substrate 601 and a second substrate 607 arranged in parallel on the same plane as the first substrate 601.
  • a power combiner 603 is formed on the first substrate 601, and the power combiner 603 is electrically connected to an input terminal 605 in the first substrate 601.
  • On the second substrate 607 a semiconductor integrated circuit including a power amplifier is formed.
  • the power combiner 603 on the first substrate 601 and the semiconductor integrated circuit on the second substrate 607 are electrically connected, and an electric signal flows between them.
  • the power combiner 603 has a transmission line of about 1 ⁇ 4 wavelength, and may include an impedance conversion circuit and a balanced / unbalanced converter (balun) that converts a differential signal into an unbalanced signal according to the application. .
  • the occupation area of the semiconductor module 600 tends to be enlarged by providing a second substrate including a semiconductor integrated circuit. Therefore, it is difficult to reduce the size of the semiconductor module 600.
  • the present invention provides a semiconductor module that can be reduced in size by suppressing an increase in occupied area caused by arranging a power combiner and a communication integrated circuit on the same plane.
  • the semiconductor module according to the first aspect includes a first substrate on which a power combiner is formed on a first main surface, and a second substrate on which a communication integrated circuit electrically connected to the power combiner is formed.
  • the second substrate is disposed in a region overlapping the first substrate on the first main surface side of the first substrate.
  • the second substrate is arranged in a region overlapping the first substrate on the first main surface side of the first substrate. Therefore, the semiconductor module can be reduced in size.
  • the second substrate is disposed apart from the first substrate.
  • the first substrate and the second substrate are separated from each other. Therefore, the electromagnetic interaction generated between the power combiner provided on the first substrate and the communication integrated circuit provided on the second substrate is reduced. This stabilizes the operation of the semiconductor module.
  • the first main surface of the first substrate includes a region overlapping with the second substrate, and a region different from the overlapping region.
  • a first antenna unit electrically connected to the combiner is provided.
  • the first antenna portion is provided in a region that does not overlap with the communication integrated circuit. Therefore, since it is blocked by the communication integrated circuit, it is possible to prevent the transmission and reception of signals in the first antenna unit from being hindered.
  • the semiconductor module according to the fourth aspect is the semiconductor module according to any one of the first to second aspects, wherein the first substrate has a second main surface opposite to the first main surface, A second antenna portion electrically connected to the power combiner is provided in a region overlapping with the substrate and the second substrate.
  • the second antenna portion is arranged in a region overlapping the first substrate and the second substrate on the second main surface side. Therefore, it is not necessary to provide a region other than the region for forming the power combiner as the region for the second antenna unit, and thus the semiconductor module can be reduced in size.
  • a ground potential film and a dielectric film are sequentially arranged on the first main surface of the first substrate.
  • the ground potential film and the dielectric film are sequentially disposed between the power combiner included in the first substrate and the communication integrated circuit included in the second substrate. Since the ground potential film and the dielectric film suppress the spread of the electric field distribution generated by the operation of the power combiner, the electromagnetic interaction generated between the power combiner and the communication integrated circuit can be reduced.
  • the power combiner and the communication integrated circuit are provided on the same plane. Therefore, an increase in the occupied area can be suppressed, and the semiconductor module can be downsized.
  • FIG. 1A is a plan view schematically showing the configuration of the semiconductor module 100 according to the first embodiment of the present invention.
  • 1B and 1C are plan views schematically showing the configurations of the first substrate 101 and the second substrate 107 provided in the semiconductor module 100, respectively.
  • the first substrate 101 includes a first antenna unit 102, a power combiner 103, and an input terminal 105 that are made of glass or silicon and are electrically connected.
  • the second substrate 107 is a semiconductor substrate provided with a communication integrated circuit 108, and is disposed so as to overlap the first substrate 101 via bumps 108, as shown in FIG. 1A.
  • FIG. 2 is a cross-sectional view of the semiconductor module 100 of FIG. 1A taken along line AA.
  • the first antenna unit 102, the power combiner 103, and the input terminal 105 are arranged on the first main surface 101 a of the first substrate 101.
  • the first antenna unit 102, the power combiner 103, and the input terminal 105 are electrically connected to each other.
  • the second substrate 107 is disposed on the first main surface 101a side of the first substrate, and the communication integrated circuit 108 formed on the second substrate 107 includes the input terminal 105 formed on the first substrate 101 and the bump 106. It is electrically connected via.
  • the second substrate 107 is formed so that a partial region of the main surface 107a overlaps with a region of the first main surface 101a of the first substrate where the power combiner 103 is formed,
  • the main surface 107a is opposed to the first main surface 101a of the first substrate.
  • the entire region of the main surface 107a of the second substrate 107 may overlap with the region where the power combiner 103 is formed.
  • at least a part of the region of the main surface 107a overlaps the region where the power combiner 103 is formed, so that the semiconductor is downsized as compared with the semiconductor module 600 (FIG. 12) using the conventional technology.
  • a module 100 can be obtained.
  • the second substrate 107 is disposed on the first main surface 101a side of the first substrate, in a region overlapping the power combiner 103, with a distance t corresponding to the height of the bump 106.
  • the first antenna unit 102 is disposed so as to be exposed in a region of the first main surface 101 a of the first substrate excluding the region overlapping the second substrate 107, and the power combiner 103 is connected to the first antenna unit 102 via the transmission line 104. Electrically connected.
  • the first antenna unit 102 is provided in a region that does not overlap with the communication integrated circuit 108. Therefore, it can be prevented that the exposed surface of the first antenna unit 102 is blocked by the communication integrated circuit 108 and the transmission and reception of signals in the first antenna unit 102 is hindered.
  • the first antenna portion 102 is formed by lengthening the transmission line. The region can be formed so as not to overlap the second substrate 107.
  • the region of the second substrate 107 including the communication integrated circuit 108 is formed on the first main surface 101a side of the first substrate.
  • the power combiner 103 is disposed so as to overlap the region. Therefore, it is not necessary to provide a region for the communication integrated circuit 108 in addition to the region where the power combiner 103 is formed, so that the semiconductor module 100 can be reduced in size.
  • the first substrate 101 and the second substrate 107 are separated from each other. Therefore, electromagnetic interaction generated between the power combiner 103 provided on the first substrate 101 and the communication integrated circuit 108 provided on the second substrate 107 is reduced. Thereby, the operation of the semiconductor module 100 can be stabilized.
  • FIG. 3 is a cross-sectional view of a semiconductor module 200 according to a second embodiment of the present invention.
  • a power combiner 203 and an input terminal 205 which are electrically connected, are disposed on the first main surface 201a of the first substrate 201, and a second antenna section 202 is disposed on the second main surface 201b.
  • the power combiner 203 and the second antenna unit 202 are electrically connected via a transmission line 204 provided in the first substrate 201.
  • the second substrate 207 is disposed on the first main surface 201a side of the first substrate, and the communication integrated circuit 208 formed on the second substrate 207 includes the input terminal 205 formed on the first substrate 201 and the bump 206. It is electrically connected via.
  • the configuration of the second substrate 207 is the same as the configuration described in the first embodiment.
  • the second antenna unit 202 is disposed so as to be overlapped with the region where the power combiner 203 is formed on the second main surface 201 b of the first substrate. Note that the entire area of the second antenna unit 202 may overlap the area where the power combiner 203 is formed. As described above, at least a part of the area of the second antenna unit 202 overlaps with the area where the power combiner 203 is formed, thereby reducing the size compared to the semiconductor module 600 (FIG. 12) using the conventional technology. The obtained semiconductor module 200 can be obtained.
  • the region of the second substrate 207 including the communication integrated circuit 208 is formed on the first main surface 201a side of the first substrate.
  • the power synthesizer 203 is disposed so as to overlap the region.
  • region of the 2nd antenna part 202 is arrange
  • the first substrate 201 and the second substrate 207 are separated from each other. Therefore, electromagnetic interaction generated between the power combiner 203 provided on the first substrate 201 and the communication integrated circuit 208 provided on the second substrate 207 is reduced. Thereby, the operation of the semiconductor module 200 can be stabilized.
  • FIGS. 4A to 4D are cross-sectional views of microstrip-type substrates 300, 310, 320, and 330 according to Modifications 1 to 4 of the first embodiment and the second embodiment of the present invention, respectively.
  • 5A to 5D are cross-sectional views of coplanar substrates 400, 410, 420, and 430 according to the first embodiment of the present invention and the modifications 5 to 8 of the second embodiment, respectively.
  • the bases 300, 310, 320, 330, 400, 410, 420, and 430 are all parts of the semiconductor module excluding the second substrate and the bumps.
  • the configuration of the bases 300, 310, 320, 330, 400, 410, 420, and 430 will be described below.
  • a ground potential film 301b, a dielectric film 301c, and a metal film 305 constituting an input terminal are sequentially formed on the first main surface 301a of the first substrate 301.
  • the dielectric film 301c has a thickness h of about 10 to 50 ⁇ m and a relative dielectric constant of about 2 to 10.
  • a base 310 according to Modification 2 includes a ground potential film 311b, a dielectric film 311c, a metal film 315 constituting an input terminal, and a dielectric film on the first main surface 311a of the first substrate 311.
  • a resin film 311d for coating is sequentially formed.
  • the dielectric film 311c has a thickness h of about 10 to 50 ⁇ m and a relative dielectric constant of about 2 to 10.
  • the ground potential film 321b, the dielectric film 321c, and the metal film 325 constituting the input terminal are sequentially formed on the first main surface 321a of the first substrate 321.
  • the ground potential film 321g is formed on the second main surface 321f of the first substrate 321.
  • the ground potential film 321b and the ground potential film 321f are electrically connected via a transmission line 321h provided in the first substrate 321.
  • the dielectric film 321c has a thickness h of about 10 to 50 and a relative dielectric constant of about 2 to 10.
  • a base body 330 according to Modification 4 includes a ground potential film 331b, a dielectric film 331c, a metal film 335 constituting an input terminal, a dielectric film on the first main surface 331a of the first substrate 331.
  • a ground potential film 331g is formed on the second main surface 331f of the first substrate 331.
  • the ground potential film 331b and the ground potential film 331f are electrically connected via a transmission line 331h provided in the first substrate 331.
  • the dielectric film 331c has a thickness h of about 10 to 50 ⁇ m and a relative dielectric constant of about 2 to 10.
  • Modification 5 As shown in FIG. 5A, a ground potential film 401 b and a metal film 405 constituting an input terminal are formed on the first main surface 401 a of the first substrate 401 on the base body 400 according to the modification example 5.
  • a ground potential film 411 b and a metal film 415 constituting an input terminal are formed on the first main surface 411 a of the first substrate 411 on the base 410 according to the modification 6.
  • a resin film 411e is formed to cover the first main surface 411a, the ground potential film 411b, and the metal film 415 of the first substrate 411.
  • a ground potential film 421b and a dielectric film 421c are sequentially formed on the first main surface 421a of the first substrate 421 in the base body 420 according to the modified example 7. Further, a ground potential film 421d and a metal film 425 constituting an input terminal are formed on the surface of the dielectric film 421c.
  • the dielectric film 421c has a thickness h of about 10 to 50 ⁇ m and a relative dielectric constant of about 2 to 10.
  • the ground potential film 431 b and the dielectric film 431 c are sequentially formed on the first main surface 431 a of the first substrate 431 in the base body 430 according to the modified example 8. Further, a ground potential film 431d and a metal film 435 constituting an input terminal are formed on the surface of the dielectric film 431c. Further, a ground potential film 431g is formed on the second main surface 431f of the first substrate 431. The ground potential film 431b and the ground potential film 431f are electrically connected via a transmission line 431h provided in the first substrate 431.
  • the dielectric film 431c has a thickness h of about 10 to 50 ⁇ m and a relative dielectric constant of about 2 to 10.
  • FIG. 6A is a cross-sectional view of a semiconductor module using the base 310 according to Modification 2 described above.
  • the first substrate 311 and the second substrate 317 are electrically connected using bumps, but the illustration of the bumps is omitted here.
  • the second substrate 317 is separated from the first substrate 311 by a distance t corresponding to the height of the bump.
  • FIG. 6B shows the relationship between the separation distance t between the first substrate 311 and the second substrate 317 and the characteristic impedance of the transmission line formed on the first substrate 311 in the cross-sectional view of the semiconductor module shown in FIG. 6A. It is a graph.
  • the transmission line formed on the first substrate 311 is a microstrip transmission line.
  • the vertical axis of this graph represents characteristic impedance, and the horizontal axis represents the separation distance t.
  • Depicted in this graph are a straight line graph and two curves (upper and lower sides of the graph).
  • the straight line indicates the design value of the characteristic impedance of the microstrip transmission line on the conventional first substrate when the second substrate 317 is not disposed.
  • This design value was set with reference to 50 ⁇ , which is a reference impedance of a general high-frequency device or measurement equipment.
  • 50 ⁇ is a reference impedance of a general high-frequency device or measurement equipment.
  • Two curves correspond to the case where the present invention is applied with the thickness h of the dielectric film being 20 ⁇ m and 50 ⁇ m, respectively.
  • the separation distance t the smaller the characteristic impedance, which tends to deviate greatly from the design value.
  • the deviation from the design value is caused by an electromagnetic interaction that occurs between the first substrate 311 and the second substrate 317.
  • the separation distance t increases, the characteristic impedance tends to approach the design value regardless of the thickness h of the dielectric film.
  • the separation distance t is 40 ⁇ m or more, and when the dielectric thickness h is 50 ⁇ m, the separation distance t is 60 ⁇ m or more. Can be kept within a range within 5% of the design value. Thereby, sufficient performance in practical use can be obtained.
  • FIG. 7 shows the distribution of the electric field E generated in the dielectric film 301c when the above-described cross section of the microstrip-type substrate 300 according to the modified example 1 and the semiconductor module including the substrate 300 are operated.
  • the electric field E includes a component perpendicular to the first main surface 301a of the first substrate and a component parallel to the first substrate 301a at a position far from the input terminal 305. However, as the input terminal 305 approaches, the electric field E becomes parallel. The major component is smaller and the vertical component is larger. That is, at a position close to the input terminal 305, a strong electric field E is formed in the vertical direction with respect to the first main surface 301a of the first substrate.
  • the surface of the dielectric film 301c facing the second substrate 307 is close to the input terminal 305, and a strong electric field E is formed in the vertical direction.
  • the strong electric field E is applied to the communication integrated circuit 308 provided on the second substrate, so that the operation of the semiconductor module may become unstable.
  • the dielectric film 301c when the dielectric film 301c is formed thick, the surface of the dielectric film 301c facing the second substrate 307 is far from the input terminal 305, and the electric field E applied in the vertical direction is weak. Therefore, the electric field E applied to the communication integrated circuit 308 provided on the second substrate is also weak, and the operation of the semiconductor module can be prevented from becoming unstable.
  • FIGS. 8A and 8B A first substrate 501 and a second substrate 507 constituting the semiconductor module are shown in FIGS. 8A and 8B, respectively.
  • the first substrate 501 includes a filter circuit F between the antenna unit 502 and the power combiner 503, and includes an impedance conversion circuit I between the power combiner 503 and the input terminal 505.
  • the second substrate 507 includes a communication integrated circuit 508.
  • Modification 10 A first substrate 511 and a second substrate 517 constituting the semiconductor module are shown in FIGS. 9A and 9B, respectively.
  • the first substrate 511 includes a filter circuit F between the antenna unit 512 and the power combiner 513, and an output matching circuit or bias circuit O between the power combiner 513 and the input terminal 515.
  • the second substrate 517 includes a communication integrated circuit 518.
  • the terminal of the communication integrated circuit 518 provided on the second substrate 517 is configured by a transistor group, and the output matching circuit or the bias circuit O is disposed on the first substrate 511.
  • the power amplifier is configured using both the output matching circuit or bias circuit O and a transistor group.
  • Modification 11 A first substrate 521 and a second substrate 527 constituting the semiconductor module are shown in FIGS. 10A and 10B, respectively.
  • the first substrate 521 includes a balun B between the power combiner 523 and a pair of input terminals 525 corresponding to the differential input method.
  • the second substrate 527 includes a communication integrated circuit 528.
  • FIGS. 11A and 11B A first substrate 531 and a second substrate 537 constituting the semiconductor module are shown in FIGS. 11A and 11B, respectively.
  • the first substrate 531 includes a balun B, an output matching circuit, or a power synthesizer 533 between a power synthesizer 533 and a pair of input terminals 535 corresponding to the differential input method.
  • a bias circuit O is provided.
  • the second substrate 537 includes a communication integrated circuit 538.
  • the area of the first substrate is expanded by connecting circuit elements according to the application to the power combiner.
  • the second substrate is not necessary to provide a region other than the region where the power combiner is formed on the first substrate. Therefore, it is possible to reduce the size of the semiconductor module, and it is possible to reduce the influence of increasing the area of the first substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Transceivers (AREA)

Abstract

　半導体モジュールは、第一主面に電力合成器が形成された第一基板と、電力合成器と電気的に接続された通信用集積回路が形成された第二基板と、を備え、第一基板の第一主面側において、第二基板が第一基板と重なる領域に配置される。

Description

半導体モジュール
　本発明は、準ミリ波帯からミリ波帯の通信に用いられる半導体モジュールであって、並列に並べた電力増幅器の出力電力を合成するための電力合成器を備えた半導体モジュールに関する。
　本願は、２０１１年９月２９日に、日本に出願された特願２０１１－２１４５９２号に基づき優先権を主張し、その内容をここに援用する。
　近年、携帯電話器等の電子機器の高性能化に伴い、電子機器で扱うデータが大容量化する傾向にある。これに対応するため、データ伝送速度の高速化が求められている。電子機器の小型化も要求されており、電子デバイスのパッケージ体を高密度に実装して、小型化するための技術開発が必須である。また、データ伝送速度の高速化の実現に向けて、扱われる信号の周波数帯が、携帯電話、無線ＬＡＮ、ＩＴＳ（Intelligent Transport Systems）等に用いられる数ＧＨｚ帯から、固定無線中継局、衛星通信等に用いられる準ミリ波帯、自動車衝突防止レーダー、非圧縮動画伝送等に用いられるミリ波帯に置き換わる傾向にある。
　従来、準ミリ波帯やミリ波帯に用いられる半導体集積回路は、主にＧａＡｓ等の化合物半導体を用いたＭＭＩＣ（Monolithic Microwave Integrated Circuits)である。ＭＭＩＣは、ＧａＡｓ基板に能動回路素子および受動回路素子を一体化して形成されている。しかし、ＧａＡｓを用いて形成されているため高価であった。
　そこで、近年では、シリコン半導体基板におけるＣＭＯＳ技術を用いたミリ波帯ＩＣの検討が行われている（非特許文献１、２）。ＣＭＯＳ技術を用いることにより、上述したＭＭＩＣとは異なり、誘電体（ＳｉＯ２）膜の微細加工（最小のライン幅／ライン間幅が０．２５μｍ／０．２５μｍ）が可能であるため、受動回路素子のサイズを小さくすることができ、さらに、トランジスタ等の能動回路素子の高周波特性を、飛躍的に向上させることができる。
　ただし、一般には、十分な出力を得るために、複数のＣＭＯＳトランジスタより得られる出力を合成する電力合成器が用いられる。準ミリ波帯からミリ波帯のＩＣに用いられる電力合成器としては、例えばウィルキンソン型電力合成器やブランチライン型電力合成器がある（特許文献１）。
　図１２は、電力合成器を備えた従来の半導体モジュール６００の構成を、模式的に示した平面図である。半導体モジュール６００は、第一基板６０１と、第一基板６０１と同一平面上に並列して配置された第二基板６０７とを有する。第一基板６０１には電力合成器６０３が形成されており、電力合成器６０３は第一基板６０１内にある入力端子６０５と電気的に接続されている。第二基板６０７には電力増幅器を備えた半導体集積回路が形成されている。第一基板６０１の電力合成器６０３と第二基板６０７の半導体集積回路とは電気的に接続されており、これらの間を電気信号が流れる。
　電力合成器６０３は、１／４波長程度の伝送線路を有し、用途に応じてインピーダンス変換回路や、差動信号を不平衡信号に変換する平衡不平衡変換器（バラン）を備えることもある。第一基板６０１上の領域の大部分を占有する電力合成器６０３に加え、半導体集積回路を備えた第二基板を併設することにより、半導体モジュール６００の占有面積は肥大化する傾向にある。そのため、半導体モジュール６００を小型化することが難しい。
特開平９－２８９４０５号公報
Huei Wang "Development of Silicon-based Milimeter-wave Monolithic Integrated Circuits at National Taiwan University, Microwave Symposium Digest, 2008 IEEE MTT-S International Yoichi Kawano, Toshihide Suzuki, Masaru Sato, Tatusya Hirose, Kazuhiyo Joshin, "A 77GHz Transceiver in 90nm CMOS", Solid-State Circuits Conference - Digest of Technical Papers, 2009. ISSCC 2009. IEEE International
　本発明は、電力合成器と通信用集積回路とを同一平面上に併設することによる占有面積の肥大化を抑え、小型化することが可能な半導体モジュールを提供する。
　第一態様に係る半導体モジュールは、第一主面に電力合成器が形成された第一基板と、電力合成器と電気的に接続された通信用集積回路が形成された第二基板と、を備え、第一基板の第一主面側において、第二基板が第一基板と重なる領域に配置される。
　上記第一態様の構成によれば、第一基板の第一主面側において、第二基板が、第一基板と重なる領域に配置される。したがって、半導体モジュールを小型化できる。
　第二態様に係る半導体モジュールは、第一態様において、第二基板は、第一基板と離間して配置される。
　上記第二態様の構成によれば、第一基板と第二基板とが離間している。したがって、第一基板に備えられた電力合成器と、第二基板に備えられた通信用集積回路との間で生じる、電磁気的な相互作用が低減される。これにより、半導体モジュールの動作を安定化する。
　第三態様に係る半導体モジュールは、第一または第二態様において、第一基板の第一主面は、第二基板と重なる領域と、重なる領域とは異なる領域とを含み、異なる領域に、電力合成器と電気的に接続された第一アンテナ部を備える。
　上記第三態様の構成によれば、第一アンテナ部は、通信用集積回路と重ならない領域に設けられる。したがって、通信用集積回路に遮られるために、第一アンテナ部における信号の送受信が妨げられることを防止できる。
　第四態様に係る半導体モジュールは、第一から第二態様のいずれかにおいて、第一基板は、第一主面とは反対の第二主面を有し、第二主面側において、第一基板および第二基板と重なる領域に、電力合成器と電気的に接続された第二アンテナ部を備える。
　上記第四態様の構成によれば、第二アンテナ部が、第二主面側において、第一基板および第二基板と重なる領域に配置される。したがって、第二アンテナ部用の領域として、電力合成器を形成する領域以外の領域を設ける必要がないため、半導体モジュールを小型化できる。
　第五態様に係る半導体モジュールは、第一から第四態様のいずれかにおいて、第一基板の第一主面に、接地電位膜、誘電体膜が順に配置されている。
　上記第五態様の構成によれば、第一基板が備えた電力合成器と、第二基板が備えた通信用集積回路との間に、接地電位膜、誘電体膜が順に配置されている。この接地電位膜と誘電体膜が、電力合成器の動作によって生じた電界分布の広がりを抑えるため、電力合成器と通信用集積回路との間で生じる、電磁気的な相互作用を低減できる。
　半導体モジュールの構成によれば、通信用集積回路用の領域として、電力合成器を形成する領域以外の領域を設ける必要がないため、電力合成器と通信用集積回路とを同一平面上に併設することによる占有面積の肥大化を抑え、半導体モジュールを小型化できる。
第一実施形態に係る半導体モジュールの平面図である。 半導体モジュールを構成する第一基板の平面図である。 半導体モジュールを構成する第二基板の平面図である。 第一実施形態に係る半導体モジュールの断面図である。 第二実施形態に係る半導体モジュールの断面図である。 第一実施形態の変形例に係る半導体モジュールの断面図である。 第一実施形態の変形例に係る半導体モジュールの断面図である。 第一実施形態の変形例に係る半導体モジュールの断面図である。 第一実施形態の変形例に係る半導体モジュールの断面図である。 第一実施形態の変形例に係る半導体モジュールの断面図である。 第一実施形態の変形例に係る半導体モジュールの断面図である。 第一実施形態の変形例に係る半導体モジュールの断面図である。 第一実施形態の変形例に係る半導体モジュールの断面図である。 第一実施形態の変形例に係る半導体モジュールの断面図である。 特性インピーダンスと離間距離の関係を示すグラフである。 誘電体膜内に発生する電界の分布について説明する図である。 半導体モジュールを構成する第一基板の平面図である。 半導体モジュールを構成する第二基板の平面図である。 半導体モジュールを構成する第一基板の平面図である。 半導体モジュールを構成する第二基板の平面図である。 半導体モジュールを構成する第一基板の平面図である。 半導体モジュールを構成する第二基板の平面図である。 半導体モジュールを構成する第一基板の平面図である。 半導体モジュールを構成する第二基板の平面図である。 従来技術による半導体モジュールの平面図である。
　以下、好適な実施形態に基づき、図面を参照して本発明を説明する。
第一実施形態
　図１Ａは、本発明の第一実施形態に係る半導体モジュール１００の構成を、模式的に示した平面図である。また、図１Ｂ、図１Ｃは、それぞれ半導体モジュール１００が備えた、第一基板１０１、第二基板１０７の構成を、模式的に示した平面図である。第一基板１０１は、ガラスまたはシリコンからなり、電気的に接続された、第一アンテナ部１０２と電力合成器１０３と入力端子１０５とを備える。そして、第二基板１０７は、通信用集積回路１０８を備えた半導体基板であり、図１Ａに示すように、バンプ１０８を介して第一基板１０１に重なるように配置される。
　図２は、図１Ａの半導体モジュール１００を、Ａ－Ａ線において切断した断面図である。図２に示すように、第一基板１０１の第一主面１０１ａに、第一アンテナ部１０２、電力合成器１０３、入力端子１０５が配置されている。第一アンテナ部１０２、電力合成器１０３、入力端子１０５は、互いに電気的に接続されている。第二基板１０７は、第一基板の第一主面１０１ａ側に配置され、第二基板１０７に形成された通信用集積回路１０８が、第一基板１０１に形成された入力端子１０５と、バンプ１０６を介して電気的に接続されている。
　図２に示すように、第二基板１０７は、主面１０７ａの一部領域が、第一基板の第一主面１０１ａの、電力合成器１０３が形成されている領域と重なるように形成され、主面１０７ａは、第一基板の第一主面１０１ａと対向している。なお、第二基板１０７の主面１０７ａの領域全体が、電力合成器１０３が形成されている領域と重なっていてもよい。このように、少なくとも主面１０７ａの領域の一部が、電力合成器１０３が形成されている領域と重なることによって、従来技術を用いた半導体モジュール６００（図１２）に比べて、小型化した半導体モジュール１００を得ることができる。
　また、第二基板１０７は、第一基板の第一主面１０１ａ側において、電力合成器１０３と重なる領域に、バンプ１０６の高さ分の距離ｔだけ離間して配置される。
　第一アンテナ部１０２は、第一基板の第一主面１０１ａのうち、第二基板１０７と重なる領域を除いた領域において露出するように配置され、伝送線路１０４を介して、電力合成器１０３と電気的に接続される。
　これにより、第一アンテナ部１０２は、通信用集積回路１０８と重ならない領域に設けられる。したがって、第一アンテナ部１０２の露出面が通信用集積回路１０８に遮られて、第一アンテナ部１０２における信号の送受信が妨げられることを、防止できる。なお、第一基板１０１と対向する第二基板１０７の主面１０７ａの面積が電力合成器１０３の面積よりも大きい場合には、伝送線路を長くすることにより、第一アンテナ部１０２の形成される領域が第二基板１０７と重ならないように形成することができる。
　以上説明したように、第一実施形態に係る通信用半導体１００モジュールの構成によれば、第一基板の第一主面１０１ａ側において、通信用集積回路１０８を備えた第二基板１０７の領域が、電力合成器１０３の領域と重なるように配置される。したがって、電力合成器１０３を形成する領域以外に、通信用集積回路１０８用の領域を設ける必要がないため、半導体モジュール１００を小型化することができる。
　また、第一実施形態に係る半導体モジュール１００の構成によれば、第一基板１０１と第二基板１０７とが離間している。したがって、第一基板１０１に備えられた電力合成器１０３と、第二基板１０７に備えられた通信用集積回路１０８との間で生じる、電磁気的な相互作用が低減される。これにより、半導体モジュール１００の動作を安定させることができる。
第二実施形態
　図３は、本発明の第二実施形態に係る半導体モジュール２００の断面図である。第一基板２０１の第一主面２０１ａに、電気的に接続された、電力合成器２０３、入力端子２０５が配置され、第二主面２０１ｂに、第二アンテナ部２０２が配置されている。電力合成器２０３と第二アンテナ部２０２とは、第一基板２０１内に設けられた伝送線路２０４を介して、電気的に接続されている。第二基板２０７は、第一基板の第一主面２０１ａ側に配置され、第二基板２０７に形成された通信用集積回路２０８が、第一基板２０１に形成された入力端子２０５と、バンプ２０６を介して電気的に接続されている。第二基板２０７の構成は、第一実施形態において説明した構成と同様である。
　図３に示すように、第二アンテナ部２０２は、第一基板の第二主面２０１ｂの、電力合成器２０３が形成されている領域と重なるように露出して配置されている。なお、第二アンテナ部２０２の領域全体が、電力合成器２０３が形成されている領域と重なっていてもよい。このように、少なくとも第二アンテナ部２０２の領域の一部が、電力合成器２０３が形成されている領域と重なることによって、従来技術を用いた半導体モジュール６００（図１２）に比べて、小型化した半導体モジュール２００を得ることができる。
　以上説明したように、第二実施形態に係る通信用半導体２００モジュールの構成によれば、第一基板の第一主面２０１ａ側において、通信用集積回路２０８を備えた第二基板２０７の領域が、電力合成器２０３の領域と重なるように配置される。そして、第一基板の第二主面２０１ｂ側において、第二アンテナ部２０２の領域が、電力合成器２０３の領域と重なるように配置される。したがって、電力合成器２０３を形成する領域以外に、通信用集積回路２０８用の領域および第二アンテナ部２０２用の領域を設ける必要がないため、半導体モジュール２００を小型化することができる。
　また、第二実施形態に係る半導体モジュール２００の構成によれば、第一基板２０１と第二基板２０７とが離間している。したがって、第一基板２０１に備えられた電力合成器２０３と、第二基板２０７に備えられた通信用集積回路２０８との間で生じる、電磁気的な相互作用が低減される。これにより、半導体モジュール２００の動作を安定化させることができる。
積層構造に関する変形例
　本発明を適用することが可能な、半導体モジュールの積層構造に関する変形例について、説明する。図４Ａ～図４Ｄは、それぞれ本発明の第一実施形態および第二実施形態の変形例１～４に係る、マイクロストリップ型の基体３００、３１０、３２０、３３０の断面図である。また、図５Ａ～図５Ｄは、それぞれ本発明の第一実施形態および第二実施形態の変形例５～８に係る、コプレーナ型の基体４００、４１０、４２０、４３０の断面図である。基体３００、３１０、３２０、３３０、４００、４１０、４２０、４３０は、いずれも半導体モジュールのうち、第二基板およびバンプを除いた部分である。基体３００、３１０、３２０、３３０、４００、４１０、４２０、４３０の構成について、以下に説明する。
変形例１
　図４Ａに示すように、変形例１に係る基体３００は、第一基板３０１の第一主面３０１ａに、接地電位膜３０１ｂ、誘電体膜３０１ｃ、入力端子を構成する金属膜３０５が順に成膜されている。誘電体膜３０１ｃは、厚さｈが１０～５０μｍ程度、比誘電率が２～１０程度である。
変形例２
　図４Ｂに示すように、変形例２に係る基体３１０は、第一基板３１１の第一主面３１１ａに、接地電位膜３１１ｂ、誘電体膜３１１ｃ、入力端子を構成する金属膜３１５、誘電体膜をコートする樹脂膜３１１ｄが順に成膜されている。誘電体膜３１１ｃは、厚さｈが１０～５０μｍ程度、比誘電率が２～１０程度である。
変形例３
　図４Ｃに示すように、変形例３に係る基体３２０は、第一基板３２１の第一主面３２１ａに、接地電位膜３２１ｂ、誘電体膜３２１ｃ、入力端子を構成する金属膜３２５が順に成膜され、第一基板３２１の第二主面３２１ｆに、接地電位膜３２１ｇが成膜されている。接地電位膜３２１ｂと接地電位膜３２１ｆとは、第一基板３２１内に設けられた伝送線路３２１ｈを介して、電気的に接続されている。誘電体膜３２１ｃは、厚さｈが１０～５０程度、比誘電率が２～１０程度である。
変形例４
　図４Ｄに示すように、変形例４に係る基体３３０は、第一基板３３１の第一主面３３１ａに、接地電位膜３３１ｂ、誘電体膜３３１ｃ、入力端子を構成する金属膜３３５、誘電体膜をコートする樹脂膜３３１ｅが順に成膜され、第一基板３３１の第二主面３３１ｆに、接地電位膜３３１ｇが成膜されている。接地電位膜３３１ｂと接地電位膜３３１ｆとは、第一基板３３１内に設けられた伝送線路３３１ｈを介して、電気的に接続されている。誘電体膜３３１ｃは、厚さｈが１０～５０μｍ程度、比誘電率が２～１０程度である。
変形例５
　図５Ａに示すように、変形例５に係る基体４００には、第一基板４０１の第一主面４０１ａに、接地電位膜４０１ｂおよび入力端子を構成する金属膜４０５が成膜されている。
変形例６
　図５Ｂに示すように、変形例６に係る基体４１０には、第一基板４１１の第一主面４１１ａに、接地電位膜４１１ｂおよび入力端子を構成する金属膜４１５が成膜されている。そして、第一基板４１１の第一主面４１１ａ、接地電位膜４１１ｂ、金属膜４１５を覆うように、樹脂膜４１１ｅが成膜されている。
変形例７
　図５Ｃに示すように、変形例７に係る基体４２０には、第一基板４２１の第一主面４２１ａに、接地電位膜４２１ｂ、誘電体膜４２１ｃが順に成膜されている。さらに、誘電体膜４２１ｃの表面に、接地電位膜４２１ｄおよび入力端子を構成する金属膜４２５が成膜されている。誘電体膜４２１ｃは、厚さｈが１０～５０μｍ程度、比誘電率が２～１０程度である。
変形例８
　図５Ｄに示すように、変形例８に係る基体４３０には、第一基板４３１の第一主面４３１ａに、接地電位膜４３１ｂ、誘電体膜４３１ｃが順に成膜されている。さらに、誘電体膜４３１ｃの表面に、接地電位膜４３１ｄおよび入力端子を構成する金属膜４３５が成膜されている。さらに、第一基板４３１の第二主面４３１ｆに、接地電位膜４３１ｇが成膜されている。接地電位膜４３１ｂと接地電位膜４３１ｆとは、第一基板４３１内に設けられた伝送線路４３１ｈを介して、電気的に接続されている。誘電体膜４３１ｃは、厚さｈが１０～５０μｍ程度、比誘電率が２～１０程度である。
　図６Ａは、上述の変形例２に係る基体３１０を用いた半導体モジュールの断面図である。第一基板３１１と第二基板３１７とは、バンプを用いて電気的に接続されるが、ここではバンプの図示を省略している。第二基板３１７は、第一基板３１１と、バンプの高さ分に相当する距離ｔだけ離間している。
　図６Ｂは、図６Ａに示す半導体モジュールの断面図における、第一基板３１１と第二基板３１７との離間距離ｔと、第一基板３１１上に形成された伝送線路の特性インピーダンスとの関係を示すグラフである。第一基板３１１上に形成された伝送路は、マイクロストリップ伝送線路である。このグラフの縦軸は特性インピーダンスを示し、横軸は離間距離ｔを示す。このグラフに描かれるのは、直線グラフおよび２本の曲線（グラフの上側および下側）である。直線は、第二基板３１７が配置されていない場合、すなわち従来の第一基板上のマイクロストリップ伝送線路の特性インピーダンスの設計値を示す。この設計値は、一般的な高周波デバイス或いは測定機器の基準インピーダンスとなっている５０Ωを目安にして設定された。また、２本の曲線（グラフの上側および下側）は、それぞれ誘電体膜の厚さｈを２０μｍ、５０μｍとして本発明を適用した場合に対応する。この特性インピーダンスと離間距離ｔの関係を調べることにより、電力合成器と通信用集積回路との電磁的な相互作用が半導体モジュールの特性に及ぼす影響を知ることができる。
　２本の曲線によれば、離間距離ｔが小さくなるほど、特性インピーダンスが小さくなり、設計値から大きくずれる傾向がある。特に、誘電体膜が厚い場合（ここではｈ＝５０［μｍ］）の方が、薄い場合（ここではｈ＝２０［μｍ］）に比べて、設計値からのずれが大きくなる傾向にある。設計値からのずれは、第一基板３１１と第二基板３１７との間に生じる、電磁気的な相互作用に起因している。一方、離間距離ｔが大きくなるほど、誘電体膜の厚さｈによらず、特性インピーダンスが設計値に近づく傾向にある。誘電体の厚さｈが２０μｍの場合には離間距離ｔを４０μｍ以上とし、また、誘電体の厚さｈが５０μｍの場合には離間距離ｔを６０μｍ以上とすることにより、特性インピーダンスの設計値からの乖離幅を設計値の５％以内の範囲内に収めることできる。これにより、実用に際して十分な性能を得ることができる。
　なお、ここでは変形例２に係る基体３１０を用いて説明したが、離間距離ｔを変えた場合の特性インピーダンスの変化は、他の変形例１、３～８に係る基体についても同様である。
　図７は、上述した、変形例１に係るマイクロストリップ型の基体３００の断面と、基体３００を備えた半導体モジュールを動作させた際に、誘電体膜３０１ｃ内に発生する、電界Ｅの分布を示した図である。
　電界Ｅは、入力端子３０５から遠い位置においては、第一基板の第一主面３０１ａに対して垂直な成分と平行な成分とを含んでいるが、入力端子３０５に近づくにつれて、電界Ｅの平行な成分は小さくなり、垂直な成分が大きくなっている。すなわち、入力端子３０５から近い位置においては、第一基板の第一主面３０１ａに対して、垂直方向に強い電界Ｅが形成される。
　したがって、誘電体膜３０１ｃを薄く形成した場合、第二基板３０７と対向する誘電体膜３０１ｃの表面は、入力端子３０５から近い位置にあり、垂直方向に強い電界Ｅが形成される。そして、この強い電界Ｅが、第二基板に備えられた通信用集積回路３０８に加わることにより、半導体モジュールの動作が不安定になる虞がある。
　一方、誘電体膜３０１ｃを厚く形成した場合、第二基板３０７と対向する誘電体膜３０１ｃの表面は、入力端子３０５から遠い位置にあり、垂直方向に加わる電界Ｅが弱い。そのため、第二基板に備えられた通信用集積回路３０８に加わる電界Ｅも弱く、半導体モジュールの動作が不安定になることを防止できる。
　なお、ここでは、変形例１に係る基体３００を用いた場合に、得られる効果について説明したが、誘電体膜３０１ｃを備えた他の変形例２～４、７、８に係る基体を用いた場合にも、同様の効果が得られる。
回路構成に関する変形例
　本発明を適用することが可能な、半導体モジュールの回路構成に関する変形例について、以下に説明する。
変形例９
　半導体モジュールを構成する第一基板５０１、第二基板５０７を、それぞれ図８Ａ、図８Ｂに示す。図８Ａに示すように、第一基板５０１は、アンテナ部５０２と電力合成器５０３との間にフィルタ回路Ｆを備え、電力合成器５０３と入力端子５０５との間にインピーダンス変換回路Ｉを備える。そして、図８Ｂに示すように、第二基板５０７は、通信用集積回路５０８を備える。
変形例１０
　半導体モジュールを構成する第一基板５１１、第二基板５１７を、それぞれ図９Ａ、図９Ｂに示す。図９Ａに示すように、第一基板５１１は、アンテナ部５１２と電力合成器５１３との間にフィルタ回路Ｆを備え、電力合成器５１３と入力端子５１５との間に出力整合回路またはバイアス回路Ｏを備える。そして、図９Ｂに示すように、第二基板５１７は、通信用集積回路５１８を備える。変形例１０においては、第二基板５１７が備えた通信用集積回路５１８の末端をトランジスタ群で構成し、出力整合回路またはバイアス回路Ｏを第一基板５１１に配置する。そして、電力増幅器は、出力整合回路またはバイアス回路Ｏと、トランジスタ群との両方を用いて構成される。
変形例１１
　半導体モジュールを構成する第一基板５２１、第二基板５２７を、それぞれ図１０Ａ、図１０Ｂに示す。図１０Ａに示すように、第一基板５２１は、電力合成器５２３と、差動入力方式に対応した一対の入力端子５２５との間に、バランＢを備える。そして、図１０Ｂに示すように、第二基板５２７は、通信用集積回路５２８を備える。
変形例１２
　半導体モジュールを構成する第一基板５３１、第二基板５３７を、それぞれ図１１Ａ、図１１Ｂに示す。図１１Ａに示すように、第一基板５３１は、電力合成器５３３と、差動入力方式に対応した一対の入力端子５３５との間に、電力合成器５３３から順に、バランＢ、出力整合回路またはバイアス回路Ｏを備える。そして、図１１Ｂに示すように、第二基板５３７は、通信用集積回路５３８を備える。
　変形例９～１２に示すように、用途に応じた回路素子を、電力合成器に接続することにより、第一基板の面積は拡大する。しかし、第二基板を通信用集積回路用の領域とすることで、第一基板に電力合成器を形成する領域以外の領域を設ける必要がない。そのため、半導体モジュールの小型化が可能であり、第一基板の面積が拡大することによる影響を低減できる。
　例えば携帯電話、デジタルカメラ、ノートパソコン等、小型で高密度な電子部品を必要とする電子装置に適用できる。
　１００、２００　　半導体モジュール
　１０１、２０１　　第一基板
　１０１ａ、２０１ｂ　　主面
　１０２　　第一アンテナ部
　２０２　　第二アンテナ部
　１０３、２０３　　電力合成器
　１０７、２０７　　第二基板

Claims (5)

  1. 　第一主面に電力合成器が形成された第一基板と、
    　前記電力合成器と電気的に接続された通信用集積回路が形成された第二基板と、を備え、
    　前記第一基板の第一主面側において、前記第二基板が第一基板と重なる領域に配置されることを特徴とする、
    半導体モジュール。
  2. 　前記第二基板は、第一基板と離間して配置されることを特徴とする、請求項１に記載の半導体モジュール。
  3. 　前記第一基板の前記第一主面は、前記第二基板と重なる領域と、前記重なる領域とは異なる領域とを含み、
    　前記異なる領域に、前記電力合成器と電気的に接続された第一アンテナ部を備えることを特徴とする、請求項１または２に記載の半導体モジュール。
  4. 　前記第一基板は、前記第一主面とは反対の第二主面を有し、
    　前記第二主面側において、前記第一基板および前記第二基板と重なる領域に、前記電力合成器と電気的に接続された第二アンテナ部を備えることを特徴とする、請求項１～２のいずれか一項に記載の半導体モジュール。
  5. 　前記第一基板の第一主面に、接地電位膜、誘電体膜が順に配置されていることを特徴とする、請求項１～４のいずれか一項に記載の半導体モジュール。
PCT/JP2012/074758 2011-09-29 2012-09-26 半導体モジュール WO2013047607A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-214592 2011-09-29
JP2011214592 2011-09-29

Publications (1)

Publication Number Publication Date
WO2013047607A1 true WO2013047607A1 (ja) 2013-04-04

Family

ID=47995637

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/074758 WO2013047607A1 (ja) 2011-09-29 2012-09-26 半導体モジュール

Country Status (1)

Country Link
WO (1) WO2013047607A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005062416A1 (ja) * 2003-12-18 2005-07-07 Mitsubishi Denki Kabushiki Kaisha 携帯無線機
JP2006319794A (ja) * 2005-05-13 2006-11-24 Furukawa Electric Co Ltd:The 情報端末用アンテナ
JP2011135361A (ja) * 2009-12-24 2011-07-07 Sharp Corp 移動体無線通信機

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005062416A1 (ja) * 2003-12-18 2005-07-07 Mitsubishi Denki Kabushiki Kaisha 携帯無線機
JP2006319794A (ja) * 2005-05-13 2006-11-24 Furukawa Electric Co Ltd:The 情報端末用アンテナ
JP2011135361A (ja) * 2009-12-24 2011-07-07 Sharp Corp 移動体無線通信機

Similar Documents

Publication Publication Date Title
US7256740B2 (en) Antenna system using complementary metal oxide semiconductor techniques
US20200219830A1 (en) Microelectronic devices designed with efficient partitioning of high frequency communication devices integrated on a package fabric
CN102208903B (zh) 半导体器件及其形成方法
US7840191B2 (en) Baluns for multiple band operation
EP3337037A1 (en) Doherty amplifiers and amplifier modules with shunt inductance circuits that affect transmission line length between carrier and peaking amplifier outputs
Tummala et al. Gigabit wireless: System-on-a-package technology
US20020017699A1 (en) High performance chip/package inductor integration
US8766855B2 (en) Microstrip-fed slot antenna
US9503043B2 (en) Duplexer, circuit structure thereof and RF transceiver apparatus comprising the duplexer
JP2790033B2 (ja) 半導体装置
Božanić et al. Systems-level packaging for millimeter-wave transceivers
JP5427702B2 (ja) 不平衡平衡変換器
US20210384927A1 (en) Radio-frequency module and communication device
US20200411418A1 (en) Semiconductor package structures for broadband rf signal chain
JP2011097526A (ja) ミリ波無線装置
US20230179233A1 (en) Radio-frequency module
WO2013047607A1 (ja) 半導体モジュール
JPH11195730A (ja) 半導体装置
Dong et al. Ultra-wideband coplanar waveguide-to-asymmetric coplanar stripline transition from DC to 165 GHz
US11658375B2 (en) Electromagnetic band gap structure and package structure
JP2011171501A (ja) フリップチップ実装装置
JP3334954B2 (ja) 高周波半導体装置
US20220344288A1 (en) Integrated millimeter-wave dual-mode matching network
Vähä-Heikkilä et al. LTCC 3D integration platform for microwave and millimeter wave modules
US20240014834A1 (en) Radio frequency module and communication device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12836045

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12836045

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP