JP2011248037A - 電子装置およびその駆動方法 - Google Patents

Abstract

【課題】駆動トランジスターの特性の誤差を有効に補償する。
【解決手段】画素回路ＰIXは、駆動電位線２６と回路点ｐとの間に介在する駆動トランジスターＴDRと、回路点ｐに接続された電気泳動素子４０および付加容量素子ＣPと、回路点ｐと駆動トランジスターＴDRのゲートとの接続を制御するスイッチＳW1とを含む。駆動回路３０は、駆動電位線２６の駆動電位ＶDR[m]が高位側電位ＶDR_Hに設定される初期化期間ＴRSTにおいて、スイッチＳW1をオフ状態に制御し、駆動トランジスターＴDRがオン状態となるようにゲートの電位ＶGを変化させ、補償準備期間ＱAにおいて、スイッチＳW1をオン状態に制御することでゲートの電位ＶGを補償初期値ＶINIに設定し、補償実行期間において、スイッチＳW1をオン状態に制御し、駆動トランジスターＴDRがオン状態となるように駆動電位ＶDR[m]を低位側電位ＶDR_Lに変化させる。
【選択図】図２

Description

本発明は、電子回路内のトランジスターの特性（特に閾値電圧）の誤差を補償する技術に関する。

特許文献１には、有機ＥＬ素子の駆動に利用される駆動トランジスターの特性（閾値電圧や移動度）の誤差を補償する技術が開示されている。図４３は、特許文献１（図１１）に開示された画素回路９０の回路図である。指定階調に応じた階調電位がスイッチ９１を介して容量素子９２の電極９３に供給される書込期間において、駆動トランジスター９４がオン状態に維持された状態でゲートとドレインとがスイッチ９５で接続（ダイオード接続）される。したがって、駆動トランジスター９４のゲート−ソース間の電圧は、自身の閾値電圧ＶTHの誤差を補償する電圧Ｖrstに設定される。そして、書込期間の経過後の駆動期間にて三角波状の駆動電位を各画素回路９０の電極９３に供給することで、回路点９６に接続された発光素子９７の発光時間が指定階調に応じて可変に制御される。

特開２００９−４８２０２号公報

しかし、電気泳動素子や液晶素子等の高抵抗な電気光学素子を回路点９６に接続した構成に特許文献１の技術を適用することは困難である。電気光学素子に殆ど電流が流れないため回路点９６の電位が確定せず、したがって、書込期間にて駆動トランジスター９４およびスイッチ９５をオン状態に制御しても、駆動トランジスター９４のゲート−ソース間の電圧が目標の電圧Ｖrstに収束しないからである。以上の事情を考慮して、本発明は、駆動トランジスターの特性の誤差を有効に補償することを目的とする。

以上の課題を解決するために、本発明の電子装置は、電子回路と駆動回路とを具備する電子装置であって、電子回路は、駆動電位が供給される駆動電位線に接続された第１端子と回路点に接続された第２端子と両端子間の接続状態を制御する制御端子とを含む駆動トランジスターと、回路点に接続された付加容量素子と、回路点と制御端子との接続を制御する第１スイッチ（例えばスイッチＳW1）とを含み、駆動回路は、駆動電位が第１電位（例えば高位側電位ＶDR_H）に設定される第１期間（例えば初期化期間ＴRST）において、第１スイッチをオフ状態に制御し、駆動トランジスターがオン状態となるように制御端子の電位を変化させ、第１期間の経過後の第２期間（例えば補償準備期間ＱA）において、第１スイッチをオン状態に制御することで制御端子の電位を補償初期値に設定し、第２の経過後の第３期間（例えば補償実行期間ＱB）において、第１スイッチをオン状態に制御し、駆動トランジスターがオン状態となるように駆動電位を第１電位から第２電位（例えば低位側電位ＶDR_L）に変化させる。

以上の構成のもとでは、第１期間において、制御端子の電位の変化に応じてオン状態に制御された駆動トランジスターの第１端子と第２端子とを介して駆動電位線から回路点に第１電位が供給される。第２では、第１スイッチをオン状態に制御して付加容量素子を制御端子に接続することで制御端子の電位が補償初期値に設定される。第３期間では、第１スイッチを介してダイオード接続された駆動トランジスターが駆動電位（第１端子の電位）の変化に応じてオン状態に制御されるから、制御端子の電荷が第１スイッチと回路点と第２端子と第１端子とを介して駆動電位線に移動する。したがって、駆動トランジスターの制御端子と第１端子との間の電圧は自身の閾値電圧に接近（理想的には到達）する。以上の構成では、第１期間にて回路点の電位が第１電位に確定するから、第１電位を適切に選定すれば、第３期間にて駆動トランジスターに確実に電流を流すことが可能である。したがって、回路点に高抵抗な被駆動素子が接続された状態でも、第３期間での補償動作により駆動トランジスターの特性の誤差を有効に補償することが可能である。

第２にて制御端子の電位を補償初期値に設定する方法は任意である。例えば、態様Ａ1に係る駆動回路は、第２の開始前に、第１期間での変化とは逆方向に制御端子の電位を変化させ、第２にて第１スイッチをオン状態に制御することで当該制御端子の電位を補償初期値に設定する。態様Ａ1では、第２の開始前に制御端子の電位が第１期間での変化とは逆方向に変化し、第２にて付加容量素子と制御端子とが第１スイッチを介して接続されると、付加容量素子と制御端子との間で電荷が移動することで補償初期値が設定される。したがって、第３期間にて駆動トランジスターがオン状態に遷移し易くなるように補償初期値を設定する（例えば駆動トランジスターがＮチャネル型であれば補償初期値を高電位に設定する）ことが可能である。
他方、態様Ａ2に係る駆動回路は、第２において、第１スイッチをオン状態に制御してから、第１期間での変化とは逆方向に制御端子の電位を変化させることで当該制御端子の電位を補償初期値に設定する。態様Ａ2において、第１期間では第１スイッチがオフ状態に制御されることで付加容量素子は制御端子から絶縁されるのに対し、第２では第１スイッチがオン状態に制御されることで付加容量素子が制御端子に接続されるから、第２での制御端子の電位の変化量は第１期間での変化量を下回る。以上に説明した変化量の相違を利用して、第３期間にて駆動トランジスターがオン状態に遷移し易くなるように補償初期値を設定する（例えば駆動トランジスターがＮチャネル型であれば補償初期値を高電位に設定する）ことが可能である。
以上に例示した態様Ａ1および態様Ａ2のように第３期間にて駆動トランジスターがオン状態に遷移し易くなるように補償初期値が設定される構成によれば、第３期間にて駆動トランジスターをオン状態に変化させるために必要な駆動電位の振幅（第１電位と第２電位との差異）が縮小されるという利点がある。

本発明の好適な態様Ｂにおいて、電子回路は、第１電極（例えば電極Ｅ1）と第２電極（例えば電極Ｅ2）とを含む第１容量素子を備え、第２電極は、制御端子に接続され、駆動回路は、第３期間の期間内または経過後に信号電位（例えば階調電位ＶD[m,n]）を第１電極に供給し、第３期間の経過後の第４期間（例えば動作期間ＴDRV）において、制御端子と第１端子との間の電圧を可変に設定する。以上の態様においては、第４期間で設定された制御端子と第１端子との間の電圧の絶対値と、第１電極に供給される信号電位と第３期間での補償動作とに応じて決定された電圧の絶対値との大小に応じて駆動トランジスターの状態（オン／オフ）が制御される。すなわち、制御端子と第１端子との間の電圧を第４期間の期間内と開始前とで比較した結果に応じた電圧信号を回路点に生成する比較回路として電子回路は機能する。
態様Ｂの好適な構成Ｂ1の駆動回路は、第４期間において第１電極の電位を可変に設定する。構成Ｂ1においては、駆動トランジスターの制御端子の電位を第１電極の電位に連動させることで、制御端子と第１端子との間の電圧が可変に設定される。態様Ｂの他の構成Ｂ2の電子回路は、第３電極（例えば電極Ｅ3）と第４電極（例えば電極Ｅ4）とを含む第２容量素子を備え、第４電極は、制御端子に接続され、駆動回路は、第４期間において第３電極の電位を可変に設定する。構成Ｂ2においては、駆動トランジスターの制御端子の電位を第３電極の電位に連動させることで、制御端子と第１端子との間の電圧が可変に設定される。構成Ｂ2によれば、第１電極の電位の振幅を構成Ｂ1と比較して低減できるという利点がある。他方、構成Ｂ1によれば、構成Ｂ2の第２容量素子が不要であるという利点がある。態様Ｂの好適な構成Ｂ3の駆動回路は、第４期間において駆動電位線の駆動電位を可変に設定する。構成Ｂ3においては、駆動電位に応じて制御端子と第１端子との間の電圧が可変に設定される。

電子回路の構成は適宜に変更される。例えば、態様Ｃ1に係る電子回路において、第１容量素子の第１電極は、信号電位が供給される信号線に直接に接続される。他方、態様Ｃ2に係る電子回路は、第１容量素子の第１電極と信号電位が供給される信号線との導通を制御する第２スイッチ（例えばスイッチＳW2）を含む。態様Ｃ1によれば、態様Ｃ2と比較して能動素子（スイッチ）の個数が削減されるという利点がある。他方、態様Ｃ2においては、第２スイッチをオフ状態に制御することで第１電極が信号線から電気的に絶縁されるから、信号線に付随する容量成分が態様Ｃ1と比較して低減されるという利点がある。

以上の各態様に係る電子装置の好適例は、電気光学素子を駆動する電気光学装置である。電気光学装置は、以上の各態様に係る電子装置の電子回路の回路点に接続された電気光学素子を含んで構成される。電気光学素子は、電気的な作用（電界の印加や電流の供給）と光学的な作用（階調や輝度の変化）との一方を他方に変換する被駆動素子である。電気光学装置は、画像を表示する表示機器として各種の電子機器に搭載され得る。携帯型の情報端末や電子ペーパー等の電子機器に本発明の電気光学装置が好適に採用される。

本発明は、以上の各態様に係る電子装置の駆動方法としても特定される。具体的には、本発明の駆動方法は、駆動電位が供給される駆動電位線に接続された第１端子と回路点に接続された第２端子と両端子間の接続状態を制御する制御端子とを含む駆動トランジスターと、回路点に接続された付加容量素子と、回路点と制御端子との接続を制御する第１スイッチとを含む電子装置の駆動方法であって、駆動電位が第１電位に設定される第１期間において、第１スイッチをオフ状態に制御し、駆動トランジスターがオン状態となるように制御端子の電位を変化させ、第１期間の経過後の第２において、第１スイッチをオン状態に制御することで制御端子の電位を補償初期値に設定し、第２の経過後の第３期間において、第１スイッチをオン状態に制御し、駆動トランジスターがオン状態となるように駆動電位を第１電位から第２電位に変化させる。以上の駆動方法によれば、本発明に係る電子装置と同様の作用および効果が実現される。

第１実施形態に係る電気光学装置のブロック図である。 第１実施形態の画素回路の回路図である。 電気泳動素子の模式図である。 第１実施形態の動作の説明図である。 第１実施形態における初期化期間および補償期間での動作の説明図である。 第１実施形態における初期化期間での画素回路の説明図である。 第１実施形態における初期化期間の終点での画素回路の説明図である。 第１実施形態における補償準備期間（書込動作時）での画素回路の説明図である。 第１実施形態における補償準備期間（補償初期値の設定時）での画素回路の説明図である。 第１実施形態における補償実行期間での画素回路の説明図である。 第１実施形態における補償実行期間の終点での画素回路の説明図である。 第１実施形態における動作期間での画素回路の説明図である。 第１実施形態における駆動トランジスターの駆動時点と階調電位との関係の説明図である。 第１実施形態における階調電位と駆動トランジスターの通過電荷量とのグラフである。 第２実施形態における動作の説明図である。 第２実施形態における駆動トランジスターのゲートの電位の説明図である。 第３実施形態の画素回路の回路図である。 第３実施形態の動作の説明図である。 第４実施形態の動作の説明図である。 第４実施形態における駆動トランジスターの動作時点と階調電位との関係の説明図である。 第５実施形態に係る電気光学装置のブロック図である。 第５実施形態の画素回路の回路図である。 第５実施形態の動作の説明図である。 第５実施形態における初期化期間および補償期間の動作の説明図である。 第５実施形態における書込期間および動作期間の動作の説明図である。 第５実施形態における初期化期間での画素回路の説明図である。 第５実施形態における補償準備期間（前半）での画素回路の説明図である。 第５実施形態における補償準備期間（後半）での画素回路の説明図である。 第５実施形態における補償実行期間での画素回路の説明図である。 第５実施形態における補償実行期間の終点での画素回路の説明図である。 第５実施形態における書込期間での画素回路の説明図である。 第５実施形態における動作期間での画素回路の説明図である。 第５実施形態における駆動トランジスターの駆動時点と階調電位との関係の説明図である。 第５実施形態における階調電位と駆動トランジスターの通過電荷量とのグラフである。 第６実施形態の動作の説明図である。 第６実施形態における初期化期間および補償期間での動作の説明図である。 第７実施形態の動作の説明図である。 駆動トランジスターの駆動と表示画像の視認性との関係の説明図である。 変形例に係る画素回路の回路図である。 変形例に係る画素回路の回路図である。 電子機器（情報端末）の斜視図である。 電子機器（電子ペーパー）の斜視図である。 特許文献１の画素回路の回路図である。

＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置１００のブロック図である。電気光学装置１００は、帯電粒子の電気泳動を利用して画像を表示する電気泳動表示装置であり、図１に示すように表示パネル１０と制御回路１２とを具備する。表示パネル１０は、複数の画素回路ＰIXが平面状に配列された表示部２０と、各画素回路ＰIXを駆動する駆動回路３０とを含んで構成される。制御回路１２は、表示パネル１０（駆動回路３０）を制御することで表示部２０に画像を表示させる。

表示部２０には、相互に交差するＭ本の制御線２２とＮ本の信号線２４とが形成される（ＭおよびＮは自然数）。表示部２０内の複数の画素回路ＰIXは、制御線２２と信号線２４との各交差に対応した位置に配置されて縦Ｍ行×横Ｎ列の行列状に配列する。また、表示部２０には、各制御線２２に並行するＭ本の駆動電位線２６が形成される。

駆動回路３０は、制御回路１２による制御のもとで各画素回路ＰIXを駆動する。図１に示すように、駆動回路３０は、行駆動回路３２と列駆動回路３４と電位制御回路３６とを含んで構成される。行駆動回路３２は、制御信号ＧA[1]〜ＧA[M]を各制御線２２に供給するとともに駆動電位ＶDR[1]〜ＶDR[M]を各駆動電位線２６に供給する。駆動電位ＶDR[1]〜ＶDR[M]の各々は、高位側電位ＶDR_Hまたは低位側電位ＶDR_Lに設定される（ＶDR_H＞ＶDR_L）。なお、制御信号ＧA[1]〜ＧA[M]を生成する回路と駆動電位ＶDR[1]〜ＶDR[M]を生成する回路とを別個に搭載した構成も採用され得る。列駆動回路３４は、指示信号Ｘ[1]〜Ｘ[N]を各信号線２４に供給する。

電位制御回路３６は、各画素回路ＰIXに共通に供給される共通電位ＶCOMを生成および出力する。共通電位ＶCOMは、高位側電位ＶCOM_Hまたは低位側電位ＶCOM_L（ＶCOM_H＞ＶCOM_L）に設定される。共通電位ＶCOMの高位側電位ＶCOM_Hと駆動電位ＶDR[1]〜ＶDR[M]の高位側電位ＶDR_Hとは同電位（例えば１５Ｖ）であり、共通電位ＶCOMの低位側電位ＶCOM_Lと駆動電位ＶDR[1]〜ＶDR[M]の低位側電位ＶDR_Lとは同電位（例えば０Ｖ）である。

図２は、各画素回路ＰIXの回路図である。図２では、第ｍ行（ｍ＝１〜Ｍ）の第ｎ列（ｎ＝１〜Ｎ）に位置する１個の画素回路ＰIXが代表的に図示されている。画素回路ＰIXは、表示画像の各画素に対応する電子回路であり、図２に示すように、電気泳動素子４０と駆動トランジスターＴDRとスイッチＳW1と容量素子Ｃ1と付加容量素子ＣPとを含んで構成される。

電気泳動素子４０は、帯電粒子の電気泳動を利用して階調を表現する高抵抗な電気光学素子であり、相対向する画素電極４２および対向電極４４と両電極間の電気泳動層４６とを具備する。図３に示すように、電気泳動層４６は、逆極性に帯電した白色および黒色の帯電粒子４６２（４６２W，４６２B）と各帯電粒子４６２が泳動可能に分散された分散媒４６４とを含んで構成される。例えばマイクロカプセルの内部に帯電粒子４６２と分散媒４６４とを封止した構成や、隔壁で仕切られた空間内に帯電粒子４６２と分散媒４６４とを封止した構成が好適に採用される。

画素電極４２は画素回路ＰIX毎に個別に形成され、対向電極４４は複数の画素回路ＰIXにわたって連続する。図２に示すように、画素電極４２は画素回路ＰIX内の回路点（ノード）ｐに接続される。対向電極４４には電位制御回路３６から共通電位ＶCOMが供給される。なお、対向電極４４が画素電極４２と比較して高電位である場合の電気泳動素子４０の印加電圧の極性を以下では便宜的に「正極性」と表記する。図３に示すように、対向電極４４が画素電極４２に対して観察側（表示画像の出力側）に位置し、白色の帯電粒子４６２Wを正極性に帯電させるとともに黒色の帯電粒子４６２Bを負極性に帯電させた場合を以下では便宜的に例示する。したがって、電気泳動素子４０の階調は、正極性の電圧の印加時には黒色となり、負極性の電圧の印加時には白色となる。

図２の駆動トランジスターＴDRは、電気泳動素子４０を駆動するＮチャネル型の薄膜トランジスターであり、回路点ｐ（画素電極４２）と第ｍ行の駆動電位線２６とを連結する経路上に配置される。具体的には、駆動トランジスターＴDRのドレインが回路点ｐ（画素電極４２）に接続され、駆動トランジスターＴDRのソースが駆動電位線２６に接続される。なお、第１実施形態では駆動トランジスターＴDRのドレインおよびソースの電圧の高低が逆転し得るため、電圧の高低のみに着目してドレインとソースとを区別した場合には駆動トランジスターＴDRのドレインとソースとが随時に逆転することになるが、以下の説明では便宜的に、駆動トランジスターＴDRの駆動電位線２６側の端子（第１端子）をソースと表記し、画素電極４２側の端子（第２端子）をドレインと表記する。

スイッチＳW1は、駆動トランジスターＴDRと同様にＮチャネル型の薄膜トランジスターで構成され、駆動トランジスターＴDRのゲートと回路点ｐとの間（駆動トランジスターＴDRのゲート−ドレイン間）に介在して両者の電気的な接続（導通／非導通）を制御する。スイッチＳW1のゲートは第ｍ行の制御線２２に接続される。スイッチＳW1がオン状態に遷移すると駆動トランジスターＴDRのゲートとドレインとが接続（すなわちダイオード接続）される。

容量素子Ｃ1は、電極Ｅ1と電極Ｅ2とを含む静電容量である。電極Ｅ1は第ｎ列の信号線２４に接続され、電極Ｅ2は駆動トランジスターＴDRのゲートに接続される。付加容量素子ＣPは、電極ＥP1と電極ＥP2とを含む静電容量である。電極ＥP1は回路点ｐに接続され、電極ＥP2は接地（ＧND）される。なお、電気泳動素子４０に充分な容量成分が付随するのであれば、電気泳動素子４０の容量成分が付加容量素子ＣPとして利用され得る。

図４は、電気光学装置１００の動作の説明図である。図４に示すように、電気光学装置１００は、単位期間（フレーム）ＴUを周期として順次に動作する。第１実施形態の単位期間ＴUは、「第１期間」としての初期化期間ＴRSTと、「第２期間」および「第３期間」としての補償期間ＴCMPと、「第４期間」としての動作期間ＴDRVとを含んで構成される。初期化期間ＴRSTでは、各画素回路ＰIXの回路点ｐ（画素電極４２）の電位ＶPを初期化する初期化動作が実行される。初期化動作は、表示部２０内の全部（Ｍ×Ｎ個）の画素回路ＰIXについて並列に（一斉に）実行される。

補償期間ＴCMPでは、各画素回路ＰIXの駆動トランジスターＴDRのゲート−ソース間の電圧ＶGSを当該駆動トランジスターＴDRの閾値電圧ＶTHに設定する補償動作と、画素回路ＰIXの指定階調に応じた階調電位ＶD[m,n]を各画素回路ＰIXに供給する書込動作とが実行される。補償期間ＴCMPは、画素回路ＰIXの各行に対応するＭ個の選択期間Ｑ[1]〜Ｑ[M]に区分される。補償期間ＴCMP内の第ｍ番目の選択期間Ｑ[m]では、第ｍ行のＮ個の画素回路ＰIXについて補償動作と書込動作とが実行される。

動作期間ＴDRVでは、補償期間ＴCMPで各画素回路ＰIXに供給された階調電位ＶD[m,n]に応じて電気泳動素子４０の階調が可変に制御される。具体的には、動作期間ＴDRVのうち階調電位ＶD[m,n]に応じた時間長の期間にて駆動トランジスターＴDRをオン状態に制御することで電気泳動素子４０の階調を制御する駆動動作（パルス幅変調）が実行される。駆動動作は、表示部２０内の全部（Ｍ×Ｎ個）の画素回路ＰIXについて並列に（一斉に）実行される。

図５は、第ｍ行の第ｎ列に位置する画素回路ＰIXにおける駆動トランジスターＴDRのゲートの電位ＶGの説明図である。図４および図５を参照して、以上に概説した各期間（ＴRST，ＴCMP，ＴDRV）での動作を説明する。図５に示すように、初期化期間ＴRSTの直前では、容量素子Ｃ1の電極Ｅ1に供給される指示信号Ｘ[n]が所定の電位（以下「基準電位」という）ＶCに設定され、駆動トランジスターＴDRのゲートの電位ＶGが電位ＶG0に設定された場合を想定する。

［１］初期化期間ＴRST
初期化期間ＴRSTが開始すると、列駆動回路３４は、図４および図６に示すように、各信号線２４の指示信号Ｘ[1]〜Ｘ[N]を基準電位ＶCから初期化電位ＶRSTに変化させる。信号線２４と駆動トランジスターＴDRのゲートとの間には容量素子Ｃ1が介在するから、駆動トランジスターＴDRのゲートの電位ＶGは、容量素子Ｃ1の容量結合で指示信号Ｘ[n]の電位に連動して変化する。駆動トランジスターＴDRのゲート容量を便宜的に無視すると、電位ＶGは、図５に示すように、初期化期間ＴRSTの直前の電位ＶG0から指示信号Ｘ[n]の電位の変化量（ＶRST−ＶC）だけ高い電位ＶG1（ＶG1＝ＶG0＋(ＶRST−ＶC)）に変化する。他方、行駆動回路３２は、各駆動電位線２６の駆動電位ＶDR[1]〜ＶDR[M]を低位側電位ＶDR_Lから高位側電位ＶDR_Hに変化させる。なお、制御信号ＧA[m]はローレベルに維持されるから、初期化期間ＴRSTではスイッチＳW1はオフ状態を維持する。

指示信号Ｘ[n]の初期化電位ＶRSTは、駆動電位ＶDR[m]（駆動トランジスターＴDRのソースの電位）が高位側電位ＶDR_Hに設定された状態で駆動トランジスターＴDRがオン状態を維持する（ＶGS＝ＶG1−ＶDR_H＝ＶG0＋(ＶRST−ＶC)−ＶDR_H＞ＶTH）ように設定される。以上のように初期化期間ＴRSTでは駆動トランジスターＴDRがオン状態に遷移するから、図６に矢印で示すように、駆動電位ＶDR[m]の高位側電位ＶDR_Hが、駆動電位線２６から駆動トランジスターＴDRのソースおよびドレインを経由して回路点ｐ（画素電極４２）に供給される。すなわち、回路点ｐの電位ＶPが高位側電位ＶDR_Hに初期化される（初期化動作）。

初期化期間ＴRSTにおいて、電位制御回路３６は、対向電極４４の共通電位ＶCOMを低位側電位ＶCOM_Lに維持する。したがって、駆動電位線２６から画素電極４２に供給される駆動電位ＶDR[m]の高位側電位ＶDR_Hと対向電極４４の低位側電位ＶCOM_Lとの差分（ＶDR_H−ＶCOM_L）に相当する負極性の電圧（以下「逆方向バイアス」という）が電気泳動素子４０に印加される。以上に説明した逆方向バイアスの印加で、表示部２０内の全部の電気泳動素子４０の階調は白色側に遷移する。また、電極ＥP1が回路点ｐに接続された付加容量素子ＣPには、駆動電位ＶDR[m]の高位側電位ＶDR_Hに応じた電荷が充電される。すなわち、付加容量素子ＣPは高位側電位ＶDR_Hを保持する。

初期化期間ＴRSTが終了すると、列駆動回路３４は、図４および図７に示すように、各信号線２４の指示信号Ｘ[1]〜Ｘ[N]を初期化電位ＶRSTから基準電位ＶCに変化させる。駆動トランジスターＴDRのゲートの電位ＶGは、直前の電位ＶG1（ＶG1＝ＶG0＋(ＶRST−ＶC)）から指示信号Ｘ[n]の変化量（ＶRST−ＶC）だけ低下して初期化期間ＴRSTの直前の基準電位ＶG0に設定される。したがって、初期化期間ＴRSTの終了とともに駆動トランジスターＴDRはオフ状態に遷移し、回路点ｐに対する高位側電位ＶDR_Hの供給は停止する。駆動電位ＶDR[m]は、初期化期間ＴRSTの終了後も引続き高位側電位ＶDR_Hに維持される。

［２］補償期間ＴCMP
図４に示すように、補償期間ＴCMP内の各選択期間Ｑ[m]は、「第２期間」としての補償準備期間ＱAと「第３期間」としての補償実行期間ＱBとに区分される。補償準備期間ＱAでは、駆動トランジスターＴDRのゲートの電位ＶGが所定の電位（以下「補償初期値」という）ＶINIに設定され、補償実行期間ＱBでは、駆動トランジスターＴDRのゲート−ソース間の電圧ＶGSが自身の閾値電圧ＶTHに設定される。対向電極４４の共通電位ＶCOMは、補償期間ＴCMPでも低位側電位ＶCOM_Lに維持される。

選択期間Ｑ[m]の補償準備期間ＱAにおいて、列駆動回路３４は、図４および図８に示すように、指示信号Ｘ[n]を階調電位ＶD[m,n]に設定する（書込動作）。階調電位ＶD[m,n]は、第ｍ行の第ｎ列に位置する画素回路ＰIXの指定階調に応じて可変に設定される。駆動トランジスターＴDRのゲートの電位ＶGは、容量素子Ｃ1の容量結合で、指示信号Ｘ[n]の電位に連動して変化する。具体的には、電位ＶGは、図５に示すように、初期化期間ＴRSTの直後の電位ＶG0と比較して指示信号Ｘ[n]の電位の変化量（ＶD[m,n]−ＶC）だけ高い電位ＶG2（ＶG2＝ＶG0＋(ＶD[m,n]−ＶC)）に変化する。

行駆動回路３２は、図４および図９に示すように、補償準備期間ＱAにて制御信号ＧA[m]をハイレベルに設定することで第ｍ行の各画素回路ＰIXのスイッチＳW1をオン状態に制御する。スイッチＳW1がオン状態に遷移すると、図９に示すように、付加容量素子ＣPが容量素子Ｃ1の電極Ｅ2（駆動トランジスターＴDRのゲート）に接続され、初期化期間ＴRSTで容量素子Ｃ1に蓄積された電荷が駆動トランジスターＴDRのゲート（容量素子Ｃ1）に移動する。したがって、駆動トランジスターＴDRのゲートの電位ＶGは、図５に示すように、直前の電位ＶG2（あるいは基準電位ＶC）を上回る補償初期値ＶINIに変化する。具体的には、補償初期値ＶINIは、容量素子Ｃ1の容量値ｃ1と付加容量素子ＣPの容量値ｃPとを含む以下の数式(1)で表現される。
ＶINI＝αp・ＶDR_H＋(１−αp)ＶG2 ……(1)
（αp＝ｃP／(ｃP＋ｃ1)）

選択期間Ｑ[m]の補償実行期間ＱBでは、補償準備期間ＱAと同様に、指示信号Ｘ[n]が階調電位ＶD[m,n]に維持されるとともにスイッチＳW1がハイレベルの制御信号ＧA[m]でオン状態に維持される。また、補償実行期間ＱBが開始すると、行駆動回路３２は、図４および図１０に示すように、駆動トランジスターＴDRのソースに供給される駆動電位ＶDR[m]を高位側電位ＶDR_Hから低位側電位ＶDR_Lに低下させる。駆動電位ＶDR[m]の高位側電位ＶDR_Hおよび低位側電位ＶDR_Lは、数式(1)の補償初期値ＶINIと低位側電位ＶDR_Lとの差分（すなわち駆動トランジスターＴDRのゲート−ソース間の電圧ＶGS）が閾値電圧ＶTHを上回るように設定される。したがって、補償実行期間ＱBの始点で駆動電位ＶDR[m]が低位側電位ＶDR_Lに低下すると、駆動トランジスターＴDRはオン状態に遷移する。数式(1)から理解されるように、付加容量素子ＣPの容量値ｃPが容量素子Ｃ1の容量値ｃ1に対して大きいほど（すなわち係数αpが大きいほど）、または初期化期間ＴRSTにて回路点ｐに供給される高位側電位ＶDR_Hが電位ＶG2と比較して高いほど、補償初期値ＶINIを、補償実行期間ＱBにて駆動トランジスターＴDRを確実にオン状態に制御し得る高電位に設定することが可能である。

補償実行期間ＱBでもスイッチＳW1のオン状態（駆動トランジスターＴDRのダイオード接続）は維持されるから、駆動トランジスターＴDRがオン状態に遷移すると、図１０に矢印で示すように、駆動トランジスターＴDRのゲートの電荷が、スイッチＳW1と回路点ｐと駆動トランジスターＴDRのドレインおよびソースとを経由して駆動電位線２６に放電される。したがって、図５に示すように、駆動トランジスターＴDRのゲートの電位ＶGは補償初期値ＶINIから経時的に低下し、ゲート−ソース間の電圧ＶGSが閾値電圧ＶTHに到達した時点で駆動トランジスターＴDRはオフ状態に遷移する（補償動作）。

選択期間Ｑ[m]の補償実行期間ＱBが終了すると、行駆動回路３２は、図４および図１１に示すように、制御信号ＧA[m]をローレベルに変化させることで第ｍ行の各画素回路ＰIXのスイッチＳW1をオフ状態に制御する。すなわち、駆動トランジスターＴDRのダイオード接続が解除される。以上の説明から理解されるように、補償実行期間ＱBの終点では、容量素子Ｃ1の電極Ｅ1に階調電位ＶD[m,n]が供給された状態で、駆動トランジスターＴDRのゲートの電位ＶGが電位ＶG_TH（駆動トランジスターＴDRのゲート−ソース間の電圧ＶGSが閾値電圧ＶTHとなる電位（ＶG_TH−ＶDR_L＝ＶTH））に設定される。

補償期間ＴCMPの選択期間Ｑ[1]〜Ｑ[M]の各々で以上の動作が順次に実行される。なお、各画素回路ＰIXの容量素子Ｃ1は信号線２４に直接に接続されているから、選択期間Ｑ[m]で指示信号Ｘ[n]が階調電位ＶD[m,n]に変化すると、第ｍ行以外の各行の画素回路ＰIXにおける容量素子Ｃ1の電極Ｅ1の電位が変化する。そして、電極Ｅ1の電位に連動して駆動トランジスターＴDRのゲートの電位ＶGが変化し、駆動トランジスターＴDRがオン状態となる場合がある。しかし、補償期間ＴCMP内では対向電極４４の共通電位ＶCOMが低位側電位ＶCOM_Lに維持されるから、駆動トランジスターＴDRがオン状態に遷移したとしても電気泳動素子４０の階調には影響しない。

［３］動作期間ＴDRV
補償期間ＴCMPの経過後の動作期間ＴDRVが開始すると、電位制御回路３６は、図４および図１２に示すように、対向電極４４の共通電位ＶCOMを高位側電位ＶCOM_Hに設定する。他方、行駆動回路３２は、駆動電位ＶDR[1]〜ＶDR[M]を、各選択期間Ｑ[m]の補償実行期間ＱBから引続き低位側電位ＶDR_Lに維持する。

他方、列駆動回路３４は、図４および図１２に示すように、動作期間ＴDRVにて指示信号Ｘ[1]〜Ｘ[N]を電位Ｗ(t)に設定する。図４に示すように、電位Ｗ(t)は、基準電位ＶCを変動範囲内に含むように（例えば基準電位ＶCを中央値として）電位ＶLと電位ＶH（ＶH＞ＶL）との間で経時的に変化する。本実施形態の電位Ｗ(t)は、動作期間ＴDRVの始点から終点にかけて電位ＶLから電位ＶHまで直線的に変化するランプ波形（鋸歯状波）に制御される。したがって、各画素回路ＰIXの駆動トランジスターＴDRにおいては、駆動電位線２６の駆動電位ＶDR[m]（ソースの電位）が低位側電位ＶDR_Lに維持された状態で、指示信号Ｘ[n]の電位Ｗ(t)に連動してゲートの電位ＶGが変化（上昇）する。すなわち、動作期間ＴDRVにおいては駆動トランジスターＴDRのゲート−ソース間の電圧ＶGSが経時的に増加する。

補償期間ＴCMPでは容量素子Ｃ1の電極Ｅ1に階調電位ＶD[m,n]が供給された状態で駆動トランジスターＴDRのゲート−ソース間の電圧ＶGSが閾値電圧ＶTHとなるようにゲートの電位ＶG（ＶG_TH）が設定される。したがって、動作期間ＴDRVでは、指示信号Ｘ[n]の電位Ｗ(t)が各画素回路ＰIXの階調電位ＶD[m,n]に到達した時点で、図１２に示すように、当該画素回路ＰIXの駆動トランジスターＴDRのゲート−ソース間の電圧ＶGSが自身の閾値電圧ＶTHに到達して駆動トランジスターＴDRはオン状態に遷移する。すなわち、第ｍ行の第ｎ列に位置する画素回路ＰIXの駆動トランジスターＴDRは、動作期間ＴDRVのうち当該画素回路ＰIXの指定階調（階調電位ＶD[m,n]）に応じた可変の時点にてオフ状態からオン状態に遷移する。以上の説明から理解されるように、画素回路ＰIXは、階調電位ＶD[m,n]と電位Ｗ(t)とを比較する比較回路として機能する。

図１３は、動作期間ＴDRVにおいて駆動トランジスターＴDRがオフ状態からオン状態に遷移する時点（ｔ1，ｔ2，ｔ3）が階調電位ＶD[m,n]に応じて変化する様子を例示した模式図である。指示信号Ｘ[n]の電位の変化が破線で図示され、駆動トランジスターＴDRのゲートの電位ＶGの変化が実線で図示されている。

図１３の部分(A)では、選択期間Ｑ[m]の補償実行期間ＱBにて階調電位ＶD[m,n]を電位ＶD_1に設定した場合が想定されている。電位ＶD_1は、電位Ｗ(t)の振幅中心に相当する基準電位ＶCと同電位である。動作期間ＴDRVの始点で指示信号Ｘ[n]の電位Ｗ(t)が電位ＶLに変化すると、駆動トランジスターＴDRのゲートの電位ＶGは、補償期間ＴCMPで設定された電位ＶG_THと比較して、階調電位ＶD_1と電位ＶLとの電位差δ1だけ低い電位ＶG_1に変化する。そして、電位Ｗ(t)に連動して電位ＶGは電位ＶG_1から経時的に増加し、電位ＶG_THに到達した時点（すなわち電位Ｗ(t)が階調電位ＶD_1に到達した時点）ｔ1で、駆動トランジスターＴDRがオフ状態からオン状態に遷移する。

図１３の部分(B)では、補償実行期間ＱBにて階調電位ＶD[m,n]を基準電位ＶC（ＶD_1）よりも高い電位ＶD_2に設定した場合が想定されている。動作期間ＴDRVの始点における駆動トランジスターＴDRのゲートの電位ＶGの変化量δ2は、階調電位ＶD_2が高い分だけ図１３の部分(A)の変化量δ1よりも大きいから、動作期間ＴDRVの開始の直後における駆動トランジスターＴDRのゲートの電位ＶG_2は図１３の部分(A)の電位ＶG_1を下回る。したがって、駆動トランジスターＴDRは、図１３の部分(A)の時点ｔ1よりも遅い時点ｔ2でオン状態に遷移する。

また、図１３の部分(C)では、補償実行期間ＱBにて階調電位ＶD[m,n]を基準電位ＶC（ＶD_1）よりも低い電位ＶD_3に設定した場合が想定されている。動作期間ＴDRVの始点における駆動トランジスターＴDRのゲートの電位ＶGの変化量δ3は、階調電位ＶD_3が低い分だけ図１３の部分(A)の変化量δ1よりも小さいから、動作期間ＴDRVの開始の直後における駆動トランジスターＴDRのゲートの電位ＶG_3は図１３の部分(A)の電位ＶG_1を上回る。したがって、駆動トランジスターＴDRは、図１３の部分(A)の時点ｔ1よりも早い時点ｔ3でオン状態に遷移する。

図１４は、階調電位ＶD[m,n]および基準電位ＶCの差分値Δ（Δ＝ＶD[m,n]−ＶC）と、動作期間ＴDRV内で駆動トランジスターＴDRを通過する電荷の総量（換言すると動作期間ＴDRVのうち駆動トランジスターＴDRがオン状態となる時間の割合）との関係（論理値）のグラフである。縦軸の数値は最大値を100％として正規化されている。図１３および図１４から理解されるように、第１実施形態では、階調電位ＶD[m,n]が高いほど（基準電位ＶCとの差分値Δが大きいほど）、動作期間ＴDRVのうち駆動トランジスターＴDRがオン状態となる時間（駆動トランジスターＴDRを通過する電荷量）が減少する。

階調電位ＶD[m,n]に応じた時点で駆動トランジスターＴDRがオン状態に遷移すると、駆動電位ＶDR[m]の低位側電位ＶDR_Lが駆動電位線２６から駆動トランジスターＴDRを経由して画素電極４２に供給されるから、駆動電位ＶDR[m]の低位側電位ＶDR_Lと共通電位ＶCOMの高位側電位ＶCOM_Hとの差分に相当する正極性の電圧（以下「順方向バイアス」という）が電気泳動素子４０に印加される。したがって、電気泳動素子４０の黒色の帯電粒子４６２Bが観察側に移動するとともに白色の帯電粒子４６２Wが背面側に移動して表示階調は黒色側に遷移する。動作期間ＴDRVが終了すると、電位制御回路３６は共通電位ＶCOMを低位側電位ＶCOM_L（ＶCOM_L＝ＶDR_L）に変化させる。したがって、電気泳動素子４０に対する電圧の印加は終了する。

以上のように階調電位ＶD[m,n]に応じた可変の時間長にて順方向バイアスが電気泳動素子４０に印加されるから（パルス幅変調）、各画素回路ＰIXの電気泳動素子４０の階調は、当該画素回路ＰIXの階調電位ＶD[m,n]に応じて多段階に制御される。具体的には、階調電位ＶD[m,n]が低い（動作期間ＴDRV内で駆動トランジスターＴDRがオン状態になる時間長が長い）ほど、電気泳動素子４０の階調は低階調（黒色に近い階調）に制御される。したがって、白色や黒色に加えて中間調を含む多階調の画像が表示部２０に表示される。そして、単位期間ＴUが随時に反復されることで表示画像が変更される。

以上に説明した第１実施形態では、初期化期間ＴRSTにて駆動トランジスターＴDRがオン状態に遷移することで回路点ｐの電位ＶPが高位側電位ＶDR_Hに初期化される。したがって、補償実行期間ＱBにて駆動トランジスターＴDRがダイオード接続された場合にドレイン（ゲート）−ソース間に確実に電流を流す（すなわち補償動作を実行させる）ことが可能である。すなわち、高抵抗な電気光学素子（電気泳動素子４０）を採用した構成にも関わらず、駆動トランジスターＴDRの特性（閾値電圧ＶTH）の誤差を有効に補償する（ひいては表示画像の階調斑を抑制する）ことが可能である。そして、駆動トランジスターＴDRをオン状態に制御することで回路点ｐに高位側電位ＶDR_Hが供給されるから、回路点ｐの電位ＶPの初期化（高位側電位ＶDR_Hの供給）に専用される要素を画素回路ＰIXに搭載する必要はない。したがって、画素回路ＰIXの構成が簡素化されるという利点もある。

ところで、補償実行期間ＱBにて補償動作を開始するには、駆動トランジスターＴDRのゲート−ソース間の電圧ＶGSが閾値電圧ＶTHを上回るように駆動トランジスターＴDRのソースの電位（駆動電位ＶDR[m]）をゲートの電位ＶGに対して低下させる必要がある。第１実施形態では、補償準備期間ＱAにて付加容量素子ＣPと容量素子Ｃ1とを接続することで駆動トランジスターＴDRのゲートの電位ＶG（ＶG2）が補償初期値ＶINIまで上昇するから、補償準備期間ＱAで電位ＶGを上昇させない構成（以下「対比例」という）と比較すると、駆動電位ＶDR[m]の低位側電位ＶDR_Lに必要な条件が緩和されるという利点がある。

例えば、閾値電圧ＶTHが１Ｖであると仮定し、駆動トランジスターＴDRのゲートの電位ＶGが図８の電位ＶG2に設定された状態で補償動作を開始する対比例の場合（すなわち図９の補償準備期間ＱAを省略した構成）を想定する。電位ＶG2が−３Ｖである場合、対比例のもとで補償動作を実現するには駆動電位ＶDR[m]の低位側電位ＶDR_Lを−４Ｖに設定する必要がある。他方、第１実施形態では、補償準備期間ＱAにて駆動トランジスターＴDRのゲートに付加容量素子ＣPを接続することで電位ＶGは例えば３Ｖの補償初期値ＶINIまで上昇するから、駆動電位ＶDR[m]の低位側電位ＶDR_Lを２Ｖ以下に設定すれば足りる。すなわち、駆動電位ＶDR[m]の低位側電位ＶDR_Lに必要な条件が緩和されるから、第１実施形態のように駆動電位ＶDR[m]の各電位（ＶDR_H，ＶDR_L）を共通電位ＶCOMの各電位（ＶCOM_H，ＶCOM_L）と同電位に設定することが可能である。以上のように各電位を共通化する（電位の種類数を削減する）ことで、各電位を生成するための構成が簡素化されるという利点がある。しかも、補償実行期間ＱBでの補償動作のために補償準備期間ＱAにて駆動トランジスターＴDRをダイオード接続することで、付加容量素子ＣPと容量素子Ｃ1とが接続されて電位ＶGが上昇する。すなわち、駆動トランジスターＴDRのダイオード接続とともに補償初期値ＶINIが設定される。したがって、例えば補償動作前に電位ＶGを上昇させる専用の要素を画素回路ＰIX内に特別に設置した構成と比較して、画素回路ＰIXの構成を簡素化することも可能である。

ところで、電気泳動素子４０に片極性の電圧（直流成分）を印加し続ける構成では、電気泳動素子４０の特性が劣化する可能性がある。第１実施形態においては、動作期間ＴDRVでは電気泳動素子４０に対する順方向バイアスの印加と停止とが選択的に実行される（すなわち、動作期間ＴDRVでは電気泳動素子４０に負極性の電圧は印加されない）が、初期化期間ＴRSTでは動作期間ＴDRVでの印加電圧とは逆極性の逆方向バイアスが電気泳動素子４０に印加される。したがって、逆方向バイアスを印加しない構成と比較して、直流成分の印加に起因した電気泳動素子４０の劣化を抑制することが可能である。しかも、補償動作の実現のために初期化期間ＴRSTにて回路点ｐに供給される高位側電位ＶDR_Hが、電気泳動素子４０に対する逆方向バイアスの印加にも流用されるから、逆方向バイアスの印加に専用される要素を画素回路ＰIXに設置した構成と比較して画素回路ＰIXの構成が簡素化されるという利点もある。

＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、以下に例示する各態様において作用や機能が第１実施形態と同等である要素については、以上の説明で参照した符号を流用して各々の説明を適宜に省略する。

第１実施形態では、初期化期間ＴRSTにて付加容量素子ＣPに蓄積された電荷を補償準備期間ＱAにて駆動トランジスターＴDRのゲートに供給することで電位ＶGを補償初期値ＶINI（電位ＶG0よりも高い電位）に設定した。第２実施形態では、補償準備期間ＱAにおいて駆動トランジスターＴDRのゲートの電位ＶGを補償初期値ＶINIに設定（昇圧）する方法が第１実施形態とは相違する。画素回路ＰIXの構成は第１実施形態と同様である。

図１５は、第２実施形態における単位期間ＴU内の動作の説明図である。図１５から理解されるように、補償準備期間ＱA以外の各期間（初期化期間ＴRST，補償実行期間ＱB，動作期間ＴDRV）での動作は第１実施形態と同様である。そこで、以下では選択期間Ｑ[m]内の補償準備期間ＱAでの動作のみを説明する。

図１６は、選択期間Ｑ[m]内の動作の説明図である。図１５および図１６に示すように、列駆動回路３４は、選択期間Ｑ[m]の補償準備期間ＱAの始点ｔaにて指示信号Ｘ[n]を基準電位ＶCから初期化電位ＶRSTに上昇させる。駆動トランジスターＴDRのゲートの電位ＶGは、始点ｔaでの指示信号Ｘ[n]の変化に連動して電位ＶG0から電位ＶG1に上昇する。時点ｔaでは、制御信号ＧA[m]がローレベルに設定されることでスイッチＳW1はオフ状態を維持する。すなわち、付加容量素子ＣPは駆動トランジスターＴDRのゲート（容量素子Ｃ1）から電気的に絶縁された状態にある。したがって、電位ＶGの増加量δL-H（ＶG1＝ＶG0＋δL-H）は、指示信号Ｘ[n]の電位の変化量(ＶRST−ＶC)と同等である。

補償準備期間ＱA内の時点ｔbにおいて、行駆動回路３２は、制御信号ＧA[m]をハイレベルに変化させることで第ｍ行の各画素回路ＰIXのスイッチＳW1をオン状態に遷移させる。したがって、駆動トランジスターＴDRがダイオード接続されるとともに付加容量素子ＣPが駆動トランジスターＴDRのゲートに接続される。時点ｔaにてゲートの電位ＶGが電位ＶG1に上昇することで駆動トランジスターＴDRはオン状態となるから、駆動トランジスターＴDRのゲートの電位ＶGは時点ｔb以後に経時的に低下し、駆動トランジスターＴDRのゲート−ソース間の電圧ＶGSが閾値電圧ＶTHとなる電位ＶG2（ＶG2＝ＶDR_H＋ＶTH）に到達すると駆動トランジスターＴDRがオフ状態に遷移する。

時点ｔbの経過後の時点ｔcが到来すると、列駆動回路３４は、指示信号Ｘ[n]を初期化電位ＶRSTから階調電位ＶD[m,n]に低下させる。駆動トランジスターＴDRのゲートの電位ＶGは、指示信号Ｘ[n]の電位の変化に連動して電位ＶG2から補償初期値ＶINIに低下する。時点ｔcではオン状態のスイッチＳW1を介して付加容量素子ＣPが駆動トランジスターＴDRのゲートに接続されている。したがって、時点ｔcの直後での電位ＶGの低下量δH-L（ＶINI＝ＶG2−δH_L）は、指示信号Ｘ[n]の電位の変化量（ＶRST−ＶD[m,n]）を容量素子Ｃ1の容量値ｃ1と付加容量素子ＣPの容量値ｃPとに応じて分割した電圧（δH_L＝α1(ＶRST−ＶD[m,n])，α1＝ｃ1／(ｃ1＋ｃP)）となる。すなわち、時点ｔcでの電位ＶGの変化量δH_Lは、時点ｔaでの電位ＶGの変化量δL_Hを下回る。以上に説明した変化量δH_Lと変化量δL_Hとの差異を利用して、補償初期値ＶINIは、第１実施形態と同様に、初期化期間ＴRSTの開始前のゲートの電位ＶG0を上回る電位に設定される。補償準備期間ＱAの経過後の補償実行期間ＱBでは、第１実施形態と同様に、駆動電位ＶDR[m]が低位側電位ＶDR_Lに変化することで補償動作が実行される。

第２実施形態においても第１実施形態と同様の効果が実現される。また、第２実施形態においては、駆動トランジスターＴDRのゲートの電位ＶGの変化量δL_Hと変化量δH_Lとの差異が補償初期値ＶINIの設定に利用されるから、付加容量素子ＣPに蓄積される電荷が少ない場合でも補償初期値ＶINIを高い電位に設定できるという利点がある。したがって、付加容量素子ＣPの電荷を補償初期値ＶINIの設定に利用する第１実施形態と比較して、初期化期間ＴRSTで付加容量素子ＣPを充電する高位側電位ＶDR_Hが低い電位で足りるという利点がある。他方、第２実施形態においては、各選択期間Ｑ[m]の補償準備期間ＱAにて指示信号Ｘ[n]を初期化電位ＶRSTに上昇させる必要があるのに対し、第１実施形態では、補償準備期間ＱAにて指示信号Ｘ[n]を初期化電位ＶRSTに変化させる必要はない。したがって、第１実施形態によれば、指示信号Ｘ[n]の電位の変化の回数が第１実施形態と比較して削減され、信号線２４の充放電に浪費される電力が削減されるという利点がある。

＜Ｃ：第３実施形態＞
図１７は、本発明の第３実施形態における画素回路ＰIXの回路図である。図１７に示すように、第３実施形態の画素回路ＰIXは、第１実施形態の画素回路ＰIXに容量素子Ｃ2を追加した構成である。容量素子Ｃ2は、電極Ｅ3と電極Ｅ4とを含む静電容量である。電極Ｅ3は容量線４８に接続され、電極Ｅ4は駆動トランジスターＴDRのゲートに接続される。容量線４８は、表示部２０内の全部の画素回路ＰIXに共通に接続された配線である。電位制御回路３６は、容量電位ＳCを生成して容量線４８に供給する。

第１実施形態では、初期化期間ＴRSTにて指示信号Ｘ[n]を初期化電位ＶRSTに設定することで初期化動作を実行し、動作期間ＴDRVにて指示信号Ｘ[n]を可変の電位Ｗ(t)に設定することで駆動動作を実行した。第３実施形態では、指示信号Ｘ[n]の代わりに容量電位ＳCを利用して初期化動作および駆動動作を実現する。なお、補償準備期間ＱAでの補償初期値ＶINIの設定には、第２実施形態と同様の方法（電位ＶGの増加量δL-Hと減少量δH-Lとの差分を利用する方法）が採用される。

図１８は、第３実施形態における単位期間ＴU内の動作の説明図である。第１実施形態と同様に、初期化期間ＴRSTでは初期化動作が各画素回路ＰIXについて並列に実行され、補償期間ＴCMPでは書込動作および補償動作が行単位で順次に実行され、動作期間ＴDRVでは駆動動作が各画素回路ＰIXについて並列に実行される。

［１］初期化期間ＴRST
初期化期間ＴRSTでは、図１８に示すように、制御信号ＧA[1]〜ＧA[M]がローレベルに設定されることで各画素回路ＰIXのスイッチＳW1はオフ状態に維持され、対向電極４４の共通電位ＶCOMは低位側電位ＶCOM_Lに設定される。また、列駆動回路３４は、指示信号Ｘ[n]を基準電位ＶCに維持する。

また、電位制御回路３６は、初期化期間ＴRSTが開始すると、容量線４８の容量電位ＳCを電位Ｖ0から初期化電位ＶRSTに変化させる。電位Ｖ0は、例えば基準電位ＶCと同電位（例えば接地電位（０Ｖ））に設定される。容量線４８と駆動トランジスターＴDRのゲートとの間には容量素子Ｃ2が介在するから、駆動トランジスターＴDRのゲートの電位ＶGは、容量素子Ｃ2の容量結合で容量電位ＳCに連動して電位ＶG0から電位ＶG1に変化する。容量電位ＳCに連動した電位ＶGの変化量δL_H（ＶG1＝ＶG0＋δL_H）は、容量電位ＳCの変化量（ＶRST−Ｖ0）を容量素子Ｃ1の容量値ｃ1と容量素子Ｃ2の容量値ｃ2とに応じて分割した電圧（δL_H＝β2(ＶRST−Ｖ0)，β2＝ｃ2／(ｃ1＋ｃ2))となる。

行駆動回路３２は、初期化期間ＴRSTにおいて、各駆動電位線２６の駆動電位ＶDR[1]〜ＶDR[M]を高位側電位ＶDR_Hに設定する。容量電位ＳCの初期化電位ＶRSTは、駆動電位ＶDR[m]が高位側電位ＶDR_Hに設定された状態で駆動トランジスターＴDRがオン状態を維持する（ＶGS＝ＶG1−ＶDR_H＞ＶTH）ように設定される（例えばＶRST＝25V）。以上のように初期化期間ＴRSTでは駆動トランジスターＴDRがオン状態に制御されるから、第１実施形態と同様に、回路点ｐの電位ＶPは、駆動電位線２６から駆動トランジスターＴDRを経由して供給される高位側電位ＶDR_Hに初期化される（初期化動作）。したがって、電気泳動素子４０には逆方向バイアスが印加され、付加容量素子ＣPには高位側電位ＶDR_Hが保持される。初期化期間ＴRSTが終了すると、容量電位ＳCは初期化期間ＴRSTの直前の電位Ｖ0に設定され、駆動トランジスターＴDRはオフ状態に遷移する。したがって、回路点ｐに対する高位側電位ＶDR_Hの供給は停止する。

［２］補償期間ＴCMP
補償期間ＴCMPの選択期間Ｑ[m]（ＱA，ＱB）では、列駆動回路３４が指示信号Ｘ[n]を階調電位ＶD[m,n]に設定する。電位制御回路３６は、補償準備期間ＱAの始点ｔaにて容量電位ＳCを初期化電位ＶRSTに上昇させる。したがって、駆動トランジスターＴDRのゲートの電位ＶGは、容量電位ＳCの変化に連動して電位ＶG1に上昇する。時点ｔaではスイッチＳW1がオフ状態に維持されることで容量素子ＣPは駆動トランジスターＴDRのゲートから電気的に絶縁された状態にあるから、時点ｔaでの電位ＶGの変化量δL_Hは、初期化期間ＴRSTでの変化と同様に、容量電位ＳCの電位の変化量（ＶRST−Ｖ0）を容量素子Ｃ1と容量素子Ｃ2とで分割した電圧（δL_H＝β2(ＶRST−Ｖ0))となる。

選択期間Ｑ[m]内の補償準備期間ＱAの時点ｔbにおいて、行駆動回路３２は、制御信号ＧA[m]をハイレベルに変化させることで第ｍ行の各画素回路ＰIXのスイッチＳW1をオン状態に制御する。したがって、第２実施形態と同様に、駆動トランジスターＴDRのゲートの電位ＶGは、ゲート−ソース間の電圧ＶGSが閾値電圧ＶTHとなる電位ＶG2（ＶG2＝ＶDR_H＋ＶTH）まで低下する。

時点ｔbの経過後の時点ｔcが到来すると、電位制御回路３６は、容量電位ＳCを初期化電位ＶRSTから電位Ｖ0に低下させる。駆動トランジスターＴDRのゲートの電位ＶGは、容量電位ＳCの変化に連動して電位ＶG2から補償初期値ＶINIに低下する。時点ｔcでは付加容量素子ＣPが駆動トランジスターＴDRのゲートに接続されているから、時点ｔcでの電位ＶGの変化量δH_L（ＶINI＝ＶG2−δH_L）は、容量電位ＳCの変化量（ＶRST−Ｖ0）を容量素子Ｃ1と容量素子Ｃ2と付加容量素子ＣPとで分割した電圧（δH_L＝γ2(ＶRST−Ｖ0)，γ2＝ｃ2／(ｃ1＋ｃ2＋ｃP)）となる。すなわち、時点ｔcでの電位ＶGの変化量δH_Lは、時点ｔaでの電位ＶGの変化量δL_Hを下回る。以上に説明した変化量δH_Lと変化量δL_Hとの差異を利用して、補償初期値ＶINIは、第１実施形態と同様に、初期化期間ＴRSTの開始前のゲートの電位ＶG0を上回る電位に設定される。

選択期間Ｑ[m]のうち補償準備期間ＱAの経過後の補償実行期間ＱBでは、駆動電位ＶDR[m]が低位側電位ＶDR_Lに変化することで補償動作が実行される。すなわち、第１実施形態や第２実施形態と同様に、補償実行期間ＱBの終点では、容量素子Ｃ1の電極Ｅ1に階調電位ＶD[m,n]が供給された状態で、駆動トランジスターＴDRのゲートの電位ＶGが電位ＶG_TH（ＶG_TH−ＶDR_L＝ＶTH））に設定される。

［３］動作期間ＴDRV
動作期間ＴDRVでは、信号線２４の指示信号Ｘ[1]〜Ｘ[N]が基準電位ＶCに維持されるとともに駆動電位線２６の駆動電位ＶDR[1]〜ＶDR[M]が低位側電位ＶDR_Lに維持された状態で、電位制御回路３６が容量電位ＳCを電位Ｗ(t)に設定する。電位Ｗ(t)は、第１実施形態と同様に、動作期間ＴDRVの始点から終点にかけて電位ＶLから電位ＶHまで経時的に変化する。容量線４８と駆動トランジスターＴDRのゲートとの間には容量素子Ｃ2が介在するから、各画素回路ＰIXの駆動トランジスターＴDRのゲートの電位ＶGは、容量素子Ｃ2の容量結合で電位Ｗ(t)に連動する。したがって、第１実施形態と同様に、動作期間ＴDRVのうち階調電位ＶD[m,n]に応じた時点で駆動トランジスターＴDRがオフ状態からオン状態に遷移し、電気泳動素子４０に対する順方向バイアスの印加が開始される。なお、第１実施形態では容量素子Ｃ1のみが駆動トランジスターＴDRのゲートに付随するのに対し、本実施形態では容量素子Ｃ1および容量素子Ｃ2が駆動トランジスターＴDRのゲートに付随するから、本実施形態において電位ＶGを第１実施形態と同等の範囲で変化させるには、容量電位ＳCの電位Ｗ(t)を第１実施形態の電位Ｗ(t)と比較して大きい振幅で変化させる必要がある。

以上に説明した第３実施形態でも第１実施形態と同様の効果が実現される。また、第３実施形態では、初期化動作や駆動動作に容量電位ＳCを利用するから、初期化期間ＴRSTにて指示信号Ｘ[n]を初期化電位ＶRSTに変化させる動作や動作期間ＴDRVにて指示信号Ｘ[n]を電位ＶLから電位ＶHまで変化させる動作は不要である。すなわち、第３実施形態によれば、指示信号Ｘ[n]の振幅が第１実施形態と比較して低減されるから、列駆動回路３４に必要な耐圧性能が低減されるという利点がある。他方、第１実施形態では、駆動トランジスターＴDRのゲートに容量素子Ｃ1のみが付随するから、駆動トランジスターＴDRに容量素子Ｃ1および容量素子Ｃ2が付随する第３実施形態と比較して、駆動トランジスターＴDRのゲートの電位ＶGを変化させるときの電荷の充放電が低減される（ひいては消費電力が削減される）という利点がある。

＜Ｄ：第４実施形態＞
動作期間ＴDRVにて駆動トランジスターＴDRをオフ状態からオン状態に遷移させるには、駆動トランジスターＴDRのゲート−ソース間の電圧ＶGSを経時的に変化させる必要がある。電圧ＶGSを変化させる方法としては、ゲートの電位ＶGを変化させる方法とソースの電位を変化させる方法とがある。指示信号Ｘ[n]を電位Ｗ(t)に設定する第１実施形態や、容量電位ＳCを電位Ｗ(t)に設定する第３実施形態は、駆動トランジスターＴDRのゲートの電圧ＶGを変化させる前者の方法の具体例である。他方、以下に説明する第４実施形態は、駆動トランジスターＴDRのソースの電位（すなわち駆動電位ＶDR[m]）を動作期間ＴDRVにて経時的に変化させる後者の方法を採用する。画素回路ＰIXの構成は第１実施形態と同様である。

図１９は、第４実施形態における単位期間ＴU内の動作の説明図である。初期化期間ＴRSTおよび補償期間ＴCMPでの動作は第１実施形態と同様であるから説明を省略し、以下では動作期間ＴDRVでの動作を説明する。

列駆動回路３４は、動作期間ＴDRV内において指示信号Ｘ[1]〜Ｘ[N]を基準電位ＶCに維持する。したがって、駆動トランジスターＴDRのゲートの電位ＶGは動作期間ＴDRV内で固定される。他方、行駆動回路３２は、各駆動電位線２６（各画素回路ＰIXの駆動トランジスターＴDRのソース）に供給される駆動電位ＶDR[1]〜ＶDR[M]を電位Ｗ(t)に設定する。図１９に示すように、電位Ｗ(t)は、動作期間ＴDRVの始点から終点にかけて電位ＶHから電位ＶL（ＶL＝ＶDR_L＝0V）まで経時的に低下する。したがって、駆動トランジスターＴDRのゲート−ソース間の電圧ＶGSは、第１実施形態から第３実施形態と同様に動作期間ＴDRV内で経時的に増加する。そして、各駆動トランジスターＴDRの電圧ＶGSが自身の閾値電圧ＶTHに到達した時点で駆動トランジスターＴDRがオン状態に変化して電気泳動素子４０に駆動電位ＶDR[m]（電位Ｗ(t)）が供給される。

図２０の部分(A)および部分(B)は、指示信号Ｘ[n]の電位（破線）と駆動トランジスターＴDRのゲートの電位ＶG（実線）と駆動電位ＶDR[m]（鎖線）との経時的な変化を例示する模式図である。図２０の部分(A)では、階調電位ＶD[m,n]を電位ＶD_1（ＶD_1＞ＶC）に設定した場合が想定されている。動作期間ＴDRVの始点にて指示信号Ｘ[n]が基準電位ＶCに設定されると、駆動トランジスターＴDRのゲートの電位ＶGは、補償期間ＴCMPでの設定後の電位ＶG_THと比較して、階調電位ＶD_1と基準電位ＶCとの差分δ1だけ低い電位ＶG_1に変化する。そして、駆動電位ＶDR[m]の電位Ｗ(t)が経時的に低下し、電位ＶG_1を閾値電圧ＶTHだけ下回る電位（ＶG_1−ＶTH）に到達した時点ｔ1で、駆動トランジスターＴDRのゲート−ソース間の電圧ＶGSが閾値電圧ＶTHに到達して駆動トランジスターＴDRはオン状態に遷移する。

他方、図２０の部分(B)は、階調電位ＶD[m,n]を電位ＶD_1よりも低い電位ＶD_2（ＶD_2＜ＶC）に設定した場合が想定されている。動作期間ＴDRVが開始すると、駆動トランジスターＴDRのゲートの電位ＶGは、補償期間ＴCMPで設定された電位ＶG_THと比較して階調電位ＶD_2と基準電位ＶCとの差分δ2だけ高い電位ＶG_2に変化する。そして、電位ＶG_2を閾値電圧ＶTHだけ下回る電位（ＶG_2−ＶTH）まで駆動電位ＶDR[m]の電位Ｗ(t)が低下した時点ｔ2で、駆動トランジスターＴDRはオン状態に遷移する。

以上に説明したように、動作期間ＴDRV内で駆動トランジスターＴDRはオフ状態からオン状態に遷移する時点（ｔ1，ｔ2）は階調電位ＶD[m,n]に応じて可変に制御される。したがって、以上の各形態と同様に、各画素回路ＰIXの電気泳動素子４０の階調は、当該画素回路ＰIXの階調電位ＶD[m,n]に応じて多段階に制御される。具体的には、図２０の例示から理解されるように、階調電位ＶD[m,n]が低いほど駆動トランジスターＴDRがオン状態となる時間長は長くなるから、電気泳動素子４０の階調は低階調（黒色に近い階調）に制御される。第３実施形態においても第１実施形態と同様の効果が実現される。

＜Ｅ：第５実施形態＞
図２１は、第５実施形態に係る電気光学装置１００のブロック図である。図２１に示すように、第５実施形態の電気光学装置１００の表示部２０には、相互に並行するＭ本の制御線２２およびＭ本の制御線２８と、制御線２２および制御線２８に交差するＮ本の信号線２４とが形成される。表示部２０内の全部の画素回路ＰIXは、駆動電位線２６および容量線４８に共通に接続される。電位制御回路３６は、駆動電位ＶDRを駆動電位線２６に供給するとともに容量電位ＳCを容量線４８に供給する。すなわち、容量電位ＳCおよび駆動電位ＶDRが全部の画素回路ＰIXに共通に供給される。

図２２は、第５実施形態の画素回路ＰIXの回路図である。図２２では、第ｍ行の第ｎ列に位置する１個の画素回路ＰIXが代表的に図示されている。図２２に示すように、画素回路ＰIXは、第１実施形態の画素回路ＰIXにスイッチＳW2と容量素子Ｃ2とを追加した構成である。容量素子Ｃ2は、第３実施形態と同様に、容量線４８に接続された電極Ｅ3と駆動トランジスターＴDRのゲートに接続された電極Ｅ4とを含む静電容量である。

スイッチＳW2は、駆動トランジスターＴDRやスイッチＳW1と同様にＮチャネル型の薄膜トランジスターで構成され、第ｎ列の信号線２４と容量素子Ｃ1の電極Ｅ1との間に介在して両者の電気的な接続（導通／非導通）を制御する。スイッチＳW2のゲートは第ｍ行の制御線２８に接続される。図２１および図２２に示すように、行駆動回路３２は、制御信号ＧA[1]〜ＧA[M]を各制御線２２に供給し、制御信号ＧB[1]〜ＧB[M]を各制御線２８に供給する。なお、制御信号ＧA[1]〜ＧA[M]を生成する回路と制御信号ＧB[1]〜ＧB[M]を生成する回路とを別個に搭載した構成も採用され得る。画素回路ＰIXの他の構成は第１実施形態と同様である。

図２３は、第５実施形態における電気光学装置１００の動作の説明図である。図２３に示すように、電気光学装置１００の動作の周期となる単位期間ＴUは、初期化期間ＴRSTと補償期間ＴCMPと書込期間ＴWRTと動作期間ＴDRVとを含んで構成される。第１実施形態と同様に、初期化期間ＴRSTでは全部の画素回路ＰIXについて並列に初期化動作が実行され、動作期間ＴDRVでは全部の画素回路ＰIXについて並列に駆動動作が実行される。

第１実施形態では補償動作を画素回路ＰIXの行単位で順次に実行したが、第５実施形態では表示部２０内の全部の画素回路ＰIXについて補償動作が補償期間ＴCMPにて並列に（一斉に）実行される。図２３に示すように、補償期間ＴCMPは、駆動トランジスターＴDRのゲートの電位ＶGを補償初期値ＶINIに設定する補償準備期間ＱAと、補償動作を実行する補償実行期間ＱBとに区分される。他方、書込期間ＴWRTは、画素回路ＰIXの各行に対応するＭ個の選択期間（水平走査期間）Ｈ[1]〜Ｈ[M]に区分される。選択期間Ｈ[m]では第ｍ行のＮ個の画素回路ＰIXについて書込動作（階調電位ＶD[m,n]の供給）が実行される。

図２４は、初期化期間ＴRSTおよび補償期間ＴCMPにおける駆動トランジスターＴDRのゲートの電位ＶGの説明図であり、図２５は、選択期間Ｈ[m]および動作期間ＴDRVにおける駆動トランジスターＴDRのゲートの電位ＶGの説明図である。図２３から図２５を参照して、以上に概説した各期間（ＴRST，ＴCMP，ＴWRT，ＴDRV）での動作を説明する。図２４に示すように、初期化期間ＴRSTの直前では、駆動トランジスターＴDRのゲートの電位ＶGが電位ＶG0に設定された場合を想定する。

［１］初期化期間ＴRST
図２３および図２６に示すように、列駆動回路３４は、初期化期間ＴRSTにおいて指示信号Ｘ[1]〜Ｘ[N]を基準電位ＶCに設定する。また、初期化期間ＴRSTが開始すると、行駆動回路３２は、制御信号ＧB[1]〜ＧB[M]をハイレベルに設定することで全部の画素回路ＰIXのスイッチＳW2をオン状態に制御する。したがって、各画素回路ＰIXの容量素子Ｃ1の電極Ｅ1には信号線２４から指示信号Ｘ[n]の基準電位ＶCが供給される。他方、電位制御回路３６は、駆動電位線２６の駆動電位ＶDRを低位側電位ＶDR_Lから高位側電位ＶDR_Hに変化させ、対向電極４４の共通電位ＶCOMを低位側電位ＶCOM_Lに維持する。

図２４に示すように、初期化期間ＴRST内の時点ｔaが到来すると、電位制御回路３６は、容量線４８の容量電位ＳCを電位Ｖ0（０Ｖ）から初期化電位ＶRSTに変化させる。したがって、駆動トランジスターＴDRのゲートの電位ＶGは、容量素子Ｃ2の容量結合により容量電位ＳCに連動して電位ＶG1に上昇する。初期化期間ＴRSTでは、制御信号ＧA[1]〜ＧA[M]がローレベルに設定されることで付加容量素子ＣPは駆動トランジスターＴDRのゲートから電気的に絶縁される。したがって、第３実施形態と同様に、初期化期間ＴRSTの時点ｔaでの電位ＶGの変化量δL_H（ＶG1＝ＶG0＋δL_H）は、容量電位ＳCの変化量（ＶRST−Ｖ0）を容量素子Ｃ1と容量素子Ｃ2とで分割した電圧（δL_H＝β2(ＶRST−Ｖ0)，β2＝ｃ2／(ｃ1＋ｃ2))となる。

容量電位ＳCの初期化電位ＶRSTは、駆動電位ＶDRが高位側電位ＶDR_Hに設定された状態で駆動トランジスターＴDRがオン状態となる電位（例えば３０Ｖ）に設定される。したがって、初期化期間ＴRSTでは、図２６に矢印で示すように、回路点ｐの電位ＶPは、駆動電位線２６から駆動トランジスターＴDRを経由して供給される高位側電位ＶDR_Hに初期化される（初期化動作）。すなわち、電気泳動素子４０には逆方向バイアスが印加され、付加容量素子ＣPには高位側電位ＶDR_Hが保持される。

［２］補償期間ＴCMP
補償期間ＴCMPのうち初期化期間ＴRSTに続く補償準備期間ＱAが開始すると（図２４の時点ｔb）、行駆動回路３２は、図２３および図２７に示すように、制御信号ＧB[1]〜ＧB[M]をハイレベルに維持したまま、制御信号ＧA[1]〜ＧA[M]をハイレベルに設定することで各画素回路ＰIXのスイッチＳW1をオン状態に制御する。すなわち、各画素回路ＰIXの駆動トランジスターＴDRがダイオード接続される。したがって、図２４に示すように、駆動トランジスターＴDRのゲートの電位ＶGは経時的に低下し、駆動トランジスターＴDRのゲート−ソース間の電圧ＶGSが閾値電圧ＶTHとなる電位ＶG2（ＶG2＝ＶDR_H＋ＶTH）に到達すると駆動トランジスターＴDRがオフ状態に遷移する。

そして、補償準備期間ＱAの時点ｔcが到来すると、電位制御回路３６は、図２３および図２８に示すように、容量電位ＳCを初期化電位ＶRSTから電位Ｖ0に低下させる。したがって、駆動トランジスターＴDRのゲートの電位ＶGは、図２４に示すように、容量電位ＳCの変化に連動して電位ＶG2から補償初期値ＶINIに低下する。時点ｔcでは付加容量素子ＣPが駆動トランジスターＴDRのゲートに接続されているから、時点ｔcでの電位ＶGの変化量δH_L（ＶINI＝ＶG2−δH_L）は、第３実施形態と同様に、容量電位ＳCの変化量（ＶRST−Ｖ0）を容量素子Ｃ1と容量素子Ｃ2と付加容量素子ＣPとで分割した電圧（δH_L＝γ2(ＶRST−Ｖ0)，γ2＝ｃ2／(ｃ1＋ｃ2＋ｃP)）となる。すなわち、時点ｔcでの電位ＶGの変化量δH_Lは、時点ｔaでの電位ＶGの変化量δL_Hを下回る。以上に説明した変化量δH_Lと変化量δL_Hとの差異を利用して、補償初期値ＶINIは、第１実施形態と同様に、初期化期間ＴRSTの開始前のゲートの電位ＶG0を上回る電位に設定される。

補償実行期間ＱBが開始すると（図２４の時点ｔd）、電位制御回路３６は、駆動電位ＶDRを高位側電位ＶDR_Hから低位側電位ＶDR_Lに変化させる。補償実行期間ＱBではスイッチＳW1のオン状態（駆動トランジスターＴDRのダイオード接続）が補償準備期間ＱAから維持される。したがって、駆動電位ＶDR（駆動トランジスターＴDRのソースの電位）が低位側電位ＶDR_Lに低下することで駆動トランジスターＴDRがオン状態に遷移すると、図２９に矢印で示すように、駆動トランジスターＴDRのゲートの電荷が、スイッチＳW1と回路点ｐと駆動トランジスターＴDRとを経由して駆動電位線２６に放電される。したがって、ゲートの電位ＶGが補償初期値ＶINIから経時的に低下し、ゲート−ソース間の電圧ＶGSが閾値電圧ＶTHに到達した時点で駆動トランジスターＴDRはオフ状態に遷移する（補償動作）。

補償実行期間ＱBが終了すると、行駆動回路３２は、図２３および図３０に示すように、制御信号ＧA[1]〜ＧA[M]および制御信号ＧB[1]〜ＧB[M]の双方をローレベルに変化させることで各画素回路ＰIXのスイッチＳW1およびスイッチＳW2をオフ状態に制御する。したがって、補償期間ＴCMPの終点では、図３０に示すように、表示部２０内の全部の画素回路ＰIXにおいて、容量素子Ｃ1の電極Ｅ1が基準電位ＶCに設定された状態で、駆動トランジスターＴDRのゲートの電位ＶGが電位ＶG_TH（ＶG_TH−ＶDR_L＝ＶTH）に設定される。

［３］書込期間ＴWRT
図２３および図３１に示すように、行駆動回路３２は、書込期間ＴWRT内の選択期間Ｈ[1]〜Ｈ[M]にて制御信号ＧB[1]〜ＧB[M]の各々を順次にハイレベルに設定する。制御信号ＧA[1]〜ＧA[M]はローレベルに維持される。制御信号ＧB[m]がハイレベルとなる選択期間Ｈ[m]では、第ｍ行のＮ個の画素回路ＰIXの各々のスイッチＳW2がオン状態に遷移する。他方、列駆動回路３４は、選択期間Ｈ[m]において各信号線２４の指示信号Ｘ[n]を階調電位ＶD[m,n]に設定する。したがって、図３１に示すように、第ｍ行の各画素回路ＰIXにおける容量素子Ｃ1の電極Ｅ1の電位は、補償期間ＴCMPでの設定後の基準電位ＶCから階調電位ＶD[m,n]に変化する。

選択期間Ｈ[m]にて電極Ｅ1の電位が変化量δ（δ＝ＶD[m,n]−ＶC）だけ変化すると、図２５および図３１に示すように、駆動トランジスターＴDRのゲートの電位ＶGは、容量素子Ｃ1の容量結合で電位ＶG3に変化する。電位ＶG3は、補償期間ＴCMPでの設定後の電位ＶG_THから、電極Ｅ1の電位の変化量δを容量素子Ｃ1と容量素子Ｃ2とで分割した電圧だけ変化させた電位である（ＶG3＝ＶG_TH＋β1・δ，β1＝ｃ1／(ｃ1＋ｃ2)）に設定される。選択期間Ｈ[m]が終了すると、制御信号ＧB[m]がローレベルに設定されることで第ｍ行の各画素回路ＰIXのスイッチＳW2がオフ状態に遷移する。以上に説明した書込動作が各選択期間Ｈ[m]にて行単位で順次に実行される。

［４］動作期間ＴDRV
書込期間ＴWRTの経過後の動作期間ＴDRVが開始すると、電位制御回路３６は、図２３および図３２に示すように、駆動電位線２６の駆動電位ＶDRを低位側電位ＶDR_Lに維持したまま、対向電極４４の共通電位ＶCOMを高位側電位ＶCOM_Hに変化させる。他方、動作期間ＴDRVでは、制御信号ＧA[1]〜ＧA[M]および制御信号ＧB[1]〜ＧB[M]がローレベルに設定されることで、図３２に示すように、各画素回路ＰIXのスイッチＳW1およびスイッチＳW2はオフ状態を維持する。

電位制御回路３６は、容量線４８に供給される容量電位ＳCを電位Ｗ(t)に設定する。図２３および図２５に示すように、電位Ｗ(t)は、動作期間ＴDRVの始点から終点にかけて電位ＶLから電位ＶHまで直線的に変化するランプ波形（鋸歯状波）に制御される。具体的には、電位制御回路３６は、動作期間ＴDRVの始点にて電位Ｗ(t)を電位Ｖ0から電位ＶLに低下させ、電位Ｖ0が電位ＶLと電位ＶHとの中央値（電位Ｗ(t)の振幅中心）となるように電位Ｗ(t)を変化させる。

駆動トランジスターＴDRのゲートの電位ＶGは、容量素子Ｃ2の容量結合で容量電位ＳC（電位Ｗ(t)）に連動して経時的に増加する。まず、動作期間ＴDRVの始点にて電位Ｗ(t)が電位Ｖ0から電位ＶLに変化すると、駆動トランジスターＴDRのゲートの電位ＶGは、図２５に示すように、選択期間Ｈ[m]での設定後の電位ＶG3から電位ＶG4まで変化量ｖだけ変化（低下）する。変化量ｖは、電位Ｗ(t)の変化量（Ｖ0−ＶL）を容量素子Ｃ1と容量素子Ｃ2とで分割した固定値（ｖ＝β2(Ｖ0−ＶL)，β2＝ｃ2／(ｃ1＋ｃ2)）である。

そして、駆動トランジスターＴDRのゲートの電位ＶGは、図２５に示すように、電位Ｗ(t)の変化（ＶL→ＶH）に連動して電位ＶG4から経時的に変化し、電位ＶG_THに到達した時点で、駆動トランジスターＴDRのゲート−ソース間の電圧ＶGSが自身の閾値電圧ＶTHに到達して駆動トランジスターＴDRはオン状態に遷移する。動作期間ＴDRVの始点での電位ＶG4は、選択期間Ｈ[m]にて階調電位ＶD[m,n]に応じて設定された電位ＶG3に依存するから、第ｍ行の第ｎ列に位置する画素回路ＰIXの駆動トランジスターＴDRは、動作期間ＴDRVのうち当該画素回路ＰIXの指定階調（階調電位ＶD[m,n]）に応じた可変の時点にてオフ状態からオン状態に遷移する。駆動トランジスターＴDRがオン状態に遷移したときの電気泳動素子４０の挙動は第１実施形態と同様である。

図３３は、駆動トランジスターＴDRがオフ状態からオン状態に遷移する時点（ｔ1，ｔ2，ｔ3）が階調電位ＶD[m,n]に応じて変化する様子を例示した模式図である。選択期間Ｈ[m]における電極Ｅ1の電位の変化が破線で図示され、選択期間Ｈ[m]および動作期間ＴDRVにおける駆動トランジスターＴDRのゲートの電位ＶGの変化が実線で図示されている。

図３３の部分(A)では、階調電位ＶD[m,n]を電位ＶD_1に設定した場合が想定されている。電位ＶD_1は基準電位ＶCと同電位である。したがって、駆動トランジスターＴDRのゲートの電位ＶGは選択期間Ｈ[m]で変化しない。すなわち、選択期間Ｈ[m]の終点での電位ＶG3_1は、補償期間ＴCMPでの設定後の電位ＶG_THと同電位に維持される。動作期間ＴDRVが開始すると、電位ＶGは、電位ＶG3_1を電圧ｖだけ下回る電位ＶG4_1から経時的に増加する。そして、電位ＶGが電位ＶG_TH（＝ＶG3_1）に到達した時点ｔ1で、駆動トランジスターＴDRがオフ状態からオン状態に遷移する。

図３３の部分(B)では、階調電位ＶD[m,n]を基準電位ＶC（ＶD_1）よりも高い電位ＶD_2に設定した場合が想定されている。選択期間Ｈ[m]にて指示信号Ｘ[n]が基準電位ＶCから階調電位ＶD_2に上昇すると、駆動トランジスターＴDRのゲートの電位ＶGは、指示信号Ｘ[n]の電位の変化量δ2（δ2＝ＶD_2−ＶC）に応じた電位ＶG3_2（ＶG_3_2＝ＶG_TH＋β1・δ2）まで上昇する。動作期間ＴDRVの始点にて電位ＶG3_2を変化量ｖだけ低下させた電位ＶG4_2は、図３３の部分(A)の電位ＶG4_1を上回る。したがって、駆動トランジスターＴDRは、図３３の部分(A)の時点ｔ1よりも早い時点ｔ2でオン状態に遷移する。

図３３の部分(C)では、階調電位ＶD[m,n]を基準電位ＶC（ＶD_1）よりも低い電位ＶD_3に設定した場合が想定されている。選択期間Ｈ[m]において、駆動トランジスターＴDRのゲートの電位ＶGは、指示信号Ｘ[n]の電位の変化量δ3（δ3＝ＶD_3−ＶC＜０）に応じた電位ＶG3_3（ＶG_3_3＝ＶG_TH＋β1・δ3）まで低下するから、動作期間ＴDRVの始点における電位ＶG4_3（ＶG4_3＝ＶG3_3−ｖ）は、図３３の部分(A)の電位ＶG4_1を下回る。したがって、駆動トランジスターＴDRは、図３３の部分(A)の時点ｔ1よりも遅い時点ｔ3でオン状態に遷移する。

図３４は、図１４と同様に、階調電位ＶD[m,n]および基準電位ＶCの差分値Δ（Δ＝ＶD[m,n]−ＶC）と、動作期間ＴDRV内で駆動トランジスターＴDRを通過する電荷の総量との関係のグラフである。図３３および図３４から理解されるように、第５実施形態では、第１実施形態（図１４）とは逆に、階調電位ＶD[m,n]が高いほど（基準電位ＶCとの差分値Δが大きいほど）、動作期間ＴDRVのうち駆動トランジスターＴDRがオン状態となる時間が増加する。したがって、階調電位ＶD[m,n]が高い（動作期間ＴDRV内で駆動トランジスターＴDRがオン状態になる時間長が長い）ほど、電気泳動素子４０の階調は低階調（黒色に近い階調）に制御される。

以上に説明した第５実施形態においても第１実施形態と同様の効果が実現される。また、第５実施形態では、補償期間ＴCMPにおいて表示部２０内の全部の画素回路ＰIXについて補償動作が並列に実行されるから、補償動作が行単位で実行される第１実施形態と比較して、各画素回路ＰIXの補償動作に必要な時間を短縮することが可能である。駆動トランジスターＴDRのゲート−ソース間の電圧ＶGSを補償動作で閾値電圧ＶTHに充分に接近または合致させるには書込動作と比較して長時間が必要となる。したがって、全部の画素回路ＰIXについて補償動作が並列に実行される第５実施形態によれば、第１実施形態と比較して単位期間ＴUが短縮されるという利点もある。

また、各画素回路ＰIXの容量素子Ｃ1と信号線２４との間にスイッチＳW2が介在するから、容量素子Ｃ1が直接に信号線２４に接続された構成と比較して、信号線２４に付随する容量成分が削減される。したがって、信号線２４の充放電に浪費される電力を低減できるという利点がある。他方、第１実施形態によれば、各画素回路ＰIXのトランジスターの総数（２個）が第５実施形態（３個）と比較して削減されるから、画素回路ＰIXの構成が簡素化される（ひいては高精細化が実現される）という利点がある。なお、第５実施形態における制御信号ＧA[1]〜ＧA[M]の波形は共通するから、各画素回路ＰIXに共通の制御信号ＧAを供給する構成も採用され得る。

＜Ｆ：第６実施形態＞
第５実施形態では、第２実施形態や第３実施形態と同様に、電位ＶGの増加量δL_Hと減少量δH_Lとの差分（δL_H＞δH_L）を利用して補償準備期間ＱAで補償初期値ＶINIを設定した。第６実施形態は、初期化期間ＴRSTで付加容量素子ＣPに蓄積された電荷を利用して電位ＶGを補償初期値ＶINIに設定する第１実施形態の方法を、第５実施形態での補償初期値ＶINIの設定に適用した形態である。画素回路ＰIXの構成は第５実施形態と同様である。

図３５は、第６実施形態における電気光学装置１００の動作の説明図であり、図３６は、初期化期間ＴRSTおよび補償期間ＴCMPにおける駆動トランジスターＴDRのゲートの電位ＶGの遷移を例示する模式図である。第５実施形態と同様に、電位制御回路３６は、初期化期間ＴRSTにおいて、容量電位ＳCを初期化電位ＶRSTに設定するとともに駆動電位ＶDRを高位側電位ＶDR_Hに設定することで回路点ｐの電位ＶPを高位側電位ＶDR_Hに初期化する。初期化期間ＴRSTの終点が到来すると、電位制御回路３６は、図３５および図３６に示すように、容量電位ＳCを初期化電位ＶRSTから電位Ｖ0に変化させる。したがって、駆動トランジスターＴDRのゲートの電位ＶGは、初期化期間ＴRSTの開始前の電位ＶG0に変化する。

初期化期間ＴRSTの終了後に補償期間ＴCMPの補償準備期間ＱAが開始すると、行駆動回路３２は、図３５および図３６に示すように制御信号ＧA[1]〜ＧA[M]をハイレベルに設定することで全部の画素回路ＰIXのスイッチＳW1をオン状態に制御する。したがって、初期化期間ＴRSTで付加容量素子ＣPに蓄積された電荷がスイッチＳW1を経由して駆動トランジスターＴDRのゲートに移動し、駆動トランジスターＴDRのゲートの電位ＶGは、直前の電位ＶG0を上回る補償初期値ＶINIに変化する。具体的には、補償初期値ＶINIは、容量素子Ｃ1の容量値ｃ1と容量素子Ｃ2の容量値ｃ2と付加容量素子ＣPの容量値ｃPとに応じた係数γp（γp＝ｃP／(ｃ1＋ｃ2＋ｃP)）を含む以下の数式(2)で表現される。
ＶINI＝γp・ＶDR_H＋(１−γp)ＶG2 ……(2)

補償準備期間ＱAの経過後の補償実行期間ＱBでは、第５実施形態と同様に、駆動電位ＶDRが高位側電位ＶDR_Hから低位側電位ＶDR_Lに変化することで補償動作が実行される。書込期間ＴWRTおよび動作期間ＴDRVでの動作は第５実施形態と同様である。第６実施形態においても第５実施形態と同様の効果が実現される。

＜Ｇ：第７実施形態＞
以上の各形態においては、動作期間ＴDRVにて電気泳動素子４０に順方向バイアス（正極性電圧）を印加するとともに初期化期間ＴRSTでは電気泳動素子４０に逆方向バイアス（負極性電圧）を印加する。したがって、単位期間ＴU内で逆方向バイアスを印加しない構成（例えば初期化期間ＴRSTにおいて共通電位ＶCOMを高位側電位ＶCOM_Hに維持する構成）と比較すれば、電気泳動素子４０に対する直流成分の印加を抑制することが可能である。ただし、順方向バイアスの印加時間と逆方向バイアスの印加時間（初期化期間ＴRST）とは相違するから、電気泳動素子４０に対する直流成分の印加を完全に防止することは困難である。そこで、第７実施形態では、表示画像を変更する場合の複数の単位期間ＴUについて階調電位ＶD[m,n]を適宜に選定することで直流成分の印加を防止する。

図３７は、第７実施形態における電気光学装置１００の動作の説明図である。図３７に示すように、表示部２０の表示画像を画像ＩMG1から画像ＩMG2に変更する場合を想定する。画像ＩMG1は、白色の背景に黒色の文字「Ａ」を配置した静止画であり、画像ＩMG2は、白色の背景に黒色の文字「Ｂ」を配置した静止画である。画像ＩMG1が表示された状態から単位期間ＴU1と単位期間ＴU2とを経て画像ＩMG1が画像ＩMG2に変更される。

図３７には、各画素回路ＰIXの電気泳動素子４０に蓄積された電荷量（以下「蓄積電荷量」という）σの時間的な遷移が図示されている。図３７の蓄積電荷量σ1は、表示部２０内の複数の画素回路ＰIXのうち画像ＩMG1の文字「Ａ」を構成する黒色の画素に対応する各画素回路（以下「第１画素回路」という）ＰIXの電気泳動素子４０に蓄積された電荷量を意味する。他方、蓄積電荷量σ2は、表示部２０内の複数の画素回路ＰIXのうち画像ＩMG1の背景を構成する白色の画素に対応する各画素回路（以下「第２画素回路」という）ＰIXの電気泳動素子４０に蓄積された電荷量を意味する。蓄積電荷量σ（σ1，σ2）が正極性側に増加するほど電気泳動素子４０の表示階調は黒色側に遷移する

図３７には、各画素回路ＰIXの電気泳動素子４０の印加電圧が模式的に併記されている。動作期間ＴDRVにおいては、黒色が指定された画素回路ＰIXの電気泳動素子４０に順方向バイアスが印加され、白色が指定された画素回路ＰIXの電気泳動素子４０に電圧は印加されない（すなわち駆動トランジスターＴDRがオン状態に遷移しない）。他方、初期化期間ＴRSTでは、全部の画素回路ＰIXの電気泳動素子４０に対して一律に逆方向バイアスが印加される。順方向バイアスが印加されると電気泳動素子４０に＋２Ｑの電荷が供給されて表示階調は黒色側に遷移し、逆方向バイアスが印加されると電気泳動素子４０からＱの電荷が除去されて表示階調は白色側に遷移する。電圧が印加されない場合（電圧無印加）には電荷の移動（蓄積電荷量σの変化）は発生しない。図３７に示すように、画像ＩMG1が表示された状態（単位期間ＴU1の開始前）では、第１画素回路ＰIX（黒色）の電気泳動素子４０の蓄積電荷量σ1は＋２Ｑであり、第２画素回路ＰIX（白色）の電気泳動素子４０の蓄積電荷量σ2はゼロである。

単位期間ＴU1内の初期化動作では、全部の画素回路ＰIXの電気泳動素子４０に逆方向バイアスが印加される。図３７に示すように、逆方向バイアスの印加で第１画素回路ＰIXの蓄積電荷量σ1は＋２ＱからＱだけ減少して＋１Ｑに変化する。したがって、各第１画素回路ＰIXの電気泳動素子４０の階調は、黒色から電荷量Ｑの減少分だけ白色側に遷移した中間調（灰色）となる。他方、逆方向バイアスの印加で第２画素回路ＰIXの蓄積電荷量σ2はゼロからＱだけ減少して−１Ｑに変化するが、電気泳動素子４０の階調は既に白色（最高階調）に到達しているから、蓄積電荷量σ2が減少しても電気泳動素子４０の階調は殆ど変化しない（オーバーライト）。

そして、単位期間ＴU1内の書込動作において、制御回路１２は、画像ＩMG1の黒色の画素を表示していた各第１画素回路ＰIXに白色の階調を指定し、画像ＩMG1の白色の画素を表示していた各第２画素回路ＰIXに黒色の階調を指定する。したがって、単位期間ＴU1内の駆動動作（動作期間ＴDRV）では、図３７に示すように、第１画素回路ＰIXの電気泳動素子４０には電圧が印加されず、第２画素回路ＰIXの電気泳動素子４０には順方向バイアスが印加される。すなわち、第１画素回路ＰIXの蓄積電荷量σ1は逆方向バイアスの印加後の＋１Ｑに維持され、第２画素回路ＰIXの蓄積電荷量σ2は、初期化期間ＴRSTでの逆方向バイアスの印加後の−１Ｑから順方向バイアスの印加で２Ｑだけ増加して＋１Ｑに変化する。以上のように、単位期間ＴU1の初期化期間ＴRSTでの逆方向バイアスの印加と動作期間ＴDRVでの電圧印加（順方向バイアス印加／電圧無印加）とによって、第１画素回路ＰIXの蓄積電荷量σ1と第２画素回路ＰIXの蓄積電荷量σ2とが合致する（σ1＝σ2＝＋１Ｑ）。図３７に示すように、電気泳動素子４０の階調は、第１画素回路ＰIXおよび第２画素回路ＰIXの双方において、電荷量＋１Ｑに対応する中間調（灰色）となる。

単位期間ＴU2の初期化動作（初期化期間ＴRST）でも、単位期間ＴU1と同様に全部の画素回路ＰIXの電気泳動素子４０に逆方向バイアスが印加されるから、第１画素回路ＰIXおよび第２画素回路ＰIXの双方にて電気泳動素子４０からＱの電荷が除去される。したがって、図３７に示すように、蓄積電荷量σ1および蓄積電荷量σ2の双方が＋１Ｑからゼロに変化し、表示部２０内の全部の電気泳動素子４０の階調が白色に制御される。すなわち、第１画素回路ＰIXおよび第２画素回路ＰIXの双方について電気泳動素子４０に対する直流成分の印加が解消される。そして、単位期間ＴU2の書込動作では、制御回路１２は、画像ＩMG2の各画素の階調を各画素回路ＰIXに指定する。したがって、表示部２０の表示画像は画像ＩMG1から画像ＩMG2に変更される。

以上に説明した第７実施形態によれば、動作期間ＴDRVにて順方向バイアスのみが電気泳動素子４０に印加され、かつ、初期化期間ＴRSTでは全部の画素回路ＰIXの電気泳動素子４０に一律に逆方向バイアスが印加される構成にも関わらず、電気泳動素子４０に対する直流成分の印加を有効に防止することが可能である。したがって、直流成分の印加に起因した電気泳動素子４０の劣化を効果的に防止できるという利点がある。

なお、以上の説明では、単位期間ＴU1内の書込動作において、画像ＩMG1の黒色の画素を表示していた各第１画素回路ＰIXに白色の階調を指定し、画像ＩMG1の白色の画素を表示していた各第２画素回路ＰIXに黒色の階調を指定したが、画像ＩMG1は白色および黒色の２値画像に限定されない。例えば画像ＩMG1が中間調を含む場合にも以上の形態が同様に適用される。変更前の画像ＩMG1が相異なる第１階調および第２階調を含む場合（他の階調の有無は不問）を想定すると、単位期間ＴU1内の書込動作は、画像ＩMG1の第１階調の画素を表示していた各第１画素回路ＰIXに第１階調に応じた階調電位ＶD[m,n]を供給し、画像ＩMG1の第２階調の画素を表示していた各第２画素回路ＰIXに第２階調に応じた階調電位ＶD[m,n]を供給する動作として包括される。以上の表現における「第１階調に応じた階調」としては第１階調の相補階調が好適である。同様に、「第２階調に応じた階調」としては第２階調の相補階調が好適である。「相補階調」は、白色と黒色との中央値（すなわち最高輝度と最低輝度との中間輝度）からの輝度差が相等しい階調を意味する。例えば、白色，淡灰色（ライトグレー），濃灰色（ダークグレー）および黒色の４種類の階調に着目すると、白色と黒色との関係や、淡灰色と濃灰色との関係が相補階調に該当する。以上の構成によれば、画像ＩMG1が中間調を含む場合でも、第１画素回路ＰIXおよび第２画素回路ＰIXの双方の電気泳動素子４０の階調を、電荷量＋１Ｑに対応する中間調に揃えることが可能である。

＜Ｈ：変形例＞
以上の各形態には多様に変形され得る。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様は適宜に併合され得る。

（１）変形例１
以上の各形態においては、動作期間ＴDRV内の指定階調に応じた時点で駆動トランジスターＴDRをオフ状態からオン状態に変化させる構成（以下「構成Ａ」という）を例示したが、動作期間ＴDRV内の指定階調に応じた時点で駆動トランジスターＴDRをオン状態からオフ状態に変化させる構成（以下「構成Ｂ」という）も採用され得る。ただし、前述の各形態で採用した構成Ａによれば、以下に詳述するように、動作期間ＴDRVの開始から利用者が実際に表示画像の内容を認識するまでの時間を構成Ｂと比較して短縮できるという利点がある。

図３８は、表示部２０の表示画像が動作期間ＴDRVの始点から終点にかけて経時的に変化する様子の模式図である。図３８の部分(A)が構成Ａに対応し、図３８の部分(B)が構成Ｂに相当する。図３８では、４種類の階調（白色，黒色，２種類の中間調）を含む画像ＩMGを表示する場合が想定されている。画像ＩMGは、白色と中間調とで構成される背景に黒色の文字「Ａ」を配置した画像である。

図３８の部分(B)に示すように、構成Ｂでは、白色以外の階調（黒色，中間調）が指定された各画素回路ＰIXの駆動トランジスターＴDRが動作期間ＴDRVの始点にて一斉にオン状態に変化することで電気泳動素子４０の階調が黒色側に遷移し始め、動作期間ＴDRVのうち各画素回路ＰIXの指定階調に応じた時点で駆動トランジスターＴDRがオン状態からオフ状態に変化することで電気泳動素子４０の階調の変化が停止する。したがって、画像ＩMGの黒色の文字「Ａ」は、動作期間ＴDRVの終点の間際の段階で初めて利用者に認識される。

他方、図３８の部分(A)に示すように、構成Ａでは、動作期間ＴDRVの始点では各画素回路ＰIXの駆動トランジスターＴDRはオフ状態に設定され、各画素回路ＰIXの指定階調に応じた時点で駆動トランジスターＴDRがオフ状態からオン状態に変化することで電気泳動素子４０の階調が黒色側に遷移し始める。すなわち、各画素回路ＰIXの指定階調が黒色に近いほど、動作期間ＴDRV内の早い時点から電気泳動素子４０の階調が黒色に遷移し始める。したがって、黒色の文字「Ａ」は、動作期間ＴDRVの早い時点から利用者に知覚される。すなわち、構成Ａによれば、動作期間ＴDRVの始点から利用者が実際に画像（特に文字）を知覚できるまでの時間を構成Ｂと比較して短縮できるという利点がある。

（２）変形例２
画素回路ＰIXを構成する各トランジスターの導電型は任意に変更される。例えば、第１実施形態（図２）の画素回路ＰIXの各トランジスター（ＴDR，ＳW1）をＰチャネル型に変更した図３９の構成や、第５実施形態（図２２）の画素回路ＰIXの各トランジスター（ＴDR，ＳW1，ＳW2）をＰチャネル型に変更した図４０の構成が採用され得る。図３９や図４０の構成では、図２や図２２の構成と比較して電圧の高低が逆転する。例えば、動作期間ＴDRVでは、対向電極４４の共通電位ＶCOMが低位側電位ＶCOM_Lに設定されるとともに駆動電位線２６の駆動電位ＶDR[m]（ＶDR）が高位側電位ＶDR_Hに設定される。しかし、本質的な動作は以上の各例示と同様であるから、図３９や図４０の画素回路ＰIXを採用した場合の動作の説明は省略する。なお、相異なる導電型のトランジスターが混在する画素回路ＰIXも採用され得るが、画素回路ＰIXの製造工程の簡素化という観点からすると、以上の例示のように画素回路ＰIX内の各トランジスターの導電型を共通化した構成が格別に好適である。

また、画素回路ＰIXの各トランジスター（ＴDR，ＳW1，ＳW2）の材料や構造や製造方法は任意である。例えば、各トランジスターの半導体層の材料としては、非晶質半導体（例えばアモルファスシリコン），酸化物半導体，有機半導体，多結晶半導体（例えば高温ポリシリコンや低温ポリシリコン）が任意に採用される。

（３）変形例３
以上の各形態においては、画素回路ＰIXが２個のトランジスター（ＴDR，ＳW1）を含む構成（第１実施形態，第２実施形態，第３実施形態，第４実施形態）と、画素回路ＰIXが３個のトランジスター（ＴDR，ＳW1，ＳW2）を含む構成（第５実施形態，第６実施形態）とを例示した。また、補償準備期間ＱAにて駆動トランジスターＴDRのゲートの電位ＶGを補償初期値ＶINIに設定する構成として、初期化期間ＴRSTで蓄積された付加容量素子ＣPの電荷の移動を利用する構成（第１実施形態，第４実施形態，第６実施形態）と、電位ＶGの増加量δL_Hと減少量δH_Lとの相違を利用する構成（第２実施形態，第３実施形態，第５実施形態）とを例示した。初期化期間ＴRSTで駆動トランジスターＴDRのゲートの電位ＶGを上昇させる構成については、指示信号Ｘ[n]を利用する構成（第１実施形態，第２実施形態，第４実施形態）と容量電位ＳCを利用する構成（第３実施形態，第５実施形態，第６実施形態）とを例示した。さらに、動作期間ＴDRVにて駆動トランジスターＴDRのゲート−ソース間の電圧ＶGSを経時的に変化させる構成として、指示信号Ｘ[n]を電位Ｗ(t)に設定する構成（第１実施形態，第２実施形態）と、容量電位ＳCを電位Ｗ(t)に設定する構成（第３実施形態，第５実施形態，第６実施形態）と、駆動電位ＶDRを電位Ｗ(t)に設定する構成（第４実施形態）とを例示した。以上に列挙した各要素（画素回路ＰIXのトランジスターの個数，補償初期値ＶINIを設定する構成，初期化期間ＴRSTで電位ＶGを上昇させる構成，電圧ＶGSを変化させる構成）の組合せは任意であり、以上の各形態の例示に限定されずに適宜に変更され得る。

（４）変形例４
第１実施形態から第４実施形態では、補償実行期間ＱBの開始前から指示信号Ｘ[n]を階調電位ＶD[m,n]に設定したが、書込動作を開始する時点は適宜に変更される。例えば、補償準備期間ＱAの終点以後に指示信号Ｘ[n]を階調電位ＶD[m,n]に設定する構成が採用され得る。ただし、駆動トランジスターＴDRのゲートの電位ＶGが閾値電圧ＶTHに応じた電位ＶG_THに設定される補償実行期間ＱBの終点にて容量素子Ｃ1の電極Ｅ1の電位が階調電位ＶD[m,n]に設定される構成が好適である。

（５）変形例５
以上の形態においては電位Ｗ(t)をランプ波形（すなわち直線的に単調増加または単調減少する波形）に制御したが、電位Ｗ(t)の波形は任意である。例えば、前述の例示では電位Ｗ(t)を直線的に変化させたが、電位Ｗ(t)を曲線的に変化させる構成も採用される。また、前述の例示では電位Ｗ(t)を動作期間ＴDRV内で単調増加（第４実施形態では単調減少）させたが、電位Ｗ(t)を動作期間ＴDRV内で増減させる構成も採用され得る。具体的には、動作期間ＴDRVの始点から直線的に増加（減少）して途中の時点から直線的に減少（増加）する三角波や、動作期間ＴDRV内で曲線的に変化する正弦波が電位Ｗ(t)として利用され得る。

（６）変形例６
以上の各形態では、電気光学素子（電気泳動素子４０）を駆動する画素回路ＰIXに本発明を適用した構成を例示したが、本発明に係る電子回路の用途は電気光学素子の駆動に限定されない。以上に例示した各形態の画素回路ＰIXは、階調電位ＶD[m,n]と電位Ｗ(t)との大小に応じた電圧信号を回路点ｐに発生させる。したがって、以上の各形態に係る画素回路ＰIXの構成（ただし電気泳動素子４０を含まない）を採用した電子回路は、第１電位（例えば階調電位ＶD[m,n]）と第２電位（例えば電位Ｗ(t)）とを比較する比較回路として利用され得る。比較回路が駆動する負荷（駆動負荷）は電気光学素子に限定されない。なお、前述の各形態においては、電気泳動素子４０に順方向バイアスを印加する時間を階調電位ＶD[m,n]に応じて可変に制御するという作用（パルス幅変調）を実現するために電位Ｗ(t)を経時的に変化させたが、単純に複数の電位の比較の結果に応じた信号の生成を実現する構成のもとでは、電位Ｗ(t)を経時的に変化させる必要はない。

また、以上の各形態の画素回路ＰIXは、駆動トランジスターＴDRの閾値電圧ＶTHを補償するための電子回路（すなわち、駆動トランジスターＴDRのゲート−ソース間の電圧ＶGSを自身の閾値電圧ＶTHに応じて設定する回路）の例示としても把握される。以上の説明から理解されるように、本発明は、駆動トランジスターＴDRの閾値電圧ＶTHを補償する電子回路として包括され、複数の電位を比較する比較回路が本発明の電子回路の好適な形態として例示される。以上の各形態の画素回路ＰIXは、本発明の電子回路（比較回路）を特に電気泳動素子４０の駆動に利用した具体例である。

（７）変形例７
電気泳動素子４０の印加電圧と階調との関係は以上の例示に限定されない。例えば、図３の例示とは逆に、負極性に帯電した白色の帯電粒子４６２Wと正極性に帯電した黒色の帯電粒子４６２Bとを利用した電気泳動素子４０を利用した場合、電気泳動素子４０の表示階調は、動作期間ＴDRVにおける順方向バイアスの印加で白色側に遷移し、初期化期間ＴRSTにおける逆方向バイアスの印加で黒色側に遷移する。また、画素電極４２と対向電極４４との位置（観察側／背面側）も変更される。例えば、図３の例示において対向電極４４を背面側に設置して画素電極４２を前面側に配置すれば、電気泳動素子４０の表示階調が順方向バイアスの印加で白色側に遷移する構成が実現される。

電気泳動素子４０の構成も適宜に変更される。例えば、白色の帯電粒子４６２Wを黒色の分散媒４６４に分散した構成や、黒色の帯電粒子４６２Bを白色の分散媒４６４に分散した構成も採用され得る（１粒子系）。また、電気泳動素子４０を構成する帯電粒子４６２や分散媒４６４の色彩は白色および黒色に限定されず任意に変更される。相異なる表示色に対応する３種類以上の粒子（例えば１種類は無帯電）を分散した電気泳動素子４０を採用することも可能である。

もっとも、以上の各形態の画素回路ＰIXによる駆動の対象は電気泳動素子４０に限定されない。例えば、液晶素子，発光素子（例えば有機ＥＬ素子やＬＥＤ（Light Emitting Diode）），電界電子放出素子（ＦＥ（Field-Emission）素子），表面伝導型電子放出素子（ＳＥ（Surface conduction Electron emitter）素子），弾道電子放出素子（ＢＳ（Ballistic electron Emitting）素子），受光素子等の任意の電気光学素子の駆動に本発明が適用され得る。すなわち、電気光学素子は、電気的な作用（電圧の印加や電流の供給）と光学的な作用（階調変化や発光）との一方を他方に変換する被駆動素子として包括される。ただし、駆動トランジスターＴDRの特性の誤差を有効に補償するという所期の課題を解決するという観点からは、電気泳動素子４０や液晶素子等の高抵抗な電気光学素子を駆動する場合に本発明は格別に好適である。

＜Ｉ：応用例＞
本発明を応用した電子機器を以下に例示する。図４１および図４２には、以上に例示した各形態の電気光学装置１００を表示装置として採用した電子機器の外観が図示されている。

図４１は、電気光学装置１００を利用した携帯型の情報端末（電子書籍）３１０の斜視図である。図４１に示すように、情報端末３１０は、利用者が操作する操作子３１２と、表示部２０に画像を表示する電気光学装置１００とを含んで構成される。操作子３１２が操作されると表示部２０の表示画像が変更される。図４２は、電気光学装置１００を利用した電子ペーパー３２０の斜視図である。図４２に示すように、電子ペーパー３２０は、可撓性の基板（シート）３２２の表面に形成された電気光学装置１００を含んで構成される。

本発明が適用される電子機器は以上の例示に限定されない。例えば、携帯電話機や時計（腕時計），携帯型の音響再生装置，電子手帳，タッチパネル搭載型の表示装置など、各種の電子機器に本発明の電子装置（電気光学装置）を採用することが可能である。

１００……電気光学装置、１０……表示パネル、１２……制御回路、２０……表示部、２２，２８……制御線、２４……信号線、２６……駆動電位線、３０……駆動回路、３２……行駆動回路、３４……列駆動回路、３６……電位制御回路、ＰIX……画素回路、ＴDR……駆動トランジスター、ＳW1，ＳW2……スイッチ、Ｃ1，Ｃ2……容量素子、ＣP……付加容量素子、４０……電気泳動素子、４２……画素電極、４４……対向電極、４６……電気泳動層、４６２（４６２B，４６２W）……帯電粒子、４６４……分散媒、４８……容量線。

Claims (10)

1. 電子回路と駆動回路とを具備する電子装置であって、
   前記電子回路は、
   駆動電位が供給される駆動電位線に接続された第１端子と回路点に接続された第２端子と両端子間の接続状態を制御する制御端子とを含む駆動トランジスターと、
   前記回路点に接続された付加容量素子と、
   前記回路点と前記制御端子との接続を制御する第１スイッチとを含み、
   前記駆動回路は、
   前記駆動電位が第１電位に設定される第１期間において、前記第１スイッチをオフ状態に制御し、前記駆動トランジスターがオン状態となるように前記制御端子の電位を変化させ、
   前記第１期間の経過後の第２期間において、前記第１スイッチをオン状態に制御することで前記制御端子の電位を補償初期値に設定し、
   前記第２期間の経過後の第３期間において、前記第１スイッチをオン状態に制御し、前記駆動トランジスターがオン状態となるように前記駆動電位を前記第１電位から第２電位に変化させる
   電子装置。
2. 前記駆動回路は、前記第２期間の開始前に、前記第１期間での変化とは逆方向に前記制御端子の電位を変化させ、前記第２期間にて前記第１スイッチをオン状態に制御することで当該制御端子の電位を前記補償初期値に設定する
   請求項１の電子装置。
3. 前記駆動回路は、前記第２期間において、前記第１スイッチをオン状態に制御してから、前記第１期間での変化とは逆方向に前記制御端子の電位を変化させることで当該制御端子の電位を前記補償初期値に設定する
   請求項１の電子装置。
4. 前記電子回路は、第１電極と第２電極とを含む第１容量素子を備え、
   前記第２電極は、前記制御端子に接続され、
   前記駆動回路は、
   前記第３期間の期間内または経過後に信号電位を前記第１電極に供給し、
   前記第３期間の経過後の第４期間において、前記制御端子と前記第１端子との間の電圧を可変に設定する
   請求項１から請求項３の何れかの電子装置。
5. 前記駆動回路は、前記第４期間において前記第１電極の電位を可変に設定する
   請求項４の電子装置。
6. 前記電子回路は、第３電極と第４電極とを含む第２容量素子を備え、
   前記第４電極は、前記制御端子に接続され、
   前記駆動回路は、前記第４期間において前記第３電極の電位を可変に設定する
   請求項４の電子装置。
7. 前記駆動回路は、前記第４期間において前記駆動電位線の駆動電位を可変に設定する
   請求項４の電子装置。
8. 前記第１容量素子の前記第１電極は、前記信号電位が供給される信号線に直接に接続される
   請求項４から請求項７の何れかの電子装置。
9. 前記電子回路は、前記第１容量素子の前記第１電極と前記信号電位が供給される信号線との導通を制御する第２スイッチを含む
   請求項４から請求項７の何れかの電子装置。
10. 駆動電位が供給される駆動電位線に接続された第１端子と回路点に接続された第２端子と両端子間の接続状態を制御する制御端子とを含む駆動トランジスターと、前記回路点に接続された付加容量素子と、前記回路点と前記制御端子との接続を制御する第１スイッチとを含む電子装置の駆動方法であって、
    前記駆動電位が第１電位に設定される第１期間において、前記第１スイッチをオフ状態に制御し、前記駆動トランジスターがオン状態となるように前記制御端子の電位を変化させ、
    前記第１期間の経過後の第２期間において、前記第１スイッチをオン状態に制御することで前記制御端子の電位を補償初期値に設定し、
    前記第２期間の経過後の第３期間において、前記第１スイッチをオン状態に制御し、前記駆動トランジスターがオン状態となるように前記駆動電位を前記第１電位から第２電位に変化させる
    電子装置の駆動方法。
    

Images