JP2011223554A - D級増幅器 - Google Patents
D級増幅器 Download PDFInfo
- Publication number
- JP2011223554A JP2011223554A JP2011017774A JP2011017774A JP2011223554A JP 2011223554 A JP2011223554 A JP 2011223554A JP 2011017774 A JP2011017774 A JP 2011017774A JP 2011017774 A JP2011017774 A JP 2011017774A JP 2011223554 A JP2011223554 A JP 2011223554A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- transistor
- voltage
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【解決手段】 高電源電圧と低電源電圧と第1の中間電源電圧と第2の中間電源電圧を備えるD級増幅器の駆動回路において、出力段のロウサイドトランジスタが非導通のとき、ハイサイド制御信号に基づいて、第1の中間電源電圧に相当する電圧を生成する第1の電圧変換回路と、ハイサイドトランジスタが非導通のとき、ロウサイド制御信号に基づいて、第2の中間電源電圧に相当する電圧を生成する第2の電圧変換回路を備えることにより、ハイサイドトランジスタとロウサイドトランジスタが同時にオンするのを防ぐ。
【選択図】 図1
Description
20a,20b,20b´:第1の電圧変換回路
30a,30b,30b´:第2の電圧変換回路
21:ハイサイド駆動回路
31:ロウサイド駆動回路
22,23:バッファ
24,25,26,27,28:インバータ回路
50,60:入力レベル検出回路
QP1,QP2,QP3,QP4,QP5,QP6:PMOSトランジスタ
QN1,QN2,QN3,QN4,QN5,QN6:NMOSトランジスタ
QPH:PMOSトランジスタ
QNL:NMOSトランジスタ
R1,R2,R3,R4,R5,R6:抵抗
Claims (4)
- 高電源電圧と低電源電圧の間に直列に接続されたハイサイドPチャンネルDMOSトランジスタとロウサイドNチャンネルDMOSトランジスタと、前記高電源電圧と第1の中間電源電圧との間に設けられ、ハイサイド制御信号に基づいて前記ハイサイドPチャンネルDMOSトランジスタを駆動するためのハイサイド駆動回路と、第2の中間電源電圧と前記低電源電圧との間に設けられ、ロウサイド制御信号に基づいて前記ロウサイドNチャンネルDMOSトランジスタを駆動するためのロウサイド駆動回路とを備えたD級増幅器において、
前記ハイサイド駆動回路は、前記ロウサイドNチャンネルDMOSトランジスタが非導通のとき、前記ハイサイド制御信号に基づいて、前記第1の中間電源電圧に相当する電圧を生成する第1の電圧変換回路を備え、
前記ロウサイド駆動回路は、前記ハイサイドPチャンネルDMOSトランジスタが非導通のとき、前記ロウサイド制御信号に基づいて、前記第2の中間電源電圧に相当する電圧を生成する第2の電圧変換回路を備えていることを特徴とするD級増幅器。 - 前記第1の電圧変換回路は、前記高電源電圧と前記低電源電圧の間に、第1のPMOSトランジスタと第1の抵抗の並列接続回路と、第1のNMOSトランジスタと、第2のPMOSトランジスタと、前記ロウサイドNチャンネルDMOSトランジスタが非導通のときに導通する第2のNMOSトランジスタとを直列に前記高電源電圧側から順に接続し、前記第1のPMOSトランジスタと前記第1のNMOSトランジスタのゲートを共通の入力端子に接続し、前記第2のPMOSトランジスタのゲートを前記第1の中間電源電圧に接続した構成からなり、
前記第2の電圧変換回路は、前記高電源電圧と前記低電源電圧の間に、前記ハイサイドPチャンネルDMOSトランジスタが非導通のときに導通する第3のPMOSトランジスタと、第3のNMOSトランジスタと、第4のPMOSトランジスタと、第4のNMOSトランジスタと第2の抵抗の並列接続回路とを直列に前記高電源電圧側から順に接続し、前記第4のPMOSトランジスタと前記第4のNMOSトランジスタのゲートを共通の入力端子に接続し、前記第3のNMOSトランジスタのゲートを前記第2の中間電源電圧に接続した構成からなることを特徴とする請求項1に記載のD級増幅器。 - 前記第1の電圧変換回路は、ゲートを前記ロウサイドNチャンネルDMOSトランジスタのゲートと共通接続し、ソースを前記低電源電圧に接続する第1のNチャンネルDMOSトランジスタと、一端を前記第1のNチャンネルDMOSトランジスタのドレインに接続し、他端を直接又は第1のスイッチ手段を介して前記第2の中間電源電圧に接続する第3の抵抗により構成され、前記第1のNチャンネルDMOSトランジスタのドレインと前記第3の抵抗の接続点を出力とする第1の入力レベル検出回路を備え、
前記第2の電圧変換回路は、ゲートを前記ハイサイドPチャンネルDMOSトランジスタのゲートと共通接続し、ソースを前記高電源電圧に接続する第1のPチャンネルDMOSトランジスタと、一端を前記第1のPチャンネルDMOSトランジスタのドレインに接続し、他端を直接又は第2のスイッチ手段を介して前記第1の中間電源電圧に接続する第4の抵抗により構成され、前記第1のPチャンネルDMOSトランジスタのドレインと前記第4の抵抗の接続点を出力とする第2の入力レベル検出回路を備え、
前記第1のNチャンネルDMOSトランジスタのスレッシュホールド電圧と前記ロウサイドNチャンネルDMOSトランジスタのスレッシュホールド電圧が等しく、且つ、前記第1のPチャンネルDMOSトランジスタのスレッシュホールド電圧と前記ハイサイドPチャンネルDMOSトランジスタのスレッシュホールド電圧が等しいことを特徴とする請求項1または請求項2に記載のD級増幅器。 - 前記第2のPMOSトランジスタのゲート入力を、前記高電源電圧に切り替える切替手段と、前記第3のNMOSトランジスタのゲート接続を前記低電源電圧に切り替える切替手段を有することを特徴とする請求項2または請求項3に記載のD級増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011017774A JP5596582B2 (ja) | 2010-03-26 | 2011-01-31 | D級増幅器 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010071249 | 2010-03-26 | ||
JP2010071249 | 2010-03-26 | ||
JP2011017774A JP5596582B2 (ja) | 2010-03-26 | 2011-01-31 | D級増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011223554A true JP2011223554A (ja) | 2011-11-04 |
JP5596582B2 JP5596582B2 (ja) | 2014-09-24 |
Family
ID=45039861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011017774A Active JP5596582B2 (ja) | 2010-03-26 | 2011-01-31 | D級増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5596582B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013121023A (ja) * | 2011-12-06 | 2013-06-17 | Onkyo Corp | スイッチングアンプ |
JP2019169912A (ja) * | 2018-03-26 | 2019-10-03 | 新日本無線株式会社 | D級増幅器 |
JP7437227B2 (ja) | 2020-05-07 | 2024-02-22 | 日清紡マイクロデバイス株式会社 | D級増幅器 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4390849A (en) * | 1980-05-07 | 1983-06-28 | Itt Industries, Inc. | Audio power amplifier with class-D push-pull output stage |
JPH1022805A (ja) * | 1996-03-27 | 1998-01-23 | Aeg Schneider Autom Inc | トーテン・ポール出力段 |
US6288605B1 (en) * | 1999-01-19 | 2001-09-11 | Stmicroelectronics S.R.L. | Power switching output stage with dead zone minimization and possibility of parallel synchronous connection |
JP2002344250A (ja) * | 2001-05-14 | 2002-11-29 | Victor Co Of Japan Ltd | オーディオ用mos・fet電力増幅回路 |
JP2005012268A (ja) * | 2003-06-16 | 2005-01-13 | Kenwood Corp | 増幅器および音響機器 |
WO2008101548A1 (en) * | 2007-02-22 | 2008-08-28 | Mueta B.V. | Level shift circuit |
-
2011
- 2011-01-31 JP JP2011017774A patent/JP5596582B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4390849A (en) * | 1980-05-07 | 1983-06-28 | Itt Industries, Inc. | Audio power amplifier with class-D push-pull output stage |
JPH1022805A (ja) * | 1996-03-27 | 1998-01-23 | Aeg Schneider Autom Inc | トーテン・ポール出力段 |
US6288605B1 (en) * | 1999-01-19 | 2001-09-11 | Stmicroelectronics S.R.L. | Power switching output stage with dead zone minimization and possibility of parallel synchronous connection |
JP2002344250A (ja) * | 2001-05-14 | 2002-11-29 | Victor Co Of Japan Ltd | オーディオ用mos・fet電力増幅回路 |
JP2005012268A (ja) * | 2003-06-16 | 2005-01-13 | Kenwood Corp | 増幅器および音響機器 |
WO2008101548A1 (en) * | 2007-02-22 | 2008-08-28 | Mueta B.V. | Level shift circuit |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013121023A (ja) * | 2011-12-06 | 2013-06-17 | Onkyo Corp | スイッチングアンプ |
JP2019169912A (ja) * | 2018-03-26 | 2019-10-03 | 新日本無線株式会社 | D級増幅器 |
JP7189670B2 (ja) | 2018-03-26 | 2022-12-14 | 日清紡マイクロデバイス株式会社 | D級増幅器 |
JP7437227B2 (ja) | 2020-05-07 | 2024-02-22 | 日清紡マイクロデバイス株式会社 | D級増幅器 |
Also Published As
Publication number | Publication date |
---|---|
JP5596582B2 (ja) | 2014-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4768300B2 (ja) | 電圧レベル変換回路及び半導体集積回路装置 | |
US7400163B2 (en) | Dead time control circuit capable of adjusting temperature characteristics of dead time | |
US7659754B2 (en) | CMOS power switching circuit usable in DC-DC converter | |
US9660652B2 (en) | Differential driver with pull up and pull down boosters | |
US20130163289A1 (en) | Power switching driving apparatus, and power factor correction device and power supply device having the same | |
US7724045B2 (en) | Output buffer circuit | |
US8860472B2 (en) | Power switch driving circuits and switching mode power supply circuits thereof | |
CN109951060B (zh) | 高压半桥驱动电路 | |
JP2012065235A (ja) | 電圧出力回路 | |
JP3637904B2 (ja) | 電源回路 | |
US7724069B1 (en) | Analog switch for operation outside power rails with low supply current | |
JP5987619B2 (ja) | 出力回路 | |
JP5596582B2 (ja) | D級増幅器 | |
JP4351882B2 (ja) | デジタル電力増幅器 | |
JP4063047B2 (ja) | レベルシフト回路 | |
US20150381161A1 (en) | Glitch suppression in an amplifier | |
JP2010011131A (ja) | スイッチング駆動回路 | |
JP2012080207A (ja) | レベルシフト回路 | |
US9191006B1 (en) | Current-limited level shift circuit | |
JP4640788B2 (ja) | レベル変換回路 | |
JP2012244215A (ja) | 半導体集積回路 | |
JP4630782B2 (ja) | レベルシフト回路 | |
US20210067156A1 (en) | Gate driver circuitry | |
JP2012105135A (ja) | 差動出力回路 | |
US11073856B2 (en) | Input circuit having hysteresis without power supply voltage dependence |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140603 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140722 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140807 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5596582 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |