JP2011210771A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011210771A
JP2011210771A JP2010074442A JP2010074442A JP2011210771A JP 2011210771 A JP2011210771 A JP 2011210771A JP 2010074442 A JP2010074442 A JP 2010074442A JP 2010074442 A JP2010074442 A JP 2010074442A JP 2011210771 A JP2011210771 A JP 2011210771A
Authority
JP
Japan
Prior art keywords
magnetic body
annular magnetic
conductive pattern
igbt
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010074442A
Other languages
English (en)
Other versions
JP5293666B2 (ja
Inventor
Takuya Yamamoto
拓也 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2010074442A priority Critical patent/JP5293666B2/ja
Publication of JP2011210771A publication Critical patent/JP2011210771A/ja
Application granted granted Critical
Publication of JP5293666B2 publication Critical patent/JP5293666B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

【目的】導電パターン付絶縁基板に複数個の半導体チップが固着したモジュールにおいて、高周波ノイズが抑制できる半導体装置を提供する。
【解決手段】導電パターン付絶縁基板１に複数のＩＧＢＴチップ６が複数搭載されたモジュールにおいて、ＩＧＢＴチップ６の表側のエミッタ電極７と導電パターン４とを接続するワイヤ１３に環状磁性体１２を挿入することで、スイッチング時にゲート電圧に重畳される高周波ノイズを抑制することができる。
【選択図】 図１

Description

この発明は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）などを複数個並置した半導体装置に関する。特に、ＩＧＢＴのスイッチング時にゲート電圧に重畳される高周波ノイズを抑制した半導体装置に関する。
ＩＧＢＴは、パワースイッチングデバイスとしてモータＰＷＭ制御インバータの応用など広く使われている。また、このＩＧＢＴは電圧駆動型素子であり、電流駆動型素子と比べて扱い易いために、市場では高耐圧・大容量化への要求が強い。この市場の要求に応えるために、ＩＧＢＴチップを複数個、同一パッケージ内に集積したモジュール構造が採用されている。
しかし、並列に配置されたＩＧＢＴチップ間に微妙な差異が生じ、これが原因でチップ間に相互干渉が生じ、高周波ノイズが発生し、ゲート回路を誤動作させることがある。これを解決する手法として、特許文献１では、複数個の半導体チップを同一平面に並べて組み込んだいわゆる平型ＩＧＢＴにおいて、エミッタ電極と接触するコンタクト端子体の周りにパーマロイリングなどの環状磁性体を設置して、スイッチング時の半導体チップの相互干渉を防止し、高周波ノイズを低減することが特許文献１に開示されている。
また、特許文献２には、ＩＧＢＴなどの電力半導体素子がモジュールパッケージに内蔵され、このパッケージの外側に付いている端子に環状磁性材を配置して、電力用半導体素子のスイッチングに伴って端子に流れるノイズ電流を低減することが開示されている。
さらに、特許文献３には、電動機を含む電動ユニットに対して一体的な取り付けが可能なインバータモジュールの入力端子および出力端子にフェライトコアを挿入して高周波のイズを低減することが開示されている。
特開平９−６４２７０号公報 特開２００５−１８３７７６号公報 特開２００８−１２５２４８号公報
しかし、特許文献１では、平型ＩＧＢＴのパッケージ内に複数個の半導体チップを収納し、これらのエミッタ電極に接触するコンタクト端子体の周りにそれぞれ環状磁性体を設置することは記載されているが、絶縁基板に複数個のチップが載置され、この半導体チップのエミッタ電極に複数本のワイヤボンデングがされているモジュールにおいて、エミッタ電極に接続する配線に環状磁性体を設置して、高周波ノイズを抑制することについては記載されていない。
また、特許文献２、３では、モジュールパッケージの外側の端子に環状磁性体を設置することは記載されているが、複数個の半導体チップが併設されたモジュールで個々の半導体チップのエミッタ電極に接続する配線に環状磁性体を取り囲むように設置することについては記載されていない。
この発明の目的は、導電パターン付絶縁基板に複数のスイッチング素子が固着したモジュールにおいて、ゲート電圧波形に高周波ノイズが抑制できる半導体装置を提供することにある。
前記の目的を達成するために、特許請求の範囲の請求項１に記載の発明によれば、導電パターン付絶縁基板と、該基板に裏側が固着するスイッチング素子からなる複数の半導体チップと、該半導体チップの表側の主電極と前記導電パターンとの間を結ぶ配線と、該配線が貫通する環状磁性体とを具備する構成とする。
また、特許請求の範囲の請求項２記載の発明によれば、導電パターン付絶縁基板と、該基板に裏側が固着するスイッチング素子からなる複数の半導体チップと、前記導電パターンに固着する導体ブロックと、該導体ブロックを取り囲んで配置される環状磁性体と、前記半導体チップの表側の主電極と一方の端が接続し、他方の端が前記導体ブロックに接続するボンディングワイヤと、を具備する構成とする。
また、特許請求の範囲の請求項３記載の発明によれば、請求項１または２に記載の発明において、前記スイッチング素子にダイオード（ＦＷＤ）が逆並列接続すると構成とする。
また、特許請求の範囲の請求項４に記載の発明によれば、請求項１〜３のいずれか一項に記載の発明において、少なくとも前記スイッチング素子に流れる主電流を検出するために前記環状磁性体に１ターン以上の巻線を設け電流センス部とするとよい。
また、特許請求の範囲の請求項５に記載の発明によれば、請求項１〜４に記載の発明において、前記環状磁性体が、パーマロイコアもしくはフェライトコアであるとよい。
この発明によると、導電パターン付絶縁基板にＩＧＢＴチップなどのスイッチング素子が複数搭載されたモジュールにおいて、主電流の経路に環状磁性体を挿入することで、スイッチング時発生する高周波ノイズの伝播を抑制することができる。
この発明の第１実施例の半導体装置の構成図であり、（ａ）はチップが固着した絶縁基板の要部平面図、（ｂ）は銅ブロックの周りに環状磁性体を配置した場合の斜視図、（ｃ）銅ブロックがない場合の環状磁性体の斜視図である。 図１の半導体装置の要部断面図である。 図１の半導体装置の等価回路図である。 高周波ノイズを発生させる試験回路である。 ＩＧＢＴがスイッチングするときのゲート電圧波形とＦＷＤの電圧電流波形を示す図であり、（ａ）は環状磁性体が設置されない場合、（ｂ）は、環状磁性体が設置された場合の図である。 環状磁性体１２が設置されていない従来の半導体装置の要部平面図である。 この発明の第２実施例の半導体装置の構成図であり、（ａ）はチップが固着した絶縁基板の要部平面図、（ｂ）は銅ブロックに設置された環状磁性体の斜視図である。 この発明の第３実施例の半導体装置の要部平面図である。
実施のための形態を以下の実施例で説明する。
図１および図２は、この発明の第１実施例の半導体装置の構成図であり、図１（ａ）はチップが固着した絶縁基板の要部平面図、図１（ｂ）は銅ブロックの周りに環状磁性体を配置した場合の斜視図、図１（ｃ）は銅ブロックがない場合の環状磁性体の斜視図、図２は図１の要部断面図である。
３個のＩＧＢＴチップ６の裏側の図示しないコレクタ電極と３個のＦＷＤ（フリーホイール・ダイオード）チップ９の裏側の図示しないカソード電極を、絶縁基板１の導電パターン４に半田５で固着する。また、銅ブロック１１は、図２に示すように導電パターン４に半田５で固着されている。それぞれのＩＧＢＴチップ６の表側のエミッタ電極７とＦＷＤチップ９の表側のアノード電極１０はワイヤ１３で接続する。さらに、銅ブロック１１とエミッタ電極７にワイヤ１３をボンディングして互いを接続する。銅ブロック１１には図１（ｂ）に示すように環状磁性体１２が予め嵌合されている。図１（ｃ）で示すように銅ブロック１１なしに直接導電パターン４にワイヤ１３をボンディングする場合もある。その場合には環状磁性体１２の内側の空間をワイヤ１３が通るようにボンディングする。また、図１（ｃ）の場合は、環状磁性体１２は導電パターン４に図示しない絶縁膜を介して接着剤で固着される。
尚、導電パターン付絶縁基板１はセラミックなどの絶縁基板１と、その裏面に固着される導電膜２と、その表側に固着される導電パターンとで構成される。尚、図中の符号の８はゲート電極パッドである。
つぎに、図２を用いて、この半導体装置の製造工程を説明する
まず、導電パターン付絶縁基板１の導電パターン４にＩＧＢＴチップ６のコレクタ電極とＦＷＤチップ９のカソード電極を半田５を介して固着する。また、予め銅ブロック１１に環状磁性体１２を嵌合しておき、導電パターン４に半田５を介して銅ブロック１１を固着する。ここで、環状磁性体１２は、減衰したい高周波ノイズ、すなわち主電流の経路からゲート信号の回路への伝播を抑制したい高周波ノイズの周波数帯に応じてその材料を選択すればよい。この環状磁性体１２は、例えば、パーマロイコアやフェライトコアである。
また、銅ブロック１１を導電パターン４に固着し、その表面にワイヤ１３をボンディングするのは、図１（ｃ）のように環状磁性体１２に囲まれた底の導電パターン４にワイヤ１３をボンディングするより、作業が容易になるためである。
この例では、環状磁性体１２に、たて４ｍｍ×よこ１０ｍｍ×高さ２ｍｍのものを用いた。環状磁性体の大きさならびにその内部に嵌合されている銅ブロックの大きさは、これに限るものではなく、主回路に流れる電流（主電流）や、ワイヤボンディングの本数、導電パターンの面積や形状に応じて選定すればよい。
この環状磁性体１２の設置位置は前記した位置に限るものではない。主電流が流れる経路に設ければよい。例えば、ＩＧＢＴチップ６のエミッタ電極７とＦＷＤチップ９のアノード電極１０の接続箇所と導電パターン４とを結ぶ配線のどの箇所に設けても構わない。この配線に流れる電流はＩＧＢＴチップ６およびＦＷＤチップ９に流れる電流（主電流）である。
尚、銅ブロック１１に環状磁性体１２を予め嵌合して一体とした後、銅ブロック１１を導電パターン４に半田５で固着してもよいし、銅ブロック１１を導電パターン４に半田５で固着した後に、環状磁性体１２を嵌合させてもよい。
つぎに、ＩＧＢＴチップ６のエミッタ電極７とＦＷＤチップ９のアノード電極９を互いにワイヤ１３で接続し、さらに環状磁性体１２が嵌合された銅ブロック１１の表面とＩＧＢＴチップ６のエミッタ電極７を複数のワイヤ１３で接続する。尚、図ではエミッタ電極７上およびアノード電極９上が多数のワイヤａでボンディングされているのは、エミッタ電極７やアノード電極８の通電能力を補うためである。
つぎに、導電パターン４に配線導体１４の一方の端を固着し、他方の端を図示しないパッケージに固定した外部導出端子に接続する。
図３は、図１の半導体装置の等価回路である。３個のＩＧＢＴ６（図１のＩＧＢＴチップと同一符号を付す）は並列接続され、それぞれのＩＧＢＴ６にＦＷＤ９（図１のＦＷＤチップと同一符号を付す）が逆並列に接続している。それぞれのＩＧＢＴ６のエミッタに接続する配線には環状磁性体１２が設置されている。
図３に示すＦＷＤ９を逆並列接続したＩＧＢＴ６を図示しないインバータ回路に適用し、インダクタンス負荷を接続した場合、ＩＧＢＴ６がスイッチ・オンしＦＷＤ９が逆回復するときＩＧＢＴ６のゲート配線８ａに高周波ノイズが重する場合が多い。これを模擬するために図４に示す試験回路で高周波ノイズを測定した。そのときの波形を図５に示す。
図５は、ＩＧＢＴがスイッチングするときのゲート電圧波形とＦＷＤの電圧電流波形を示す図であり、同図（ａ）は環状磁性体が設置されない場合、同図（ｂ）は、環状磁性体が設置された場合である。尚、環状磁性体１２が設置されていない従来の半導体装置の要部平面図を図６に示す。
この例では、環状磁性材料にパーマロイリングを用いているが、ゲート電圧に重畳していた９８５ＭＨｚ付近の高周波ノイズが減衰していることがわかる。
図４の試験回路において、ＩＧＢＴをオンさせ、負荷のコイル（Ｌ負荷）に電流を流し、その後でＩＧＢＴをオフさせる。すると、コイルに流れている電流はＦＷＤを通して還流電流となってＦＷＤとコイルを循環する。つぎに、ＩＧＢＴをオンさせると、ＦＷＤに流れる電流は減少し、逆回復電流が流れてＦＷＤに流れる電流は零となり、還流電流はＩＧＢＴとコイルを通して流れるようになる。尚、点線で示したＦＷＤはこの試験では利用しない。
ＦＷＤが逆回復するときに、環状磁性体１２が設置されない場合は図５（ａ）に示すようにゲート電圧波形に８９５ＭＨｚ程度の高周波ノイズが重畳されている。一方、環状磁性体１２を設置すると図５（ｂ）に示すようにこの高周波ノイズは抑制される。
図１で示すようにＩＧＢＴチップ６とＦＷＤチップ９に接続するそれぞれの配線経路の中で、ＩＧＢＴチップ６とＦＷＤチップ９にできるだけ近い箇所にそれぞれ環状磁性体１２を設置することで、ＩＧＢＴチップ６のスイッチングによって発生する高周波のノイズが、モジュールの内外へ伝播するのを防ぐことができる。そして、この高周波のノイズがゲート電圧波形に重畳されることも効果的に抑制することができる。
図７は、この発明の第２実施例の半導体装置の構成図であり、同図（ａ）はチップが固着した絶縁基板の要部平面図、同図（ｂ）は銅ブロックに設置された環状磁性体の斜視図である。
図１との違いは、環状磁性体１２に１ターン以上の巻線１５を設けて、ＩＧＢＴチップ６とＦＷＤチップ９に流れる主電流を検出できるようにした点である。巻線１５は、銅ブ
ロック１１とは絶縁されている。例えば、巻線１５を環状磁性体１２に予め巻き回しておき、その後銅ブロック１１を嵌め込めばよい。この巻線１５は全ての環状磁性体１２に設けて各ＩＧＢＴチップ６に流れる主電流を検出するようにした場合や代表して１個の環状磁性体１２に設けてモジュールに流れる主電流を検出するようにした場合がある。この巻線１５は電流センス部となる。図７のように、巻線１５の両端を端子１４へ接続して外部へ導出すればよい。
本発明の半導体装置は、ゲート電圧波形に重畳される高周波ノイズを抑制しながら主電流を検出することができる。各チップの主電流を検出することで、チップに過大な電流が流れるのを抑制できる。また各ＩＧＢＴチップに流れる電流がアンバランスな場合、ゲート電圧を調整して、各ＩＧＢＴチップに均一な電流を流すこともできる。
図８は、この発明の第３実施例の半導体装置の要部平面図である。この図はチップが固着した絶縁基板の平面図である。
図１との違いは、ＩＧＢＴチップ６のみ導電パターン付絶縁基板１に固着されている点である。この場合も環状磁性体１２を設けることで、ＩＧＢＴチップ６のスイッチング時にゲート電圧波形に重畳される高周波ノイズを抑制できる。
ここで、上記の各例では、ＩＧＢＴ６とＦＷＤ９をそれぞれ３個用い、図３に示すように、ＩＧＢＴ６とＦＷＤ９の逆並列回路を３組並列に接続した構成で説明したが、これに限るものではない。
例えば、ＩＧＢＴ６とＦＷＤ９をそれぞれ１個用い、ＩＧＢＴ６とＦＷＤ９の逆並列回路を１組のみで構成する半導体装置に適用してもよい。
あるいは、ＩＧＢＴ６とＦＷＤ９の逆並列回路を直列に接続して、インバータや整流回路などの電力変換装置の１アームを構成した半導体装置に適用してもよい。
いずれの構成においても、主電流の経路に、その経路を取り囲むように環状の磁性部材を配置することにより、ＩＧＢＴなどのスイッチング素子のスイッチングに伴って発生する高周波がノイズをゲート回路などへ伝播することを防ぐことができる。
このように、ゲート回路への高周波ノイズの伝播を防ぐことができるので、ゲート電圧に高周波ノイズが重畳されるのを防止でき、高周波ノイズによるスイッチング素子の誤動作を防止することができる。
また、絶縁基板上の導電パターンに環状磁性体を固着し、その内側へワイヤボンディングを行なうか、環状磁性体の内側に嵌合された銅ブロックにワイヤボンディングを行なうことで、容易に主電流が流れる経路を取り囲むように環状磁性体を配置することができる。
１ 導電パターン付絶縁基板
２ 導電膜
３ 絶縁基板
４ 導電パターン
５ 半田
６ ＩＧＢＴチップ／ＩＧＢＴ
７ エミッタ電極
８ ゲート電極パッド
９ ＦＷＤチップ／ＦＷＤ
１０ アノード電極
１１ 銅ブロック
１２ 環状磁性体
１３、ａ ワイヤ
１４ 配線導体
１５ 巻線

Claims (5)

  1. 導電パターン付絶縁基板と、該基板に裏側が固着するスイッチング素子からなる複数の半導体チップと、該半導体チップの表側の主電極と前記導電パターンとの間を結ぶ配線と、該配線が貫通する環状磁性体とを具備することを特徴とする半導体装置。
  2. 導電パターン付絶縁基板と、該基板に裏側が固着するスイッチング素子からなる複数の半導体チップと、前記導電パターンに固着する導体ブロックと、該導体ブロックを取り囲んで配置される環状磁性体と、前記半導体チップの表側の主電極と一方の端が接続し、他方の端が前記導体ブロックに接続するボンディングワイヤと、を具備することを特徴とする半導体装置。
  3. 前記スイッチング素子にダイオードが逆並列接続することを特徴とする請求項１または２に記載の半導体装置。
  4. 少なくとも前記スイッチング素子に流れる主電流を検出するために前記環状磁性体に１ターン以上の巻線を設け電流センス部とすることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記環状磁性体が、パーマロイコアもしくはフェライトコアであることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。
JP2010074442A 2010-03-29 2010-03-29 半導体装置 Expired - Fee Related JP5293666B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010074442A JP5293666B2 (ja) 2010-03-29 2010-03-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010074442A JP5293666B2 (ja) 2010-03-29 2010-03-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2011210771A true JP2011210771A (ja) 2011-10-20
JP5293666B2 JP5293666B2 (ja) 2013-09-18

Family

ID=44941559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010074442A Expired - Fee Related JP5293666B2 (ja) 2010-03-29 2010-03-29 半導体装置

Country Status (1)

Country Link
JP (1) JP5293666B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8823053B2 (en) 2012-09-20 2014-09-02 Kabushiki Kaisha Toshiba Semiconductor device including a plurality of first flat plates containing a material that absorbs an electromagnetic wave at a high frequency
JP2014179547A (ja) * 2013-03-15 2014-09-25 Toshiba Corp 半導体モジュール及びその製造方法
WO2017071976A1 (en) * 2015-10-29 2017-05-04 Abb Schweiz Ag Semiconductor module
US10032736B2 (en) 2013-09-24 2018-07-24 Renesas Electronics Corporation Semiconductor device
CN111987091A (zh) * 2019-05-21 2020-11-24 三菱电机株式会社 半导体装置
DE102021126682A1 (de) 2021-10-14 2023-04-20 Bayerische Motoren Werke Aktiengesellschaft Messaufbau für ein Leistungsmodul
JP7447979B2 (ja) 2019-02-18 2024-03-12 富士電機株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04109639A (ja) * 1990-08-30 1992-04-10 Fujitsu Ltd 半導体装置
JPH0661293A (ja) * 1992-08-11 1994-03-04 Nippon Steel Corp 半導体装置
JP2000171491A (ja) * 1998-12-03 2000-06-23 Mitsubishi Electric Corp パワー半導体モジュール
JP2001185679A (ja) * 1999-12-27 2001-07-06 Mitsubishi Electric Corp 半導体スイッチ装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04109639A (ja) * 1990-08-30 1992-04-10 Fujitsu Ltd 半導体装置
JPH0661293A (ja) * 1992-08-11 1994-03-04 Nippon Steel Corp 半導体装置
JP2000171491A (ja) * 1998-12-03 2000-06-23 Mitsubishi Electric Corp パワー半導体モジュール
JP2001185679A (ja) * 1999-12-27 2001-07-06 Mitsubishi Electric Corp 半導体スイッチ装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8823053B2 (en) 2012-09-20 2014-09-02 Kabushiki Kaisha Toshiba Semiconductor device including a plurality of first flat plates containing a material that absorbs an electromagnetic wave at a high frequency
JP2014179547A (ja) * 2013-03-15 2014-09-25 Toshiba Corp 半導体モジュール及びその製造方法
US10032736B2 (en) 2013-09-24 2018-07-24 Renesas Electronics Corporation Semiconductor device
WO2017071976A1 (en) * 2015-10-29 2017-05-04 Abb Schweiz Ag Semiconductor module
CN108475668A (zh) * 2015-10-29 2018-08-31 Abb瑞士股份有限公司 半导体模块
US10276552B2 (en) 2015-10-29 2019-04-30 Abb Schweiz Ag Semiconductor module
CN108475668B (zh) * 2015-10-29 2019-09-27 Abb瑞士股份有限公司 半导体模块
JP7447979B2 (ja) 2019-02-18 2024-03-12 富士電機株式会社 半導体装置
CN111987091A (zh) * 2019-05-21 2020-11-24 三菱电机株式会社 半导体装置
DE102021126682A1 (de) 2021-10-14 2023-04-20 Bayerische Motoren Werke Aktiengesellschaft Messaufbau für ein Leistungsmodul

Also Published As

Publication number Publication date
JP5293666B2 (ja) 2013-09-18

Similar Documents

Publication Publication Date Title
JP5293666B2 (ja) 半導体装置
JP5259016B2 (ja) パワー半導体モジュール
JP7153649B2 (ja) ゲートパスインダクタンスが低いパワー半導体モジュール
US9116532B2 (en) Power semiconductor device module
US10134718B2 (en) Power semiconductor module
JP2019029457A (ja) 半導体モジュール
US10727213B2 (en) Power semiconductor module and power semiconductor device
JP4660214B2 (ja) 電力用半導体装置
US8736040B2 (en) Power module with current routing
JP2015015301A (ja) 半導体装置
JP2018117048A (ja) 半導体装置
JP6969501B2 (ja) 半導体装置
JP6488996B2 (ja) 電力変換装置
JP2011200074A (ja) 電力変換装置
JP2015018943A (ja) パワー半導体モジュールおよびそれを用いた電力変換装置
JP2020005365A (ja) スイッチング回路
WO2020158057A1 (ja) パワー半導体モジュールおよびそれを用いた電力変換装置
JP2020017623A (ja) 半導体装置
JP2017158407A (ja) 電力変換システムの電流制御装置
JP2010263671A (ja) 電力変換装置
JP2007181351A (ja) 電力変換装置のインバータモジュール
JP2007306748A (ja) 電力用半導体装置
JP2008306872A (ja) 半導体装置
JP5490775B2 (ja) パワーモジュール
JP2019145641A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130527

R150 Certificate of patent or registration of utility model

Ref document number: 5293666

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees