JP2011193563A - モータ駆動回路、それを用いた冷却装置および電子機器、ならびにモータの抵抗値およびインダクタンス値の推定方法 - Google Patents

Abstract

【課題】モータの抵抗およびインダクタンスを測定し、逆起電力を正確に推定する。
【解決手段】試験信号発生回路６０は、交流の試験信号Ｓ_ＴＥＳＴを生成する。駆動部１０は、試験信号Ｓ_ＴＥＳＴが重畳された駆動電圧Ｖ_ＤＲＶをモータ６に供給する。電流検出回路１２は、モータ６のコイルに実際に流れる電流に応じた検出信号Ｓ_ＣＳを生成する。フィルタ６４は、検出信号Ｓ_ＣＳから試験信号Ｓ_ＴＥＳＴに応じた周波数成分を抽出する。コイル定数演算回路６６は、フィルタ６４から出力される検出信号Ｓ_ＣＳ’と試験信号Ｓ_ＴＥＳＴの振幅および位相差にもとづいて、モータ６の抵抗値Ｒおよびインダクタンス値Ｌを算出する。
【選択図】図４

Description

本発明は、センサレスモータ駆動技術に関する。

ＤＣモータやスピンドルモータの駆動には、ホールセンサや速度センサなどを用いる方式と、センサを用いずにモータのコイルに生ずる逆起電力を利用するセンサレス駆動方式が知られている。センサを用いる方式では、センサのばらつきの影響を抑制することが困難である。

一方、センサレス駆動方式では、コイルの抵抗値およびインダクタンスが既知であるとの前提で逆起電力を推定し、それをモータの駆動に利用する。一般的には、コイルの抵抗値、インダクタンス値は、一旦測定された後、継続的に同じ値が利用される。

特開２００５−２２４１００号公報 特開２０００−１６６２８５号公報

モータのコイルの抵抗値およびインダクタンスは、温度の影響を受けることが知られている。特にＣＰＵ（Central Processing Unit）などを冷却するファンモータでは、コイルの温度が広範囲で変動するため、抵抗およびインダクタンスの変動量が大きくなり、正確な逆起電力の推定が困難となる。逆起電力の推定を誤ると、モータの振動やノイズが大きくなり、あるいは消費電力が大きくなるという問題が生ずる。かかる問題はファンモータに限らず、その他のモータをセンサレス方式で駆動する際にも生じうる。

本発明はこうした状況に鑑みてなされたものであり、そのある態様の例示的な目的は、モータの抵抗およびインダクタンスを測定し、逆起電力を正確に推定可能なモータ駆動技術の提供にある。

本発明のある態様は、抵抗およびインダクタンスを有するモータの駆動回路に関する。駆動回路は、交流の試験信号を生成する試験信号発生回路と、試験信号が重畳された駆動電圧をモータに供給する駆動部と、コイルに実際に流れる電流に応じた検出信号を生成する電流検出回路と、検出信号から試験信号に応じた周波数成分を抽出するフィルタと、フィルタから出力される検出信号と試験信号それぞれの振幅および位相差にもとづいて、モータの抵抗値およびインダクタンス値を算出するコイル定数演算回路と、を備える。

この態様によると、モータを駆動中に、モータのインダクタンス値および抵抗値を測定することができる。

試験信号発生回路は、フィルタから出力される検出信号と試験信号の位相差が所定の目標値となるように試験信号の周波数を調節してもよい。目標値は、略４５°であってもよい。
この場合、コイル定数演算回路は、位相差が目標値であるとの前提で、抵抗値、インダクタンス値を算出できるため、演算処理を簡素化することができる。

コイル定数演算回路は、試験信号の振幅をフィルタから出力される検出信号の振幅で除した値に、目標値に応じた所定の係数を乗じることにより、モータの抵抗値を算出する抵抗推定器を含んでもよい。

抵抗推定器は、算出した抵抗値にフィルタから出力される検出信号の振幅を乗ずる第１演算器と、試験信号の振幅に係数を乗じた値と第１演算器の出力データとの差分を算出する第２演算器と、第２演算器の出力データを多値化する第３演算器と、前回の抵抗値を示すデータに、前記第３演算器の出力データを加算することにより、抵抗値を更新する第４演算器と、を含んでもよい。

コイル定数演算回路は、算出した抵抗値を試験信号の周波数に応じた値で除することにより、モータのインダクタンス値を算出するインダクタ推定器を含んでもよい。

試験信号発生回路は、試験信号の周波数に応じた周期を有するのこぎり波状のカウントデータを生成するカウンタと、カウンタからのカウントデータを受け、その値を三角関数値に変換するＣＯＲＤＩＣ（COordinate Rotation DIgital Computer）と、カウントデータを目標値に対応する量シフトさせたデータを２値化した第１信号と、フィルタから出力される検出信号の符号を示す第２信号と、を受け、一方に応じてカウントアップ、他方に応じてカウントダウンするアップダウンカウンタと、を含んでもよい。カウンタは、カウントデータの周期を、アップダウンカウンタの出力データにもとづき制御してもよい。
この態様では、アップダウンカウンタが位相比較器として動作し、試験信号と検出信号の位相差が目標値と一致するようにフィードバックがかかる。

ある態様の駆動回路は、駆動電圧に応じた駆動信号および検出信号にもとづき、モータに生ずる逆起電力の推定値を示す逆起電力推定信号を生成する逆起電力推定回路をさらに備えてもよい。サンプリング周期をｄＴ、モータの抵抗値およびインダクタンス値をＲ、Ｌと書くとき、逆起電力推定回路は、駆動信号と逆起電力推定信号を算出する第９演算器と、第９演算器の出力データに、ｄＴ／Ｌを乗ずる第１０演算器と、第１０演算器の出力データにもとづきコイルに流れる電流を推定する電流推定回路と、検出信号が示す実際の電流値と推定した電流値の差分がゼロとなるように、逆起電力推定信号を生成する逆起電力演算部と、を含んでもよい。

電流推定回路は、自らが推定した電流値に（１−ｄＴ／Ｌ×Ｒ）を乗ずる第１１演算器と、第１０演算器の出力データと第１１演算器の出力データを加算する第１２演算器と、第１２演算器の出力データを時間ｄＴ遅延させることにより、推定した電流値を示すデータとして出力する遅延回路と、を含んでもよい。

駆動部は、推定された逆起電力の波形のゼロクロス点と、検出信号が示す電流のゼロクロス点のタイミングが一致するように、駆動電圧の位相を調節してもよい。

本発明の別の態様は、モータの抵抗値およびインダクタンス値を推定する方法に関する。この方法は、モータに対する駆動電圧に交流の試験信号を重畳するステップと、コイルに実際に流れる電流に応じた検出信号を生成するステップと、検出信号から試験信号に応じた周波数成分を抽出するステップと、抽出された検出信号と試験信号の振幅の比にもとづいて、モータの抵抗値およびインダクタンス値を算出するステップと、を備える。

なお、以上の構成要素の任意の組合せや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、モータの抵抗値およびインダクタンス値をモータの駆動中に取得することができる。

実施の形態に係る駆動ＩＣを備える電子機器の構成を示す回路図である。 逆起電力推定回路の構成を示す回路図である。 図３（ａ）は、図１の駆動ＩＣの駆動波形図であり、図３（ｂ）はホールセンサを用いた場合の駆動波形図である。 駆動ＩＣの構成の一部を示すブロック図である。 ファンモータの試験信号に対するコイル電流の周波数応答特性を示す図である。 図５の駆動ＩＣの具体的な構成例を示す回路図である。 図７（ａ）〜（ｃ）は、図６の試験信号発生回路の動作波形を示す図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、信号には、同一の符号を付するものとし、適宜重複した説明は省略する。また、各図面において本発明に係る実施の形態を説明する上で重要ではない部材の一部は省略して表示する。

本明細書において、「部材Ａが部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

本発明の実施の形態は、ＤＣモータを駆動するモータ駆動回路であり、たとえばファンモータ、デジタルカメラのレンズを動かすＤＣモータ、ＣＤ（Compact Disc）、ＤＶＤ（Digital Versatile Disc）等の光ディスクの記録再生装置におけるピックアップのヘッド部分の動作に用いられるＤＣモータ等の駆動に好適に用いられる。

図１は、実施の形態に係る駆動ＩＣ１００を備える電子機器１の構成を示す回路図である。電子機器１は、たとえばデスクトップ型、あるいはラップトップ型のコンピュータ、ワークステーション、ゲーム機器、オーディオ機器、映像機器などであり、冷却装置２およびＣＰＵ（Central Processing Unit）４を備える。冷却装置２は、ＣＰＵ４に対向して設けられたファンモータ６と、ファンモータ６を駆動する駆動ＩＣ１００を備える。

ファンモータ６は、コイルを有しており、その等価回路は、直列に接続された抵抗ＲおよびインダクタンスＬで表される。コイルに発生する逆起電力Ｅｍ（ｔ）は電源として示される。

駆動ＩＣ１００は、ひとつの半導体チップに集積化された機能ＩＣであり、ファンモータ６に発生する逆起電力Ｅｍ（ｔ）を推定し、推定した逆起電力にもとづき、ファンモータ６を駆動する。図１は駆動ＩＣ１００を模式化、簡略化して示すものであり、これと等価な構成を有し、あるいは等価な処理を行う回路が本発明の範囲に含まれることは言うまでもない。

駆動ＩＣ１００は、駆動部１０、電流検出回路１２、逆起電力推定回路１４、駆動信号生成部１６を備える。駆動部１０は、駆動信号Ｓ_ＤＲＶに応じた駆動電圧Ｖ_ＤＲＶ（ｔ）をファンモータ６に印加する。駆動部１０の構成は特に限定されるものではなく、公知のさまざまな技術を利用できる。たとえばＢＴＬ駆動する場合、駆動電圧Ｖ_ＤＲＶ（ｔ）は時間的に連続なアナログ電圧であり、ＰＷＭ駆動する場合には、駆動電圧Ｖ_ＤＲＶ（ｔ）スイッチング波形となる。

電流検出回路１２は、ファンモータ６のコイルに流れる駆動電流ｉ_ＤＲＶ（ｔ）に応じた検出信号Ｓ_ＣＳを生成する。たとえば電流検出回路１２は、ファンモータ６の経路上に設けられた検出抵抗Ｒ_ＮＦと、検出抵抗Ｒ_ＮＦの両端間に生ずる電圧降下を検出するアンプＡＭＰ１を含んでもよい。駆動部１０がブリッジ回路あるいはアンプを含む場合、ブリッジ回路やアンプを形成するトランジスタであって、駆動電流ｉ_ＤＲＶ（ｔ）の経路上のトランジスタのオン抵抗を検出抵抗Ｒ_ＮＦとして利用してもよい。

逆起電力推定回路１４は、駆動電圧Ｖ_ＤＲＶを示す駆動信号Ｓ_ＤＲＶおよび検出信号Ｓ_ＩＬにもとづき、コイルに生ずる逆起電力Ｅｍ（ｔ）を推定する。以下、推定した逆起電力およびそれを示す信号をＥｍ_ｈａｔ（ｔ）と記す。

駆動信号生成部１６は、駆動信号Ｓ_ＤＲＶ（もしくは駆動電圧Ｖ_ＤＲＶ）および逆起電力推定信号Ｅｍ_ｈａｔにもとづき駆動信号Ｓ_ＤＲＶを生成する。駆動信号生成部１６は、推定された逆起電力Ｅｍ_ｈａｔ（ｔ）の波形のゼロクロス点と、検出信号Ｓ_ＣＳが示すコイル電流ｉ_ＤＲＶ（ｔ）のゼロクロス点のタイミングが一致するように、駆動信号Ｓ_ＤＲＶの位相を調節する。これにより、ノイズおよび振動を最小化できるとともに、消費電力を削減することができる。

駆動信号生成部１６は、波形メモリ２０、正規化回路２２、ＰＬＬ回路２４、演算器２６を含む。正規化回路２２は、逆起電力推定信号Ｅｍ_ｈａｔを正規化し、波形メモリ２０へと書き込む。波形メモリ２０に書き込まれた波形データは、ＰＬＬ回路２４から出力される読み出しクロックＣＬＫと同期して読み出される。演算器２６は、波形メモリ２０から読み出した波形データに、ファンモータ６のトルクの指令値Ｓ_ＴＲＱを乗ずることにより、駆動信号Ｓ_ＤＲＶを生成する。ＰＬＬ回路２４は、推定された逆起電力Ｅｍ_ｈａｔ（ｔ）の波形のゼロクロス点と、検出信号Ｓ_ＣＳが示すコイル電流ｉ_ＤＲＶ（ｔ）のゼロクロス点のタイミングが一致するように、クロック信号ＣＬＫの周波数を調節する。

以上が駆動ＩＣ１００の全体構成である。続いて逆起電力の推定について説明する。
図２は、逆起電力推定回路１４の構成を示す回路図である。逆起電力推定回路１４は、第９演算器３０、第１０演算器３２、電流推定回路３４、逆起電力演算部４２を備える。上述のように、逆起電力推定回路１４は、駆動信号Ｓ_ＤＲＶおよび検出信号Ｓ_ＣＳにもとづき、コイルに生ずる逆起電力の推定値を示す逆起電力推定信号Ｅｍ_ｈａｔを生成する。

逆起電力推定回路１４はデジタル回路で構成されており、サンプリング周期をｄＴと書く。また、ファンモータ６の抵抗値Ｒおよびインダクタンス値Ｒはそれぞれ与えられているものとする。

第９演算器３０は、駆動信号Ｓ_ＤＲＶと逆起電力推定信号Ｅｍ_ｈａｔの差分を算出する。第１０演算器３２は、第９演算器３０の出力データＳ３０に、係数（ｄＴ／Ｌ）を乗ずる。

電流推定回路３４は、第１０演算器３２の出力データＳ３２にもとづきコイルに流れる電流ｉ（ｔ）を推定し、推定した電流を示す電流推定信号Ｉ_ｈａｔを生成する。電流推定回路３４は、第１１演算器３６、遅延回路３８、第１２演算器４０を含む。第１１演算器３６は、電流推定信号Ｉ_ｈａｔに係数（１−ｄＴ／Ｌ×Ｒ）を乗ずる。第１２演算器４０は、第１０演算器３２の出力データと第１１演算器３６の出力データを加算する。遅延回路３８は、第１２演算器４０の出力データを時間ｄＴ遅延させることにより、電流推定信号Ｉ_ｈａｔを生成する。

逆起電力演算部４２は、検出信号Ｓ_ＣＳが示す実際の電流値Ｉ_ｒｅａｌと推定した電流値Ｉ_ｈａｔの差分がゼロとなるように、逆起電力推定信号Ｅｍ_ｈａｔを生成する。逆起電力演算部４２は、第１３演算器４４、第１４演算器４６、第１５演算器４８、遅延回路５０を備える。
第１３演算器４４は、検出信号_ＣＳと電流推定信号Ｉ_ｈａｔの差分を算出する。第１４演算器４６は、差分データＳ４４に所定の係数を乗算する。第１５演算器４８は、逆起電力推定信号Ｅｍ_ｈａｔと第１３演算器４４の出力データＳ４４を加算する。遅延回路５０は、第１５演算器４８の出力データＳ４８を１周期ｄＴ遅延させ、電流推定信号Ｉ_ｈａｔとして出力する。

以上が逆起電力推定回路１４の構成である。続いてその動作原理を説明する。ファンモータ６に駆動電圧Ｖ（ｔ）を印加すると、以下の関係式が成り立つ。
Ｖ（ｔ）＝Ｅｍ（ｔ）＋Ｒ・ｉ（ｔ）＋Ｌ・ｄ／ｄｔ・ｉ（ｔ） …（１）

逆起電力推定回路１４はデジタル信号処理を行うため、式（１）をサンプリング時間ｄＴを用いて離散時間系に書き直すと、式（２）を得る。
Ｖ_ｎ＝Ｅｍ_ｎ＋Ｒ・ｉ_ｎ＋ Ｌ・（ｉ_ｎ＋１−ｉ_ｎ）／ｄＴ …（２）

式（２）をｉ_ｎ＋１について整理すると、式（３）を得る。
ｉ_ｎ＋１＝（１−ｄＴ／Ｌ×Ｒ）・ｉ_ｎ＋ｄＴ／Ｌ×（Ｖ_ｎ−Ｅｍ_ｎ） …（３）

図２の逆起電力推定回路１４によれば、推定電流Ｉ_ｈａｔと実際の電流Ｉ_ｒｅａｌが一致するように逆起電力の推定値Ｅｍ_ｈａｔがフィードバックによって更新されていく。フィードバックループは、２つの電流が一致したところで定常状態となり、そのときの逆起電力推定信号は、実際の逆起電力を示すことになる。

したがって、図２の逆起電力推定回路１４によれば、ファンモータ６に生ずる逆起電力を推定することができる。

図３（ａ）は、図１の駆動ＩＣ１００の駆動波形図であり、図３（ｂ）はホールセンサを用いた場合の駆動波形図である

ホールセンサを用いる場合、ホールセンサからのホール信号にもとづいてモータの駆動相が切りかえられる。この場合、図３（ｂ）に示すように、相の切り替わりのタイミングにおいて、負のトルク成分が大きく発生する。これはホール信号の位相と、モータに生ずる逆起電力の位相がずれているためである。負のトルクはモータの駆動効率を悪化させる。

これに対して図１の駆動ＩＣ１００によれば、図３（ａ）に示すように、駆動電流のゼロクロス点すなわちモータのトルク波形のゼロクロス点が逆起電力のゼロクロス点と一致するように、駆動電圧の位相が調節されるため、負のトルクの発生を抑制し、モータを高効率で駆動できる。実施の形態に係る駆動方法は、ホールセンサや速度センサを用いた駆動方式に比べて、ノイズ、振動の観点で優れている。

図２の逆起電力推定回路１４は、ファンモータ６の抵抗値Ｒ、インダクタンス値Ｌが既知であるとの前提で、逆起電力を正確に推定することができる。ところが、モータのインダクタンス値Ｌ、抵抗値Ｒはモータの駆動中にダイナミックに変動するため、同じ抵抗値Ｒ、インダクタンス値Ｌを固定的に用いると、逆起電力を推定できなくなる。そこで以下では、モータの抵抗値Ｒ、インダクタンス値Ｌを正確に推定する技術を説明する。

図４は、駆動ＩＣ１００の構成の一部を示すブロック図である。図４には駆動ＩＣ１００の構成のうち、ファンモータ６の定数Ｒ、Ｌを推定、算出する機能に関するブロックのみが示されており、その他のブロックは省略している。

駆動ＩＣ１００は、駆動部１０、電流検出回路１２、試験信号発生回路６０、フィルタ６４、コイル定数演算回路６６を備える。
試験信号発生回路６０は、交流の試験信号Ｓ_ＴＥＳＴを生成する。たとえば試験信号Ｓ_ＴＥＳＴは、正弦波信号であり、以下の式で表される。
Ｓ_ＴＥＳＴ（ｔ）＝Ａ・ｓｉｎ（ω_０ｔ）
Ａは試験信号Ｓ_ＴＥＳＴの振幅を、ωは角速度（２πｆ_０）を示す。たとえばファンモータ６を０〜４０００ｒｐｍの範囲で回転させる場合、モータの周波数は０〜７０Ｈｚとなる。試験信号Ｓ_ＴＥＳＴの周波数は、モータの周波数よりも十分に高く、たとえば１０倍〜５０倍の範囲で選択することが望ましい。具体的にはｆ_０＝１ｋＨｚである。

駆動部１０は図１のそれと対応しており、試験信号Ｓ_ＴＥＳＴが重畳された駆動電圧Ｖ_ＤＲＶをファンモータ６に供給する。ＢＴＬ駆動する場合、試験信号Ｓ_ＴＥＳＴは駆動電圧Ｖ_ＤＲＶの振幅に重畳される。ＰＷＭ駆動する場合、試験信号Ｓ_ＴＥＳＴは、ＰＷＭパルスのパルス幅に重畳される。

電流検出回路１２は、ファンモータ６のコイルに実際に流れる電流ｉ（ｔ）に応じた検出信号Ｓ_ＣＳを生成する。フィルタ６４は、検出信号Ｓ_ＣＳから試験信号Ｓ_ＴＥＳＴに応じた周波数成分を抽出するバンドパスフィルタであり、ｆ_０を含む通過帯域を有するようにチューニングされている。フィルタ６４の出力信号Ｓ_ＣＳ’（以下、検出信号という）は、以下の式で表される。
Ｓ_ＣＳ’（ｔ）＝Ｂ・ｓｉｎ（ω_０ｔ＋θ）

コイル定数演算回路６６は、試験信号Ｓ_ＴＥＳＴ、検出信号Ｓ_ＣＳ’それぞれの振幅Ａ、Ｂおよびそれらの位相差にもとづいてファンモータ６の抵抗値Ｒおよびインダクタンス値Ｌを算出する。

以上が駆動ＩＣ１００の基本構成である。続いてその動作原理を説明する。
一般にモータが停止状態であれば、コイルに電圧を与え、その結果流れる電流から抵抗値Ｒが算出できる。また電圧をステップ応答させたときの電流波形から、インダクタンス値Ｌを算出することが可能である。ところが、モータが回転中では、この手法を用いることはできない。

式（１）をラプラス変換し、駆動電圧に対する電流の伝達関数を求める。
Ｉ（ｓ）／（Ｖ（ｓ）−Ｅｍ（ｓ））＝１／Ｒ×１／（１＋Ｌ／Ｒ・ｓ） …（４）
つまり電流波形Ｉは、電圧波形に対して１次ローパスフィルタを通した波形となり、その振幅は１／Ｒで与えられることがわかる。

いま、モータに対して式（５）の電圧Ｖ（ｔ）を与えたとする。
Ｖ（ｔ）＝Ｃｏｎｓｔ＋Ａ・ｓｉｎ（ωｔ） …（５）

逆起電力はモータの回転数に比例した電圧である。いまファンモータ６に、それが回転しない程度の交流の駆動電圧Ｖ（ｔ）＝Ｂ・ｓｉｎ（ω_０ｔ）を印加したとする。モータが回転しないとき、この駆動電圧Ｖ（ｔ）は逆起電力に影響を与えない。また制御量Ｃｏｎｓｔも、ωに対して十分に離れた周波数であれば、それを直流量とみなすことができる。電流Ｉ（ｓ）を中心周波数ｆ＝２πωのバンドパスフィルタを通過させて得られる信号ＢＰＦ＿Ｉ（ｓ）と、式（５）の交流成分Ｖ’（ｔ）＝Ａ・ｓｉｎ（ωｔ）に対する伝達関数も、式（４）と同様に、１次のローパスフィルタを示し、これは逆起電力Ｅｍ、制御電圧Ｃｏｎｓｔには依存しない。
ＢＰＦ＿Ｉ（ｔ）／Ｖ’（ｓ）＝１／Ｒ×１／（１＋Ｌ／Ｒ・ｓ） …（６）

図５は、ファンモータ６の試験信号Ｓ_ＴＥＳＴに対するコイル電流の周波数応答特性を示す図である。上段はゲイン特性（つまり試験信号とフィルタの出力信号の振幅比）を、下段は位相特性を示す。

ゲイン特性と位相特性は、ＲおよびＬの値に応じて一意に定まる。したがって、コイル定数演算回路６６によって、試験信号Ｓ_ＴＥＳＴ、検出信号Ｓ_ＣＳ’それぞれの振幅Ａ、Ｂおよびそれらの位相差θを取得することにより、ＲおよびＬの値を正確することができる。試験信号Ｓ_ＴＥＳＴは交流信号であり、ファンモータ６の駆動には影響を及ぼさないことから、ファンモータ６を駆動しながらその抵抗値Ｒ、インダクタンス値Ｌを算出できる。これにより、駆動中に抵抗値Ｒやインダクタンス値Ｌが変動しても、その変動を検出できるため、ファンモータ６に発生する逆起電力を正確に推定できる。

試験信号Ｓ_ＴＥＳＴ、検出信号Ｓ_ＣＳ’それぞれの振幅Ａ、Ｂおよびそれらの位相差θのすべてを取得することは、いたずらに演算量を増加させる。そこで以下では、演算量を低減するための処理について説明する。

本実施の形態では、試験信号発生回路６０は、検出信号Ｓ_ＣＳ’と試験信号Ｓ_ＴＥＳＴの位相差θが所定の目標値となるように試験信号Ｓ_ＴＥＳＴの周波数ｆ_０を調節する。この工夫によって、コイル定数演算回路６６は２つの信号Ｓ_ＴＥＳＴ、Ｓ_ＣＳ’の位相差θが目標値であるとの前提のもと、抵抗値Ｒ、インダクタンス値Ｌを算出することができ、演算量を減らすことができる。

試験信号発生回路６０は周波数調節部６２を有する。周波数調節部６２は、試験信号Ｓ_ＴＥＳＴと検出信号Ｓ_ＣＳ’の位相差θが目標値となるように、試験信号Ｓ_ＴＥＳＴの周波数ｆ_０を制御する。

たとえば位相差θの目標値は４５°が好ましい。位相差θ＝４５°を与える周波数は、利得−３ｄＢのカットオフ周波数と一致し、以下の式が成り立つ。ここでＡは既知であり、Ｂは検出信号Ｓ_ＣＳ’の振幅であるから、簡単な演算によって抵抗値Ｒ、インダクタンス値Ｌを算出することができる。
Ｒ＝Ａ／Ｂ・１０^{−３／１０}＝０．７×Ａ／Ｂ ［Ω］
ω_０＝１／（Ｌ／Ｒ）＝Ｒ／Ｌ より、 Ｌ＝Ｒ／ω_０ ［Ｈ］

図６は、図５の駆動ＩＣ１００の具体的な構成例を示す回路図である。
コイル定数演算回路６６は、抵抗推定器６８およびインダクタ推定器７０を備える。抵抗推定器６８は、試験信号Ｓ_ＴＥＳＴの振幅Ａを抽出された検出信号Ｓ_ＣＳ’の振幅Ｂで除した値（Ａ／Ｂ）に、目標値（４５°）に応じた所定の係数α＝０．７を乗じることにより、ファンモータ６の抵抗値Ｒを算出する。

抵抗推定器６８は、メモリＭ１〜Ｍ３、第１演算器７２、第２演算器７４、第３演算器７６、第４演算器７８を含む。メモリＭ１には試験信号Ｓ_ＴＥＳＴの振幅Ａに係数０．７を乗じた値が格納される。第２メモリＭ２には、検出信号Ｓ_ＣＳ’のピーク値Ｂが格納される。メモリＭ３には、算出した抵抗値Ｒを示すデータＤ＿１が格納される。

第１演算器７２は、メモリＭ２の値に、メモリＭ３に格納される値Ｄ＿１を乗ずる。第２演算器７４は、メモリＭ１のデータ０．７Ａから第１演算器７２の出力データを減ずる。第３演算器７６は、第２演算器７４の出力データを多値化（たとえば２値化）する。第４演算器７８は、メモリＭ３に格納される値と、第２演算器７４の出力データを加算し、メモリＭ３に新たなＤ＿１として格納する。この処理によってメモリＭ３に格納される値は、抵抗値Ｒを示す。

インダクタ推定器７０には、試験信号Ｓ_ＴＥＳＴの周波数を示すデータωが入力される。インダクタ推定器７０は、メモリＭ４、第５演算器８０、第６演算器８２、第７演算器８４、第８演算器８６を含む。メモリＭ４には、算出したインダクタンス値Ｌを示すデータＤ＿２が格納される。第５演算器８０は、メモリＭ４に格納されるインダクタンス値Ｌに抵抗値Ｒを乗ずる。第６演算器８２は、試験信号Ｓ_ＴＥＳＴの周波数ωを示すデータと第５演算器８０の出力データの差分を算出する。第７演算器８４は、第６演算器８２の出力データを多値化する。第８演算器８６は、メモリＭ４に格納されるインダクタンス値Ｌに、第７演算器８４の出力データを加算し、加算結果の値をメモリＭ４に格納し、インダクタンス値Ｌを更新する。この処理によってメモリＭ４に格納される値は、インダクタンス値Ｌを示す。

続いて、試験信号発生回路６０の構成を説明する。試験信号発生回路６０は、信号源６１と周波数調節部６２を含む。
信号源６１は、カウンタ９０、ＣＯＲＤＩＣ９２、振幅調節部９４、演算器９６、演算器９８、アップダウンカウンタ９９、補償器９３を備える。

カウンタ９０は、クロック信号ＣＬＫに応じたカウントアップ動作を行い、試験信号Ｓ_ＴＥＳＴの周波数ω_０に応じた周期Ｔ（＝２π／ω_０）を有するのこぎり波状の位相カウントデータＳ９０を生成する。カウンタ９０のクロック信号ＣＬＫごとのインクリメント数δに応じて、周波数ω_０が変化する。位相カウントデータＳ９０は、式（５）の（ω_０ｔ）に相当するデータである。

ＣＯＲＤＩＣ９２は、カウンタ９０からの位相カウントデータＳ９０を受け、その値を正規化された三角関数値に変換する。振幅調節部９４は、ＣＯＲＤＩＣ９２の出力データの振幅を、上述した値Ａに変換する。

アップダウンカウンタ９９は、位相カウントデータＳ９０を位相目標値４５°に対応する量、シフトさせたデータの符号を示すデータＳ１と、フィルタ６４から出力される検出信号Ｓ_ＣＳ’の符号を示すデータを受け、一方に応じてカウントアップ、他方に応じてカウントダウンする。

アップダウンカウンタ９９のカウント値Ｓ９９は２つの信号Ｓ_ＴＥＳＴとＳ_ＣＳ’の位相差θと、その目標値との誤差を示す。補償器９３は、誤差データＳ９９を積分し、カウンタ９０へと出力する。カウンタ９０は、位相カウントデータＳ９０の周期Ｔ、つまりインクリメント数を、アップダウンカウンタ９９の誤差データＳ９９にもとづき、より具体的にはその積分値にもとづき制御する。

第１信号Ｓ１は、演算器９６および演算器９８によって生成される。演算器９６は、位相カウントデータＳ９０に、位相目標値−４５°に応じた値"−１８００ｈ"を加算し、その値をシフトさせる。つまり位相が４５°進められる。演算器９８は、演算器９６の出力データを所定のしきい値と比較することにより２値化する。２値化は、第１信号Ｓ１が、試験信号Ｓ_ＴＥＳＴに対して位相が４５°進んだ信号Ｓ_ＴＥＳＴ’の符号を表すように行われる。第２信号Ｓ２は、検出信号Ｓ_ＣＳ’の符号ビットが利用できる。

図７（ａ）〜（ｃ）は、図６の試験信号発生回路６０の動作波形を示す図である。誤差データＳ９９は、２つの信号Ｓ_ＴＥＳＴ（Ｓ_ＴＥＳＴ’）とＳ_ＣＳ’の位相差に応じて変化する。図７（ａ）は、信号Ｓ_ＴＥＳＴと検出信号Ｓ_ＣＳ’の位相差が目標値より小さい場合を、図７（ｂ）は位相差が目標値と一致している場合を、図７（ｃ）は位相差が目標値より大きい場合を示す。

図７（ｂ）に示すように、試験信号Ｓ_ＴＥＳＴ’と検出信号Ｓ_ＣＳ’の位相差が９０°のとき、つまり試験信号Ｓ_ＴＥＳＴは検出信号Ｓ_ＣＳ’の位相差θは目標値４５°のときに、試験信号Ｓ_ＴＥＳＴ’がゼロクロスするタイミングにおける誤差データＳ９９はゼロとなる。

図７（ａ）に示すように、位相差θが目標値４５°より小さいとき、誤差データＳ９９はマイナスとなる。この場合、図５からも明らかなように、試験信号Ｓ_ＴＥＳＴの周波数を高くする必要がある。したがってカウンタ９０は、インクリメント数を増加する。

反対に図７（ｃ）に示すように、位相差θが目標値４５°より大きいとき、誤差データＳ９９はプラスとなる。この場合、図５からも明らかなように、試験信号Ｓ_ＴＥＳＴの周波数を低くする必要がある。したがってカウンタ９０は、インクリメント数を減少する。

図６の試験信号発生回路６０では、誤差データＳ９９がゼロとなるようにフィードバックがかかり、位相差θが目標値４５°となるように周波数ω_０を調節することができる。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

実施の形態では、試験信号Ｓ_ＴＥＳＴと検出信号Ｓ_ＣＳ’の位相差θが４５°となるように、試験信号Ｓ_ＴＥＳＴの周波数を調節する場合を説明したが、本発明はそれに限定されない。位相差θの目標値はその他の値に選んでもよい。

実施の形態では、ファンモータ６を駆動する場合を説明したが、本発明はそれに限定されず、その他のモータの駆動にも利用できる。

１…電子機器、２…冷却装置、４…ＣＰＵ、６…ファンモータ、１０…駆動部、１２…電流検出回路、１４…逆起電力推定回路、１６…駆動信号生成部、２０…波形メモリ、２２…正規化回路、２４…ＰＬＬ回路、２６…演算器、３０…第９演算器、３２…第１０演算器、３４…電流推定回路、３６…第１１演算器、３８…遅延回路、４０…第１２演算器、４２…逆起電力演算部、４４…第１３演算器、４６…第１４演算器、４８…第１５演算器、５０…遅延回路、６０…試験信号発生回路、６１…信号源、６２…周波数調節部、６４…フィルタ、６６…コイル定数演算回路、６８…抵抗推定器、７０…インダクタ推定器、７２…第１演算器、７４…第２演算器、７６…第３演算器、７８…第４演算器、８０…第５演算器、８２…第６演算器、８４…第７演算器、８６…第８演算器、９０…カウンタ、９２…ＣＯＲＤＩＣ、９３…補償器、９４…振幅調節部、９６，９８…演算器、９９…アップダウンカウンタ、１００…駆動ＩＣ。

Claims (16)

1. 抵抗およびインダクタンスを有するモータの駆動回路であって、
   交流の試験信号を生成する試験信号発生回路と、
   前記試験信号が重畳された駆動電圧を前記モータに供給する駆動部と、
   前記モータのコイルに実際に流れる電流に応じた検出信号を生成する電流検出回路と、
   前記検出信号から前記試験信号に応じた周波数成分を抽出するフィルタと、
   前記フィルタから出力される検出信号と前記試験信号それぞれの振幅および位相差にもとづいて、前記モータの抵抗値およびインダクタンス値を算出するコイル定数演算回路と、
   を備えることを特徴とする駆動回路。
2. 前記試験信号発生回路は、前記フィルタから出力される検出信号と前記試験信号の位相差が所定の目標値となるように前記試験信号の周波数を調節することを特徴とする請求項１に記載の駆動回路。
3. 前記目標値は、略４５°であることを特徴とする請求項２に記載の駆動回路。
4. 前記コイル定数演算回路は、
   前記試験信号の振幅を前記フィルタから出力される検出信号の振幅で除した値に、前記目標値に応じた所定の係数を乗じることにより、前記モータの抵抗値を算出する抵抗推定器を含むことを特徴とする請求項２に記載の駆動回路。
5. 前記抵抗推定器は、
   算出した抵抗値を格納するメモリと、
   前記メモリに格納される抵抗値に前記フィルタから出力される検出信号の振幅を乗ずる第１演算器と、
   前記試験信号の振幅に所定の係数を乗じた値と前記第１演算器の出力データとの差分を算出する第２演算器と、
   前記第２演算器の出力データを多値化する第３演算器と、
   前記メモリに格納される抵抗値に前記第３演算器の出力データを加算し、得られた値を前記メモリに格納し、抵抗値を更新する第４演算器と、
   を含むことを特徴とする請求項４に記載の駆動回路。
6. 前記コイル定数演算回路は、
   算出した抵抗値を前記試験信号の周波数に応じた値で除することにより、前記モータのインダクタンス値を算出するインダクタ推定器を含むことを特徴とする請求項２に記載の駆動回路。
7. 前記インダクタ推定器は、
   算出したインダクタンス値を格納するメモリと、
   前記メモリに格納されるインダクタンス値に前記抵抗値を乗ずる第５演算器と、
   前記試験信号の周波数を示すデータと前記第５演算器の出力データの差分を算出する第６演算器と、
   前記第６演算器の出力データを多値化する第７演算器と、
   前記メモリに格納されるインダクタンス値に前記第７演算器の出力データを加算し、得られた値を前記メモリに格納し、インダクタンス値を更新する第８演算器と、
   を含むことを特徴とする請求項６に記載の駆動回路。
8. 前記試験信号発生回路は、
   前記試験信号の周波数に応じた周期を有するのこぎり波状のカウントデータを生成するカウンタと、
   前記カウンタからのカウントデータを受け、その値を三角関数値に変換するＣＯＲＤＩＣ（COordinate Rotation DIgital Computer）と、
   前記カウントデータを前記目標値に対応する量シフトさせたデータを２値化した第１信号と、前記フィルタから出力される検出信号の符号を示す第２信号と、を受け、一方に応じてカウントアップ、他方に応じてカウントダウンするアップダウンカウンタと、
   を含み、
   前記カウンタは、前記カウントデータの周期を、前記アップダウンカウンタの出力データにもとづき制御することを特徴とする請求項２に記載の駆動回路。
9. 前記駆動電圧に応じた駆動信号および前記検出信号にもとづき、前記コイルに生ずる逆起電力の推定値を示す逆起電力推定信号を生成する逆起電力推定回路をさらに備え、
   サンプリング周期をｄＴ、前記モータの抵抗値およびインダクタンス値をＲ、Ｌと書くとき、
   前記逆起電力推定回路は、
   前記駆動信号と前記逆起電力推定信号の差分を算出する第９演算器と、
   前記第９演算器の出力データに、ｄＴ／Ｌを乗ずる第１０演算器と、
   前記第１０演算器の出力データにもとづき前記コイルに流れる電流を推定する電流推定回路であって、推定した電流値に（１−ｄＴ／Ｌ×Ｒ）を乗ずる第１１演算器と、前記第１０演算器の出力データと前記第１１演算器の出力データを加算する第１２演算器と、前記第１２演算器の出力データを時間ｄＴ遅延させることにより、推定した電流値を示すデータとして出力する遅延回路と、を含む電流推定回路と、
   前記検出信号が示す実際の電流値と前記推定した電流値の差分がゼロとなるように、前記逆起電力推定信号を生成する逆起電力演算部と、
   を含むことを特徴とする請求項１から８のいずれかに記載の駆動回路。
10. 前記駆動部は、前記逆起電力推定信号が示す波形のゼロクロス点と、前記検出信号が示す電流のゼロクロス点のタイミングが一致するように、前記駆動電圧の位相を調節することを特徴とする請求項９に記載の駆動回路。
11. ファンモータと、
    前記ファンモータを駆動する請求項１から１０のいずれかに記載の駆動回路と、
    を備えることを特徴とする冷却装置。
12. プロセッサと、
    前記プロセッサを冷却する請求項１１に記載の冷却装置と、
    を備えることを特徴とする電子機器。
13. モータの抵抗値およびインダクタンス値を推定する方法であって、
    前記モータに対する駆動電圧に交流の試験信号を重畳するステップと、
    前記モータのコイルに実際に流れる電流に応じた検出信号を生成するステップと、
    前記検出信号から前記試験信号に応じた周波数成分を抽出するステップと、
    抽出された検出信号と前記試験信号の振幅および位相差の少なくとも一方にもとづいて、前記モータの抵抗値およびインダクタンス値を算出するステップと、
    を備えることを特徴とする方法。
14. 抽出された検出信号と前記試験信号の位相差が所定の目標値となるように、前記試験信号の周波数を調節するステップをさらに備えることを特徴とする請求項１３に記載の方法。
15. 前記目標値は略４５°であることを特徴とする請求項１４に記載の方法。
16. 前記試験信号の振幅を前記抽出された検出信号の振幅で除した値に、所定の係数を乗じることにより、前記モータの抵抗値を算出するステップと、
    算出した抵抗値を前記試験信号の周波数に応じた値で除することにより、前記モータのインダクタンス値を算出するステップと、
    をさらに備えることを特徴とする請求項１４に記載の方法。

Images