JP2011192485A - Memsデバイスの製造方法および基板 - Google Patents

Memsデバイスの製造方法および基板 Download PDF

Info

Publication number
JP2011192485A
JP2011192485A JP2010056565A JP2010056565A JP2011192485A JP 2011192485 A JP2011192485 A JP 2011192485A JP 2010056565 A JP2010056565 A JP 2010056565A JP 2010056565 A JP2010056565 A JP 2010056565A JP 2011192485 A JP2011192485 A JP 2011192485A
Authority
JP
Japan
Prior art keywords
substrate
layer
electrode
oxide film
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010056565A
Other languages
English (en)
Other versions
JP5471640B2 (ja
Inventor
Hiroaki Inoue
広章 井上
Tadashi Nakatani
忠司 中谷
Tomoshi Ueda
知史 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010056565A priority Critical patent/JP5471640B2/ja
Priority to US13/012,104 priority patent/US8293557B2/en
Priority to CN201110043033.0A priority patent/CN102190285B/zh
Publication of JP2011192485A publication Critical patent/JP2011192485A/ja
Priority to US13/609,703 priority patent/US20130022790A1/en
Application granted granted Critical
Publication of JP5471640B2 publication Critical patent/JP5471640B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H59/00Electrostatic relays; Electro-adhesion relays
    • H01H59/0009Electrostatic relays; Electro-adhesion relays making use of micromechanics
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24521Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness with component conforming to contour of nonplanar surface
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24562Interlaminar spaces

Abstract

【課題】犠牲層を形成したときの可動部の反りをできるだけ少なくし、電極間ギャップなどの精度の向上を図ること。
【解決手段】キャビティ21が形成された第1の基板11aと、第1の基板におけるキャビティが形成された面側に接合され、キャビティに対応する位置に可動部KBを画定するスリット16が形成された第2の基板11cと、を備え、第2の基板における第1の基板に対向する表面には、可動部に対応する位置に選択的に熱酸化膜22が形成された、基板11を準備する工程と、可動部における熱酸化膜が形成された表面とは逆側の表面に第1の電極層12aを形成する工程と、第1の電極層および第2の基板上に犠牲層31を形成する工程と、犠牲層上に第2の電極層を形成する工程と、第2の電極層を形成した後に、犠牲層31および熱酸化膜22を除去する工程と、を有する。
【選択図】 図3

Description

本発明は、MEMSデバイスの製造方法および基板に関する。
近年において、マイクロマシニング技術(「MEMS技術」ということがある。MEMS:Micro Electro Mechanical Systems)により形成される微小構造を有するデバイス(MEMSデバイス)が、様々な分野で応用されている。
MEMSデバイスには、高周波回路用のMEMSスイッチ、MEMSキャパシタ、MEMSセンサなどがある。例えばMEMSスイッチは、従来からある半導体スイッチと比べて損失が低く絶縁性が高いこと、また歪み特性がよいことなどが特長である。
従来において、基板に可動部を形成し、可動部に設けられた接点が基板に対して固定的に設けられたコンタクト電極に接触するように構成されたMEMSスイッチが提案されている(特許文献1)。
MEMSデバイスにおいて、その可動部は、例えば、通常のSOIウエハを用いてその活性層(デバイス層)のみをD−RIE加工して作製される。また、Poly−SiまたはPoly−SiGeなどをウエハ上にデバイス層として積層させ、エッチング加工や犠牲層の除去によって可動部を作製することもある。また、台座ウエハに接合し、D−RIE加工により可動部を作製するものもある。これらのうち、犠牲層を除去することによって犠牲層の下層および上層に積層させた構造体を可動状態とするプロセスは一般に表面MEMSと称されている。
さて、図13はMEMSスイッチ80jの例を示す平面図、図14は図13のMEMSスイッチ80jのJ−J線断面矢視図である。
図13および図14において、MEMSスイッチ80jは、基板81、基板81上に形成された下部コンタクト電極82、上部コンタクト電極83、下部駆動電極84、および上部駆動電極85などからなる。下部コンタクト電極82および下部駆動電極84は、カンチレバーを構成する可動部KBjに一体に設けられる。
基板81としてSOI基板が用いられる。可動部KBjは、SOI基板の活性層がスリットSLにより切り離されて形成される。活性層の上に、下部コンタクト電極82および下部駆動電極84が、メッキによって形成される。
上部駆動電極85と下部駆動電極84との間に駆動電圧を印加することにより、それらの間に静電引力が発生し、下部駆動電極84が上部駆動電極85に吸引されて移動する。これにより、下部駆動電極84と一体となった可動部KBjおよび下部コンタクト電極82が移動し、下部コンタクト電極82が上部コンタクト電極83に当接して接点が閉じる。駆動電圧を0にすると、可動部KBjの弾性によって接点が離れた状態に戻る。
特開2005−293918
上に述べたMEMSスイッチ80jでは、可動部KBjの下面は空洞となっており、可動部KBjの一端側のみが基板81と繋がって支持された構造である。可動部KBjは、その支持された部分を支点として上下に撓むことができる。
MEMSスイッチ80jの製造工程において、可動部KBjの上面に母材よりも熱膨張率の大きい電極が積層されると、室温にまで冷えたときに応力が発生して可動部KBjに上側への反りが発生する。さらに、その上にSiO2 などの犠牲層を積層すると、積層した犠牲層によって応力が発生し、可動部KBjに下側への反りが発生する。電極による可動部KBjの反りは例えば0.3μm程度と少ないが、犠牲層による可動部KBjの下側への反りは例えば1μm程度になることがあり、影響が大きい。
つまり、MEMSスイッチ80jの製造工程において、上部コンタクト電極83の接点を形成するために犠牲層のハーフエッチングを行うが、可動部KBjが大きく反っているとそのときのエッチング深さの調整または制御が精度よく行えない。そのため、犠牲層を除去した後の上部コンタクト電極83の接点と下部コンタクト電極82との間の電極間ギャップの精度が悪くなり、所望のスイッチ特性が得られない可能性がある。
また,可動部KBjの下側への大きな反りが発生すると、スリットSLの上面部分を犠牲層によって隙間なく埋め込むことができない場合がある。その場合に、後工程においてスリットSLの隙間にレジストやポリマーなどが浸入し、洗浄による除去が困難となって歩留まり低下の要因となることがある。
本発明は、上述の問題に鑑みてなされたもので、犠牲層を形成したときの可動部の反りをできるだけ少なくし、電極間ギャップなどの精度の向上を図ることを目的とする。
ここに述べる実施形態による製造方法は、キャビティが形成された第1の基板と、前記第1の基板における前記キャビティが形成された面側に接合され、前記キャビティに対応する位置に可動部を画定するスリットが形成された第2の基板と、を備え、前記第2の基板における前記第1の基板に対向する表面には前記可動部に対応する位置に選択的に熱酸化膜が形成された、基板を準備する工程と、前記可動部における前記熱酸化膜が形成された表面とは逆側の表面に第1の電極層を形成する工程と、前記第1の電極層および前記第2の基板上に犠牲層を形成する工程と、前記犠牲層上に第2の電極層を形成する工程と、前記第2の電極層を形成した後に、前記犠牲層および前記熱酸化膜を除去する工程と、を有する。
本発明によると、犠牲層を形成したときの可動部の反りをできるだけ少なくし、電極間ギャップなどの精度の向上を図ることができる。
本実施形態のMEMSスイッチの平面図である。 図1のMEMSスイッチの断面図である。 本実施形態のMEMSスイッチの製造工程を示す図である。 本実施形態のMEMSスイッチの製造工程を示す図である。 SOI基板の製造工程を示す図である。 SOI基板の製造工程を示す図である。 SOI基板の製造工程を示す図である。 SOI基板の製造工程を示す図である。 SOI基板の製造工程を示す図である。 SOI基板の製造工程を示す図である。 MEMSスイッチの製造工程の比較例を示す図である。 MEMSスイッチの製造方法の概略の手順を示すフローチャートである。 MEMSスイッチの例を示す平面図である。 図13のMEMSスイッチのJ−J線断面矢視図である。
〔MEMSスイッチ〕
本実施形態では、MEMSデバイスとして、MEMSスイッチ1を例にあげて説明する。なお、MEMSスイッチとして、以下に説明する例以外に種々の構造を採用することができ、また、後で述べる製造方法は、MEMSスイッチ以外にMEMSキャパシタなど他の種々のMEMSデバイスに適用することが可能である。
図1には、一実施形態のMEMSスイッチ1の平面図が示されている。図2(A)には、図1のA−A線断面矢視図が示されている。図2(B)には、図1に示すMEMSスイッチ1を階段状に断面し、かつ一部を回転断面したものが示されている。つまり、図2(B)において、図1のX−X線よりも左方についてはA−A線断面矢視、X−X線よりも右方についてはC−C線断面矢視、その中間のA−A線とC−C線との間についてはX−X線断面矢視を、それぞれ示す。ただし、X−X線断面矢視の部分については一部を省略してある。後の図3、図4、図11においても、図2(B)と同様な方法で断面した図が示されている。
図1および図2において、MEMSスイッチ1は、SOI基板11、可動コンタクト電極12、固定コンタクト電極13、可動駆動電極14、固定駆動電極15、壁部17、および支持部18などからなる。
SOI基板11は、支持基板(ハンドル層)11a、BOX層(中間酸化膜層)11b、および活性層(デバイス層)11cからなる3層のSOI(Silicon On Insulator)基板である。支持基板11aは、シリコンからなり、厚さは500μm程度である。BOX層11bは、SiO2 からなる絶縁層であり、厚さは4μm程度である。活性層11cは、シリコン薄膜であり、厚さは15μm程度である。
活性層11cには、正面視(平面視)で略コ字形のスリット16が設けられ、これによって可動部KBが形成される。つまり、スリット16によって可動部KBが画定される。支持基板11aには、可動部KBを含む領域に対応したキャビティ(空間)21が設けられている。
つまり、キャビティ21は、支持基板11aにおいて活性層11cの内側(図の下側)の表面に達するように設けられる。なお、MEMSスイッチ1Fの製造過程において、キャビティ21内における活性層11cの表面に、パターニングされた酸化膜層が形成されるが、酸化膜層はその後に除去される。
また、キャビティ21内における活性層11c以外の表面(周面)に、BOX層11bと同様の層がそれと連続して形成されることもある。MEMSスイッチ1の製造工程については後で詳しく説明する。
可動部KBは、スリット16が設けられていない部分を支点とするカンチレバーを構成し、支点付近を中心として撓み、支点とは反対側の端縁部が図2における上下方向に移動することが可能である。可動部KBの表面に密着して、後述する電極部12aおよび電極部14aが形成される。
可動コンタクト電極12は、可動部KBに密着して形成された細長くて薄い電極部12a、および電極部12aの一端部の上に形成されたアンカー部12bからなる。
固定コンタクト電極13は、活性層11cに密着して形成された電極基部13a、および、電極基部13aに連続し、電極部12aの上方において対向するように設けられた固定コンタクト部13bからなる。固定コンタクト部13bには、接点部STが設けられている。
電極部12aと固定コンタクト部13bの接点部STとの間で開閉可能な接点が形成されており、可動部KBが上方へ撓んで電極部12aが固定コンタクト部13bに当接することによって接点が閉じる。可動コンタクト電極12と固定コンタクト電極13とによって信号ラインSLが形成されており、接点が閉じたときには、この信号ラインSLを高周波信号が通過する。
可動駆動電極14は、可動部KBに密着して形成された細長い部分とその先端部に連続して形成された矩形の部分とからなる電極部14a、および電極部14aの一端部の上に形成されたアンカー部14bからなる。
固定駆動電極15は、活性層11cに密着して形成された電極基部15a,15c、および、電極基部15a,15cに支持されて可動部KBの上方を跨ぐようにブリッジを形成する電極対向部15bからなる。電極対向部15bは、電極部14aの矩形の部分に対し、その上方において対向する。
壁部17は、SOI基板11上において、可動コンタクト電極12、固定コンタクト電極13、可動駆動電極14、および固定駆動電極15などを囲むように、矩形枠状に設けられる。壁部17の高さは、他の電極などと同じか、またはそれらよりも高い。
なお、可動コンタクト電極12、固定コンタクト電極13、可動駆動電極14、固定駆動電極15、および壁部17の材料として、金属材料、例えば金が用いられる。
また、可動コンタクト電極12、固定コンタクト電極13、可動駆動電極14、および固定駆動電極15などの機能部分KNを含む空間、つまり壁部17で囲まれた空間を、外部から封止するために、壁部17の上に膜部材20を貼り付けることもある。
〔MEMSスイッチの製造方法〕
次に、MEMSスイッチ1の製造方法について説明する。
図3(A)に示すように、SOI基板11を準備する。SOI基板11は、上に述べたように、支持基板11a、BOX層11b、および活性層11cを有する。本実施形態で用いられるSOI基板11は、さらに、支持基板11aにキャビティ21が設けられ、キャビティ21内の活性層11c側の面に酸化膜層22が形成されている。
キャビティ21および酸化膜層22は、SOI基板11の作製の過程において形成される。キャビティ21は、その平面視において、MEMSスイッチ1の可動部KBに対応した領域およびスリット16に対応した領域を含む形状である〔図6(A)参照〕。キャビティ21の深さは、例えば数μm〜数十μm程度である。
また、酸化膜層22は、その平面視において、MEMSスイッチ1の可動部KBと同じ形状である〔図5(B)参照〕。または、酸化膜層22の平面視の形状を、可動部KBの上面側に形成される下部電極層と同じ形状、つまり電極部12aの形状および電極部14aの形状を合わせた形状としてもよい〔図7参照〕。また、酸化膜層22の平面視の形状を、それらと同じ形状ではなく、それらに対応した形状としてもよい。酸化膜層22は、例えばSiO2 などからなる熱酸化膜であり、厚さは0.1μm〜数μm程度、例えば0.1μm〜2μm程度である。
なお、支持基板11aの外周面下部には、位置決めのための凹部11dが設けられている。
次に、SOI基板11に対し、その活性層11cの表面に、金属材料を用いてスパッタ成膜などを行い、下部電極層となる金属層を形成する。そして、図3(B)に示すように、形成した金属層に対し、RIEなどによってパターニングを行い、電極部12aおよび電極部14aなどを形成する。
さらに、活性層11cに対し、フォトリソグラフィーおよびD−RIEなどにより、可動部KBのカンチレバーのパターンに沿ってスリット16を形成する。スリット16の幅は、例えば1μm〜2μm程度である。
スリット16を形成すると、スリット16はキャビティ21と繋がり、これによりカンチレバーである可動部KBが形成される。また、キャビティ21は、可動部KBが動作して変形するのに十分な空間KKを形成する。
可動部KBに電極部12aおよび電極部14aなどが形成されると、それらの金属材料と活性層11cの材料との熱膨張率の差、および工程における温度変化によって、僅かではあるが可動部KBに上側への反りが発生する。つまり、工程時の温度が常温にまで冷めると、熱膨張率の大きい金属材料の引っ張り応力の方が活性層11cよりも大きくなり、電極部12aの側つまり図の上側へ反るような応力が生じる。
また、酸化膜層22の材料は活性層11cの材料よりも熱膨張率が大きいので、酸化膜層22の存在は、可動部KBの上側への反りが大きくなる方向に働く。しかし、これらの反りについては、プロセスを管理することによって反りの大きさを把握することができるので、後の工程においては必要に応じてその反りを補正するための制御を行うことが可能である。
次に、図3(C)に示すように、活性層11cおよび電極部12a,14aなどの上に、SiO2 などを用いて犠牲層31を積層して形成する。犠牲層31の形成の際の温度は例えば150°C程度とする。犠牲層31の厚さは数μm〜十数μm程度、例えば5μm程度とする。
犠牲層31を形成することにより、熱膨張率の差および温度変化によって、可動部KBに下側へ反ろうとする応力が発生する。しかし、このとき、可動部KBの下側の面に酸化膜層22が形成されているため、犠牲層31による下側へ反ろうとする応力は、酸化膜層22による上側へ反ろうとする応力によって低減され、または打ち消される。
つまり、酸化膜層22によって生じる応力と電極部12a,14aなどによって生じる応力とを合わせた応力が、可動部KBを上面側へ反らせるように作用する応力である。犠牲層31によって生じる応力が、可動部KBを下面側へ反らせるように作用する応力である。可動部KBを下面側へ反らせる応力が、上面側へ反らせる応力によって低減され、または打ち消される。つまり、これらの応力がバランスして可動部KBの水平状態がほぼ保たれるようにする。これにより、犠牲層31の形成による可動部KBの反りはなくなるか、または低減される。
酸化膜層22の存在は、犠牲層31の形成による可動部KBの反りの低減に大きく寄与する。つまり、犠牲層31の形成による可動部KBの反りが低減しまたは打ち消されるように、酸化膜層22を予め選択的に形成しておくのである。
犠牲層31の形成による可動部KBの反りが低減されるので、スリット16の上面部分においても犠牲層31が断絶することなく連続して形成される。そのため、従来のようにスリット16内にレジストやポリマーなどが浸入するといったことが生じない。なお、このとき犠牲層31はキャビティ21内には入らない。
次に、図4(A)に示すように、犠牲層31に対し、ハーフエッチングを必要回数行ってパターニングを行い、犠牲層31の膜厚を選択的に薄くする。犠牲層31のハーフエッチングの深さを制御することにより、後で形成される電極部12aと固定コンタクト部13bの接点部STとの電極間ギャップGP2の大きさを調整する。
次に、図4(B)に示すように、電極部12a,14aおよび犠牲層31などの上に、必要に応じてシード層を形成し、金属材料を用いてメッキなどを行う。これにより、固定コンタクト部13bおよび電極対向部15bなどの上部電極層、アンカー部14b、壁部17、または支持部18などの構造体となる金属層を形成する。
そして、図4(C)に示すように、犠牲層31および酸化膜層22を、HF(フッ酸)蒸気などを用いたエッチングによって除去する。これによって、MEMSスイッチ1の機能部分KNが完成し、MEMSスイッチ1として動作可能である。
必要に応じて壁部17の上に膜部材20を貼り付ける。また、SOI基板11が円盤状のウエハである場合に、SOI基板11上に形成された多数のMEMSスイッチ1を、壁部17に沿ってダイシングを行い、個々のMEMSスイッチ1に切り出す。
このように、支持基板11aにキャビティ21が設けられ、キャビティ21内の活性層11c側の面に酸化膜層22が形成されたSOI基板11を用いることによって、犠牲層31を形成したときの可動部KBの反りをできるだけ少なくすることができる。
また、犠牲層31を形成したときの可動部KBの反りが少ないので、犠牲層31へのハーフエッチングが精度よく行え、電極部12aと固定コンタクト部13bの接点部STとの電極間ギャップGP2などの大きさを高精度に調整することができる。
因みに、キャビティ21jの内周面に酸化膜層22が設けられていない場合には、例えば図11(A)に示すように、犠牲層31を形成したときの可動部KBjの下面側への反りが大きくなる。例えば、可動部KBjが活性層11cの表面より1μm程度も沈み込むこともある。そのため、スリット16の上面部分において犠牲層31が陥没して断絶し、ここにレジストやポリマーなどが浸入することがある。また、スリット16の付近の犠牲層31の厚さに乱れが生じることがある。
また、例えば図11(B)に示すように、犠牲層31をハーフエッチングしたときの固定コンタクト部13bの接点部STjのための穴STAの深さを精度よく制御できない。そのため、例えば図11(C)に示すように、メッキにより金属層を形成したときに、接点部STjと電極部12jとの電極間ギャップGPの精度が低下する。
また、例えば図11(D)に示すように、犠牲層31をリリースした後に、下面側に反っていた反動で可動部KBjが上面側に反ってしまった場合には、これによって電極部12jが接点部STjに常時接触した状態となってしまう可能性があり、その場合には不良品となって歩留りが低下する。
〔SOI基板の製造方法〕
次に、SOI基板11の製造方法について、図5〜図10を参照して説明する。
まず、SOI基板11を製造するための部品である上部基板BK1および下部基板BK2について説明する。
図5には、SOI基板11の作製に用いる上部基板BK1が示されている。図5(A)は側面断面図、図5(B)は底面図である。また、図6には、SOI基板11の作製に用いる下部基板BK2が示されている。図5(A)は側面断面図、図5(B)は底面図である。また、図6(A)は平面図、図6(B)(C)は断面図である。
図5において、上部基板BK1は、シリコン板41の下面に熱酸化膜42が形成されたものである。シリコン板41は、後で研磨することによって活性層11cとなる部分であり、熱酸化膜42は後でBOX層11bとなる部分である。
図5(B)に示すように、熱酸化膜42において、後で可動部KBとなる部分は、可動部KBと同じ形状にパターニングされ、ここに酸化膜層22が形成されている。
図6において、下部基板BK2は、シリコン板43の上面に、D−RIEまたはウエットエッチングなどによりキャビティ21が形成されたものである。キャビティ21の平面形状は、可動部KBとなる部分を含む領域に対応した形状である。シリコン板43は、後で支持基板11aとなる部分である。
また、図6(C)には変形例の下部基板BK2Bが示されている。図6(C)に示す下部基板BK2Bのように、シリコン板43の上面および下面に、SiO2 などの酸化膜層23,24を全面に形成しておいてもよい。酸化膜層23,24によって、キャビティ21Bの壁面をも含み、シリコン板43の上面および下面の全面が絶縁層で覆われることとなる。
SOI基板11の製造工程において、上部基板BK1と下部基板BK2とを、酸化膜層22の表面がシリコン板43のキャビティ21が設けられた側の面と一致するように接合する。
また、図7に示すように、上部基板BK1における酸化膜層22の形状を、可動部KBの上面側に形成される電極部12a,14aと同じ形状に形成してもよい。
すなわち、図7(B)は可動部KBに形成される電極部12a,14aの形状を平面視で示し、図7(A)は上部基板BK1Bの熱酸化膜42に形成される酸化膜層22Bのパターニングを底面視で示す。これらの図において、電極部12a,14aの形状と酸化膜層22Bの形成とは鏡像の関係となっている。
次に、SOI基板11の製造工程を説明する。
図8(A)に示すように、下部基板BK2となるシリコン板43の一方の面に、キャビティ21を形成し、位置決めのための凹部(アライメントマーカ)43dを形成する。図8(B)に示すように、シリコン板43の他方の面にも凹部43dを形成し、下部基板BK2とする。
図8(C)に示すように、必要に応じて、シリコン板43の両面の全体に酸化膜層23,24を形成し、下部基板BK2Bとする。
図9(A)に示すように、図8(B)に示す下部基板BK2の上面に、図5に示す上部基板BK1または図7に示す上部基板BK1Bを接合する。この接合に際し、例えば、接合面に親水性処理を行い、面を合わせた後、1000度C程度の高温によるアニール処理を行う。
次に、図9(B)に示すように、シリコン板41の表面を研磨し、活性層11cとしての所定の厚さになるまで削る。
これによって、熱酸化膜42はBOX層11bとなり、シリコン板43は支持基板11aとなる。キャビティ21は、支持基板11aにおいて活性層11cの内側の表面にまで達しており、そこにはパターニングされた酸化膜層22が形成されている。
また、図10(A)に示すように、図8(C)に示す下部基板BK2Bの上面に、図5に示す上部基板BK1または図7に示す上部基板BK1Bを接合する。次に、図10(B)に示すように、シリコン板41の表面を研磨し、活性層11cとしての所定の厚さになるまで削る。
これによって、熱酸化膜42および酸化膜層23はBOX層11bとなり、シリコン板43は支持基板11aとなる。キャビティ21は、支持基板11aにおいて活性層11cの内側の表面にまで達しており、そこにはパターニングされた酸化膜層22が形成されている。キャビティ21の内周面の他の部分には酸化膜層23が形成されている。
上に述べたように、キャビティ21を有する下部基板BK2とパターニングされた酸化膜層22を持つ上部基板BK1とを接合してSOI基板11を作製する。このときに、後で犠牲層31を形成したときと同質で同等の応力が生じてバランスできるような酸化膜層22を成膜し、パターニングしておく。これによって、可動部KBを形成した後の反りを低減させることができる。
したがって、MEMSスイッチ1の製造工程において、可動部KBの反りまたは陥没が抑えられ、犠牲層31のハーフエッチングによる電極の形成における寸法制御を正確に行うことができる。これにより、所望の駆動特性をもつMEMSスイッチ1を歩留りよく製作することができる。
また、キャビティ21を有するSOI基板11のウエハを用いたプロセスが可能であるので、ウェハレベルパッケージ(Wafer Level Package: WLP)構造とし易く、低背化で実装可能な構造とすることが容易である。つまり、SOI基板11上に形成された多数のMEMSスイッチ1の全面に1枚の膜部材20を貼り付け、その後にダイシングすることで、低背化された個々のMEMSスイッチ1を大量に容易に製造することができる。
ここで、SOI基板11を用いたMEMSスイッチ1の製造方法について、その概略の手順をフローチャートを参照して説明する。
図12において、SOI基板11を準備する。SOI基板11には、支持基板11aにキャビティ21が設けられ、キャビティ21内の活性層11cの表面に酸化膜層22が形成されている(#11)。スリット16を設けて可動部KBを形成する(#12)。
可動部KBの上に、電極部12a,14aのような下部電極を形成する(#13)。それらの上に犠牲層31を形成する(#14)。犠牲層31に対しハーフエッチングを行い、パターニングする(#15)。犠牲層31の上に、固定コンタクト部13bのような上部電極を形成する(#16)。犠牲層31および酸化膜層22を除去する(#17)。
上に述べた実施形態では、MEMSスイッチ1の製造に際し、支持基板11aにキャビティ21が設けられ活性層11cの内側の表面に酸化膜層22がパターニング形成されたSOI基板11を用いた。しかし、このようなSOI基板11を用いることなく、これとは異なるSOI基板を用いてMEMSスイッチ1を製造することも可能である。
例えば、支持基板11a、BOX層11b、および活性層11cからなってキャビティ21が形成されていないSOI基板を用いることが可能である。この場合には、活性層11c上にデバイス構造を作成した後、活性層11cの裏面側よりキャビティを作製すればよい。
上に述べた実施形態においては、活性層側のプロセス中に可動部がBOX層と固定状態であるため、犠牲層31を形成したときの可動部KBの反りが生じない。そのため、電極部12aと固定コンタクト部13bの接点部STとの電極間ギャップGP2を高精度に寸法制御することができる。このような電極間ギャップGP2は、接点部STとの距離ではなく、また互いに接触する電極同士の距離ではなく、2つの接触しない電極同士の距離であってもよい。つまり、互いに接触しない電極同士の電極間ギャップについても高精度に寸法制御することができる。
上に述べた実施形態において、その他、SOI基板11、電極部12a,14a、固定コンタクト部13b、接点部ST、スリット16、キャビティ21、酸化膜層22、犠牲層31、可動部KB、およびMEMSスイッチ1の各部または全体の構成、構造、形状、材料、個数、配置、温度、製造方法などは、本発明の主旨に沿って適宜変更することができる。
1 MEMSスイッチ(MEMSデバイス)
11 SOI基板(基板)
11a 支持基板(第1の基板)
11b BOX層(絶縁層)
11c 活性層(第2の基板)
12a,14a 電極部(第1の電極層)
13b 固定コンタクト部(第2の電極層)
16 スリット
21 キャビティ
22 酸化膜層(熱酸化膜)
31 犠牲層
ST 接点部(第2の電極層)
KB 可動部
GP2 電極間ギャップ

Claims (5)

  1. キャビティが形成された第1の基板と、前記第1の基板における前記キャビティが形成された面側に接合され、前記キャビティに対応する位置に可動部を画定するスリットが形成された第2の基板と、を備え、前記第2の基板における前記第1の基板に対向する表面には前記可動部に対応する位置に選択的に熱酸化膜が形成された、基板を準備する工程と、
    前記可動部における前記熱酸化膜が形成された表面とは逆側の表面に第1の電極層を形成する工程と、
    前記第1の電極層および前記第2の基板上に犠牲層を形成する工程と、
    前記犠牲層上に第2の電極層を形成する工程と、
    前記第2の電極層を形成した後に、前記犠牲層および前記熱酸化膜を除去する工程と、
    を有するMEMSデバイスの製造方法。
  2. 前記犠牲層を形成した後に、前記犠牲層の膜厚を薄くする、
    請求項1記載のMEMSデバイスの製造方法。
  3. 前記酸化膜層の形状は、前記可動部の形状に対応している、
    請求項1または2記載のMEMSデバイスの製造方法。
  4. 前記酸化膜層の形状は、前記第1の電極層の形状に対応している、
    請求項1または2記載のMEMSデバイスの製造方法。
  5. MEMSデバイスの製造に用いられる基板において、
    第1の基板と、第2の基板と、前記第1の基板および前記第2の基板の間に設けられる絶縁層と、を備え、
    前記第1の基板には、前記第2の基板における前記絶縁層側の表面に達するキャビティが設けられ、
    前記第2の基板には、前記キャビティに対応する位置に熱酸化膜が選択的に形成されている、
    基板。
JP2010056565A 2010-03-12 2010-03-12 Memsデバイスの製造方法および基板 Expired - Fee Related JP5471640B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010056565A JP5471640B2 (ja) 2010-03-12 2010-03-12 Memsデバイスの製造方法および基板
US13/012,104 US8293557B2 (en) 2010-03-12 2011-01-24 Manufacturing method of MEMS device, and substrate used therefor
CN201110043033.0A CN102190285B (zh) 2010-03-12 2011-02-21 制造mems器件的方法以及为此使用的衬底
US13/609,703 US20130022790A1 (en) 2010-03-12 2012-09-11 Manufacturing method of mems device, and substrate used therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010056565A JP5471640B2 (ja) 2010-03-12 2010-03-12 Memsデバイスの製造方法および基板

Publications (2)

Publication Number Publication Date
JP2011192485A true JP2011192485A (ja) 2011-09-29
JP5471640B2 JP5471640B2 (ja) 2014-04-16

Family

ID=44560378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010056565A Expired - Fee Related JP5471640B2 (ja) 2010-03-12 2010-03-12 Memsデバイスの製造方法および基板

Country Status (3)

Country Link
US (2) US8293557B2 (ja)
JP (1) JP5471640B2 (ja)
CN (1) CN102190285B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020217549A1 (ja) * 2019-04-24 2020-10-29 三菱電機株式会社 半導体圧力センサおよびその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9221677B2 (en) * 2010-12-20 2015-12-29 Rf Micro Devices, Inc. Composite sacrificial structure for reliably creating a contact gap in a MEMS switch
JP5639985B2 (ja) * 2011-10-28 2014-12-10 三菱電機株式会社 半導体圧力センサおよび半導体圧力センサの製造方法
CN103420327B (zh) * 2013-08-13 2015-09-09 中国电子科技集团公司第十三研究所 一种应用于图形化soi材料刻蚀工艺的界面保护方法
JP6300773B2 (ja) * 2015-10-23 2018-03-28 三菱電機株式会社 半導体圧力センサ
CN111825053B (zh) * 2020-07-03 2023-11-10 瑞声科技(南京)有限公司 电容系统及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11176307A (ja) * 1997-12-08 1999-07-02 Omron Corp 静電マイクロリレー
JP2002190608A (ja) * 2000-12-20 2002-07-05 Nippon Soken Inc 半導体力学量センサ及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW379346B (en) * 1996-08-27 2000-01-11 Omron Tateisi Electronics Co Micro-relay and the method of manufacturing thereof
US7472984B2 (en) * 1997-07-15 2009-01-06 Silverbrook Research Pty Ltd Inkjet chamber with plurality of nozzles
US6438149B1 (en) * 1998-06-26 2002-08-20 Coretek, Inc. Microelectromechanically tunable, confocal, vertical cavity surface emitting laser and fabry-perot filter
EP1344309A1 (en) * 2000-12-11 2003-09-17 Rad H. Dabbaj Electrostatic device
US6657525B1 (en) * 2002-05-31 2003-12-02 Northrop Grumman Corporation Microelectromechanical RF switch
DE102004010295A1 (de) * 2004-03-03 2005-09-22 Robert Bosch Gmbh Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren
JP4414263B2 (ja) * 2004-03-31 2010-02-10 富士通株式会社 マイクロスイッチング素子およびマイクロスイッチング素子製造方法
KR100593915B1 (ko) * 2004-06-21 2006-06-30 삼성전기주식회사 멤스구조체와 이를 제조하는 방법
JP4561352B2 (ja) 2004-12-22 2010-10-13 パナソニック電工株式会社 微小電気機械デバイスの製造方法
JP4724488B2 (ja) * 2005-02-25 2011-07-13 日立オートモティブシステムズ株式会社 集積化マイクロエレクトロメカニカルシステム
JP4628275B2 (ja) * 2006-01-31 2011-02-09 富士通株式会社 マイクロスイッチング素子およびマイクロスイッチング素子製造方法
WO2007131796A2 (de) * 2006-05-17 2007-11-22 Microgan Gmbh Mikromechanische aktoren aus halbleiterverbindungen auf basis von nitriden von hauptgruppe-iii-elementen
JP4492677B2 (ja) * 2007-11-09 2010-06-30 セイコーエプソン株式会社 アクティブマトリクス装置、電気光学表示装置、および電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11176307A (ja) * 1997-12-08 1999-07-02 Omron Corp 静電マイクロリレー
JP2002190608A (ja) * 2000-12-20 2002-07-05 Nippon Soken Inc 半導体力学量センサ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020217549A1 (ja) * 2019-04-24 2020-10-29 三菱電機株式会社 半導体圧力センサおよびその製造方法

Also Published As

Publication number Publication date
US20110223702A1 (en) 2011-09-15
US8293557B2 (en) 2012-10-23
JP5471640B2 (ja) 2014-04-16
CN102190285B (zh) 2014-06-04
US20130022790A1 (en) 2013-01-24
CN102190285A (zh) 2011-09-21

Similar Documents

Publication Publication Date Title
US11259124B2 (en) Acoustic transducer with gap-controlling geometry and method of manufacturing an acoustic transducer
JP5471640B2 (ja) Memsデバイスの製造方法および基板
JP4438786B2 (ja) Mems振動子及びその製造方法
US20130147021A1 (en) Multi-layer substrate structure and manufacturing method for the same
JP5350339B2 (ja) 微小電気機械システムおよびその製造方法
EP3314911B1 (en) Dsr speaker elements and methods of manufacturing thereof
JP2010199246A (ja) Mems素子及びmems素子の製造方法
JP5000625B2 (ja) Memsセンサ及びその製造方法
US8021983B2 (en) Method of forming pattern of inorganic material film comprising thermally induced cracking
JP2013501954A (ja) 微小機械素子
CN101597021A (zh) 构造基片的器件层的方法
JP2016171351A (ja) 実質的に垂直な側面を有するAlN層を得る方法
US20090115006A1 (en) SOI substrate and semiconductor acceleration sensor using the same
US9399573B2 (en) Device comprising a spring and an element suspended thereon, and method for manufacturing same
JP5484662B2 (ja) 無機材料膜のパターン形成方法
JP2001001300A (ja) 微細梁構造およびその製造方法
US9382113B2 (en) Method for fabricating a self-aligned vertical comb drive structure
JP5203848B2 (ja) 微細構造体
US8636911B2 (en) Process for MEMS scanning mirror with mass remove from mirror backside
JP5573738B2 (ja) Memsスイッチの製造方法
JP2018110282A (ja) 静電容量型トランスデューサ、及びその製造方法
JP6885828B2 (ja) Mems素子及びその製造方法
JP2007216358A (ja) Memsデバイスおよびその製造方法
JP2009252378A (ja) Memsスイッチ
JP2018151341A (ja) 加速度センサおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131002

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140120

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees