JP2011191209A - 故障解析装置 - Google Patents

故障解析装置 Download PDF

Info

Publication number
JP2011191209A
JP2011191209A JP2010058400A JP2010058400A JP2011191209A JP 2011191209 A JP2011191209 A JP 2011191209A JP 2010058400 A JP2010058400 A JP 2010058400A JP 2010058400 A JP2010058400 A JP 2010058400A JP 2011191209 A JP2011191209 A JP 2011191209A
Authority
JP
Japan
Prior art keywords
failure
lsi
laser
block
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010058400A
Other languages
English (en)
Inventor
Hiroaki Eto
宏明 衞藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010058400A priority Critical patent/JP2011191209A/ja
Publication of JP2011191209A publication Critical patent/JP2011191209A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】故障箇所特定の精度を低下させずに観測時間の短縮ができる故障解析装置を実現する。
【解決手段】本発明の故障解析装置は、被解析LSI33のチップ表面にレーザ光を照射して、被解析LSI33の故障箇所を特定する故障解析装置であって、分割制御情報18に基づいて、被解析LSI33へのレーザ光の照射領域を任意の複数の矩形領域であるブロックに分割してブロック情報19を生成するブロック分割制御部14と、ブロック情報19とあらかじめ抽出された被解析LSI33の故障ノード情報20とに基づいて、複数のブロックの優先順位を決定してレーザ照射情報21を生成する優先順位設定制御部15と、レーザ照射情報21に基づいて、被解析LSI33へのレーザ光の照射を制御するレーザ制御部17を有する。
【選択図】 図1

Description

本発明は、故障解析装置に係り、特に、OBIRCH(Optical Beam Induced Resistance CHange)装置を用いたDLS(Dynamic Laser Stimulation)解析に関する。
従来の故障解析装置(OBIRCH装置)を用いたDLS解析では、半導体試験装置(以下、「LSIテスタ」という。)からテストパターンを入力し被解析LSIを動作させた状態で、OBIRCH装置からレーザ光を照射し、LSIテスタでの試験結果(Pass/Fail)信号の変化とレーザの照射座標とを照合することで、被解析LSI内に存在する配線中の高抵抗箇所やトランジスタの特性不良等の故障箇所を特定していた(例えば、「特許文献1」を参照。)。
しかしながら、近年は、LSIの高集積化、高機能化の進展に伴いテストすべきテストパターンが膨大化し、観測時間(1テスト時間×レーザ照射ポイント数)も膨大なものとなってきている。このため、短期間での結果が要求される故障解析においても解析時間が大幅に増加し、場合によっては製品開発に時間が多くかかることがあった。これに対して、観測時間短縮のためレーザ照射ポイント数を減らす(例えば、1つ置きに照射する、エリアを指定して照射するなど。)ことが考えられるが、レーザ未照射ポイントの発生による故障箇所の見落としや、不必要な箇所にレーザを照射することによる不要なレーザ照射時間の発生などがある。また、複数箇所の故障候補に対しエリア指定により照射エリアを限定して解析する場合でも、その都度照射エリアを設定し直したり照射条件を設定し直す必要がある。
特開2008−300486号公報
本発明は、故障箇所特定の精度を低下させずに観測時間の短縮ができる故障解析装置を提供する。
本発明の一態様によれば、LSIのチップ表面にレーザ光を照射して、前記LSIの故障箇所を特定する故障解析装置であって、分割制御情報に基づいて、前記LSIへのレーザ光の照射領域を任意の複数の矩形領域であるブロックに分割してブロック情報を生成するブロック分割制御手段と、前記ブロック情報とあらかじめ抽出された前記LSIの故障ノード情報とに基づいて、前記複数のブロックの優先順位を決定してレーザ照射情報を生成する優先順位設定制御手段と、前記レーザ照射情報に基づいて、前記LSIへのレーザ光の照射を制御するレーザ制御手段を有することを特徴とする故障解析装置が提供される。
本発明によれば、故障箇所特定の精度を低下させずに観測時間の短縮が可能となるので、故障解析の解析時間を大幅に短縮でき製品開発の効率化を図ることができる。
本発明の実施例に係る故障解析装置を示すブロック図。 本発明の実施例に係る故障解析装置における観察視野のブロック分割方法を示すイメージ図。 本発明の実施例に係る故障解析装置における観察視野へのレーザ照射方法を示すイメージ図。
以下、図面を参照しながら、本発明の実施の形態を説明する。
図1は、本発明の実施例に係る故障解析装置(OBIRCH装置)を示すブロック図である。ここでは、主に、観察視野の分割とその制御にかかわる部分を示した。また、故障箇所を特定する被解析LSI33にテストパターンを入力しながらその測定結果を表示するLSIテスタ31もともに示した。
本発明の実施例に係る故障解析装置は、被解析LSI33にレーザ光を照射するレーザ光学系11、レーザ光学系11を制御する制御系12、およびレーザ光が照射される観察視野を視覚的に表示する表示系13を備えている。また、制御系12は、ブロック分割制御部14、優先順位設定制御部15、照射ブロック設定制御部16、およびレーザ制御部17を備えている。
ブロック分割制御部14の入力には分割制御情報18が入力され、ブロック分割制御部14の出力はブロック情報19として優先順位設定制御部15の第1の入力および照射ブロック設定制御部16の入力に入力され、優先順位設定制御部15の第2の入力には故障ノード情報20が入力され、優先順位設定制御部15の出力はレーザ照射情報21としてレーザ制御部17の入力に入力され、照射ブロック設定制御部16の出力はレーザ照射情報21としてレーザ制御部17の入力に入力されている。
制御系12の出力は、レーザ照射を制御するためにレーザ光学系11に出力され、また、レーザ照射を視覚的に表示するために表示系13に出力されている。ここでいうレーザ照射とは、被解析LSI33の表面上の矩形領域にレーザ光を一定間隔でスキャンしながら照射することを意味している。
ブロック分割制御部14は、分割制御情報18を取込み、レーザ光学系11の観察視野を任意の複数のブロックに分割し、ブロック番号を割り付けたブロック情報19を生成する。例えば、分割情報が(4,4)の場合には、図2に示したように、観察視野全体を縦に4分割、横に4分割、合計4×4=16のブロックに分割し、右下のブロックを第1ブロック、左上のブロックを第16ブロックとして左方向、上方向の順にブロック番号を割り付ける。
優先順位設定制御部15は、故障診断によりあらかじめ抽出された故障ノード情報20が有る場合(“診断結果有”)に、故障ノード情報20に基づいて、故障している確率の高いブロックを判定しブロックの優先順位を設定する。
故障ノード情報20は、故障候補となるノードに対応した配線パターンなどの座標値を有し、優先順位設定制御部15は、これらのノード座標をブロック分割制御部14からのブロック情報19に含まれる各ブロックのブロック座標と比較照合することで、故障候補のノード座標が多いブロックから順にレーザ光を照射する優先順位を決定する。一般に、1つの故障ノードには複数の異なる座標値が存在し、特に、そのノードが配線パターンを有する場合には、1つの故障ノードが複数のブロックに故障ノード座標を持っている場合が少なくない。
照射ブロック設定制御部16は、故障診断によりあらかじめ抽出された故障ノード情報20が無い場合(“診断結果無”)に、ブロックのレーザ光の照射順位を任意に設定してレーザ照射情報21を生成する。
レーザ制御部17は、レーザ照射情報21の優先順位の高低に応じてレーザ光の照射ブロック、ブロックごとのレーザ光の照射間隔を制御する。例えば、図3に示したように、レーザ照射情報21で、第11ブロックが第1優先ブロック、第10ブロックが第2優先ブロック、第7ブロックが第3優先ブロックである場合には、レーザ制御部17は、まず、第11ブロックに対して最も緻密なレーザ光の照射間隔でレーザ照射するようレーザ光学系11を制御する。次に、レーザ制御部17は、第10ブロックに対してレーザ光の照射間隔を広くしてレーザ照射するようレーザ光学系11を制御する。同様に、第7ブロックに対しても広い照射間隔でレーザ照射するようレーザ光学系11を制御する。
また、レーザ制御部17は、レーザ照射中にDLS反応(LSIテスタ31での測定結果が変化する反応。)を検出した場合に、当該ブロック以降のブロックに対するレーザ照射をキャンセルする機能も備えている。
レーザ光学系11は、LSIテスタ31のテストヘッド32に装着された被解析LSI33に対して、制御系12からの制御信号に基づいて、レーザ光をスキャンしながら照射する。LSIテスタ31は、OBIRCH装置が被解析LSI33にレーザ照射を行っている間、レーザ照射ポイントごとに被解析LSI33にテストパターンを繰り返し入力し被解析LSI33を動作させてテストを行う。そして、その測定結果はテスト結果情報34としてOBIRCH装置に送られる。
ここで使用されるテストパターンは、注目している故障についてPass/Failの境界付近で安定してPass/Failを保持できるものが選択される。
表示系13は、LSIテスタ31から送られてきたテスト結果情報34とレーザ照射座標とを照合して画面表示する。レーザ光のスキャンに伴ってDLS反応があれば、すなわち、あるレーザ照射ポイントでレーザ光が実際の故障箇所に照射され、LSIテスタ31での測定結果が“Fail”から“Pass”に変化すれば、そのレーザ照射座標に対応する位置の画面表示が反転する。
次に、上述した構成を持つ故障解析装置で実際に故障のある被解析LSI33を解析する方法について、一例として、図2、図3の場合を説明する。
まず、あらかじめレーザ光学系11より被解析LSI33にレーザ光が照射され、被解析LSI33からの反射光を検出することで観察視野内のパターン像が取得される。
次に、分割制御情報18として分割数(4,4)がブロック分割制御部14に入力される。この場合、図2に示したように、観察視野全体が16個の矩形領域であるブロックに分割され、各ブロックにブロック番号が割付けられる。
その後、故障診断によりあらかじめ抽出された故障ノード情報20が優先順位設定制御部15に取り込まれ、レーザ照射の優先順位が決定される。このとき、故障ノードの座標がブロック分割制御部14にて設定されたブロック座標と比較、照合される。ここでは、図3に示したように、ブロック番号7、10、11に故障候補となった故障ノードの座標がそれぞれ存在するとする。故障ノード座標の存在確率の高い(故障ノード座標が多く存在する)ブロックが11、10、7の順番であれば、レーザ光が照射される優先順位はブロック11、10、7の順に設定される。
この優先順位設定制御部15で設定された優先順位を基にレーザ制御部17で、レーザ照射方法が設定される。すなわち、優先順位設定制御部15にて優先順位がブロック11、10、7とされているため、レーザ照射もブロック11、10、7の順となる。また、図3に示したように、優先順位が低くなるに従い、詳細なレーザ照射から荒い照射へレーザ照射間隔が制御される。ブロック11でDLS反応が検出された場合、ブロック10およびブロック7へのレーザ照射は自動的にキャンセルされる。
このように、故障診断結果に基づいて、故障ノード座標を多く含むブロックを優先的にレーザ照射し、さらに優先順位の低いブロックに対してはレーザ照射の有無やレーザ照射間隔をプログラマブルに制御することで観測時間の短縮が可能となる。
従来のOBIRCH装置を用いたDLS解析においては、1回のテスト時間を“t”、レーザ照射ポイント数を“m”とすれば、観察視野全体の1画面を取得するために必要な時間は“mt”となる。通常、複数回積算した画像で結果の判断を行うので、これに積算回数“C”が掛けられ、1画面の解析時間は“Cmt”となる。
これに対し、上述した構成のOBIRCH装置を用いた場合では、ブロック分割制御部14に分割制御情報18として分割数“(i,j)=n”を設定し、故障診断にて抽出された故障ノード座標が存在するブロック数を“p”とすれば、1画面の取得に必要となる時間は“Cmpt/n”となる。例えば、図2および図3で示した場合では、分割数が4×4=16、故障ノード座標が存在するブロック数=3であるので、1画面の取得に必要な時間は“Cmt・3/16”と、従来の20%以下まで短縮可能となる。
上記実施例によれば、故障箇所特定の精度を低下させずに観測時間の短縮が可能となるので、故障解析の解析時間を大幅に短縮でき製品開発の効率化を図ることができる。
上述の実施例では、分割ブロック数は4×4=16であるとしたが、本発明はこれに限られるものではない。
また、上述の実施例では、レーザ照射の優先順位は故障ノード座標の存在数によって決定されるとしたが、本発明はこれに限られるものではなく、例えば、故障ノードの故障状態(故障の種類や故障の程度など。)によって決定されるようにしてもよい。
11 レーザ光学系
12 制御系
13 表示系
14 ブロック分割制御部
15 優先順位設定制御部
16 照射ブロック設定制御部
17 レーザ制御部
18 分割制御情報
19 ブロック情報
20 故障ノード情報
21 レーザ照射情報

Claims (4)

  1. LSIのチップ表面にレーザ光を照射して、前記LSIの故障箇所を特定する故障解析装置であって、
    分割制御情報に基づいて、前記LSIへのレーザ光の照射領域を任意の複数の矩形領域であるブロックに分割してブロック情報を生成するブロック分割制御手段と、
    前記ブロック情報とあらかじめ抽出された前記LSIの故障ノード情報とに基づいて、前記複数のブロックの優先順位を決定してレーザ照射情報を生成する優先順位設定制御手段と、
    前記レーザ照射情報に基づいて、前記LSIへのレーザ光の照射を制御するレーザ制御手段を有することを特徴とする故障解析装置。
  2. 前記故障ノード情報は、前記LSIの故障候補として抽出された故障ノードに対応する故障ノード座標を有し、
    前記優先順位設定制御手段は、前記ブロックに存在するそれぞれの前記故障ノード座標の数に基づいて前記優先順位を決定することを特徴とする請求項1に記載の故障解析装置。
  3. 前記レーザ制御手段は、前記優先順位が高いブロックに対してより細かい間隔で前記LSIへのレーザ光の照射を制御することを特徴とする請求項1に記載の故障解析装置。
  4. 前記レーザ制御手段は、前記優先順位がより高いブロックに対応する前記LSIへのレーザ光の照射によって前記LSIの故障箇所が特定された場合には、前記優先順位がより低いブロックに対応する前記LSIへのレーザ光の照射を停止することを特徴とする請求項1に記載の故障解析装置。
JP2010058400A 2010-03-15 2010-03-15 故障解析装置 Pending JP2011191209A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010058400A JP2011191209A (ja) 2010-03-15 2010-03-15 故障解析装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010058400A JP2011191209A (ja) 2010-03-15 2010-03-15 故障解析装置

Publications (1)

Publication Number Publication Date
JP2011191209A true JP2011191209A (ja) 2011-09-29

Family

ID=44796297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010058400A Pending JP2011191209A (ja) 2010-03-15 2010-03-15 故障解析装置

Country Status (1)

Country Link
JP (1) JP2011191209A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018078993A1 (ja) * 2016-10-26 2018-05-03 浜松ホトニクス株式会社 半導体デバイス検査方法及び半導体デバイス検査装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018078993A1 (ja) * 2016-10-26 2018-05-03 浜松ホトニクス株式会社 半導体デバイス検査方法及び半導体デバイス検査装置
JP2018072081A (ja) * 2016-10-26 2018-05-10 浜松ホトニクス株式会社 半導体デバイス検査方法及び半導体デバイス検査装置
US10983162B2 (en) 2016-10-26 2021-04-20 Hamamatsu Photonics K.K. Semiconductor device inspection method and semiconductor device inspection device
TWI732027B (zh) * 2016-10-26 2021-07-01 日商濱松赫德尼古斯股份有限公司 半導體元件檢查方法及半導體元件檢查裝置

Similar Documents

Publication Publication Date Title
US8295580B2 (en) Substrate and die defect inspection method
US9418199B2 (en) Method and apparatus for extracting systematic defects
KR101711193B1 (ko) 웨이퍼 검사 방법 및 웨이퍼 검사 시스템
US7681159B2 (en) System and method for detecting defects in a semiconductor during manufacturing thereof
US7760929B2 (en) Grouping systematic defects with feedback from electrical inspection
JP4078280B2 (ja) 回路パターンの検査方法および検査装置
TWI484158B (zh) 基板檢查系統
WO2013153891A1 (ja) 荷電粒子線装置
KR20190029484A (ko) 검사 레시피를 생성하는 방법 및 그 시스템
US10304178B2 (en) Method and system for diagnosing a semiconductor wafer
JP2013236032A (ja) 欠陥解析支援装置、欠陥解析支援装置で実行されるプログラム、および欠陥解析システム
JP2008224365A (ja) 欠陥検査装置及び欠陥検査方法
JP2007192743A (ja) 画像取り込み方法並びに検査方法及びその装置
US9869712B2 (en) Method and system for detecting defects of wafer by wafer sort
JP4190748B2 (ja) 半導体不良解析用のcadツール及び半導体不良解析方法
JP2010164333A (ja) 欠陥検査装置および欠陥検査方法
JP2009156573A (ja) 検査装置及び検査方法
JP2011191209A (ja) 故障解析装置
US8478022B2 (en) Failure analysis method, apparatus, and program for semiconductor integrated circuit
US11181361B2 (en) Optical measurement method, optical measurement device, optical measurement program, and recording medium for recording optical measurement program
KR100792687B1 (ko) 반도체 기판 패턴 결함 검출 방법 및 장치
KR20150028415A (ko) 기판의 결함 검출 방법 및 이를 수행하기 위한 장치
JP4594833B2 (ja) 欠陥検査装置
CN104851817B (zh) 电子束检测优化方法
JP2009135151A (ja) 半導体不良解析方法、半導体不良解析優先順位決定システム及びそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111125

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111205