JP2018072081A - 半導体デバイス検査方法及び半導体デバイス検査装置 - Google Patents

半導体デバイス検査方法及び半導体デバイス検査装置 Download PDF

Info

Publication number
JP2018072081A
JP2018072081A JP2016209774A JP2016209774A JP2018072081A JP 2018072081 A JP2018072081 A JP 2018072081A JP 2016209774 A JP2016209774 A JP 2016209774A JP 2016209774 A JP2016209774 A JP 2016209774A JP 2018072081 A JP2018072081 A JP 2018072081A
Authority
JP
Japan
Prior art keywords
semiconductor device
light
signal
input
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016209774A
Other languages
English (en)
Other versions
JP6820184B2 (ja
Inventor
吉剛 岩城
Yoshitake Iwaki
吉剛 岩城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2016209774A priority Critical patent/JP6820184B2/ja
Priority to PCT/JP2017/027857 priority patent/WO2018078993A1/ja
Priority to US16/343,809 priority patent/US10983162B2/en
Priority to TW106128859A priority patent/TWI732027B/zh
Publication of JP2018072081A publication Critical patent/JP2018072081A/ja
Application granted granted Critical
Publication of JP6820184B2 publication Critical patent/JP6820184B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31728—Optical aspects, e.g. opto-electronics used for testing, optical signal transmission for testing electronic circuits, electro-optic components to be tested in combination with electronic circuits, measuring light emission of digital circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/265—Contactless testing
    • G01R31/2656—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2882—Testing timing characteristics
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】半導体デバイスに対する多様な解析を実施することができる半導体デバイス検査方法及び半導体デバイス検査装置を提供する。【解決手段】被検査体である半導体デバイスの検査を行う検査方法は、半導体デバイスに入力信号を入力するステップと、半導体デバイスに光を照射するステップと、半導体デバイスに光が照射されている間、入力信号が入力された半導体デバイスから出力される出力信号に基づいて、半導体デバイスの状態変化を示す結果信号を出力するステップと、半導体デバイスに対する入力信号の入力から結果信号の出力までの時間に関する時間情報を導出するステップと、を含む。【選択図】図２

Description

本発明は、半導体デバイス検査方法及び半導体デバイス検査装置に関する。
特許文献１には、レーザ光の照射によって半導体デバイスの検査を行う装置が開示されている。この装置では、半導体デバイスに対して、シリコンのバンドギャップよりも大きいエネルギーを有する１０６４ｎｍ未満のレーザ光が照射される。そして、この照射で生じた光起電流によって変化する半導体デバイスのＰａｓｓ／Ｆａｉｌ情報が計測される。Ｐａｓｓ／Ｆａｉｌ情報は、レーザ光の照射によって生じる半導体デバイスの動作状態の変化を示す。そのため、Ｐａｓｓ／Ｆａｉｌ情報に基づいて半導体デバイスの不良箇所を特定することができる。
特開２０１２−５８２４７号公報
上記のような従来の装置では、レーザ光の照射によるＰａｓｓ／Ｆａｉｌの状態変化の有無のみによって、半導体デバイスの不良箇所を特定するに過ぎず、半導体デバイスに対する多様な解析をすることができなかった。
本発明は、半導体デバイスに対する多様な解析を実施することができる半導体デバイス検査方法及び半導体デバイス検査装置を提供することを目的とする。
本発明の一側面に係る半導体デバイス検査方法は、被検査体である半導体デバイスの検査を行う方法であって、半導体デバイスに入力信号を入力するステップと、半導体デバイスに光を照射するステップと、半導体デバイスに光が照射されている間、入力信号が入力された半導体デバイスから出力される出力信号に基づいて、半導体デバイスの状態変化を示す結果信号を出力するステップと、半導体デバイスに対する入力信号の入力から結果信号の出力までの時間に関する時間情報を導出するステップと、を含む。
このような半導体デバイス検査方法では、半導体デバイスに光が照射されることによって、半導体デバイスに状態変化が生じ得る。半導体デバイスの状態変化が生じた場合には、出力信号にも変化が生じ得るため、半導体デバイスの状態変化を結果信号として出力することができる。そして、入力信号の入力から結果信号の出力までの時間に関する時間情報を取得することによって、状態変化が生じたタイミングを計測することが可能となる。このように、状態変化を示す結果信号だけでなく、状態変化に関する時間情報を導出することによって、半導体デバイスに対する多様な解析を実施することができる。
また、一側面においては、入力信号を入力するステップでは、入力信号に応じたループトリガ信号を生成し、時間情報を導出するステップでは、ループトリガ信号を入力信号の入力の基準としてもよい。ループトリガ信号を基準とすることによって、入力信号の入力をより確実に特定することができる。
また、一側面においては、光の照射位置をループトリガ信号に応じて移動させてもよい。この構成によれば、半導体デバイス上における光の照射位置の移動と入力信号の入力とを確実に同期させることができる。
また、一側面においては、光の照射位置と時間情報とが関連づけられた測定画像を生成するステップを更に含んでもよい。この場合、測定画像の参照により、照射位置における時間情報を容易に把握できる。
また、一側面においては、半導体デバイスによって反射された光の反射光を検出するステップと、検出された反射光と光の照射位置とに基づいて半導体デバイスのパターン画像を生成するステップとを更に含んでもよい。この場合、パターン画像と測定画像とを重畳するステップを更に含んでもよい。この場合、パターン画像に重畳された測定画像の参照により、照射位置における時間情報と半導体デバイスにおける位置との関係を容易に把握できる。
また、一側面においては、入力信号はテストパターン信号を含んでよい。この場合、入力信号は複数のテストパターンを含んでもよい。この構成によれば、一回の計測において、半導体デバイスの状態変化が生じ得る複数のテストパターンを入力できる。
また、本発明の一側面は、被検査体である半導体デバイスに対する入力信号の入力に応じて出力される結果信号に基づいて当該半導体デバイスの検査する半導体デバイス検査装置であって、光を発生する光源と、光を半導体デバイスに走査する走査部と、光が照射される半導体デバイスの状態変化を示す結果信号が入力され、半導体デバイスに対する入力信号の入力から結果信号の出力までの時間に関する時間情報を導出して出力する時間測定部と、を含む。
このような半導体デバイス検査装置では、半導体デバイスに対する光の照射によって生じる状態変化を結果信号として出力することができる。そして、入力信号の入力から結果信号の出力までの時間に関する時間情報を取得することによって、状態変化が生じたタイミングを計測することが可能となる。このように、状態変化を示す結果信号だけでなく、状態変化に関する時間情報を導出することによって、半導体デバイスに対する多様な解析を実施することができる。
また、一側面においては、時間測定部は、時間デジタル変換器又はアナログ時間波高変換器を含んでもよい。この構成によれば、時間測定部を容易に実現することができる。
また、一側面においては、時間測定部は、入力信号に応じたループトリガ信号が入力され、ループトリガ信号を入力信号の入力の基準としてもよい。ループトリガ信号を基準とすることによって、入力信号の入力開始をより確実に特定することができる。
また、一側面においては、走査部は、入力信号に応じたループトリガ信号に応じて光を走査してもよい。この構成によれば、半導体デバイス上における光の走査位置の移動と入力信号の入力とを確実に同期させることができる。
また、一側面においては、時間情報が入力され、光の走査位置と時間情報とが関連づけられた測定画像を生成する解析部を更に含んでもよい。この場合、測定画像の参照により、照射位置における時間情報を容易に把握できる。
また、一側面においては、半導体デバイスから反射された光の反射光を検出して、検出信号を出力する光検出器を更に含み、解析部は、検出信号と光の走査位置とに基づいて半導体デバイスのパターン画像を生成してもよい。この場合、解析部は、パターン画像と測定画像とを重畳してもよい。この場合、パターン画像に重畳された測定画像の参照により、照射位置における時間情報と半導体デバイスにおける位置との関係を容易に把握できる。
一側面の半導体デバイス検査方法及び半導体デバイス検査装置によれば、半導体デバイスに対する多様な解析を実施することができる。
一実施形態に係る半導体デバイス検査装置の構成図である。 半導体デバイス検査装置で実行される半導体デバイス検査方法を示すフローチャートである。 半導体デバイス検査方法における各信号を示すタイミングチャートである。 一実施形態における測定画像の一例である。 比較例の検査方法における各信号を示すタイミングチャートである。 比較例の検査方法における測定画像の一例である。 他の実施形態に係る半導体デバイス検査方法における各信号を示すタイミングチャートである。 他の実施形態における測定画像の一例である。
以下、本発明に係る実施の形態について図面を参照しながら具体的に説明する。便宜上、実質的に同一の要素には同一の符号を付し、その説明を省略する場合がある。
［第１実施形態］
図１に示されるように、本実施形態に係る半導体デバイス検査装置１は、被検査体である半導体デバイスＤに対するテストパターン信号の入力に応じて出力される結果信号を取得する装置であり、例えばＳＤＬ（Soft Defect Localization）計測、ＬＡＤＡ（LaserAssisted Device Alteration）計測などに利用される。半導体デバイスＤとしては、トランジスタ等のＰＮジャンクションを有する集積回路（例えば、小規模集積回路（ＳＳＩ：Small Scale Integration）、中規模集積回路（ＭＳＩ：Medium ScaleIntegration）、大規模集積回路（ＬＳＩ：Large Scale Integration）、超大規模集積回路（ＶＬＳＩ：Very Large Scale Integration）、超々大規模集積回路（ＵＬＳＩ：Ultra Large Scale Integration）、ギガ・スケール集積回路（ＧＳＩ：Giga Scale Integration））、大電流用／高圧用ＭＯＳトランジスタ及びバイポーラトランジスタ、電力用半導体素子（パワーデバイス）等がある。また、半導体デバイスＤは、半導体デバイスを含むパッケージ、複合基板等であってもよい。
半導体デバイスＤには、ＬＳＩテスタ２が電気的に接続されている。ＬＳＩテスタ２は、半導体デバイスＤに入力信号としてテストパターン信号（test pattern）を入力する（図３参照）。テストパターン信号は、あるパターンの信号が一定の周期でループしている解析用の信号である。テストパターン信号は、例えばユーザによって設定される。また、ＬＳＩテスタ２は、テストパターン信号が入力された半導体デバイスＤから出力されたテスト信号（出力信号）に基づいて、Ｐａｓｓ／Ｆａｉｌ情報を示す結果信号（result signal）を生成する。例えば、ＬＳＩテスタ２は、半導体デバイスＤから出力されたテスト信号と、テストパターン信号に対する設計上の正しいテスト信号とを比較し、比較結果に基づくＰａｓｓ／Ｆａｉｌ情報の変化を結果信号として出力する。
さらに、ＬＳＩテスタ２は、生成した結果信号や、テストパターン信号に応じた各種信号を出力する。本実施形態では、ＬＳＩテスタ２は、例えばテストパターン信号に同期したループトリガ信号（loop trigger）を出力する（図３参照）。ループトリガ信号のトリガのタイミングは、テストパターン信号の各ループにおける入力が開始されるタイミング（リセットのタイミング）と一致している。また、ＬＳＩテスタ２は、電源装置を兼ねており、予め設定された電流を半導体デバイスＤへ入力する。半導体デバイスＤに入力される電流は、結果信号におけるＰａｓｓ／Ｆａｉｌ情報が変化しやすい駆動電圧・駆動周波数となるように、予め設定されている。また、電源装置（不図示）はＬＳＩテスタ２とは別体で、予め設定された電流を半導体デバイスＤへ入力するように構成されていてもよい。なお、半導体デバイスＤ内にＬＳＩテスタの機能が含まれる場合には、外部のＬＳＩテスタを用意する必要はない。
本実施形態の半導体デバイス検査装置１は、光源３と、照射光学系５と、光検出器７と、制御部１０と、解析部９とを含んでいる。光源３は、半導体デバイスＤに照射されるＣＷ（Continuous Wave）光またはパルス光を発生し出力する。光源３から出力される光は、インコヒーレント（非コヒーレント）な光でもよいし、レーザ光のようなコヒーレントな光であってもよい。インコヒーレントな光を出力する光源３としては、ＳＬＤ（Super Luminescent Diode）やＡＳＥ（AmplifiedSpontaneous Emission）、ＬＥＤ（Light Emitting Diode）等を用いることができる。また、コヒーレントな光を出力する光源３としては、固体レーザ光源や半導体レーザ光源等を用いることができる。また、ＬＳＩテスタ２と光源３とが電気的に接続され（不図示）、ＬＳＩテスタ２から出力される信号に応じて光源３で発生させる光を変化させてもよい。例えば、ＬＳＩテスタ２から出力させる信号と同期するように、光源３からパルス光を出力するように制御されてもよい。
ＳＤＬ計測の場合、半導体デバイスＤにおける加熱の効果を得るために、光源３から発生する光は、シリコンのバンドギャップよりも光子エネルギーの小さい波長であることが好ましい。一例として、光源３から発生する光の波長は、１３００μｍ程度であってよい。またＬＡＤＡ計測の場合、半導体デバイスＤに光起電流を発生させるために、光源３から発生する光は、シリコンのバンドギャップよりも光子エネルギーの大きい波長を有する。一例として、光源３から発生する光の波長は、１０６４ｎｍ程度であってよい。なお、上記の波長は、半導体デバイスＤとしてシリコンの基板が用いられている場合である。シリコンカーバイド（ＳｉＣ）、サファイア、化合物半導体等の基板によって半導体デバイスＤが構成されている場合には、これらに適した波長が適宜選択される。光源３から出力された光は、照射光学系５に入力される。
照射光学系５は、光源３から出力された光を半導体デバイスＤに向けて照射する。より具体的には、照射光学系５は、半導体デバイスＤの所定位置に光を照射したり、半導体デバイスＤの所定領域において光を走査したりすることができる。照射光学系５では、光走査素子（走査部）、光分割光学系、対物レンズ等が光学的に互いに接続（optical coupling）されて構成される。例えば光走査素子は、ガルバノミラーやＭＥＭＳ（micro electro mechanical system）ミラー、ポリゴンミラー等によって構成されている。光分割光学系は、偏光ビームスプリッタと１／４波長板で構成されてもよく、ハーフミラーで構成されてもよい。対物レンズは例えば複数の倍率の対物レンズから構成され、複数の対物レンズがレボルバーによって切り替え自在に構成されていてもよい。
光検出器７は、照射された光に応じて、半導体デバイスＤからの反射光を検出し、検出信号を出力する。光検出器７は、例えば、フォトダイオード、アバランシェフォトダイオード、光電子増倍管、エリアイメージセンサ等である。光検出器７は、少なくとも１つの検出器を有しており、当該検出器が検出した光の強度を検出する。
制御部１０は、ＬＳＩテスタ２から出力される各種信号の処理と、光源３、照射光学系５、光検出器７、及びＬＳＩテスタ２の制御とを行う。また、制御部１０は、各種信号や照射光学系の動作に利用される情報などを解析部９に出力する。本実施形態では、制御部１０は、時間測定部１１と光走査制御部１３とを含んでいる。時間測定部１１は、半導体デバイスＤに対するテストパターン信号の入力開始から結果信号の出力までの時間に関する時間情報を導出する。例えば、時間測定部１１は、ＬＳＩテスタ２から出力されるループトリガ信号を受けて時間計測をリセットし、当該リセットされた時刻から結果信号が出力された時刻までの時間（ｔＰ／Ｆ）を時間情報として出力する。 時間測定部１１は、例えば時間デジタル変換器（ＴＤＣ：Time to Digital Convertor）や、アナログ時間波高変換器（ＴＡＣ：Timeto Amplitude Convertor）を含んで構成され得る。
光走査制御部１３は、光源３、照射光学系５及び光検出器７と電気的に接続され、半導体デバイスＤに対する光の照射位置（走査位置）や移動速度（走査速度）を制御する。例えば、光走査制御部１３は、１ピクセル単位に相当するタイミング信号であるピクセルクロック（pixel clock）と、光の照射位置に関する位置情報とに基づいて照射光学系５を制御する。これにより、例えば、照射光学系５は、ピクセルクロックに同期した状態で、位置情報に応じて１ピクセルずつ走査範囲を移動させる。本実施形態では、ピクセルクロックは、テストパターン信号に同期するループトリガ信号に同期している。これにより、光走査制御部１３は、ループトリガ信号に応じて光の走査位置を移動させる。そのため、半導体デバイスＤにおける任意の位置において、照射光学系５による光の照射とＬＳＩテスタ２によるテストパターン信号の入力とのタイミングを一致させることができる。また、光走査制御部１３には、光検出器７から反射光の検出信号が入力される。光走査制御部１３は、照射光学系５による光の照射の位置情報と、当該位置における反射光の検出信号とを解析部９に出力する。
解析部９は、光走査制御部１３から入力される光の照射の位置情報と、時間測定部１１から入力される時間情報とに基づいて、光の走査位置と時間情報とが関連づけられた測定画像を生成する。すなわち、解析部９は、光照射位置に対応して時間情報をマッピングした測定画像を生成する。測定画像は、例えば時間情報が示す時間の値に応じた階調や色調で表現されていてもよい。解析部９は、例えばＣＰＵ、記録媒体であるＲＡＭ及びＲＯＭを含むコンピュータで構成され、ディスプレイ等の表示部とマウスやキーボード等の入力部とを有している。また、解析部９は、光の走査位置の情報と光検出器７からの検出信号とから、半導体デバイスＤの光学的な画像であるパターン画像を生成する。パターン画像は半導体デバイスＤの回路パターンが示されている。さらに、解析部９は、パターン画像に測定画像を重畳して表示することができる。これにより、回路パターン上で故障箇所と思われる位置を確認することができる。
以下、図２〜図４を参照しながら、本実施形態における半導体デバイス検査方法について説明する。本実施形態では、検査に先駆けて、半導体デバイスＤに入力されるテストパターン信号の条件や、半導体デバイスＤで測定を実行する領域等がユーザによって設定される。また、半導体デバイスＤのＰａｓｓ／Ｆａｉｌ状態が変化する境界付近の駆動電圧及び駆動周波数を有する電流がＬＳＩテスタ２によって半導体デバイスＤに印加される。これにより、半導体デバイスＤが駆動される。例えばレーザ光によって半導体デバイスＤの加熱が行われるＳＤＬ計測の場合、ヒータ等によって半導体デバイスＤを全体的に加熱したときのシュムプロット（shmoo plot）を用いて、Ｐａｓｓ／Ｆａｉｌ状態が変化する境界付近となる駆動電圧及び駆動周波数の条件を予め求めておく。
本実施形態における検査方法では、図２に示されるように、まずＬＳＩテスタ２から半導体デバイスＤにテストパターン信号が入力されると共に（ステップＳ１）、半導体デバイスＤに光が照射される（ステップＳ２）。このとき、半導体デバイスＤに照射される光の照射位置は照射光学系５によって制御されている（ステップＳ３）。ステップＳ１においてＬＳＩテスタ２からテストパターン信号が出力されると、ＬＳＩテスタ２は、テストパターン信号に同期したループトリガ信号も出力する。
そして、半導体デバイスＤに光が照射されている状態において、テストパターン信号が入力された半導体デバイスＤから出力されるテスト信号がＬＳＩテスタ２に入力される（ステップＳ４）。また、ステップＳ４では、光検出器７が半導体デバイスによって反射された反射光を検出する。検出された反射光の信号は、光走査制御部１３を経て解析部９に入力される。ＬＳＩテスタ２によってテスト信号が検出されると、ＬＳＩテスタ２は、当該テスト信号に基づいて、光の照射による半導体デバイスＤのＰａｓｓ／Ｆａｉｌの状態変化を示す結果信号を制御部１０に出力する（ステップＳ５）。
制御部１０では、時間測定部１１において、半導体デバイスＤに対するテストパターン信号の入力から結果信号の出力までの時間（ｔＰ／Ｆ）に関する時間情報が導出される（ステップＳ６）。このステップＳ６では、例えばループトリガ信号をテストパターン信号の入力の基準とすることができる。上述のようにループトリガ信号はテストパターン信号と同期しているが、同期のタイミングをシフトさせてループトリガ信号のタイミングを変え、テストパターン信号の入力の基準をシフトさせてもよい。解析部９では、時間情報に基づいて、レーザ光の照射位置に対応するイメージデータが生成される。
続いて、制御部１０は、指定された計測領域の全範囲についての計測が終了したかの判定を行う（ステップＳ７）。指定された領域についての計測が終了していない場合には、照射光学系５によって、ピクセルクロックに同期して次の照射位置に光が走査される。そして、ステップＳ４〜ステップＳ６までの処理が実行される。
ステップＳ７において、指定された領域についての計測が終了したと判定された場合、解析部９は、光の照射位置に対応させてイメージデータをマッピングすることによって、位置情報と時間情報とが関連づけられた測定画像を生成する。また、解析部９は、検出された反射光とレーザ光の照射位置とに基づいて半導体デバイスＤのパターン画像を生成する（ステップＳ８）。ステップＳ８によって生成された測定画像及びパターン画像は、解析部９のディスプレイにそれぞれ表示させることができる。また、解析部９は、パターン画像と測定画像とを重畳してディスプレイに表示する（ステップＳ９）。
図３は、半導体デバイス検査方法における各信号の一例を示すタイミングチャートである。図３では、ＬＳＩテスタ２から出力されるテストパターン信号、ループトリガ信号及び結果信号と、光走査制御部１３から出力されるピクセルクロックと、結果信号に基づいて生成されるイメージデータとが示されている。テストパターン信号には、時間情報におけるＰａｓｓ／Ｆａｉｌの状態変化を判定するタイミングが示されている。図示例は、テストパターン信号が１ループする間に、時間情報におけるＰａｓｓ／Ｆａｉｌの状態変化を図示された３箇所のタイミングで判断する場合である。ループトリガ信号及びピクセルクロックは、テストパターン信号のループ周期に同期している。結果信号は、Ｐａｓｓ／Ｆａｉｌの各判定において状態変化が生じていたときに出力される。図示例では、テストパターン信号の入力開始の基準であるループトリガ信号の各出力から結果信号が出力されるまでの時間がそれぞれｔＰ／Ｆで示されている。また、イメージデータは、ループトリガ信号の周期に合わせて生成されており、結果信号に基づく時間情報（ｔＰ／Ｆ）を含んでいる。また、Ｐａｓｓ／Ｆａｉｌの状態に変化が生じなかった場合には、例えば時間情報（ｔＰ／Ｆ）はゼロと表現される。
また、図４は、半導体デバイス検査方法によって生成された測定画像の一例を模式的に示す図である。図４に示されるように、本実施形態における測定画像は、例えば時間情報に対応させた階調のイメージデータが、各ピクセルに対してマッピングされて生成される。例えば、ユーザは、テストパターン信号が１ループするまでの時間のうち、所望の時間をＰａｓｓ／Ｆａｉｌの判定（judge）のタイミングとして指定する（図３参照）。この場合、Ｐａｓｓ／Ｆａｉｌに変化のあった位置が指定されたぞれぞれの時間毎に色分けされた画像を生成することができる。図４では、ユーザによって指定される時間を複数として、複数の時間毎に階調を変えた場合の測定画像を表示している。例えば、同図では、ピクセルにおける時間情報が示す時間が長いほど黒に近い階調で表示している。そのため、（１，１）で示されるピクセルの時間情報よりも、（１，２）で示されるピクセルの時間情報の方が長い時間を示しており、（１，ｍ）や（ｎ，１）で示されるピクセルの時間情報の方がさらに長い時間を示していることが分かる（ｍ及びｎは任意の正の整数）。また、測定画像のうちユーザによって指定された時間までに結果信号がＰａｓｓ／Ｆａｉｌ状態が変化したピクセルのみを強調表示してもよい。
以上説明したように、本実施形態では、半導体デバイスＤに光が照射されることによって、半導体デバイスＤに状態変化が生じ得る。半導体デバイスＤの状態変化が生じた場合には、テスト信号にも変化が生じ得るため、半導体デバイスの状態変化を結果信号として出力することができる。
ここで、半導体デバイスの状態変化の有無のみを結果信号として出力した比較例の一例を図５及び図６に示す。この例では、テストパターンの入力が１ループ終了する毎に半導体デバイスの状態変化の有無が判定され、結果信号が出力されている。そのため、測定画像を構成するためのイメージデータとしては、状態変化（PassからFail、又はFailからPassに変化）があったことを示すＨｉｇｈと、状態変化がなかったことを示すＬｏｗのみとなる。この場合、図６に示すように、測定画像は、Ｈｉｇｈを示す階調と、Ｌｏｗを示す階調との２値によって構成される。
本実施形態では、テストパターン信号の入力開始から結果信号の出力までの時間に関する時間情報を取得することによって、状態変化が生じたタイミングを計測することが可能となる。このように、状態変化を示す結果信号だけでなく、状態変化に関する時間情報を導出することによって、半導体デバイスに対する多様な解析を実施することができる。
また、時間測定部１１は、ループトリガ信号をテストパターン信号の入力開始の基準として時間情報を導出している。このように、ループトリガ信号を基準とすることによって、テストパターン信号の入力開始をより確実に特定することができる。
また、照射光学系５による光の照射位置（走査位置）は、ループトリガ信号に同期したピクセルクロックに従って移動されている。ループトリガ信号はテストパターン信号とも同期しているので、半導体デバイスＤ上における光の照射位置の移動とテストパターン信号の入力とを確実に同期させることができる。
また、光の照射位置と時間情報とが関連づけられた測定画像を生成することによって、照射位置における時間情報を容易に把握できる。また、パターン画像と測定画像とを重畳することによって、照射位置における時間情報と半導体デバイスＤにおける位置との関係を容易に把握できる。
［第２実施形態］
本実施形態では、テストパターン信号が複数のテストパターンを含む点で第１実施形態と相違している。また、この相違に伴って、解析部９によって生成される測定画像も第１実施形態と相違している。以下、主として、第１実施形態と相違する点について説明し、同一又は対応する要素や部材については同一の符号を付して詳しい説明を省略する。
図７及び図８に示すように、本実施形態においてＬＳＩテスタ２から出力されるテストパターン信号は、互いに異なるテストパターンであるテストＡ、テストＢ及びテストＣの３種類を有している。テストＡ、テストＢ及びテストＣは、直列に配列されている。テストパターン信号に含まれるテストパターンは３種類未満であってもよく、また３種類より多くてもよい。
本実施形態では、テストＡの直後、テストＢの直後、テストＣの直後の３点の時間を指定し、ぞれぞれのタイミングにおいてＰａｓｓ／Ｆａｉｌの状態が変化したか否かが判定（judge）される。Ｐａｓｓ／Ｆａｉｌの状態に変化が生じた場合には、ＬＳＩテスタ２から出力された結果信号が時間測定部１１に入力される。時間測定部１１では、入力された結果信号に基づいて、テストパターン信号の入力開始からそれぞれの結果信号の出力までの時間（ｔＰ／Ｆ＿Ａ、ｔＰ／Ｆ＿Ｂ、ｔＰ／Ｆ＿Ｃ）に関する時間情報を導出する。解析部９では、時間情報に対応させた階調で生成されたイメージデータが、各ピクセルに対してマッピングされる（図８参照）。また、Ｐａｓｓ／Ｆａｉｌの状態に変化が生じなかった場合には、例えば、イメージデータとして「ノーシグナル」が付与される。この場合、当該ピクセルは無色でマッピングされてもよい。
このように、本実施形態では、テストパターン信号が複数のテストパターンを含んでいるので、一回の計測において、半導体デバイスの状態変化が生じ得る複数のテストパターンを入力できる。この場合、それぞれのテストパターンに対応して結果信号の出力が行われるので、複数のテストパターンのうちのどのテストパターンにおいて半導体デバイスの状態変化が生じたのかを、１回の測定で解析することができる。これにより、例えば、熟練したユーザでなくとも、効率よく半導体デバイスの解析を行うことが可能となる。
以上、本発明の実施の形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られない。
上記実施形態では、ＬＳＩテスタ２から半導体デバイスＤに対して、入力信号としてテストパターン信号が入力される例を示したが、これに限定されない。例えば、テストパターン信号を入力する代わりに、入力信号として単に電流を入力して半導体デバイスを駆動させてもよい。テストパターン信号を入力しない状態であっても、半導体デバイスにレーザ光を照射し、所定の位置に照射を開始してからＰａｓｓ／Ｆａｉｌ信号が出力されるまでの時間を検出することで、半導体デバイスの故障解析を行うことができる。
また、時間情報が示す時間の値に応じた階調によって測定画像を生成する例を示したがこれに限定されない。例えば、特定の時間情報に対応するピクセルのみを異なる色で表現して測定画像を生成してもよいし、時間情報に応じた疑似カラーを使ったグラデーションによって測定画像を生成してもよい。また、階調をディザパターンの密度等で表現した測定画像を生成してもよい。
また、ループトリガ信号とピクセルクロックとが同期する例を示したが、光の照射位置は、必ずしもループトリガ信号に同期している必要はない。例えば、ループトリガ信号に同期せず、光の走査速度を上げた場合には、計測精度は落ちるものの、計測時間を短くすることができる。
１…半導体デバイス検査装置、２…ＬＳＩテスタ、３…光源、５…照射光学系、７…光検出器、９…解析部、１０…制御部、１１…時間測定部、１３…光走査制御部、Ｄ…半導体デバイス。

Claims (15)

  1. 被検査体である半導体デバイスの検査を行う半導体デバイス検査方法であって、
    前記半導体デバイスに入力信号を入力するステップと、
    前記半導体デバイスに光を照射するステップと、
    前記半導体デバイスに前記光が照射されている間、前記入力信号が入力された前記半導体デバイスから出力される出力信号に基づいて、前記半導体デバイスの状態変化を示す結果信号を出力するステップと、
    前記半導体デバイスに対する前記入力信号の入力から前記結果信号の出力までの時間に関する時間情報を導出するステップと、を含む、半導体デバイス検査方法。
  2. 前記入力信号を入力するステップでは、前記入力信号に応じたループトリガ信号を生成し、
    前記時間情報を導出するステップでは、前記ループトリガ信号を前記入力信号の入力の基準とする、請求項１に記載の半導体デバイス検査方法。
  3. 前記光の照射位置を前記ループトリガ信号に応じて移動させる、請求項２に記載された半導体デバイス検査方法。
  4. 前記光の照射位置と前記時間情報とが関連づけられた測定画像を生成するステップを更に含む、請求項１〜３のいずれか一項に記載の半導体デバイス検査方法。
  5. 前記半導体デバイスによって反射された前記光の反射光を検出するステップと、
    検出された前記反射光と前記光の照射位置とに基づいて前記半導体デバイスのパターン画像を生成するステップとを更に含む、請求項４に記載の半導体デバイス検査方法。
  6. 前記パターン画像と前記測定画像とを重畳するステップを更に含む、請求項５に記載の半導体デバイス検査方法。
  7. 前記入力信号はテストパターン信号を含む、請求項１〜６のいずれか一項に記載の半導体デバイス検査方法。
  8. 前記入力信号は複数のテストパターンを含む、請求項７に記載の半導体デバイス検査方法。
  9. 被検査体である半導体デバイスに対する入力信号の入力に応じて出力される結果信号に基づいて当該半導体デバイスを検査する半導体デバイス検査装置であって、
    光を発生する光源と、
    前記光を前記半導体デバイスに走査する走査部と、
    前記光が照射される前記半導体デバイスの状態変化を示す前記結果信号が入力され、前記半導体デバイスに対する前記入力信号の入力から前記結果信号の出力までの時間に関する時間情報を導出して出力する時間測定部と、を含む、半導体デバイス検査装置。
  10. 前記時間測定部は、時間デジタル変換器又はアナログ時間波高変換器を含む、請求項９に記載の半導体デバイス検査装置。
  11. 前記時間測定部は、前記入力信号に応じたループトリガ信号が入力され、前記ループトリガ信号を前記入力信号の入力の基準とする、請求項９又は１０に記載の半導体デバイス検査装置。
  12. 前記走査部は、前記入力信号に応じたループトリガ信号に応じて前記光を走査する、請求項９〜１１のいずれか一項に記載された半導体デバイス検査装置。
  13. 前記時間情報が入力され、前記光の走査位置と前記時間情報とが関連づけられた測定画像を生成する解析部を更に含む、請求項９〜１２のいずれか一項に記載の半導体デバイス検査装置。
  14. 前記半導体デバイスから反射された前記光の反射光を検出して、検出信号を出力する光検出器を更に含み、
    前記解析部は、前記検出信号と前記光の走査位置とに基づいて前記半導体デバイスのパターン画像を生成する、請求項１３に記載の半導体デバイス検査装置。
  15. 前記解析部は、前記パターン画像と前記測定画像とを重畳する、請求項１４に記載の半導体デバイス検査装置。
JP2016209774A 2016-10-26 2016-10-26 半導体デバイス検査方法及び半導体デバイス検査装置 Active JP6820184B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016209774A JP6820184B2 (ja) 2016-10-26 2016-10-26 半導体デバイス検査方法及び半導体デバイス検査装置
PCT/JP2017/027857 WO2018078993A1 (ja) 2016-10-26 2017-08-01 半導体デバイス検査方法及び半導体デバイス検査装置
US16/343,809 US10983162B2 (en) 2016-10-26 2017-08-01 Semiconductor device inspection method and semiconductor device inspection device
TW106128859A TWI732027B (zh) 2016-10-26 2017-08-25 半導體元件檢查方法及半導體元件檢查裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016209774A JP6820184B2 (ja) 2016-10-26 2016-10-26 半導体デバイス検査方法及び半導体デバイス検査装置

Publications (2)

Publication Number Publication Date
JP2018072081A true JP2018072081A (ja) 2018-05-10
JP6820184B2 JP6820184B2 (ja) 2021-01-27

Family

ID=62024800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016209774A Active JP6820184B2 (ja) 2016-10-26 2016-10-26 半導体デバイス検査方法及び半導体デバイス検査装置

Country Status (4)

Country Link
US (1) US10983162B2 (ja)
JP (1) JP6820184B2 (ja)
TW (1) TWI732027B (ja)
WO (1) WO2018078993A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220080661A (ko) * 2020-12-07 2022-06-14 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 회로 스크리닝 시스템 및 회로 스크리닝 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3998476A4 (en) * 2019-07-10 2023-08-09 Hamamatsu Photonics K.K. SEMICONDUCTOR DEVICE INSPECTION METHOD AND SEMICONDUCTOR DEVICE INSPECTION DEVICE
US11307249B1 (en) * 2020-12-29 2022-04-19 Nanya Technology Corporation Method for characterizing resistance state of programmable element
CN113671336B (zh) * 2021-08-20 2024-03-08 上海瞻芯电子科技有限公司 功率器件测试装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007064975A (ja) * 2005-08-26 2007-03-15 Credence Systems Corp 変調マップ表示システム及び方法
US20080218750A1 (en) * 2005-09-30 2008-09-11 Centre National D'etudes Spatialed Device for Analyzing an Integrated Circuit
JP2010190738A (ja) * 2009-02-18 2010-09-02 Renesas Electronics Corp 半導体集積回路の故障解析方法、故障解析装置、及び故障解析プログラム
JP2010197051A (ja) * 2009-02-20 2010-09-09 Toshiba Corp 故障解析装置
JP2011191209A (ja) * 2010-03-15 2011-09-29 Toshiba Corp 故障解析装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4072200A (en) * 1976-05-12 1978-02-07 Morris Fred J Surveying of subterranean magnetic bodies from an adjacent off-vertical borehole
US6512385B1 (en) * 1999-07-26 2003-01-28 Paul Pfaff Method for testing a device under test including the interference of two beams
US6967491B2 (en) 2003-07-11 2005-11-22 Credence Systems Corporation Spatial and temporal selective laser assisted fault localization
WO2008052940A2 (en) * 2006-10-30 2008-05-08 Koninklijke Philips Electronics N.V. Test structure for detection of defect devices with lowered resistance
JP2008234780A (ja) * 2007-03-22 2008-10-02 Toshiba Microelectronics Corp 半導体記憶装置
US9201096B2 (en) 2010-09-08 2015-12-01 Dcg Systems, Inc. Laser-assisted device alteration using synchronized laser pulses
TWI440869B (zh) 2010-09-08 2014-06-11 Dcg Systems Inc 使用雙光子吸收的雷射輔助裝置修改
US9817058B2 (en) * 2012-11-28 2017-11-14 Semitronix Corporation Addressable test circuit and test method for key parameters of transistors
SG11201507735RA (en) 2013-03-24 2015-10-29 Dcg Systems Inc Pulsed lada for acquisition of timing diagrams
JP6419893B1 (ja) * 2017-06-02 2018-11-07 浜松ホトニクス株式会社 半導体検査装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007064975A (ja) * 2005-08-26 2007-03-15 Credence Systems Corp 変調マップ表示システム及び方法
US20080218750A1 (en) * 2005-09-30 2008-09-11 Centre National D'etudes Spatialed Device for Analyzing an Integrated Circuit
JP2010190738A (ja) * 2009-02-18 2010-09-02 Renesas Electronics Corp 半導体集積回路の故障解析方法、故障解析装置、及び故障解析プログラム
JP2010197051A (ja) * 2009-02-20 2010-09-09 Toshiba Corp 故障解析装置
JP2011191209A (ja) * 2010-03-15 2011-09-29 Toshiba Corp 故障解析装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220080661A (ko) * 2020-12-07 2022-06-14 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 회로 스크리닝 시스템 및 회로 스크리닝 방법
KR102454581B1 (ko) 2020-12-07 2022-10-13 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 회로 스크리닝 시스템 및 회로 스크리닝 방법

Also Published As

Publication number Publication date
TWI732027B (zh) 2021-07-01
JP6820184B2 (ja) 2021-01-27
TW201816408A (zh) 2018-05-01
US10983162B2 (en) 2021-04-20
US20190265297A1 (en) 2019-08-29
WO2018078993A1 (ja) 2018-05-03

Similar Documents

Publication Publication Date Title
US10607900B2 (en) Inspection system and inspection method
JP6718534B2 (ja) 画像処理方法、画像処理装置、画像処理プログラム、及び画像処理プログラムを記憶した記憶媒体
US10191104B2 (en) Semiconductor device inspection device and semiconductor device inspection method
WO2018078993A1 (ja) 半導体デバイス検査方法及び半導体デバイス検査装置
JP6166032B2 (ja) 半導体デバイス検査装置及び半導体デバイス検査方法
US11971364B2 (en) Semiconductor device inspection method and semiconductor device inspection device
US10591427B2 (en) Analysis system and analysis method
JP6457546B2 (ja) 解析装置及び解析方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210104

R150 Certificate of patent or registration of utility model

Ref document number: 6820184

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250