CN113671336B - 功率器件测试装置 - Google Patents
功率器件测试装置 Download PDFInfo
- Publication number
- CN113671336B CN113671336B CN202110959548.9A CN202110959548A CN113671336B CN 113671336 B CN113671336 B CN 113671336B CN 202110959548 A CN202110959548 A CN 202110959548A CN 113671336 B CN113671336 B CN 113671336B
- Authority
- CN
- China
- Prior art keywords
- interface
- transistor
- connection terminal
- tested
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 157
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 230000015556 catabolic process Effects 0.000 claims description 40
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 16
- 229910010271 silicon carbide Inorganic materials 0.000 description 16
- XOMKZKJEJBZBJJ-UHFFFAOYSA-N 1,2-dichloro-3-phenylbenzene Chemical compound ClC1=CC=CC(C=2C=CC=CC=2)=C1Cl XOMKZKJEJBZBJJ-UHFFFAOYSA-N 0.000 description 10
- KKQWHYGECTYFIA-UHFFFAOYSA-N 2,5-dichlorobiphenyl Chemical compound ClC1=CC=C(Cl)C(C=2C=CC=CC=2)=C1 KKQWHYGECTYFIA-UHFFFAOYSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 230000001939 inductive effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本公开涉及一种功率器件测试装置，所述装置包括：测试模块，包括第一基板及第二基板，所述第一基板包括第一接口，所述第二基板包括第二接口，所述第一接口用于接入晶体管，所述第二接口用于接入二极管，所述第一接口连接于所述第二接口；控制模块，连接于所述第一接口，用于：当所述第一接口接入待测晶体管且所述第二接口未接入二极管时，对所述待测晶体管的雪崩耐量进行测试；或当所述第一接口接入预设晶体管且所述第二接口接入待测二极管时，对所述待测二极管的雪崩耐量进行测试。本公开实施例可以利用一个测试装置快速、准确、高效、灵活地实现对多种功率器件的雪崩耐量的测试，且成本较低，占用空间小。
Description
技术领域
本公开涉及测试技术领域，尤其涉及一种功率器件测试装置。
背景技术
功率器件是现代电力电子技术发展的基础，也是电气化工业里电力变换最核心的器件，SiC功率器件作为第三代宽禁带半导体功率器件，其性能在各方面都要优于硅基半导体功率器件，而器件的可靠性又是其核心竞争力，其好坏直接关系到整个电力电子产品质量的优劣。SiC功率器件在电力电子应用中，由于电感负载和电路中杂散电感的存在，di/dt快速的变化所产生的反电势可能会迫使SiC功率器件发生雪崩击穿，甚至损坏器件。而非钳位感性开关(Unclamped Inductive Switching，UIS)状况通常被认为是SiC功率器件在电路中所遭受的最极端应力情况，因此UIS测试作为评估SiC功率器件雪崩耐量可靠性的最有效方式。
目前，相关技术对功率器件雪崩耐量可靠性测试通常是需要单独的测试装置对各种类型的功率器件进行分别测试，性价比不高，且测试效率不高。
发明内容
根据本公开的一方面，提供了一种功率器件测试装置，所述装置包括：
测试模块，包括第一基板及第二基板，所述第一基板包括第一接口，所述第二基板包括第二接口，所述第一接口用于接入晶体管，所述第二接口用于接入二极管，所述第一接口连接于所述第二接口；
控制模块，连接于所述第一接口，用于：
当所述第一接口接入待测晶体管且所述第二接口未接入二极管时，对所述待测晶体管的雪崩耐量进行测试；或
当所述第一接口接入预设晶体管且所述第二接口接入待测二极管时，对所述待测二极管的雪崩耐量进行测试。
在一种可能的实施方式中，所述第一接口包括第一连接端子组、第二连接端子组、第三连接端子组，所述第二接口包括第四连接端子组、第五连接端子组、第六连接端子组，各个端子组均包括至少一个端子，
其中，所述第二连接端子组与所述第五连接端子组连接，所述第三连接端子组与所述第六连接端子组连接，所述第四连接端子组与所述第五连接端子组连接，
其中，所述第一接口的各个连接端子组用于分别连接晶体管的各极，
其中，所述第四连接端子组及所述第六连接端子组用于分别连接二极管的各极。
在一种可能的实施方式中，所述第一接口及所述第二接口的各个连接端子组均包括两个端子，各个连接端子组中的端子相连接，所述第四连接端子组的任意一个端子与所述第五连接端子组的任意一个端子相连接。
在一种可能的实施方式中，所述第一连接端子组、所述第二连接端子组、所述第三连接端子组分别与晶体管的栅极或基极、漏极或集电极、源极或发射极连接，所述第四连接端子组、所述第六连接端子组分别与二极管的阴极、阳极连接。
在一种可能的实施方式中，所述测试模块还包括：
测试模块主体，所述第一基板及所述第二基板相对设置在所述测试模块主体中；
第一测试座及第二测试座，各个测试座分别设置在所述第一接口及所述第二接口的对应位置，晶体管通过所述第一测试座连接到所述第一接口，二极管通过所述第二测试座连接到所述第二接口，所述第一测试座及所述第二测试座均从基板向外部延伸；
多个支撑部，设置于所述测试模块主体，用于支撑所述第一基板及所述第二基板。
在一种可能的实施方式中，所述控制模块包括控制单元、供电单元、电感单元，所述控制单元、所述第一接口、所述电感单元及所述供电单元依次连接，所述控制单元还连接于所述供电单元。
在一种可能的实施方式中，所述控制单元用于：
当所述第一接口接入待测晶体管且所述第二接口未接入二极管时，多次执行以下操作，直到检测到所述待测晶体管发生雪崩击穿，得到对应的第一目标电流值：
输出第一控制信号到所述第一接口以导通所述待测晶体管；
检测所述电感单元的电流大小，当所述电感单元的电流大小达到第一预设电流值时，输出第二控制信号到所述第一接口以关断所述待测晶体管；
若所述待测晶体管未发生雪崩击穿，则按照预设方式调整所述第一预设电流值；
根据所述电感单元的电感大小及所述第一目标电流值得到所述待测晶体管的雪崩耐量测试结果，
其中，所述第一目标电流值为所述待测晶体管发生雪崩击穿时对应的第一预设电流值。
在一种可能的实施方式中，所述控制单元用于：
当所述第一接口接入预设晶体管且所述第二接口接入待测二极管时，多次执行以下操作，直到检测到所述待测二极管发生雪崩击穿，得到对应的第二目标电流值：
输出第三控制信号到所述第一接口以导通所述预设晶体管；
检测所述电感单元的电流大小，当所述电感单元的电流大小达到第二预设电流值时，输出第四控制信号到所述第一接口以关断所述预设晶体管；
若所述待测二极管未发生雪崩击穿，则按照预设方式调整所述第二预设电流值；
根据所述电感单元的电感大小及所述第二目标电流值得到所述待测二极管的雪崩耐量测试结果，
其中，所述第二目标电流值为所述待测二极管发生雪崩击穿时对应的第二预设电流值。
在一种可能的实施方式中，所述预设方式包括：
从预设调整值集合中选择目标调整值，以对第一预设电流值或第二预设电流值进行调整，
其中，所述预设调整值集合中包括一个或多个调整值。
在一种可能的实施方式中，所述待测晶体管包括双极性晶体管、金属-氧化物-半导体场效应晶体管、绝缘栅双极型晶体管的任意一种，所述预设晶体管包括绝缘栅双极型晶体管。
本公开实施例通过所述测试模块可以在第一接口接入待测晶体管，在第二接口计入待测二极管，当所述第一接口接入待测晶体管且所述第二接口未接入二极管时，对所述待测晶体管的雪崩耐量进行测试；或当所述第一接口接入预设晶体管且所述第二接口接入待测二极管时，对所述待测二极管的雪崩耐量进行测试，本公开实施例可以利用一个测试装置快速、准确、高效、灵活地实现对多种功率器件的雪崩耐量的测试，且成本较低，占用空间小。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本公开。根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，这些附图示出了符合本公开的实施例，并与说明书一起用于说明本公开的技术方案。
图1示出了根据本公开一实施例的功率器件测试装置的框图。
图2示出了根据本公开一实施例的测试模块的示意图。
图3示出了根据本公开一实施例的测试模块的第一基板的示意图。
图4示出了根据本公开一实施例的测试模块的第二基板示意图。
图5示出了对待测晶体管进行测试时测试装置的示意图。
图6示出了对待测二极管进行测试时测试装置的示意图。
具体实施方式
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
在本公开的描述中，需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本公开中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本公开中的具体含义。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合，例如，包括A、B、C中的至少一种，可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。
另外，为了更好地说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。
请参阅图1，图1示出了根据本公开一实施例的功率器件测试装置的框图。
如图1所示，所述装置包括：
测试模块100，包括第一基板110及第二基板120，所述第一基板110包括第一接口P1，所述第二基板120包括第二接口P2，所述第一接口P1用于接入晶体管，所述第二接口P2用于接入二极管，所述第一接口P1连接于所述第二接口P2；
控制模块200，连接于所述第一接口P1，用于：
当所述第一接口P1接入待测晶体管且所述第二接口P2未接入二极管时，对所述待测晶体管的雪崩耐量进行测试；或
当所述第一接口P1接入预设晶体管且所述第二接口P2接入待测二极管时，对所述待测二极管的雪崩耐量进行测试。
本公开实施例通过所述测试模块100可以在第一接口P1接入待测晶体管，在第二接口P2计入待测二极管，当所述第一接口P1接入待测晶体管且所述第二接口P2未接入二极管时，对所述待测晶体管的雪崩耐量进行测试；或当所述第一接口P1接入预设晶体管且所述第二接口P2接入待测二极管时，对所述待测二极管的雪崩耐量进行测试，本公开实施例可以利用一个测试装置快速、准确、高效、灵活地实现对多种功率器件的雪崩耐量的测试，且成本较低，占用空间小。
在一种可能的实施方式中，所述待测晶体管可以包括双极性晶体管BJT、金属-氧化物-半导体场效应晶体管MOSFET、绝缘栅双极型晶体管IGBT的任意一种。
在一个示例中，所述预设晶体管可以包括绝缘栅双极型晶体管IGBT。
在一个示例中，本公开实施例的待测晶体管、待测二极管均可以为基于碳化硅SiC，氮化镓GaN等实现的高性能功率器件。
本公开实施例的测试模块100可以包括多种实现方式，以实现将第一接口P1连接于第二接口P2，并实现对接入的晶体管或二极管的雪崩耐量的测试，下面对测试模块100的可能实现方式进行示例性介绍。
在一个示例中，本公开实施例的基板可以为印刷电路板PCB(Printed CircuitBoard)。
在一种可能的实施方式中，所述第一接口P1可以包括第一连接端子组、第二连接端子组、第三连接端子组，所述第二接口P2可以包括第四连接端子组、第五连接端子组、第六连接端子组，各个端子组均包括至少一个端子，
其中，所述第二连接端子组与所述第五连接端子组连接，所述第三连接端子组与所述第六连接端子组连接，所述第四连接端子组与所述第五连接端子组连接，
其中，所述第一接口P1的各个连接端子组用于分别连接晶体管的各极，
其中，所述第四连接端子组及所述第六连接端子组用于分别连接二极管的各极。
在一种可能的实施方式中，所述第一接口P1及所述第二接口P2的各个连接端子组均可以包括两个端子，各个连接端子组中的端子相连接，所述第四连接端子组的任意一个端子与所述第五连接端子组的任意一个端子相连接。
在一种可能的实施方式中，所述第一接口P1及所述第二接口P2的各个连接端子组均可以包括一个端子，所述第四连接端子组的端子与所述第五连接端子组的端子相连接。
本公开实施例通过以上方式实现第四连接端子组、第五连接端子组的连接，并实现第二连接端子组与第五连接端子组的连接，可以使得在需要对待测二极管进行测试时，在第一接口P1插入预设晶体管，并在第二接口P2插入待测二极管，将待测二极管的两级与预设晶体管的其中两端进行连接，以利用预设晶体管的耐高压特性实现对二极管的测试，可以实现利用一个测试模块100对晶体管、二极管进行测试，节省了成本，提高了测试效率。
当然，各个连接端子组也可以包括其他数目的端子，且各个连接端子组的端子数目可以相同，也可以不同，对此，本公开实施例不做限定。
在一种可能的实施方式中，所述第一连接端子组、所述第二连接端子组、所述第三连接端子组分别与晶体管的栅极或基极、漏极或集电极、源极或发射极连接，所述第四连接端子组、所述第六连接端子组分别与二极管的阴极、阳极连接。示例性的，若与第一接口P1连接的晶体管为BJT，则所述第一连接端子组、所述第二连接端子组、所述第三连接端子组分别与晶体管的基极、集电极、发射极连接；若与第一接口P1连接的晶体管为MOSFET，则所述第一连接端子组、所述第二连接端子组、所述第三连接端子组分别与晶体管的栅极、漏极、源极；若与第一接口P1连接的晶体管为IGBT，则所述第一连接端子组、所述第二连接端子组、所述第三连接端子组分别与晶体管的栅极、集电极、发射极连接。
在一种可能的实施方式中，所述测试模块100还可以包括：
测试模块100主体，所述第一基板110及所述第二基板120相对设置在所述测试模块100主体中，示例性的，测试模块100主体可以包括罩体，罩体可以用于封装测试模块100，可以固定测试模块100的各个部件，并起到防护作用；
第一测试座及第二测试座，各个测试座分别设置在所述第一接口P1及所述第二接口P2的对应位置，晶体管通过所述第一测试座连接到所述第一接口P1，二极管通过所述第二测试座连接到所述第二接口P2，所述第一测试座及所述第二测试座均从基板向外部延伸，示例性的，第一基板110及第二基板120的各个端子组可以设置在两个想对面相对设置(向内)，第一测试座及第二测试座可以分别设置在对应基板的另一面向外部延伸，以方便插入晶体管、二极管；
多个支撑部，设置于所述测试模块100主体，用于支撑所述第一基板110及所述第二基板120，示例性的，支撑部可以为多个支撑柱，例如设置在基板的边缘、角落等位置，以支撑第一基板110及第二基板120在测试模块100主体上。
下面以具体的示例对测试模块100进行示例性介绍。
请参阅图2，图2示出了根据本公开一实施例的测试模块的示意图。
请参阅图3，图3示出了根据本公开一实施例的测试模块的第一基板的示意图。
请参阅图4，图4示出了根据本公开一实施例的测试模块的第二基板示意图。
在一个示例中，所述测试模块100可以包括测试模块100主体、第一基板110、第二基板120、第一测试座、第二测试座、支撑部，如图2所示，所述测试模块100主体可以包括保护罩1，所述支撑部可以包括支撑柱3，所述第一测试座包括测试座4，所述第一基板110包括PCB 5，所述第二基板120包括PCB 9，所述第二测试座包括测试座10。
在一个示例中，如图2所示，测试模块100的各个部件均设置在保护罩1内，支撑柱3支撑上面的PCB 5和下面的PCB 9，并固定在保护罩1内，第一接口P1及第二接口P2的接线端子分别焊接在PCB 5和PCB 9的内侧，测试座4和测试座10分别焊接在PCB 5和PCB 9的外侧上，控制模块200的三组接线(如B、C、E)分别接在PCB 5上的第一接口P1的三组接线端子上。
在一个示例中，如图2所示，当对SiC MOSFET进行UIS测试时，可以在测试座4上插上待测晶体管即SiC MOSFET 2进行测试；当对SiC二极管进行UIS测试时，可以在测试座4上插上预设晶体管即IGBT 2，该IGBT的击穿电压远高于被测SiC二极管的击穿电压，可以在测试座10上插上待测二极管即SiC二极管11进行测试。
在一个示例中，本公开实施例可以在两块PCB上分别焊接6个接线端子，上下两块PCB通过在接线端子上的接线来连通。为方便测试，测试座和被测器件都朝外放置，因此接线端子都朝内。上下PCB的左中右各有3个连接端子组，每组接线端子在PCB上都是接通的。PCB 5上的中右2组连接端子组和PCB 9上的中右2组连接端子组分别通过导线来连接，PCB9上的左边和中间的接线端子通过导线来连接。控制模块200的B、C、E三组接线分别接在PCB5的左、中、右连接端子组上。上下两块PCB通过四周的4个接线柱来支撑连接。
当对SiC MOSFET进行UIS测试时，只在上面的测试座上插入被测SiC MOSFET进行测试；当对SiC二极管进行UIS测试时，在上面的测试座上插上IGBT，该IGBT的击穿电压远高于被测的SiC二极管的击穿电压，在下面的测试座上插入被测的SiC二极管进行测试。
在一个示例中，如图3所示，第一基板110即PCB 5可以包括第一接口P1，所述第一接口P1可以包括第一连接端子组、第二连接端子组、第三连接端子组，示例性的，第一接口P1可以包括接线端子6、接线端子12、接线端子14、接线端子15、接线端子16、接线端子17，接线端子6、接线端子12、接线端子14、接线端子15、接线端子16、接线端子17可以被焊接在PCB5上，其中，第一连接端子组包括接线端子14和接线端子16，接线端子14和接线端子16在PCB5上是连通的；第二连接端子组包括接线端子6和接线端子17，接线端子6和接线端子17在PCB 5上是连通的；第三连接端子组包括接线端子12和接线端子15，接线端子12和接线端子15在PCB 5上是连通的。连接座13焊接在PCB 5上，待测晶体管2通过测试座4插在连接座13上使得晶体管的三端分别通过连接座13的三个连接部与所述第一连接端子组、所述第二连接端子组、所述第三连接端子组连接。
在一个示例中，如图4所示，第二基板120即PCB 9可以包括第二接口P2，第二接口P2包括第四连接端子组、第五连接端子组、第六连接端子组，示例性的，第一接口P1可以包括接线端子8、接线端子18、接线端子19、接线端子20、接线端子21、接线端子22，接线端子8、接线端子18、接线端子19、接线端子20、接线端子21、接线端子22可以被焊接在PCB 9上，在一个示例中，第四连接端子组可以包括接线端子20和接线端子22，接线端子20和接线端子22在PCB 9上是连通的；第五连接端子组可以包括接线端子8和接线端子18，接线端子8和接线端子18在PCB 9上是连通的；第六连接端子组可以包括接线端子19和接线端子21，接线端子19和接线端子21在PCB 9上是连通的。连接座23焊接在PCB 9上，待测二极管可以通过测试座10插在连接座23上使得二极管的两端分别通过连接座23的三个连接部与所述第四连接端子组、所述第六连接端子组连接。
在一个示例中，所述第四连接端子组的任意一个端子与所述第五连接端子组的任意一个端子相连接，例如，接线端子18和接线端子17通过导线连接，或接线端子18和接线端子6通过导线连接，或接线端子17和接线端子6通过导线连接等。
下面对控制模块200的可能实现方式进行示例性介绍。
请参阅图5、图6，图5示出了对待测晶体管进行测试时测试装置的示意图，图6示出了对待测二极管进行测试时测试装置的示意图。
在一种可能的实施方式中，所述控制模块200可以包括控制单元、供电单元、电感单元，所述控制单元可以包括信号发生器S、电流检测器I、电流比较器(未示出)、雪崩击穿判断组件(未示出)等，其中，信号发生器S可以产生电平信号以对晶体管的导通状态进行控制；电流检测器I可以检测电感单元的电流；电流比较器可以将检测到的电感电流与预设电流进行比较，得到比较结果；雪崩击穿判断组件可以对晶体管、二极管是否发生雪崩击穿进行判断。本公开实施例对控制单元的实现方式不做限定，对信号发生器、电流检测器、电流比较器、雪崩击穿判断组件的实现方式不做限定，本领域技术人员可以根据需要采用相关技术实现。
在一个示例中，如图5及图6所示，所述控制单元(如信号发生器S)、所述第一接口P1(即测试模块10010)、所述电感单元L及所述供电单元DC依次连接，所述控制单元(如信号发生器S)还连接于所述供电单元DC。示例性的，如图5所示，控制模块200可以包括三个端子分别与测试模块100的第一接口P1的三个连接端子组连接在连接点N1、连接点N2、连接点N3。
在一种可能的实施方式中，所述控制单元可以用于：
当所述第一接口P1接入待测晶体管且所述第二接口P2未接入二极管时，多次执行以下操作，直到检测到所述待测晶体管发生雪崩击穿，得到对应的第一目标电流值：
输出第一控制信号(如高电平信号)到所述第一接口P1以导通所述待测晶体管；
检测所述电感单元的电流大小，当所述电感单元的电流大小达到第一预设电流值时，输出第二控制信号(如低电平信号)到所述第一接口P1以关断所述待测晶体管；若所述待测晶体管未发生雪崩击穿，则按照预设方式调整所述第一预设电流值；
根据所述电感单元的电感大小及所述第一目标电流值得到所述待测晶体管的雪崩耐量测试结果，
其中，所述第一目标电流值为所述待测晶体管发生雪崩击穿时对应的第一预设电流值。
在一个示例中，在首次对待测晶体管进行测试时，可以设置一个较小的第一预设电流值，并输出第一控制信号(如高电平信号)到所述第一接口P1以导通所述待测晶体管；检测所述电感单元的电流大小，当所述电感单元的电流大小达到第一预设电流值时，输出第二控制信号(如低电平信号)到所述第一接口P1以关断所述待测晶体管；若所述待测晶体管未发生雪崩击穿，则按照预设方式调整所述第一预设电流值，如可以在该较小的第一预设电流值的基础上加上一个调整值；若待测晶体管未发生雪崩击穿，本公开实施例可以进行第二次测试，如输出第一控制信号(如高电平信号)到所述第一接口P1以导通所述待测晶体管；检测所述电感单元的电流大小，当所述电感单元的电流大小达到调整后的第一预设电流值时，输出第二控制信号(如低电平信号)到所述第一接口P1以关断所述待测晶体管，若所述待测晶体管未发生雪崩击穿，则按照预设方式继续调整所述第一预设电流值，并进行下一次测试，循环上述过程，直到待测晶体管发生雪崩击穿，利用发生雪崩击穿时对应的第一预设电流值作为第一目标电流值，以确定待测晶体管的雪崩耐量。
在一个示例中，如图5所示，控制模块200的信号发生器S可以产生一个高电平的第一控制信号，使被测的待测晶体管导通，直流电源DC、电感L和被测器件Q形成充电回路，电感L储能，并且流过电感L中的电流逐渐上升，当达到设定的第一预设电流值大小时，信号发生器S产生的控制信号由高变为低，即输出低电平的第二控制信号以关断待测晶体管，此时电感上的电流瞬间减小，会在待测晶体管的漏极(即连接点N2)产生很高的电压(L*di/dt)，可能使待测晶体管进入雪崩击穿状态。
在一个示例中，经过多次测试后，可以确定第一目标电流值。
在一个示例中，本公开可以所述第一目标电流值为所述待测晶体管发生雪崩击穿时对应的第一预设电流值，例如可以通过公式1得到所述待测晶体管的雪崩耐量测试结果。
其中，E表示雪崩耐量，L表示电感单元的电感，I表示第一目标电流值。
在一种可能的实施方式中，所述控制单元还可以用于：
当所述第一接口P1接入预设晶体管且所述第二接口P2接入待测二极管时，多次执行以下操作，直到检测到所述待测二极管发生雪崩击穿，得到对应的第二目标电流值：
输出第三控制信号到所述第一接口P1以导通所述预设晶体管；
检测所述电感单元的电流大小，当所述电感单元的电流大小达到第二预设电流值时，输出第四控制信号到所述第一接口P1以关断所述预设晶体管；
若所述待测二极管未发生雪崩击穿，则按照预设方式调整所述第二预设电流值；
根据所述电感单元的电感大小及所述第二目标电流值得到所述待测二极管的雪崩耐量测试结果，
其中，所述第二目标电流值为所述待测二极管发生雪崩击穿时对应的第二预设电流值。
在一个示例中，当首次对待测二极管进行测试时，可以设置一个较小的第二预设电流值，输出第三控制信号(如高电平信号)到所述第一接口P1以导通所述预设晶体管(IGBT)；检测所述电感单元的电流大小，当所述电感单元的电流大小达到第二预设电流值时，输出第四控制信号(如低电平信号)到所述第一接口P1以关断所述预设晶体管；若所述待测二极管未发生雪崩击穿，则按照预设方式调整所述第二预设电流值，如可以在该较小的第二预设电流值的基础上加上一个调整值；若待测二极管未发生雪崩击穿，本公开实施例可以进行第二次测试，如再次输出第三控制信号(如高电平信号)到所述第一接口P1以导通所述预设晶体管(IGBT)；检测所述电感单元的电流大小，当所述电感单元的电流大小达到第二预设电流值时，输出第四控制信号(如低电平信号)到所述第一接口P1以关断所述预设晶体管；若所述待测二极管未发生雪崩击穿，则按照预设方式调整所述第二预设电流值，并进行下一次测试，循环上述过程，直到待测二极管发生雪崩击穿，利用发生雪崩击穿时对应的第二预设电流值作为第二目标电流值，以确定待测二极管的雪崩耐量。
在一个示例中，如图6所示，测试时，可以将IGBT连接到第一基板110的第一接口P1，IGBT的击穿电压远高于被测的SiC二极管的击穿电压，将被测器件SiC二极管连接到第二基板120的第二接口P2，使待测二极管的阴极和阳极与IGBT Q2的集电极和发射极分别相连。
在一个示例中，如图6所示，控制模块200的信号发生器S产生一个高电平的第三控制信号，使IGBT Q2导通，直流电源DC、电感L和IGBT Q2形成充电回路，电感L储能，并且流过电感L中的电流逐渐上升，当达到设定的第二预设电流值大小时，信号发生器S产生的电平由高变为低，即输出低电平的第四控制信号以关断IGBT Q2，此时电感上的电流瞬间减小，会在待测二极管的阴极(连接点N2)产生很高的电压(L*di/dt)，可能使待测二极管进入雪崩击穿状态。
在一个示例中，经过多次测试后，可以确定第二目标电流值。
在一个示例中，本公开实施例可以根据所述电感单元的电感大小及所述第二目标电流值得到所述待测二极管的雪崩耐量测试结果，例如，可以通过公式1得到所述待测二极管的雪崩耐量测试结果，在该情况下，I表示第二目标电流值。
下面对第一预设电流值或第二预设电流值的调整的预设方式进行示例性介绍。
在一个示例中，所述预设方式包括：从预设调整值集合中选择目标调整值，以对第一预设电流值或第二预设电流值进行调整，其中，所述预设调整值集合中包括一个或多个调整值。本公开实施例对预设调整值集合中的调整值的大小不做限定，调整值集合可以包括多个大小不同的调整值，在初次调整时，可以选择较大的调整值对第一预设电流值或第二预设电流值进行调整，以减小调整次数，提高测试效率；也可以选择较小的调整值对第一预设电流值或第二预设电流值进行调整，以提高调整精度。当然，本公开实施例还可以通过多次测试以进一步提高测试精度，例如，可以对待测晶体管及待测二极管进行多轮测试，每轮测试包括多次确定目标电流值的过程，在第一轮测试中，可以选择较大的预设电流值以初步确定发生雪崩击穿的目标电流值；在第二轮测试中，以目标电流值为基础(即将第一轮测试确定的目标电流值作为第二轮测试中的预设电流值)，选择一个较小调整值逐渐降低预设电流值以确定第二轮测试中的目标电流值，通过循环的方式(逐渐降低调整值的大小)，逐渐提高获得的目标电流值的精度，从而提高对待测器件的雪崩耐量的测试精度。
本公开实施例通过所述测试模块100可以在第一接口P1接入待测晶体管，在第二接口P2计入待测二极管，当所述第一接口P1接入待测晶体管且所述第二接口P2未接入二极管时，对所述待测晶体管的雪崩耐量进行测试；或当所述第一接口P1接入预设晶体管且所述第二接口P2接入待测二极管时，对所述待测二极管的雪崩耐量进行测试，本公开实施例可以利用一个测试装置快速、准确、高效、灵活地实现对多种功率器件的雪崩耐量的测试，且成本较低，占用空间小。
以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
Claims (9)
1.一种功率器件测试装置，其特征在于，所述装置包括：
测试模块，包括第一基板及第二基板，所述第一基板包括第一接口，所述第二基板包括第二接口，所述第一接口用于接入晶体管，所述第二接口用于接入二极管，所述第一接口连接于所述第二接口；
控制模块，连接于所述第一接口，用于：
当所述第一接口接入待测晶体管且所述第二接口未接入二极管时，对所述待测晶体管的雪崩耐量进行测试；或
当所述第一接口接入预设晶体管且所述第二接口接入待测二极管时，对所述待测二极管的雪崩耐量进行测试，
所述测试模块还包括：
测试模块主体，所述第一基板及所述第二基板相对设置在所述测试模块主体中；
第一测试座及第二测试座，各个测试座分别设置在所述第一接口及所述第二接口的对应位置，晶体管通过所述第一测试座连接到所述第一接口，二极管通过所述第二测试座连接到所述第二接口，所述第一测试座及所述第二测试座均从基板向外部延伸；
多个支撑部，设置于所述测试模块主体，用于支撑所述第一基板及所述第二基板。
2.根据权利要求1所述的装置，其特征在于，所述第一接口包括第一连接端子组、第二连接端子组、第三连接端子组，所述第二接口包括第四连接端子组、第五连接端子组、第六连接端子组，各个端子组均包括至少一个端子，
其中，所述第二连接端子组与所述第五连接端子组连接，所述第三连接端子组与所述第六连接端子组连接，所述第四连接端子组与所述第五连接端子组连接，
其中，所述第一接口的各个连接端子组用于分别连接晶体管的各极，
其中，所述第四连接端子组及所述第六连接端子组用于分别连接二极管的各极。
3.根据权利要求2所述的装置，其特征在于，所述第一接口及所述第二接口的各个连接端子组均包括两个端子，各个连接端子组中的端子相连接，所述第四连接端子组的任意一个端子与所述第五连接端子组的任意一个端子相连接。
4.根据权利要求2所述的装置，其特征在于，所述第一连接端子组、所述第二连接端子组、所述第三连接端子组分别与晶体管的栅极或基极、漏极或集电极、源极或发射极连接，所述第四连接端子组、所述第六连接端子组分别与二极管的阴极、阳极连接。
5.根据权利要求1所述的装置，其特征在于，所述控制模块包括控制单元、供电单元、电感单元，所述控制单元、所述第一接口、所述电感单元及所述供电单元依次连接，所述控制单元还连接于所述供电单元。
6.根据权利要求5所述的装置，其特征在于，所述控制单元用于：
当所述第一接口接入待测晶体管且所述第二接口未接入二极管时，多次执行以下操作，直到检测到所述待测晶体管发生雪崩击穿，得到对应的第一目标电流值：
输出第一控制信号到所述第一接口以导通所述待测晶体管；
检测所述电感单元的电流大小，当所述电感单元的电流大小达到第一预设电流值时，输出第二控制信号到所述第一接口以关断所述待测晶体管；
若所述待测晶体管未发生雪崩击穿，则按照预设方式调整所述第一预设电流值；根据所述电感单元的电感大小及所述第一目标电流值得到所述待测晶体管的雪崩耐量测试结果，
其中，所述第一目标电流值为所述待测晶体管发生雪崩击穿时对应的第一预设电流值。
7.根据权利要求5所述的装置，其特征在于，所述控制单元用于：
当所述第一接口接入预设晶体管且所述第二接口接入待测二极管时，多次执行以下操作，直到检测到所述待测二极管发生雪崩击穿，得到对应的第二目标电流值：
输出第三控制信号到所述第一接口以导通所述预设晶体管；
检测所述电感单元的电流大小，当所述电感单元的电流大小达到第二预设电流值时，输出第四控制信号到所述第一接口以关断所述预设晶体管；
若所述待测二极管未发生雪崩击穿，则按照预设方式调整所述第二预设电流值；根据所述电感单元的电感大小及所述第二目标电流值得到所述待测二极管的雪崩耐量测试结果，
其中，所述第二目标电流值为所述待测二极管发生雪崩击穿时对应的第二预设电流值。
8.根据权利要求6或7所述的装置，其特征在于，所述预设方式包括：
从预设调整值集合中选择目标调整值，以对第一预设电流值或第二预设电流值进行调整，
其中，所述预设调整值集合中包括一个或多个调整值。
9.根据权利要求1所述的装置，其特征在于，所述待测晶体管包括双极性晶体管、金属-氧化物-半导体场效应晶体管、绝缘栅双极型晶体管的任意一种，所述预设晶体管包括绝缘栅双极型晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110959548.9A CN113671336B (zh) | 2021-08-20 | 2021-08-20 | 功率器件测试装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110959548.9A CN113671336B (zh) | 2021-08-20 | 2021-08-20 | 功率器件测试装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113671336A CN113671336A (zh) | 2021-11-19 |
| CN113671336B true CN113671336B (zh) | 2024-03-08 |
Family
ID=78544286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110959548.9A Active CN113671336B (zh) | 2021-08-20 | 2021-08-20 | 功率器件测试装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113671336B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1099542A (en) * | 1964-01-06 | 1968-01-17 | Egyesuelt Izzolampa | Method and apparatus for measuring breakdown voltages of diodes and transistors |
| JP2005150513A (ja) * | 2003-11-18 | 2005-06-09 | Sharp Corp | 半導体装置の検査用治具および半導体装置の製造方法 |
| CN101452030A (zh) * | 2007-11-28 | 2009-06-10 | 京元电子股份有限公司 | 插座基板上具有开关元件的测试装置 |
| CN202794246U (zh) * | 2012-09-27 | 2013-03-13 | 贵州航天计量测试技术研究所 | 一种smd系列封装晶体管试验用的夹具 |
| CN103076550A (zh) * | 2012-12-28 | 2013-05-01 | 杭州士兰微电子股份有限公司 | 半导体二极管的雪崩耐量测试装置及其测试方法与应用 |
| KR20150006955A (ko) * | 2013-07-09 | 2015-01-20 | 주식회사 오킨스전자 | 엘이디모듈 테스트장치 |
| TW201816408A (zh) * | 2016-10-26 | 2018-05-01 | 日商濱松赫德尼古斯股份有限公司 | 半導體元件檢查方法及半導體元件檢查裝置 |
| CN208334522U (zh) * | 2018-06-11 | 2019-01-04 | 南京尤尼泰信息科技有限公司 | 一种适用于多种规格晶振的测试系统 |
| CN209946224U (zh) * | 2019-04-22 | 2020-01-14 | 深圳市新啟电子科技有限公司 | 一种ic测试座 |
| CN111812359A (zh) * | 2018-07-18 | 2020-10-23 | 北京世纪金光半导体有限公司 | 一种SiC MOSFET通用双脉冲测试夹具 |
| CN112462223A (zh) * | 2020-11-24 | 2021-03-09 | 苏州朗之睿电子科技有限公司 | 一种半导体芯片测试座 |
-
2021
- 2021-08-20 CN CN202110959548.9A patent/CN113671336B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1099542A (en) * | 1964-01-06 | 1968-01-17 | Egyesuelt Izzolampa | Method and apparatus for measuring breakdown voltages of diodes and transistors |
| JP2005150513A (ja) * | 2003-11-18 | 2005-06-09 | Sharp Corp | 半導体装置の検査用治具および半導体装置の製造方法 |
| CN101452030A (zh) * | 2007-11-28 | 2009-06-10 | 京元电子股份有限公司 | 插座基板上具有开关元件的测试装置 |
| CN202794246U (zh) * | 2012-09-27 | 2013-03-13 | 贵州航天计量测试技术研究所 | 一种smd系列封装晶体管试验用的夹具 |
| CN103076550A (zh) * | 2012-12-28 | 2013-05-01 | 杭州士兰微电子股份有限公司 | 半导体二极管的雪崩耐量测试装置及其测试方法与应用 |
| KR20150006955A (ko) * | 2013-07-09 | 2015-01-20 | 주식회사 오킨스전자 | 엘이디모듈 테스트장치 |
| TW201816408A (zh) * | 2016-10-26 | 2018-05-01 | 日商濱松赫德尼古斯股份有限公司 | 半導體元件檢查方法及半導體元件檢查裝置 |
| CN208334522U (zh) * | 2018-06-11 | 2019-01-04 | 南京尤尼泰信息科技有限公司 | 一种适用于多种规格晶振的测试系统 |
| CN111812359A (zh) * | 2018-07-18 | 2020-10-23 | 北京世纪金光半导体有限公司 | 一种SiC MOSFET通用双脉冲测试夹具 |
| CN209946224U (zh) * | 2019-04-22 | 2020-01-14 | 深圳市新啟电子科技有限公司 | 一种ic测试座 |
| CN112462223A (zh) * | 2020-11-24 | 2021-03-09 | 苏州朗之睿电子科技有限公司 | 一种半导体芯片测试座 |
Non-Patent Citations (1)
| Title |
|---|
| 功率MOSFET雪崩能量及雪崩失效分析;刘松;杨营;;电子技术应用(04);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113671336A (zh) | 2021-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8970235B2 (en) | Semiconductor test device, semiconductor test circuit connection device, and semiconductor test method | |
| US10170395B2 (en) | Semiconductor device and a manufacturing method of the semiconductor device | |
| US10958125B2 (en) | Non-drive end shield with a circuit board with central region and bent tooth regions | |
| CN107924913A (zh) | 半导体装置及半导体装置的制造方法 | |
| US20170012555A1 (en) | Electric Power Conversion Device | |
| CN105609440A (zh) | 功率半导体模块的制造方法及其中间装配单元 | |
| CN113671336B (zh) | 功率器件测试装置 | |
| US7768283B1 (en) | Universal socketless test fixture | |
| JP6655436B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US7295021B2 (en) | Process and circuit for protection of test contacts in high current measurement of semiconductor components | |
| Li | Packaging design of IGBT power module using novel switching cells | |
| CN115561601A (zh) | 一种压接型igbt子模组测试适配器及测试设备 | |
| CN111812359A (zh) | 一种SiC MOSFET通用双脉冲测试夹具 | |
| CN104882388A (zh) | 基于dbc基板的子单元耐压检测系统及方法 | |
| JP2023113967A (ja) | 半導体素子試験装置 | |
| KR100986928B1 (ko) | 파워 모듈을 테스트하기 위한 방법 및 장치 | |
| CN203191512U (zh) | 应用于有机薄膜场效应晶体管测试的装置 | |
| CN103543337A (zh) | 用于电容测试组件的电容测试器件和方法 | |
| CN107305852B (zh) | 一种基于开关特性测量的igbt芯片筛选结构 | |
| CN115586391A (zh) | 电性测试电路、芯片、系统、方法、电子设备和存储介质 | |
| CN212965280U (zh) | 适用于芯片测试系统的测试平台 | |
| Kozarik et al. | Development of a device for on-die double-pulse testing and measurement of dynamic on-resistance of GaN HEMTs | |
| Dalessandro et al. | Online and offline isolated current monitoring of parallel switched high-voltage multi-chip IGBT modules | |
| EP2662694A1 (en) | Chip socket | |
| US9846182B2 (en) | High di/dt capacity measurement hardware |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |