JP2011188708A - スイッチング電源 - Google Patents

Abstract

【課題】大容量の偏励磁防止用のコンデンサを使用することなく、トランスが偏励磁の状態となることを防止するスイッチング電源を提供する。
【解決手段】本発明のスイッチング電源は、複数の一次巻線を有するトランスと、一次巻線毎に直列に設けられたスイッチ素子と、一次巻線及び前記スイッチ素子と直列に設けられた抵抗と、抵抗の両端の電圧に基づき、スイッチ素子各々に流れる一次巻線の励磁電流を測定し、当該励磁電流が一次巻線間で等しい電流値となるようにスイッチ素子各々の制御を行う制御部とを有する。
【選択図】図１

Description

本発明は、スイッチング電源に関するものである。

図５は、従来のスイッチング電源の回路構成を示す図である。図５において、絶縁型コンバータ２００（スイッチング電源）は、フルブリッジ型のコンバータであり、一次巻線ｎ１と二次巻線ｎ２及びｎ３とを有し一次側と二次側を絶縁するトランスＴＲ１と、トランスＴＲ１の一次巻線ｎ１を正負に極性を変えて励磁するスイッチＱ１〜Ｑ４からなる励磁回路と、一次巻線ｎ１の励磁により二次巻線ｎ２及びｎ３に流れる電流を整流するダイオードＤ１及びＤ２からなるセンタータップ整流回路と、この二次巻線ｎ２及びｎ３に流れる電流を平滑化するインダクタＬｏ１及びコンデンサＣｏからなる平滑化回路とを備えている。
図５の絶縁型コンバータ２００においては、トランスＴＲ１の一次巻線ｎ１と直列にコンデンサＣ１を設けることによって、トランスＴＲ１が偏励磁の状態となることを防止している。

また、スイッチング電源として、トランスの１次側において電源間に直列に接続された第１及び第２の入力コンデンサの中点電位に基づいて、励磁電流の導通と非導通とを切り換える第１及び第２のスイッチの導通期間の差を制御することにより、トランスの偏励磁を防止する構成もある（例えば、特許文献１参照）。

特開２００３−８８１１３号公報

しかしながら、上述した図５の絶縁型コンバータでは、偏励磁防止用のコンデンサＣ１として、負荷を駆動する主回路電流を流すために大きなリップル電流を流す能力、すなわち大容量が必要となる。偏励磁防止用のコンデンサＣ１の容量が小さい場合、トランスＴＲ１に印加できる電圧が小さいものとなり、コンバータの効率が低下してしまうからである。さらに、励磁する際に極性を変えた信号を印加するために、電極には極性を有するものが使用できないことから、大容量で高価な部品を使用せざるを得ない。
また、上述した特許文献１のスイッチング電源においても、図５と同様に、大容量のコンデンサが必要となる。
このため、従来のスイッチング電源は、大容量の偏励磁防止用のコンデンサを使用する必要があるため、製造コストが増大してしまうという問題があった。

本発明は、このような事情に鑑みてなされたものであり、大容量の偏励磁防止用のコンデンサを使用することなく、トランスが偏励磁の状態となることを防止するスイッチング電源を提供することを目的とする。

本発明のスイッチング電源は、複数の巻線を有するトランスと、前記巻線のうち駆動する駆動巻線に直列に設けられた、当該巻線を駆動する複数のスイッチ素子と、前記駆動巻線及び前記スイッチ素子と直列に設けられた抵抗と、前記抵抗の両端の電圧に基づき前記スイッチ素子各々に流れる前記駆動巻線の励磁電流を測定し、当該励磁電流が前記スイッチ素子間で等しい電流値となるように当該スイッチ素子各々の制御を行う制御部とを有することを特徴とする。

本発明のスイッチング電源は、前記制御部は、前記励磁電流が最も少ないスイッチ素子のオン時間を長くし、前記励磁電流が最も大きなスイッチ素子のオン時間を短くすることを特徴とする。

本発明のスイッチング電源は、前記励磁電流の差と、励磁電流が大きい方のスイッチ素子のオン時間を短くし、励磁電流が小さい方のスイッチ素子のオン時間を長くする補正時間とが対応付けられているテーブルを有し、前記制御部は、測定された励磁電流の差に応じた補正時間を前記テーブルから読み出し、当該補正時間でパルス幅を補正するパルス幅補正部と、前記補正されたパルス幅で前記スイッチ素子を駆動するパルス駆動部とを有することを特徴とする。

本発明のスイッチング電源は、前記抵抗毎に、当該抵抗の両端の電圧を保持するピークホールド部が設けられていることを特徴とする。

本発明のスイッチング電源は、スイッチング電源の出力電圧に基づき前記スイッチ素子のオン時間を求める電圧制御部を有し、前記制御部は、前記電圧制御部が求めたオン時間を前記補正時間により補正し、当該補正されたパルス幅でスイッチ素子を制御することを特徴とする。

本発明のスイッチング電源は、前記抵抗のインピーダンスが、前記スイッチ素子の導通状態のインピーダンスより小さいことを特徴とする。

この発明によれば、偏励磁対策にコンデンサに代えて抵抗を用いているため、偏励磁の対策に用いる回路の実装スペースを削減することができ、装置全体を小型化することが可能となる。
また、この発明によれば、偏励磁対策に抵抗を用いているので、従来のように高価なコンデンサを用いる必要がなく、装置全体のコストを低減することが可能となる。

本発明の第１の実施形態によるスイッチング電源の構成例を示す概略ブロック図である。 図１のスイッチング電源の動作例を説明する波形図である。 本発明の第２の実施形態によるスイッチング電源の構成例を示す概略ブロック図である。 本発明の第３の実施形態によるスイッチング電源の構成例を示す概略ブロック図である。 従来のスイッチング電源の構成を示す概略ブロック図である。

＜第１の実施形態＞
以下、図面を参照して、本発明の第１の実施形態について説明する。図１は、この発明の第１の実施形態によるスイッチング電源の構成例を示す概略ブロック図である。
図１に示すスイッチング電源は、フルブリッジ型のＤＣ／ＤＣコンバータであり、トランスＴＳ、制御部１００、スイッチＳ１、スイッチＳ２、ダイオードＤ１、ダイオードＤ２、ダイオードＤ３、ダイオードＤ４、コンデンサＣ１０、コンデンサＣ１１、コイルＬ１１を有している。
ここで、スイッチＳ１及びＳ２の各々は、絶縁ゲート型のバイポーラトランジスタであり、コレクタ、エミッタ、ゲートの端子を有している。
また、スイッチＳ１及びＳ２の各々は、ＭＯＳ（Metal-Oxide-Semiconductor）トランジスタ、あるいはＧＴＯ（Gate Turn-Off thyristor）などを用いてもよい。
トランスＴＳは、一次巻線ＬＡ１及びこの一次巻線ＬＡ１に対する二次巻線ＬＡ２と、一次巻線ＬＢ１及びこの一次巻線ＬＢ１に対する二次巻線ＬＢ２とからなる。

スイッチング電源の入力端子ＴＩＨには直流電源ＢＡＴのプラス側が接続され、入力端子ＴＩＬには直流電源ＢＡＴのマイナス側が接続されている。また、入力端子ＴＩＬは、接地点に接続されている。
また、スイッチング電源の出力端子ＴＯＨには負荷のプラス側が接続され、出力端子ＴＯＬには負荷のマイナス側が接続されている。

コンデンサＣ１０は、平滑用のコンデンサであり、入力端子ＴＩＨと入力端子ＴＩＬとの間に介挿されている。
トランスＴＳは、一次巻線ＬＡ１及びＬＢ１の各々の一方の端子である共通端子ＴＬ１Ｃが、入力端子ＴＩＨに接続されている。
また、トランスＴＳは、一次巻線ＬＡ１の他方の端子ＴＬ１１がスイッチＳ１のコレクタに接続され、一次巻線ＬＢ１の他方の端子ＴＬ１２がスイッチＳ２のコレクタに接続されている。
また、トランスＴＳは、二次巻線ＬＡ２及びＬＢ２の各々の一方の端子である共通端子ＴＬ２Ｃが、出力端子ＴＯＬに接続されている。
また、トランスＴＳは、二次巻線ＬＡ２の他方の端子ＴＬ２１がダイオードＤ３のアノードに接続され、二次巻線ＬＢ２の他方の端子ＴＬ２２がダイオードＤ４のアノードに接続されている。

スイッチＳ１は、ゲートにゲート信号ｇ１が入力され、ソースが抵抗Ｒ１を介して入力端子ＴＩＬに接続されている。この抵抗Ｒ１は、スイッチＳ１のオン抵抗より十分に低い抵抗値であることが望ましい。
スイッチＳ２は、ゲートにゲート信号ｇ２が入力され、ソースが抵抗Ｒ２を介して入力端子ＴＩＬに接続されている。この抵抗Ｒ２は、スイッチＳ２のオン抵抗より十分に低い抵抗値であることが望ましい。
スイッチＳ１及びスイッチＳ２は、同様の特性のバイポーラトランジスタが用いられている。このため、抵抗Ｒ１及び抵抗Ｒ２とは、同一の抵抗値の抵抗が用いられる。

ダイオードＤ１は、カソードがスイッチＳ１のコレクタに接続され、アノードがスイッチＳ１のソースに接続されている。
ダイオードＤ２は、カソードがスイッチＳ２のコレクタに接続され、アノードがスイッチＳ２のソースに接続されている。

ダイオードＤ３は、アノードが端子ＴＬ２１に接続され、カソードがコイルＬ１１の一端に接続されている。
ダイオードＤ４は、アノードが端子ＴＬ２２に接続され、カソードがコイルＬ１１の一端に接続されている。
コイルＬ１１は、他端が出力端子ＴＯＨに接続されている。
コンデンサＣ１１は、出力端子ＴＯＨと出力端子ＴＯＬとの間に介挿されている。

次に、制御回路１００は、ピークホールド部１、ピークホールド部２、差分演算部３、パルス幅補正部４、電圧制御部５及びパルス駆動部６を有している。
電圧制御部５は、出力端子ＴＯＨの電圧ＶＯＨと出力端子ＴＯＬの電圧ＶＯＬとの差電圧ＶＨＬを求める。
電圧制御部５は、求めた差電圧ＶＨＬと、内部に予め設定された設定電圧ＶＴとの差電圧ＶＣを求める。
電圧制御部５は、求めた差電圧ＶＣに対応したゲート信号のパルス幅を、公知のＰＩＤ（Proportional Integral Derivative Control）制御等により算出し、このパルス幅を示すパルス幅データを含む制御信号ＣＯＮＴをパルス駆動部６に出力する。

すなわち、電圧制御部５は、例えば、ＰＩＤ制御を用いた場合、パルス幅データを、出力値である差電圧ＶＨＬと、目標値である設定電圧ＶＴとの偏差である差電圧ＶＣの一次関数として算出する。
電圧制御部５は、上述したパルス幅データに基づくパルス幅の算出を、後述するゲート信号ｇ１及びゲート信号ｇ２のパルス幅の制御周期毎に行い、次の制御周期のゲート信号のパルス幅を求め、パルス駆動部６に対して出力する。

パルス駆動部６は、電圧制御部５から供給される制御信号ＣＯＮＴに含まれるパルス幅データが示すゲート信号ｇ１及びゲート信号ｇ２の各々のパルス幅を、後述するパルス幅補正部４からの補正信号ＭＤ１及びＭＤ２（後述）により補正し、補正後のパルス幅を有するゲート信号ｇ１及びｇ２をスイッチＳ１及びスイッチＳ２へ出力する。ここで、電圧制御部５から供給されるゲート信号ｇ１及びゲート信号ｇ２のパルス幅は、ＰＩＤ制御により求めたパルス幅データに基づいて算出されたものであり、同一の幅である。

ピークホールド部１は、スイッチＳ１のソースの電圧のピーク電圧ＶＰ１を保持する。このピーク電圧ＶＰ１は、抵抗Ｒ１の抵抗値に対応した電圧降下の電圧値であり、スイッチＳ１のゲートがオン状態の際に、一次巻線ＬＡ１からスイッチＳ１を介して抵抗Ｒ１へと流れる励磁電流Ｉ１のピーク電流値に対応した電圧値である。
ピークホールド部２は、スイッチＳ２のソースの電圧のピーク電圧ＶＰ２を保持する。このピーク電圧ＶＰ２は、抵抗Ｒ２の抵抗値に対応した電圧降下の電圧値であり、スイッチＳ２のゲートがオン状態の際に、一次巻線ＬＢ１からスイッチＳ２を介して抵抗Ｒ２に流れる励磁電流Ｉ２のピーク電流値に対応した電圧値である。

差分演算部３は、ピークホールド部１がホールドしているピーク電圧ＶＰ１と、ピークホールド部２がホールドしているピーク電圧ＶＰ２との差電圧ＶＰ１２（＝ＶＰ１−ＶＰ２）を、パルス幅補正部４から供給されるリセット信号ＲＥＳＥＴの入力されたタイミングにて演算して求める。
また、差分演算部３は、この演算した差電圧ＶＰ１２を、次にリセット信号ＲＥＳＥＴが入力されるまで保持し、この保持した差電圧ＶＰ１２をパルス幅補正部４に対して出力する。
また、差分演算部３は、差電圧ＶＰ１２を保持した後、ピークホールド部１及びピークホールド部２各々に対し、リセット信号ＲＥＳを出力する。
これにより、ピークホールド部１及び２の各々は、差分演算部３から供給されるリセット信号ＲＥＳが供給されると、それぞれホールドしているピーク電圧ＶＰ１、ピーク電圧ＶＰ２をリセットする。

パルス幅補正部４は、パルス駆動部６から入力されるいずれか一方のゲート信号の周期を制御周期として、ゲート信号のパルス幅の補正処理を行う。
以下、本実施形態においては、ゲート信号ｇ１の周期を制御周期Ｔ１（後述）として説明を行う。
パルス幅補正部４は、ゲート信号ｇ１のパルスの立ち上がりに同期させて、リセット信号ＲＥＳＥＴを生成して、この生成したリセット信号ＲＥＳＥＴを、差分演算部３に対して出力する。

また、パルス幅補正部４は、リセット信号ＲＥＳＥＴを出力した後（例えば、直後）に、差分演算部３の出力する差電圧ＶＰ１２を読み込む。
パルス幅補正部４は、読み込んだ差電圧Ｖ１２が正か負かの判定を行い、差電圧が正の場合、すなわちピーク電圧ＶＰ１がピーク電圧ＶＰ２より大きい場合、制御信号ＭＤ１をパルス駆動部６へ出力する。この制御信号ＭＤ１は、ゲート信号ｇ１のパルス幅を減少させ、ゲート信号ｇ２のパルス幅を増加させるように、後述する補正信号ＭＤ１及び補正信号ＭＤ２の制御を行う信号である。
一方、パルス幅補正部４は、差電圧Ｖ１２が負の場合、すなわちピーク電圧ＶＰ１がピーク電圧ＶＰ２より小さい場合、制御信号ＭＤ２をパルス駆動部６へ出力する。この制御信号ＭＤ２は、ゲート信号ｇ１のパルス幅を増加させ、ゲート信号ｇ２のパルス幅を減少させるように、後述する補正信号ＭＤ１及び補正信号ＭＤ２の制御を行う信号である。
また、パルス幅補正部４は、差電圧が０、あるいは予め設定した閾値以下の電圧値の場合、制御信号ＭＤ１及びＭＤ２のいずれも出力しない。

パルス駆動部６は、内部にゲート信号ｇ１のパルス幅の補正情報Ｄ１を記憶する記憶部Ｋ１と、ゲート信号ｇ２のパルス幅の補正情報Ｄ２を記憶する記憶部Ｋ２とを有している。補正情報Ｄ１及び補正情報Ｄ２は、＋または−の極性を有する整数のデータである。
パルス駆動部６は、記憶部Ｋ１に記憶されている補正情報Ｄ１により、ゲート信号ｇ１のパルス幅を制御する。ここで、パルス駆動部６は、ゲート信号ｇ１のパルス幅を、予め設定された単位幅ＴＤに補正情報Ｄ１を乗じた幅分だけ補正する。
例えば、パルス駆動部６は、記憶部Ｋ１に記憶されている補正情報Ｄ１が＋２である場合、ゲート信号ｇ１のパルス幅をＴＤ×２の幅分だけ増加させ、このパルス幅を増加させたゲート信号を最終的なゲート信号ｇ１としてスイッチＳ１のゲートに対して出力する。一方、パルス駆動部６は、記憶部Ｋ１に記憶されている補正情報Ｄ１が−１である場合、ゲート信号ｇ１のパルス幅をＴＤ×１の幅分だけ減少させ、このパルス幅を減少させたゲート信号を最終的なゲート信号ｇ１として、スイッチＳ１のゲートに対して出力する。

同様に、パルス駆動部６は、記憶部Ｋ２に記憶されている補正情報Ｄ２により、ゲート信号ｇ２のパルス幅を制御する。ここで、パルス駆動部６は、ゲート信号ｇ２のパルス幅を、予め設定された単位幅ＴＤに補正情報Ｄ２を乗じた幅分だけ補正する。
例えば、記憶部Ｋ２に記憶されている補正情報Ｄ２が−２である場合、ゲート信号ｇ２のパルス幅からＴＤ×２の幅分だけ減少させ、このパルス幅を減少させたゲート信号を最終的なゲート信号ｇ２としてスイッチＳ２のゲートに対して出力する。一方、パルス駆動部６は、記憶部Ｋ２に記憶されている補正情報Ｄ２が＋１である場合、ゲート信号ｇ２のパルス幅からＴＤ×１の幅分だけ増加させ、このパルス幅を増加させたゲート信号を最終的なゲート信号ｇ２として、スイッチＳ２のゲートに対して出力する。

また、パルス駆動部６は、制御信号ＭＤ１が入力された場合、記憶部Ｋ１に記憶されている補正情報Ｄ１から１を減算し、記憶部Ｋ２に記憶されている補正情報Ｄ２に１を加算する。一方、パルス駆動部６は、制御信号ＭＤ２が入力された場合、記憶部Ｋ１に記憶されている補正情報Ｄ１に１を加算し、記憶部Ｋ２に記憶されている補正情報Ｄ２から１を減算する。すなわち、補正情報Ｄ１と補正情報Ｄ２とは、極性が異なり、絶対値が同一の整数となっている。したがって、上述したパルス幅の補正の処理においては、ピーク電圧ＶＰ１及びＶＰ２のいずれか高い方に対応するパルス幅から減少させた幅を、低い方に対応するパルス幅に加える制御が行われる。

次に、図１及び図２を用いて、本実施形態のスイッチング電源の動作の説明を行う。図２は、本実施形態のスイッチング電源の動作を示す波形図である。図２（ａ）は、ゲート信号ｇ１の出力波形を示すものであり、縦軸がパルスの電圧レベル（Ｈ／Ｌレベル）を示し、横軸が時刻を示している。図２（ｂ）は、ゲート信号ｇ１のパルス（Ｈレベル）により、スイッチＳ１がオン状態となって一次巻線ＬＡ１に流れる励磁電流Ｉ１を示すものであり、縦軸が電流値を示し、横軸が時刻を示している。図２（ｃ）は、ゲート信号ｇ２の出力波形を示すものであり、縦軸がパルスの電圧レベル（Ｈ／Ｌレベル）を示し、横軸が時刻を示している。図２（ｄ）は、ゲート信号ｇ２のパルス（Ｈレベル）により、スイッチＳ２がオン状態となって一次巻線ＬＢ１に流れる励磁電流Ｉ２を示すものであり、縦軸が電流値を示し、横軸が時刻を示している。
この図において、制御周期Ｔ１毎に差電圧Ｖ１２の極性により、スイッチＳ１のゲートに供給されるゲート信号ｇ１のパルス幅ＰＷ１と、スイッチＳ２のゲートに供給されるゲート信号ｇ２のパルス幅ＰＷ２との補正処理が行われる。

時刻ｔ１において、パルス駆動部６は、直前の制御周期により補正処理がなされたパルス幅ＰＷ１のゲート信号ｇ１を出力する。
また、パルス駆動部６は、ゲート信号ｇ１の立ち上がりから時間Ｔ２後に、直前の制御周期により補正処理がなされたパルス幅ＰＷ２のゲート信号ｇ２を出力する。この時間Ｔ２は、例えば時間Ｔ１の１／２の長さである。
また、パルス幅補正部４は、ゲート信号ｇ１が供給されると、リセット信号ＲＥＳＥＴを、差分演算部３に対して出力する。

また、差分演算部３は、リセット信号ＲＥＳＥＴが供給されると、ピーク電圧ＶＰ１とピーク電圧ＶＰ２との差電圧ＶＰ１２を演算し、保持するとともに、パルス幅補正部４に対して出力する。
そして、差分演算部３は、差電圧ＶＰ１２を保持した後、リセット信号ＲＥＳをピークホールド部１とピークホールド部２とに出力する。
ピークホールド部１、ピークホールド部２は、リセット信号ＲＥＳが供給されると、保持していたデータをリセットして、データを０とする。

そして、ピークホールド部１は、時刻ｔ１から始まる制御周期における励磁電流Ｉ１の最大値に対応するピーク電圧ＶＰ１の保持処理を開始する。
同様に、ピークホールド部２は、時刻ｔ１から始まる制御周期における励磁電流Ｉ２の最大値に対応するピーク電圧ＶＰ２の保持処理を開始する。

次に、パルス幅補正部４は、差分演算部３から読み込んだ差電圧ＶＰ１２の正負の確認を行い、差電圧ＶＰ１２が正の場合、制御信号ＭＤ１をパルス駆動部６に対して出力し、一方、差電圧ＶＰ１２が負の場合、制御信号ＭＤ２をパルス駆動部６に対して出力する。
そして、パルス駆動部６は、制御信号ＭＤ１が入力されると、記憶部Ｋ１の補正情報Ｄ１から１を減算し、記憶部Ｋ２の補正情報Ｄ２に１を加算する。
また、パルス駆動部６は、制御信号ＭＤ２が入力されると、記憶部Ｋ１の補正情報Ｄ１に１を加算し、記憶部Ｋ２の補正情報Ｄ２から１を減算する。

次に、パルス駆動部６は、電圧制御部５から直前の制御周期に供給された制御信号ＣＯＮＴのパルス幅データによりパルス幅ＰＷ１、ＰＷ２を設定する。この制御信号ＣＯＮＴのパルス幅データによるパルス幅ＰＷ１とパルス幅ＰＷ２とは同一の幅である。
そして、パルス駆動部６は、記憶部Ｋ１に記憶されている補正情報Ｄ１により、ゲート信号ｇ１のパルス幅ＰＷ１を補正し、記憶部Ｋ２に記憶されている補正情報Ｄ２により、ゲート信号ｇ２のパルス幅ＰＷ２を補正する。

例えば、補正情報Ｄ１が＋３であり、補正情報Ｄ２が−３である場合、パルス駆動部６は、パルス幅ＰＷ１に対してＴＤ×３の幅を加算し、パルス幅ＰＷ２からＴＤ×３の幅を減算する補正処理を行う。
そして、パルス駆動部６は、補正処理されたパルスＰＷ１を、次の制御周期にてスイッチＳ１に与えるゲート信号ｇ１のパルス幅とし、同様に、補正処理されたパルスＰＷ２を、次の制御周期にてスイッチＳ２に与えるゲート信号ｇ２のパルス幅として、内部に記憶する。

また、パルス幅の制御としては、パルス幅ＰＷ１を補正情報Ｄ１に対応した幅だけ増加させる場合、ゲート信号ｇ１を補正情報Ｄ１に対応した時間だけ遅く立ち下がるよう制御し、一方、パルス幅ＰＷ１を補正情報Ｄ１に対応した幅だけ減少させる場合、ゲート信号ｇ１の立ち下がりを補正情報Ｄ１に対応した時間だけ早めるよう制御する。
同様に、パルス幅ＰＷ２を補正情報Ｄ２に対応した幅だけ増加させる場合、ゲート信号ｇ２を補正情報Ｄ２に対応した時間だけ遅く立ち下がるよう制御し、一方、パルス幅ＰＷ２を補正情報Ｄ２に対応した幅だけ減少させる場合、ゲート信号ｇ２の立ち下がりを補正情報Ｄ２に対応した時間だけ早めるよう制御する。

そして、スイッチＳ１は、ゲートにゲート信号ｇ１が供給されると、パルス幅ＰＷ１の間オン状態となり、一次巻線ＬＡ１に励磁電流Ｉ１を流す。
これにより、二次巻線ＬＡ２に励起電流が流れ、この励起電流がダイオードＤ３を介してコイルＬ１１及びコンデンサＣ１１からなるフィルタに供給される。
また、スイッチＳ２は、ゲートにゲート信号ｇ２が供給されると、パルス幅ＰＷ２の間オン状態となり、一次巻線ＬＢ１に励磁電流Ｉ２を流す。
これにより、二次巻線ＬＢ２に励起電流が流れ、この励起電流がダイオードＤ４を介してコイルＬ１１及びコンデンサＣ１１からなるフィルタに供給される。
上述したスイッチＳ１及びスイッチＳ２がオン／オフ制御されることにより、出力端子ＴＯＨと出力端子ＴＯＬ間に予め設定された直流電圧が供給される。

次に、時刻ｔ２において、パルス駆動部６は、直前の時刻ｔ１から開始される制御周期により補正処理がなされたパルス幅ＰＷ１のゲート信号ｇ１を出力する。
また、パルス駆動部６は、ゲート信号ｇ１の立ち上がりから時間Ｔ２後に、直前の制御周期により補正処理がなされたパルス幅ＰＷ２のゲート信号ｇ２を出力する。
また、パルス幅補正部４は、ゲート信号ｇ１が供給されると、リセット信号ＲＥＳＥＴを、差分演算部３に対して出力する。
以降の処理については、時刻ｔ１から開始される制御周期と同様のため、説明を省略する。

上述したように、本実施形態によれば、抵抗Ｒ１に励磁電流Ｉ１が流れることにより生成されるピーク電圧ＶＰ１と、抵抗Ｒ２に励磁電流Ｉ２が流れることにより生成されるピーク電圧ＶＰ２との大小関係に応じて、スイッチＳ１に与えるゲート信号ｇ１のパルス幅ＰＷ１と、スイッチＳ２に与えるゲート信号ｇ２のパルス幅ＰＷ２とを補正して、スイッチＳ１及びスイッチＳ２の各々に流れる励磁電流を制御する。
この結果、本実施形態によれば、従来のようにコンデンサを励磁電流の制御に用いる必要がないため、励磁電流が各一次巻線において偏る偏励磁の対策に用いる回路の実装スペースを削減することができ、装置全体を小型化することが可能となる。
また、本実施形態によれば、偏励磁対策に抵抗を用いているので、従来のように高価なコンデンサを用いる必要がなく、装置全体のコストを低減することが可能となる。

＜第２の実施形態＞
以下、図面を参照して、本発明の第２の実施形態について説明する。図３は、この発明の第２の実施形態によるスイッチング電源の構成例を示す概略ブロック図である。
第１の実施形態と同様の構成については同一の符号を付し、その説明を省略する。
第２の実施形態が第１の実施形態と異なる構成は、パルス幅補正部１４とパルス幅駆動部１６とである。以下、これらパルス幅補正部１４とパルス幅駆動部１６とが、パルス幅補正部４、パルス幅駆動部１６と異なる構成及び動作について説明する。

パルス幅補正部１４は、励磁電流の差（電圧差ＶＰ１２）と、励磁電流が大きい方のスイッチ素子のオン時間を短くし、励磁電流が小さい方のスイッチ素子のオン時間を長くする補正時間とが対応付けられている補正テーブルが記憶された記憶部Ｋ３を有している。
このテーブルは、実験により求めた電圧差ＶＰ１２の範囲を複数に分割した領域毎に、領域に対応するゲート信号ｇ１のパルス幅ＰＷ１の補正時間ＤＴ１と、ゲート信号ｇ２のパルス幅ＰＷ２の補正時間ＤＴ２とが記憶されている。

電圧差ＶＰ１２が正の場合、この電圧差ＶＰ１２の電圧値に対応した補正の時間幅をパルス幅ＰＷ１から減少させる補正時間ＤＴ１と、電圧差ＶＰ１２の電圧値に対応した補正の時間幅を、パルス幅ＰＷ２から増加させる補正時間ＤＴ２とが、補正テーブルに記憶されている。
電圧差ＶＰ１２が負の場合、この電圧差ＶＰ１２の電圧値に対応した補正の時間幅をパルス幅ＰＷ１から増加させる補正時間ＤＴ１と、電圧差ＶＰ１２の電圧値に対応した補正の時間幅を、パルス幅ＰＷ２から減少させる補正時間ＤＴ２とが、補正テーブルに記憶されている。
例えば、パルス幅ＰＷ１を増加させる補正時間ＤＴ１は正の時間幅データとし、パルス幅ＰＷ１を減少させる補正時間ＤＴ１は負の時間幅データとする。
同様に、パルス幅ＰＷ２を増加させる補正時間ＤＴ２は正の時間幅データとし、パルス幅ＰＷ２を減少させる補正時間ＤＴ２は負の時間幅データとする。

パルス幅補正部１４は、第１の実施形態と同様に、差分演算部３に対し、パルス駆動部１６から入力されるゲート信号ｇ１の立ち上がりに同期し、リセット信号ＲＥＳＥＴを出力することで、差分演算部３が出力する電圧差ＶＰ１２を読み込む。
そして、パルス幅補正部１４は、この電圧差ＶＰ１２が含まれる領域を上記補正テーブルから検索し、検索された領域に対応した補正時間ＤＴ１と補正時間ＤＴ２とを読み出す。
そして、パルス幅補正部１４は、読み出した補正時間ＤＴ１と補正時間ＤＴ２とを、制御信号ＤＭとして、パルス駆動部１６に対して出力する。

ここで、パルス駆動部１６は、電圧制御部５から直前の制御周期に供給された制御信号ＣＯＮＴのパルス幅データによりパルス幅ＰＷ１、ＰＷ２を設定する。この制御信号ＣＯＮＴのパルス幅データによるパルス幅ＰＷ１とパルス幅ＰＷ２とは同一の幅である。
そして、パルス駆動部１６は、制御信号ＣＯＮＴのパルス幅データにより設定されたパルス幅ＰＷ１及びパルス幅ＰＷ２の各々を、それぞれ補正時間ＤＴ１、補正時間ＤＴ２により補正する。

このとき、パルス駆動部１６は、補正時間ＤＴ１が正の時間幅データであり、補正時間ＤＴ２が負の時間幅データである場合、パルス幅ＰＷ１を補正時間ＤＴ１に対応した時間幅だけ増加させ、パルス幅ＰＷ２を補正時間ＤＴ２に対応した時間幅だけ減少させる処理を行う。
また、パルス駆動部１６は、補正時間ＤＴ１が負の時間幅データであり、補正時間ＤＴ２が正の時間幅データである場合、パルス幅ＰＷ１を補正時間ＤＴ１に対応した時間幅だけ減少させ、パルス幅ＰＷ２を補正時間ＤＴ２に対応した時間幅だけ増加させる処理を行う。

上述したパルス幅の制御としては、パルス幅ＰＷ１を補正時間ＤＴ１に対応した幅だけ増加させる場合、ゲート信号ｇ１を補正時間ＤＴ１に対応した時間だけ遅く立ち下がるよう制御し、一方、パルス幅ＰＷ１を補正時間ＤＴ１に対応した幅だけ減少させる場合、ゲート信号ｇ１の立ち下がりを補正時間ＤＴ１に対応した時間だけ早めるよう制御する。
同様に、パルス幅ＰＷ２を補正時間ＤＴ２に対応した幅だけ増加させる場合、ゲート信号ｇ２を補正時間ＤＴ２に対応した時間だけ遅く立ち下がるよう制御し、一方、パルス幅ＰＷ２を補正時間ＤＴ２に対応した幅だけ減少させる場合、ゲート信号ｇ２の立ち下がりを補正時間ＤＴ２に対応した時間だけ早めるよう制御する。

本実施形態によれば、第１の実施形態と同様に、従来のようにコンデンサを励磁電流の制御に用いる必要がないため、励磁電流が各一次巻線において偏る偏励磁の対策に用いる回路の実装スペースを削減することができ、装置全体を小型化することが可能となる。
また、本実施形態によれば、偏励磁対策に抵抗を用いているので、従来のように高価なコンデンサを用いる必要がなく、装置全体のコストを低減することが可能となる。

また、第１の実施形態及び第２の実施形態において、２つの一次巻線からなる電圧変換のトランスを用いて説明したが、３つ以上の複数の一次巻線からなるトランスにも同様に適用することができる。この場合、パルス幅補正部４（あるいは１４）は、励磁電流が最も少ない一次巻線と、励磁電流が最も大きい一次巻線とを求める。
ここで、パルス幅補正部４（あるいは１４）は、それぞれの一次巻線のピーク電圧の２つの組合せ毎に差電圧ＶＰ１２を求め、最も差分電圧ＶＰ１２が大きな組合せを求める。そして、パルス幅補正部４は、この求めた一次巻線の組合せにおいて、大きいピーク電圧の一次巻線を励磁電流が最も大きい一次巻線とし、小さいピーク電圧の一次巻線を励磁電流が最も小さい一次巻線とする。

一方、一次巻線が２つの場合、差電圧ＶＰ１２を求める組合せが１つしかないため、（あるいは１４）は、大きいピーク電圧の一次巻線を励磁電流が最も大きい一次巻線とし、小さいピーク電圧の一次巻線を励磁電流が最も小さい一次巻線とする。
そして、（あるいは１４）は、差分に対応させて、励磁電流が最も小さいスイッチ（スイッチＳ１及びスイッチＳ２と同様の構成）のゲート信号のパルス幅（オン時間）を長くし、励磁電流が最も大きなスイッチのオン時間を短くする制御を、すでに説明した処理により行う。

この結果、本実施形態によれば、第１の実施形態及と同様に、従来のようにコンデンサを励磁電流の制御に用いる必要がないため、励磁電流が各一次巻線において偏る偏励磁の対策に用いる回路の実装スペースを削減することができ、装置全体を小型化することが可能となる。

＜第３の実施形態＞
以下、図面を参照して、本発明の第３の実施形態について説明する。図４は、この発明の第３の実施形態によるスイッチング電源の構成例を示す概略ブロック図である。図５に示す従来と同様な構成には同一の符号を付して説明を省略する。また、図１及び図３と同様の構成には同一の符号を付して説明を省略する。
スイッチＱ１からスイッチＱ４は、図１及び図３と同様に、たとえば絶縁ゲート型のバイポーラトランジスタであり、コレクタ、エミッタ、ゲートの端子を有している。
制御部１００は、図１及び図３のいずれかの構成と同様であり、スイッチＱ３とスイッチＱ２とがオン状態であり、かつスイッチＱ１とスイッチＱ４とがオフ状態の場合の抵抗Ｒ１に流れる励磁電流Ｉ１（トランスＴＲ１の一次巻線ｎ１にスイッチＱ３からスイッチＱ２に流れる電流）を測定する。また、制御部１００は、スイッチＱ１とスイッチＱ４とがオン状態であり、かつスイッチＱ２とスイッチＱ３とがオフ状態の場合の抵抗Ｒ２に流れる励磁電流Ｉ２（トランスＴＲ１の一次巻線ｎ１にスイッチＱ１からスイッチＱ４に流れる電流）を測定する。

そして、制御部１００は、第１の実施形態及び第２の実施形態のいずれかと同様の処理によって、一次巻線ｎ１に流れる励磁電流Ｉ１及び励磁電流Ｉ２から、ゲート信号ｇ１、ゲート信号ｇ２を生成し、それぞれスイッチＱ１及びスイッチＱ４と、スイッチＱ２及びスイッチＱ３とへ出力する。
この結果、本実施形態によれば、第１の実施形態及び第２の実施形態と同様に、従来のようにコンデンサを励磁電流の制御に用いる必要がないため、励磁電流Ｉ１及び励磁電流Ｉ２が一次巻線ｎ１において偏る偏励磁の対策に用いる回路の実装スペースを削減することができ、装置全体を小型化することが可能となる。

また、第１の実施形態から第３の実施形態において説明したように、スイッチにてオンオフ制御して励磁駆動させるトランスの巻線あるいはコイルに対し、スイッチ、巻線（あるいはコイル）と直列に抵抗（各実施形態のＲ１、Ｒ２）を介挿する。
そして、この介挿した抵抗の電圧を測定することで、巻線（あるいはコイル）に流れる励磁電流を測定し、この励磁電流を各巻線（コイル）間、あるいは流れる方向間で同様となるように、スイッチをオンオフするスイッチング信号（ゲート信号ｇ１、ｇ２）の幅を制御している。これにより、本第１、第２及び第３の実施形態によれば、各巻線（あるいはコイル）間、あるいはコイルに流れる異なる方向（第３の実施形態の励磁電流Ｉ１、励磁電流Ｉ２）間において励磁電流の電流値が同様となるように制御されるため、巻線（あるいはコイル）における偏励磁の抑制を行うことが容易にできる。

また、図１におけるパルス幅補正部４、パルス駆動部６におけるパルス幅制御の機能、また図３におけるパルス幅補正部１４、パルス駆動部１６のパルス幅制御の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによりパルス幅の制御を行ってもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。

また、「コンピュータシステム」は、ＷＷＷシステムを利用している場合であれば、ホームページ提供環境（あるいは表示環境）も含むものとする。
また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含むものとする。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであっても良い。

以上、この発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。

１，２…ピークホールド部
３…差分演算部
４，１４…パルス幅補正部
５…電圧制御部
６，１６…パルス駆動部
１００…制御部
Ｃ１０，Ｃ１１…コンデンサ
Ｄ１，Ｄ２，Ｄ３，Ｄ４…ダイオード
Ｌ１１…コイル
ＬＡ１，ＬＢ１…一次巻線
ＬＡ２，ＬＢ２…二次巻線
Ｒ１，Ｒ２…抵抗
Ｓ１，Ｓ２…スイッチ
ＴＳ…トランス

Claims (6)

1. 複数の巻線を有するトランスと、
   前記巻線のうち駆動する駆動巻線に直列に設けられた、当該巻線を駆動する複数のスイッチ素子と、
   前記駆動巻線及び前記スイッチ素子と直列に設けられた抵抗と、
   前記抵抗の両端の電圧に基づき前記スイッチ素子各々に流れる前記駆動巻線の励磁電流を測定し、当該励磁電流が前記スイッチ素子間で等しい電流値となるように当該スイッチ素子各々の制御を行う制御部と
   を有することを特徴とするスイッチング電源。
2. 前記制御部は、前記励磁電流が最も少ないスイッチ素子のオン時間を長くし、前記励磁電流が最も大きなスイッチ素子のオン時間を短くする
   ことを特徴とする請求項１記載のスイッチング電源。
3. 前記励磁電流の差と、励磁電流が大きい方のスイッチ素子のオン時間を短くし、励磁電流が小さい方のスイッチ素子のオン時間を長くする補正時間とが対応付けられているテーブルを有し、
   前記制御部は、
   測定された励磁電流の差に応じた補正時間を前記テーブルから読み出し、当該補正時間でパルス幅を補正するパルス幅補正部と、
   前記補正されたパルス幅で前記スイッチ素子を駆動するパルス駆動部と
   を有することを特徴とする請求項２に記載のスイッチング電源。
4. 前記抵抗毎に、当該抵抗の両端の電圧を保持するピークホールド部が設けられていることを特徴とする請求項１から請求項３のいずれかに記載のスイッチング電源。
5. スイッチング電源の出力電圧に基づき前記スイッチ素子のオン時間を求める電圧制御部を有し、
   前記制御部は、前記電圧制御部が求めたオン時間を前記補正時間により補正し、当該補正されたパルス幅でスイッチ素子を制御することを特徴とする請求項２から請求項４のいずれかに記載のスイッチング電源。
6. 前記抵抗のインピーダンスが、前記スイッチ素子の導通状態のインピーダンスより小さいことを特徴とする請求項１から請求項５のいずれかに記載のスイッチング電源。

Images