JP2011187594A

JP2011187594A - フォトセンサ装置

Info

Publication number: JP2011187594A
Application number: JP2010050026A
Authority: JP
Inventors: Kozo Yasuda; 好三安田; Toshio Miyazawa; 敏夫宮沢
Original assignee: Panasonic Liquid Crystal Display Co Ltd; Hitachi Displays Ltd
Current assignee: Panasonic Liquid Crystal Display Co Ltd; Japan Display Inc
Priority date: 2010-03-08
Filing date: 2010-03-08
Publication date: 2011-09-22
Also published as: US8576314B2; US20110216214A1

Abstract

【課題】アモルファスシリコン、あるいは微結晶シリコンで作製したフォトダイオードを使用し、構造が簡単で、かつ低電圧で駆動可能なフォトセンサ装置を提供する。
【解決手段】複数のフォトダイオードがアレイ状に配置されたフォトダイオードアレイと、前記フォトダイオードアレイの各行のフォトダイオードの第１電極に接続される複数の走査線と、前記フォトダイオードアレイの各列のフォトダイオードの第２電極に接続される複数の読出線と、前記複数の走査線に接続され、１水平走査期間毎に、前記各走査線に順次選択走査信号を供給する走査回路と、前記複数の読出線に接続され、信号読み出し時に、１水平走査期間の前記各読出線の電圧変動を信号電圧として取り込む信号処理回路とを備え、前記各フォトダイオードは、アモルファスシリコンあるいは微結晶シリコンで作製されており、信号読み出し時に、前記各フォトダイオードに対して、順方向のバイアス電圧が印加される。
【選択図】図１

Description

本発明は、フォトエリアセンサなどのフォトセンサ装置に係り、特に、アモルファスシリコン、あるいは、微結晶シリコン等を使用して作製されたフォトダイオードを使用するフォトセンサ装置に関する。

現在、フォトエリアセンサは、デジタルカメラをはじめとして携帯カメラ、ムービーまた、指紋、指認証装置などあらゆるところに使用されている。
これらのフォトエリアセンサとしては、現在、ＣＣＤやＣＭＯＳセンサが使用されている。ＣＣＤやＣＭＯＳセンサは、単結晶シリコンを使用して作られており、感度、解像度など非常に優れている。
しかし、少し大きなエリアのセンサを作製すると、コストが高くなるという問題点がある。たとえば、指の静脈や指紋をレンズなしで直接みようとすると数インチのエリアセンサが必要となる。これらを生体認証用のエリアセンサとしてパソコンや携帯電話などに使用するとかなりのコスト高となる。
そこで、単結晶シリコンではなく、下地に、薄膜トランジスタ（ＴＦＴ）などのガラス基板を使用してコストを下げたセンサを作ることができないか検討されている。一部用途には成功したものがあるが、感度等の面で劣るので一部を除きまだ実用化には至っていない。

特開２００３−１５３０８３号公報

ガラス基板上では、単結晶シリコンより性能の劣るアモルファスシリコンや微結晶シリコン等しか作製できないため性能の良いセンサを作るのが難しい。
感度向上のため、ＣＭＯＳセンサのように、個々の画素内に増幅アンプを作る方法もあるが、単結晶シリコンで作製しないとトランジスタの性能が低く増幅アンプのばらつき補正があまりうまく働かず、固定ノイズとして残ってしまうという問題点がある。
従って、アモルファスシリコンや微結晶シリコンの特性を生かした新しい感度向上策が必要となってくる。
そこで、アモルファスシリコンや微結晶シリコンで作製したフォトダイオードの特性を調べたところ、これらで作製したフォトダイオードは入射光によりフォトダイオード内のチャンル抵抗が変わることがわかってきた。
本発明は、前述の知見に基づきなされたものであり、本発明の目的は、アモルファスシリコン、あるいは微結晶シリコンで作製したフォトダイオードを使用し、構造が簡単で、かつ低電圧で駆動可能なフォトセンサ装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）複数のフォトダイオードがアレイ状に配置されたフォトダイオードアレイと、前記フォトダイオードアレイの各行のフォトダイオードの第１電極に接続される複数の走査線と、前記フォトダイオードアレイの各列のフォトダイオードの第２電極に接続される複数の読出線と、前記複数の走査線に接続され、１水平走査期間毎に、前記各走査線に順次選択走査信号を供給する走査回路と、前記複数の読出線に接続され、信号読み出し時に、１水平走査期間の前記各読出線の電圧変動を信号電圧として取り込む信号処理回路とを備え、前記各フォトダイオードは、アモルファスシリコンあるいは微結晶シリコンで作製されており、信号読み出し時に、前記各フォトダイオードに対して、順方向のバイアス電圧が印加される。
（２）（１）において、前記信号処理回路は、１水平走査期間のブランキング期間に、前記各読出線の電位を第１の電圧にリセットする。
（３）（２）において、前記走査回路は、選択された走査線に接続されているフォトダイオードに対して、順方向のバイアス電圧となる第１電圧レベルの選択走査信号を、順次各走査線に供給する置。
（４）（１）ないし（３）の何れかにおいて、前前記走査回路から前記各走査線に順次供給される選択走査信号の第１電圧レベル期間を可変して、フォトセンサ装置のセンサ感度を可変する。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明によれば、アモルファスシリコン、あるいは微結晶シリコンで作製したフォトダイオードを使用し、構造が簡単で、かつ低電圧で駆動可能なフォトセンサ装置を提供することが可能となる。

本発明の実施例１のフォトセンサ装置の回路構成を示す回路図である。本発明の実施例１のフォトセンサ装置の変形例の回路構成を示す回路図である。本発明の実施例１のフォトセンサ装置の駆動方法を説明するためのタイミング図である。本発明の実施例２のフォトセンサ装置の回路構成を示す回路図である。本発明の実施例３のフォトセンサ装置の駆動方法を説明するためのタイミング図である。本発明の各実施例に使用されるアモルファスシリコンフォトダイオードの一例を説明するための図である。

以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、以下の実施例は、本発明の特許請求の範囲の解釈を限定するためのものではない。
［実施例１］
図１は、本発明の実施例１のフォトセンサ装置の回路構成を示す回路図である。
図１に示すように、本実施例のフォトセンサ装置は、複数のフォトダイオードＰＤがマトリクス状に配置され、光受光面を構成するダイオードマトリクスアレイと、フォトダイオードアレイの各行のフォトダイオードＰＤのアノードに接続される複数の走査線（Ｇ１，Ｇ２，Ｇ３,..）と、フォトダイオードアレイの各列のフォトダイオードＰＤのカソードに接続される複数の読出線（Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５,..）と、各走査線（Ｇ１，Ｇ２，Ｇ３,..）に接続され、１水平走査期間毎に順次走査線（Ｇ１，Ｇ２，Ｇ３,..）を選択する垂直ゲートドライバ１０と、各読出線（Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５,..）に接続され、１水平走査期間の読出線（Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５,..）の電圧変動を信号電圧として取り込み、処理する信号処理回路１１とで構成される。
各フォトダイオードＰＤは、アモルファスシリコンあるいは微結晶シリコンで作製されており、各フォトダイオードＰＤは、単結晶シリコン基板、あるいは、ガラス基板等上に作製される。
垂直ゲートドライバ１０と信号処理回路１１は、通常、半導体チップ内に搭載される回路で構成され、ダイオードアレイが作製される基板上に配置される。なお、図２に示すように、垂直ゲートドライバ１０と信号処理回路１１とを、同一の半導体チップ内に搭載される回路で構成することも可能である。

図３は、本発明の実施例１のフォトセンサ装置の駆動方法を説明するためのタイミング図である。
以下、図３を用いて、本実施例のフォトセンサ装置の駆動方法について説明する。
まず、１水平走査期間ＨＳＹＮＣのブランキング期間に、信号ＲＧがＨｉｇｈレベル（以下Ｈレベル）となり、信号処理回路１１内のスイッチ回路ＳＷ１がオンとなる。これにより、各読出線（Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５,..）がリセットされ、各読出線（Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５,..）は、一定電位（例えば、接地電位）に揃えられる。この信号ＲＧがＨレベルの期間は、各走査線（Ｇ１，Ｇ２，Ｇ３,..）はＬｏｗレベル（以下、Ｌレベル）となっている。
次に、信号ＲＧがＬレベルとなると、Ｇ１の走査線の電圧レベルがＨレベルとなる。これにより、走査線Ｇ１に、アノードが接続されているフォトダイオードＰＤがＯＮとなり、Ｇ１の走査線から、各フォトダイオードＰＤを通して、各読出線（Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５,..）に電流が流れる。
各フォトダイオードＰＤには、光が入射しており、入射光に応じてフォトダイオードＰＤのチャンネル抵抗が変化する。これにより、走査線Ｇ１から各フォトダイオードＰＤに流れる電流が変化し、この電流が、各読出線（Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５,..）に電荷として蓄積される。この電圧変化を、各読出線（Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５,..）の信号電圧として読み取る。この様子を、図３の、読出線波形Ｓ１〜として図示する。

このように、本実施例では、信号ＲＧのタイミングで、各読出線（Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５,..）の電位を一定電位に揃えた後に、入射光により、各読出線（Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５,..）の電位が変動（図１では、上昇）させる。
１水平走査期間ＨＳＹＮ後、次のＲＧ信号がＨレベルとなる前に、ＳＰＬの信号がＨレベルとなり、信号処理回路１１内のスイッチ回路ＳＷ２がオンとなる。これにより、各読出線（Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５,..）の電位を、バッファ回路ＢＡ１を介して信号電圧として、信号処理回路１１に取り込む。
この信号電圧の最大値は、フォトダイオードＰＤに印加される電圧、つまり走査線Ｇ１のＨレベルの電圧で決定される。信号電圧としては、後の信号処理を考えると１〜２Ｖで良く、フォトダイオードＰＤの閾値電圧Ｖｔｈを考慮しても３Ｖくらいあれば良い。
アモルファスシリコンや微結晶シリコンで、薄膜トランジスタを作製すると１０Ｖ以上のパルス電圧が必要であり、また、ＣＣＤで１０Ｖ、ＣＭＯＳセンサでも５Ｖくらい必要である。それに比べ、本実施例のフォトダイオードでは、３Ｖ単一という低電圧で駆動できる。

その後、１水平走査期間ＨＳＹＮＣのブランキング期間に、信号ＲＧがＨレベルとなり、信号処理回路１１内のスイッチ回路ＳＷ１がオンとなる。これにより、各読出線（Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５,..）がリセットされ、各読出線（Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５,..）は、一定電位（例えば、接地電位）に揃えられる。そして、Ｇ２の走査線が、Ｈレベルとなる。これにより、走査線Ｇ２に、アノードが接続されているフォトダイオードＰＤがＯＮとなり、Ｇ２の走査線から、各フォトダイオードＰＤを通して、各読出線（Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５,..）に電流が流れる。以下、前述と同様にして信号電圧を取り込む。
Ｇ３，Ｇ４…の走査線についても、同様の処理を行い信号電圧を取り込む。
また、信号処理回路１１に並列に取り込まれた信号電圧は、１水平映像期間ＨＳＹＮＣに順次Ｈレベルとなる信号ＳＯＬにより、バッファ回路ＢＡ２を介して、順次シリアルに信号処理回路１１から出力される。

［実施例２］
図４は、本発明の実施例２のフォトセンサ装置の回路構成を示す回路図である。
本実施例は、前述の実施例１において、フォトダイオードＰＤの極性を逆にしたものである。この場合、駆動電圧や信号電圧の極性も逆となる。
即ち、本実施例のフォトセンサ装置の駆動方法では、１水平走査期間ＨＳＹＮＣのブランキング期間に、信号ＲＧがＨレベルとなり、信号処理回路１１内のスイッチ回路ＳＷ１がオンとなったときに、各読出線（Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５,..）は、例えば、Ｈレベルの電位に揃えられる。
また、信号ＲＧがＨレベルの期間は、各走査線（Ｇ１，Ｇ２，Ｇ３,..）の電圧レベルはＨレベルとなり、信号ＲＧがＬレベルとなると、Ｇ１，Ｇ２，Ｇ３・・・の各走査線の電圧レベルがＬレベルとなる。
したがって、選択された走査線に、カソードが接続されているフォトダイオードＰＤがＯＮとなり、各読出線（Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５,..）から、各フォトダイオードＰＤを通して、選択された走査線に電流が流れる。
各フォトダイオードＰＤには、光が入射しており、入射光に応じてフォトダイオードＰＤのチャンネル抵抗が変化する。これにより、各読出線（Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５,..）から、各フォトダイオードＰＤを通して、選択された走査線に流れる電流が変化し、各読出線（Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５,..）の電位が低下する。
したがって、本実施例では、各読出線（Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５,..）の電位低下を、各読出線（Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５,..）の信号電圧として読み取ることになる。

［実施例３］
図５は、本発明の実施例３のフォトセンサ装置の駆動方法を説明するためのタイミング図である。
本実施例は、前述の実施例１の走査線（Ｇ１，Ｇ２，Ｇ３,..）の選択期間（図３のＨレベル期間）を変更して、感度を可変する実施例である。
なお、図５では、Ｇ１の走査線のみについて図示すが、他の走査線についても同様である。また、各読出線（Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５,..）の電圧をリセットする信号ＲＧ、信号取り込みの用の信号ＳＰＬは、前述の実施例１と同じである。
図５中、期間１では、Ｇ１の走査線のＨレベル期間は、１水平映像期間ＨＳＹＮＣとなっており、各読出線（Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５,..）の電位の立ち上がり時間が一番長くなる。そのため、信号処理回路１１に取り込まれる信号電圧は、いちばん大きな電圧となるので、感度が一番良くなる。
これに対して、期間２では、Ｇ１の走査線のＨレベル期間は、期間１より短くなっており、それに伴い、各読出線（Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５,..）の電位の立ち上がり時間も短くなる。そのため、信号処理回路１１に取り込まれる信号電圧は、期間１よりも小さな電圧となるので、感度が低くなる。
さらに、期間３では、Ｇ１の走査線のＨレベル期間が更に短くなっており、それに伴い、各読出線（Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５,..）の電位の立ち上がり時間もさらに短くなる。そのため、信号処理回路１１に取り込まれる信号電圧は、期間２よりも小さな電圧となるので、さらに、感度が低下する。
このように、走査線（Ｇ１，Ｇ２，Ｇ３,..）の選択期間（図３のＨレベルの期間）を変更することにより、信号電圧の感度が調整ができ、ダイナミックレンジを広げることが出来る。

図６は、本発明の各実施例に使用されるアモルファスシリコンフォトダイオードの一例を説明するための図である。
図６において、９１は、ガラス基板等の基板、９２，９６は、メタル電極、９３は、ｎ型アモルファスシリコン層、９４は、ｉ型アモルファスシリコン層、９５は、ｐ型アモルファスシリコン層である。なお、図６に示す構造のアモルファスシリコンフォトダイオードの等価回路も一緒に図示している。
以上説明したように、本実施例によれば、フォトダイオードを、アモルファスシリコンあるいは微結晶シリコンで作製し、フォトエリアセンサを、例えば、ガラス基板上に作製することができるため、既存のＣＣＤやＣＭＯＳセンサに比べ安価で大面積のフォトセンサ装置を作製することができる。
また、本実施例のフォトセンサ装置は、構造も簡単であり、しかも、低電圧で駆動でき、さらに、感度やダイナミックレンジも高いという作用・効果を得ることもできる。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

１０垂直ゲートドライバ
１１信号処理回路
９１基板
９２，９６メタル電極
９３ｎ型アモルファスシリコン層
９４ｉ型アモルファスシリコン層
９５ｐ型アモルファスシリコン層
ＳＷ１〜ＳＷ３スイッチ回路
ＢＡ１，ＢＡ２バッファ回路
ＰＤフォトダイオード
Ｇ走査線
Ｓ読出線

Claims

複数のフォトダイオードがアレイ状に配置されたフォトダイオードアレイと、
前記フォトダイオードアレイの各行のフォトダイオードの第１電極に接続される複数の走査線と、
前記フォトダイオードアレイの各列のフォトダイオードの第２電極に接続される複数の読出線と、
前記複数の走査線に接続され、１水平走査期間毎に、前記各走査線に順次選択走査信号を供給する走査回路と、
前記複数の読出線に接続され、信号読み出し時に、１水平走査期間の前記各読出線の電圧変動を信号電圧として取り込む信号処理回路とを備え、
前記各フォトダイオードは、アモルファスシリコンあるいは微結晶シリコンで作製されており、
信号読み出し時に、前記各フォトダイオードに対して、順方向のバイアス電圧が印加されることを特徴とするフォトセンサ装置。
前記信号処理回路は、１水平走査期間のブランキング期間に、前記各読出線の電位を第１の電圧にリセットすることを特徴とする請求項１に記載のフォトセンサ装置。
前記走査回路は、選択された走査線に接続されているフォトダイオードに対して、順方向のバイアス電圧となる第１電圧レベルの選択走査信号を、順次各走査線に供給することを特徴とする請求項２に記載のフォトセンサ装置。
前記走査回路から前記各走査線に順次供給される選択走査信号の第１電圧レベル期間を可変して、フォトセンサ装置のセンサ感度を可変することを特徴とする請求項１ないし請求項３のいずれか１項に記載のフォトセンサ装置。
前記信号処理回路と前記走査回路とは、同一の半導体チップ内に搭載された回路であり、
前記半導体チップは、前記フォトダイオードアレイが形成される基板上に実装されていることを特徴とする請求項１ないし請求項４のいずれか１項に記載のフォトセンサ装置。
前記信号処理回路と前記走査回路は、それぞれ異なる２つの半導体チップ内に搭載された回路であり、
前記２つの半導体チップは、前記フォトダイオードアレイが形成される基板上に実装されていることを特徴とする請求項１ないし請求項４のいずれか１項に記載のフォトセンサ装置。