JP2011185746A - Method for inspecting printed circuit board, and inspection device used for it - Google Patents
Method for inspecting printed circuit board, and inspection device used for it Download PDFInfo
- Publication number
- JP2011185746A JP2011185746A JP2010051322A JP2010051322A JP2011185746A JP 2011185746 A JP2011185746 A JP 2011185746A JP 2010051322 A JP2010051322 A JP 2010051322A JP 2010051322 A JP2010051322 A JP 2010051322A JP 2011185746 A JP2011185746 A JP 2011185746A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- data
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
本発明は、表面実装部品とプリント基板との電気的接続状態を検査する検査方法及びこれに用いる検査装置に関する。 The present invention relates to an inspection method for inspecting an electrical connection state between a surface mount component and a printed circuit board, and an inspection apparatus used therefor.
プリント基板の表面に実装され半導体電子部品のパッケージのうち、ＢＧＡ（ボールグリッドアレイ）と呼ばれるパッケージは、パッケージ底面には、格子状に半田によるバンプが形成すされている。このパッケージでは、半田バンプをリフロー炉で溶融し、プリント基板にはんだ付けをするが、半田バンプがパッケージ底面で格子状となっているため、はんだ付けをした後で外部からはんだ付けの状態を検査するのは困難である。 Among packages of semiconductor electronic components mounted on the surface of a printed circuit board, a package called a BGA (ball grid array) has solder bumps formed in a lattice pattern on the bottom of the package. In this package, the solder bumps are melted in a reflow oven and soldered to the printed circuit board. However, since the solder bumps are in a lattice pattern on the bottom of the package, the soldering state is inspected from the outside after soldering. It is difficult to do.
一方、バウンダリスキャンテストと呼ばれる試験ツールが、１９８５年にヨーロッパのＪＥＴＡＧ（Ｊｏｉｎｔ Ｅｕｒｏｐｅａｎ
Ｔｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ）によって最初に提案されている。バウンダリスキャンテストはプリント基板上のバウンダリスキャン対応デバイスを一筆書き（デイジーチェイン）に接続し、外部からデバイスの入出力をコントロールすることで、ＰＣＢ上のデバイスの試験を行なう。
On the other hand, a test tool called boundary scan test was developed in 1985 by European JETAG (Joint European).
First proposed by Test Action Group). In the boundary scan test, a device corresponding to a boundary scan on a printed circuit board is connected in a single stroke (daisy chain), and a device on the PCB is tested by controlling input / output of the device from the outside.
特許文献１及び特許文献２には、バウンダリスキャンテストを用いて半田バンプの半田付け不良を検出することが記載されている（例えば、特許文献１、段落符号「００５２」）。これらの特許文献では、半田の溶融不良により導通状態とならなかった半田バンプに対しては、その検査が可能である。しかしながら、溶融不良でプリント基板に単に接触しているだけの場合や、半田バンプにクラックが入っている場合などには擬似的に導通しており、不良として検出できない。 Patent Document 1 and Patent Document 2 describe detecting a soldering failure of a solder bump using a boundary scan test (for example, Patent Document 1, paragraph “0052”). In these patent documents, it is possible to inspect solder bumps that are not in a conductive state due to poor melting of the solder. However, when it is merely in contact with the printed circuit board due to poor melting, or when a solder bump has a crack, it is pseudo-conductive and cannot be detected as defective.
半田バンプによるプリント基板への接続が擬似的であるを確認するためには、ヒートサイクルを繰り返すエージングが行われるが、エージングの最中に擬似的な接続が破壊されて断線状態になれば良いが、常温に戻った際に再度擬似接続が復活すると、もはやその後の動作試験で不良が検出できず、出荷されてしまう。 In order to confirm that the connection to the printed circuit board by the solder bump is pseudo, aging is performed by repeating the heat cycle, but it is only necessary that the pseudo connection is broken during the aging to be in a disconnected state. When the pseudo connection is restored again when the temperature returns to normal temperature, a defect cannot be detected in the subsequent operation test, and the product is shipped.
また、接続が完全に行われている場合でも、半田バンプが扁平に変形していて、隣の半田バンプに接続しそうな状態の不良においては、検査で判別できないという問題がある。このような不良は、長年の使用により熱ストレスを受け続け、本来の耐用年数を経ることなく故障を引き起こす。 In addition, even when the connection is complete, there is a problem that a defect in which the solder bump is deformed flat and is likely to be connected to the adjacent solder bump cannot be determined by inspection. Such defects continue to be subject to thermal stress due to long-term use and cause failure without going through the original service life.
本発明は、プリント基板に表面実装された電子部品の接続に潜む配線異常を検出して不良判別可能とした検査方法及びこれに使用する検査装置を提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide an inspection method and an inspection apparatus used therefor, in which a wiring abnormality lurking in the connection of an electronic component surface-mounted on a printed circuit board can be detected.
前記課題を解決するために、本発明のプリント基板の検査装置は、入力端子、出力端子の各端子に対して接続されたスキャンセルを連結してシフトレジスタが構成され、入力端子からデータをスキャンセルに格納してシフト動作により読み出したり、シフト動作によりスキャンセルにデータを格納して出力端子からデータを出力可能なバウンダリスキャン対応の半導体集積回路が実装されたプリント基板の検査装置において、前記プリント基板に熱衝撃を与える熱衝撃室と、前記半導体集積回路の入力端子及び出力端子に接続されるプリント基板内配線パターンが、前記プリント基板の表面に現れる位置を記憶する記憶装置と、前記記憶装置が記憶している位置に押し当てられるプローブと、熱衝撃を与えられた状態の入力端子に対応するプローブに対してテストデータを与えて、スキャンセルから前記シフト動作により読み出し、熱衝撃を与えられた状態の出力端子に対して前記シフト動作によりデータを与えてスキャンセルに記憶させ、当該出力端子から出力させてこれに対応するプローブから読み出し、半導体集積回路に与えたデータと、半導体集積回路から読み出したデータを比較して、半導体集積回路とプリント基板の接続を判定する制御装置とを有することを特徴とする。 In order to solve the above-described problems, the printed circuit board inspection apparatus of the present invention includes a shift register configured by connecting scan cells connected to the input terminal and the output terminal, and scans data from the input terminal. In a printed circuit board inspection apparatus on which a boundary scan compatible semiconductor integrated circuit capable of storing data in a cancel and reading out by a shift operation or storing data in a scan cell by a shift operation and outputting data from an output terminal is mounted A thermal shock chamber for applying a thermal shock to the substrate; a storage device for storing a position where a wiring pattern in the printed circuit board connected to the input terminal and the output terminal of the semiconductor integrated circuit appears on the surface of the printed circuit board; and the storage device And the probe corresponding to the input terminal in the state of being subjected to thermal shock. The test data is given to the probe, read from the scan cell by the shift operation, the data is given by the shift operation to the output terminal in a state where a thermal shock is given, and the scan cell is stored. And a control device that determines the connection between the semiconductor integrated circuit and the printed circuit board by comparing the data read from the probe corresponding to the output and supplied to the semiconductor integrated circuit with the data read from the semiconductor integrated circuit. It is characterized by.
また、本発明の検査方法は、入力端子、出力端子の各端子に対して接続されたスキャンセルを連結してシフトレジスタが構成され、入力端子からデータをスキャンセルに格納してシフト動作により読み出したり、シフト動作によりスキャンセルにデータを格納して出力端子からデータを出力可能なバウンダリスキャン対応の半導体集積回路が実装されたプリント基板の方法において、前記プリント基板に熱衝撃を与え、前記半導体集積回路の入力端子及び出力端子に接続されるプリント基板内配線パターンが、前記プリント基板の表面に現れる位置を記憶し、前記記憶している位置にプローブを押し当て、入力端子に対応するプローブに対してテストデータを与えて、スキャンセルから前記シフト動作により読み出し、前記シフト動作によりデータを出力端子のスキャンセルに与えて、当該出力端子から出力させてこれに対応するプローブから読み出し、半導体集積回路に与えたデータと、半導体集積回路から読み出したデータを比較して、半導体集積回路とプリント基板の接続を判定することを有することを特徴とする。 In the inspection method of the present invention, a shift register is configured by connecting scan cells connected to each of the input terminal and the output terminal, and data is stored in the scan cell from the input terminal and read by a shift operation. In a method of a printed circuit board on which a boundary scan compatible semiconductor integrated circuit capable of storing data in a scan cell by a shift operation and outputting data from an output terminal is mounted, a thermal shock is applied to the printed circuit board. The wiring pattern in the printed circuit board connected to the input terminal and the output terminal of the circuit stores the position where it appears on the surface of the printed circuit board, presses the probe to the stored position, and the probe corresponding to the input terminal Test data is read out from the scan cell by the shift operation, and by the shift operation The data is supplied to the scan terminal of the output terminal, output from the output terminal, read from the corresponding probe, the data supplied to the semiconductor integrated circuit is compared with the data read from the semiconductor integrated circuit, and the semiconductor integrated And determining the connection between the circuit and the printed circuit board.
また、本発明のプリント基板の検査装置及び検査方法によれば、半導体集積回路の入出力端に熱のストレスを加えて、擬似的な導通状態にある接続は一時的に真の破壊状態となり検査を行うことができる。 Further, according to the printed circuit board inspection apparatus and inspection method of the present invention, a thermal stress is applied to the input / output terminals of the semiconductor integrated circuit, and the connection in the pseudo conductive state temporarily becomes a true breakdown state. It can be performed.
図１に検査対象となる半導体集積回路としてＢＧＡパッケージを搭載したプリント基板１００の断面図を示す。プリント基板１００においては、パッド１０７によりＢＧＡパッケージの半田バンプ１０５と接続され、パッド１０７からはさらにスルーホールと称する導通用の穴（貫通穴）１０２やブラインドホールと称する未貫通穴１０３や配線パターン１０４（以下、これらを総称して基板内配線と称する）に接続されている。半田バンプ１０５は直接的にはプリント基板１００の表面からアクセスできないが、プリント基板１００表面に他の電子部品１０６やコネクタ（図示せず）と接続するために、プリント基板中の基板内配線を通してプリント基板の表裏面に半田バンプ１０５と直接導通している基板内配線（例えば、図中ｐ、ｑ）が存在している。 FIG. 1 shows a cross-sectional view of a printed circuit board 100 on which a BGA package is mounted as a semiconductor integrated circuit to be inspected. In the printed circuit board 100, the pads 107 are connected to the solder bumps 105 of the BGA package, and further from the pads 107, conductive holes (through holes) 102 called through holes, non-through holes 103 called blind holes, and wiring patterns 104. (Hereinafter, these are collectively referred to as in-substrate wiring). The solder bumps 105 are not directly accessible from the surface of the printed circuit board 100. However, in order to connect to the surface of the printed circuit board 100 with other electronic components 106 and connectors (not shown), the solder bumps 105 are printed through the wiring in the printed circuit board. In-substrate wiring (for example, p and q in the figure) that is directly connected to the solder bump 105 exists on the front and back surfaces of the substrate.
図２は、本実施例による検査装置１の全体構成図である。検査装置1は、プリント基板１００の生産ライン中のテスト工程中に置かれており、熱衝撃室2と、検査室３、制御装置４及び計算機５から構成されている。図中の検査装置１は、プリント基板１００が投入口２１から投入され検査される様子を示している。投入口２１から投入されたプリント基板１００はコンベア２２により運搬すされて熱衝撃室２内に案内される。熱衝撃室２内は、１００℃程度に保たれており、プリント基板１００は熱衝撃室２内を移動する間に加熱される。この温度は、半田バンプの溶融点よりも低い温度であり、半導体集積回路１０１及び他の電子部品の動作許容温度の範囲内とすることが望ましい。 FIG. 2 is an overall configuration diagram of the inspection apparatus 1 according to the present embodiment. The inspection apparatus 1 is placed in a test process in the production line of the printed circuit board 100, and includes a thermal shock chamber 2, an inspection chamber 3, a control device 4, and a computer 5. The inspection apparatus 1 in the figure shows a state in which the printed circuit board 100 is inserted from the insertion port 21 and inspected. The printed circuit board 100 loaded from the loading port 21 is conveyed by the conveyor 22 and guided into the thermal shock chamber 2. The inside of the thermal shock chamber 2 is kept at about 100 ° C., and the printed circuit board 100 is heated while moving in the thermal shock chamber 2. This temperature is lower than the melting point of the solder bump, and is preferably within the range of the allowable operating temperature of the semiconductor integrated circuit 101 and other electronic components.
図３に半田バンプ１０５の不良例を示す。図３Ａは、半田バンプ１０５にクラックｃが入っていることを示している。このような場合、加熱をすることにより、半導体集積回路１０１とプリント基板１００との熱膨張率の相違からクラックｃに応力が集中し、破壊が生じる。 FIG. 3 shows a defective example of the solder bump 105. FIG. 3A shows that the solder bump 105 has a crack c. In such a case, by heating, stress concentrates on the crack c due to the difference in coefficient of thermal expansion between the semiconductor integrated circuit 101 and the printed circuit board 100, and breakage occurs.
図３Ｂは、半田バンプ１０５がプリント基板１００上のパッド１０７に対して浸み込んでおらず、所謂「いも付け」の状態を示している。また、冷却することにより、半田バンプ１０５が収縮して、上下に分離する。この場合には、加熱することにより、上記と同様に半導体集積回路１０１とプリント基板１００が分離する。この場合もクラックと同様に、冷却すると半田バンプ１０５の収縮によりプリント基板１００から分離する。図３Ｃは、半田バンプ１０５が変形しており、隣接する半田バンプに接触しそうな状態（接触はしていない）を示している。この場合加熱することにより、半田バンプ１０５が膨張して隣接する半田バンプに接触する。図３Ｄは、半田バンプ１０５が隣の半田バンプと接触(半田ブリッジ)している状態を示している。図３Ｄ以外の不良は、プリント基板を常温に戻すと、再度擬似的な接続となる場合が多い。 FIG. 3B shows a so-called “mooring” state in which the solder bump 105 does not penetrate the pad 107 on the printed circuit board 100. Further, by cooling, the solder bump 105 contracts and separates up and down. In this case, by heating, the semiconductor integrated circuit 101 and the printed board 100 are separated in the same manner as described above. In this case as well, like the crack, when cooled, the solder bump 105 contracts and separates from the printed circuit board 100. FIG. 3C shows a state in which the solder bump 105 is deformed and is likely to contact an adjacent solder bump (not in contact). In this case, by heating, the solder bump 105 expands and contacts an adjacent solder bump. FIG. 3D shows a state in which the solder bump 105 is in contact (solder bridge) with an adjacent solder bump. Defects other than those shown in FIG. 3D often become pseudo-connected again when the printed circuit board is returned to room temperature.
図４は、半導体集積回路１０１内に設けられたＪＴＡＧ（Ｊｏｉｎｔ Ｔｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ）インターフェイスを示している。ＪＴＡＧインターフェースは、ＴＤＩ(Ｔｅｓｔ Ｄａｔａ Ｉｎ：テストデータ入力)、ＴＣＫ（Ｔｅｓｔ Ｃｌｏｃｋ：テストクロック信号）、ＴＭＳ（Ｔｅｓｔ Ｍｏｄｅ Ｓｅｌｅｃｔ：テストモード信号）、ＴＤＯ（Ｔｅｓｔ
Ｄａｔａ Ｏｕｔ：テストデータ出力）の計４本の入出力（ＪＴＡＧ信号）を備えている。ＴＲＳＴ（Ｔｅｓｔ Ｒｅｓｅｔ）は、オプションである。ＪＴＡＧインターフェース２００は、バウンダリ・スキャン機能を利用するためのインターフェースを有し、半導体集積回路１０１の動作試験を実施する。半導体集積回路１０１内では、各半田バンプ１０５に対応した入出力端子の位置に夫々バウンダリスキャンセル（以下、スキャンセルと称する）２０１が設けられており、ＴＤＩからＴＤＯへ連なってシフトレジスタを構成している。各スキャンセル２０１は、適当なデータを入力することでスキャンセルに接続された出力端子からデータを出力したり、入力端子の状態をモニタすることが可能である。プリント基板１００上の他のバウンダリスキャン対応の半導体集積回路を一筆書き（デイジーチェイン）に接続することで、各半導体集積回路の入出力端子を制御可能となる。ＴＣＫ、ＴＭＳは、各半導体集積回路に並列に接続される。
FIG. 4 shows a JTAG (Joint Test Action Group) interface provided in the semiconductor integrated circuit 101. The JTAG interface includes TDI (Test Data In: test data input), TCK (Test Clock: test clock signal), TMS (Test Mode Select: test mode signal), TDO (Test mode signal).
A total of four inputs / outputs (JTAG signal) of Data Out (test data output) are provided. TRST (Test Reset) is optional. The JTAG interface 200 has an interface for using the boundary scan function, and performs an operation test of the semiconductor integrated circuit 101. In the semiconductor integrated circuit 101, a boundary scan cell (hereinafter referred to as a scan cell) 201 is provided at each input / output terminal position corresponding to each solder bump 105, and a shift register is formed continuously from TDI to TDO. ing. Each scan cell 201 can input data and output data from an output terminal connected to the scan cell, or monitor the state of the input terminal. By connecting other boundary scan compatible semiconductor integrated circuits on the printed circuit board 100 in a single stroke (daisy chain), the input / output terminals of each semiconductor integrated circuit can be controlled. TCK and TMS are connected in parallel to each semiconductor integrated circuit.
半導体集積回路内には、バウンダリスキャンを制御するコントローラ（テストアクセスポート（ＴＡＰ）コントローラ）２００が設けられており、ＴＤＩ、ＴＤＯ、ＴＣＫ、ＴＭＳが外部から入力され、内部のＳｈｉｆｔ ＤＲ、Ｃｌｏｃｋ ＤＲ、Ｕｐｄａｔａ ＤＲなどの様々な信号をスキャンセル２０１に与えている。 In the semiconductor integrated circuit, a controller (test access port (TAP) controller) 200 for controlling the boundary scan is provided, and TDI, TDO, TCK, and TMS are inputted from the outside, and the internal Shift DR, Clock DR, Various signals such as Updata DR are given to the scan cell 201.
図５にスキャンセル２０１の一例を示す。スキャンセル２０１は、半導体集積回路１０１の入力端子及び出力端子のいずにも対応する。スキャンセル２０１には、ノーマル、アップデート、キャプチャ、シリアル・シフトの4つの動作モードがあり、コントローラ２００により制御されている。ノーマルモードでは、”Data_In”は”Data_Out”に直接渡される。アップデート・モードでは、Ｕｐｄａｔｅ ＤＲによりマルチプレクサ（Ｍｕｘ）が制御され、出力レジスタ(Ouput Reg)の内容が、”Data_Out”に渡される。キャプチャ・モードでは、Ｓｈｉｆｔ ＤＲにより”Data_In”信号がＭｕｘにより選択されシフト・レジスタと接続され”Clock_DR”によって取り込まれる。シフト・モードでは、Ｓｈｉｆｔ Ｒｅｇの”Scan_Out”出力は、次のScan_Inに配線パスを通して渡され、次段のスキャンセル２０１のＳｈｉｆｔ ＤＲにより次段のＳｈｉｆｔ Ｒｅｇに取り込まれる。 FIG. 5 shows an example of the scan cell 201. The scan cell 201 corresponds to both the input terminal and the output terminal of the semiconductor integrated circuit 101. The scan cell 201 has four operation modes of normal, update, capture, and serial shift, and is controlled by the controller 200. In normal mode, “Data_In” is passed directly to “Data_Out”. In the update mode, the multiplexer (Mux) is controlled by Update DR, and the contents of the output register (Ouput Reg) are passed to “Data_Out”. In the capture mode, the “Data_In” signal is selected by Mux by Shift DR, connected to the shift register, and captured by “Clock_DR”. In the shift mode, the “Scan_Out” output of the Shift Reg is passed to the next Scan_In through the wiring path, and is taken into the next-stage Shift Reg by the Shift DR of the next-stage scan cell 201.
バウンダリ・スキャンは半導体集積回路１０１の内部（コアロジック）に対してのみでなく、半導体集積回路１０１の周囲（ピン、ボンディング・ワイヤ、ドライバ・アンプ）やハンダ付け、あるいはデバイス間の配線で発生した不良を検出する際にも利用される。ある半導体集積回路から他の半導体集積回路の間において、短絡箇所や切断箇所があることを調べるには、出力端子のスキャンセルにシフト・モードによりデータを設定し、アップデートモードにより設定したデータを出力端子から出力する。そして、これを受け取る入力端子の側では、キャプチャ・モードによりスキャンセルのＳｈｉｆｔ Ｒｅｇに取り込む。取り込んだデータはシフト・モードにより取り出して、正しくデータが移ったかを判定することにより、半導体集積回路の周囲の不良を検出する。 Boundary scan occurred not only within the semiconductor integrated circuit 101 (core logic) but also around the semiconductor integrated circuit 101 (pins, bonding wires, driver amplifiers), soldering, or wiring between devices It is also used when detecting defects. To check whether there is a short-circuited or disconnected part between one semiconductor integrated circuit and another semiconductor integrated circuit, set the data in the shift mode for the output terminal scan cell and output the data set in the update mode. Output from the terminal. Then, on the side of the input terminal that receives this, the data is taken into the scan cell Shift Reg by the capture mode. The taken-in data is taken out in the shift mode, and a defect around the semiconductor integrated circuit is detected by determining whether the data has moved correctly.
この試験では、半田ブリッジ（図３Ｄ）による端子間の短絡についての検出は可能であるが、擬似的不良状態にある半導体集積回路の端子は検出できない。本実施例においては、不良の予想される箇所としてプリント基板１００と半導体集積回路１０１の接続を中心に検査を行う。 In this test, it is possible to detect a short circuit between terminals by a solder bridge (FIG. 3D), but it is not possible to detect a terminal of a semiconductor integrated circuit in a pseudo defective state. In the present embodiment, the inspection is performed mainly on the connection between the printed circuit board 100 and the semiconductor integrated circuit 101 as an expected defect.
そのために、半田バンプに熱ストレス（加熱、或いは冷却）を行いながら、バウンダリスキャンを動作させる。また、半田バンプから直接導通し、かつプリント基板表面上に現れている基板内配線に直接、プローブを立てることとしている。 Therefore, the boundary scan is operated while applying thermal stress (heating or cooling) to the solder bump. In addition, the probe is set up directly on the in-board wiring that is directly conducted from the solder bump and appears on the surface of the printed board.
図２に戻り、熱衝撃室２内で加熱されたプリント基板１００は、加熱された状態のまま検査室３に移動して検査を受ける。検査室３は、上下に配置された４角形状のテーブル３１a、ｂと、テーブル３１a、ｂの４隅に設けられたガイド３２と、ガイド３２をスライドする上冶具取付板３３ａ及び下冶具取付板３３ｂとを有している。上冶具取付板３３ａと下冶具取付板３３ｂの夫々に対して、ガイド３２に沿って上下動可能とするために、モータ３４と、モータ３４により回転駆動されるボールネジ３５が設けられている。モータ３４を駆動させるとボールネジ３５が回転し、これに螺合した上冶具取付板３３ａ及び下冶具取付板３３ｂが上昇・下降する。上冶具取付板３３ａ及び下冶具取付板３３ｂに夫々取り付けられる冶具３６ａ、３６ｂは、検査対象となるプリント基板１００の表裏面に設けられたパッドに対して接触する多数のプローブ３７（上側３７ａ、下側３７ｂ）を有している。冶具３６ａ、３６ｂは、セラミック基板上にプローブ３７を立設したものである。プローブ３７からは、加熱基板２００（後述）を介して制御装置４へ接続している。 Returning to FIG. 2, the printed circuit board 100 heated in the thermal shock chamber 2 moves to the inspection chamber 3 while being heated and undergoes inspection. The examination room 3 includes rectangular tables 31a and 31b arranged on the upper and lower sides, guides 32 provided at the four corners of the tables 31a and 31b, an upper jig attachment plate 33a and a lower jig attachment plate that slide the guide 32. 33b. A motor 34 and a ball screw 35 that is rotationally driven by the motor 34 are provided so that the upper jig mounting plate 33 a and the lower jig mounting plate 33 b can be moved up and down along the guide 32. When the motor 34 is driven, the ball screw 35 is rotated, and the upper jig attaching plate 33a and the lower jig attaching plate 33b which are screwed to the ball screw 35 are raised and lowered. The jigs 36a and 36b attached to the upper jig attachment plate 33a and the lower jig attachment plate 33b are respectively a number of probes 37 (upper side 37a, lower side) that come into contact with pads provided on the front and back surfaces of the printed circuit board 100 to be inspected. Side 37b). The jigs 36a and 36b are obtained by standing a probe 37 on a ceramic substrate. The probe 37 is connected to the control device 4 via a heating substrate 200 (described later).
ＪＴＡＧインターフェースは、半田バンプ１０５及び基板内配線を介してプリント基板１００上に設けられたコネクタ(図示せず)から制御装置４に接続されている。熱衝撃室２において加熱されたプリント基板１００は、熱衝撃室２のコンベア２２の延長上にあるコンベア３８により、上下の冶具３６ａ、３６ｂの間に移動され、両面からプローブ３７ａ、３７ｂを押し当てられる。検査室３内には、さらにプリント基板の位置を検出するカメラ３９と、プリント基板１００の温度を検出する温度検出器４１が設けられている。 The JTAG interface is connected to the control device 4 from a connector (not shown) provided on the printed circuit board 100 via the solder bump 105 and the in-substrate wiring. The printed circuit board 100 heated in the thermal shock chamber 2 is moved between the upper and lower jigs 36a and 36b by the conveyor 38 on the extension of the conveyor 22 in the thermal shock chamber 2, and presses the probes 37a and 37b from both sides. It is done. In the inspection room 3, a camera 39 for detecting the position of the printed circuit board and a temperature detector 41 for detecting the temperature of the printed circuit board 100 are further provided.
半田バンプ１０５の検査は、次の２つのフェーズからなる。第1のフェーズでは、各半田バンプ１０５と接続しているプリント基板１００表裏面上の配線パターンからプローブ３７側から電圧（又は接地電圧）を印加して、半導体集積回路１０１中のスキャンセルに保持させ、その後シフト動作により制御装置で読み取る。第２のフェーズでは、制御装置４から半導体集積回路１０１中のスキャンセル２０１へデータを設定しておき、各半田バンプ１０５と接続しているプリント基板１００表裏面上の配線パターンからプローブ３７で電位を読み取る。前者は、半導体集積回路１０１の入力端子に対して、後者は出力端子に対して用いられる。 The inspection of the solder bump 105 consists of the following two phases. In the first phase, a voltage (or ground voltage) is applied from the wiring pattern on the front and back surfaces of the printed circuit board 100 connected to each solder bump 105 from the probe 37 side and held in the scan cell in the semiconductor integrated circuit 101. And then read by the control device by a shift operation. In the second phase, data is set from the control device 4 to the scan cell 201 in the semiconductor integrated circuit 101, and the potential is detected by the probe 37 from the wiring pattern on the front and back surfaces of the printed circuit board 100 connected to each solder bump 105. Read. The former is used for the input terminal of the semiconductor integrated circuit 101, and the latter is used for the output terminal.
図６は、検査装置1の機能をブロックで示している。計算機５は、CPU５２、メモリ５３、記憶装置５４、及びヒューマンインターフェース５５を有する計算機である。記憶装置５４には、検査対象となるプリント基板１００の構成データ５６が登録されている。構成データ５６は、プリント基板１００のＣＡＤデータを利用したもので、半導体集積回路１００の入力端子、出力端子がプリント基板表面上のどの位置に現れているかを特定している。計算機５は、構成データ５６から、入力端子に対する第１フェーズにおいてプローブに与える論理値「０」「１」となる信号、或いは第２フェーズにおいてスキャンセル２０１に与える論理値「０」「１」となる信号を有するテストパターン５７を作成して制御装置４に設定する。 FIG. 6 shows the functions of the inspection apparatus 1 in blocks. The computer 5 is a computer having a CPU 52, a memory 53, a storage device 54, and a human interface 55. In the storage device 54, configuration data 56 of the printed circuit board 100 to be inspected is registered. The configuration data 56 uses CAD data of the printed circuit board 100 and specifies where the input terminal and output terminal of the semiconductor integrated circuit 100 appear on the surface of the printed circuit board. From the configuration data 56, the computer 5 obtains a logical value “0” “1” to be given to the probe in the first phase with respect to the input terminal, or a logical value “0” “1” to be given to the scan cell 201 in the second phase. A test pattern 57 having the following signal is created and set in the control device 4.
図６の各機能ブロックの動作を説明する。
熱衝撃室２に、プリント基板１００が連続的に投入され、プリント基板と半導体集積回路が加熱されると、図３Ａ、３Ｂに示すようなプリント基板と半導体集積回路との間の熱膨張の相違により擬似的な接続状態にある半田接続が分離され、また、図３Ｃに示すように半田バンプが隣接する半田バンプに迫っている場合には、短絡状態となる。加熱が終了したプリント基板１００が順番に検査室３に至ると制御装置４は、プリント基板１００を上記状態のまま冶具３６ａ、３６ｂにより表裏の基板内配線に対してプローブ３７ａ、３７ｂが押し当てる。
The operation of each functional block in FIG. 6 will be described.
When the printed circuit board 100 is continuously put into the thermal shock chamber 2 and the printed circuit board and the semiconductor integrated circuit are heated, the difference in thermal expansion between the printed circuit board and the semiconductor integrated circuit as shown in FIGS. 3A and 3B. As a result, the solder connection in the pseudo connection state is separated, and when the solder bump approaches the adjacent solder bump as shown in FIG. When the heated printed circuit board 100 reaches the inspection chamber 3 in order, the control device 4 presses the probes 37a and 37b against the front and back in-board wirings with the jigs 36a and 36b while keeping the printed circuit board 100 in the above state.
プリント基板１００は、半田付けする際に使用されるフラックス（ロジン、半田付けに使用される活性化材）により、その表面が覆われているが、熱衝撃室２の加熱の温度（１００℃）は、フラックスが軟化する温度（高くて６０℃）或いは溶融する温度（８０℃）よりも高い状態となっており、プローブ３７先端はフラックスを突き抜けて基板内配線に電気的に接触する。 Although the surface of the printed circuit board 100 is covered with a flux (rosin, an activation material used for soldering) used when soldering, the heating temperature (100 ° C.) of the thermal shock chamber 2 is covered. Is in a state higher than the temperature at which the flux softens (highly 60 ° C.) or the temperature at which it melts (80 ° C.), and the tip of the probe 37 penetrates the flux and comes into electrical contact with the wiring in the substrate.
制御装置４は、ＴＡＰコントローラ２００を制御すると共に、入力端子に相当するプローブ３７に対して、テストパターン５７による論理値「０」「１」となる信号を与える。ＴＡＰコントローラ２００は、スキャンセル２０１からキャプチャモードにより、プローブ３７から与えられた信号を取り込む。その後、シフトモードにより、スキャンセルのデータを半導体集積回路１００から読み出して、ＴＤＯを介して制御装置４へ送る。テストパターン５７が論理値を変化させて再度検査することを要求していれば、再度スキャンセルへの書き込み、読み出しを繰り返す。 The control device 4 controls the TAP controller 200 and gives a signal having logical values “0” and “1” based on the test pattern 57 to the probe 37 corresponding to the input terminal. The TAP controller 200 captures the signal given from the probe 37 from the scan cell 201 in the capture mode. Thereafter, scan cell data is read from the semiconductor integrated circuit 100 in the shift mode and sent to the control device 4 via the TDO. If the test pattern 57 requires changing the logic value and inspecting again, writing to and reading from the scan cell are repeated.
次に、ＴＡＰコントローラ２００は、ＴＤＩを介して制御装置４から受け取った論理値「０」「１」となる信号をシフトモードによりスキャンセル２０１に対して与える。スキャンセル２０１はこの信号を取り込む。その後、ＴＡＰコントローラ２００は、アップデートモードにより、スキャンセル２０１からのデータを出力端子に出力させる。制御装置４は、出力端子に相当するプローブ３７によりデータを読み取る。上記と同様にテストパターン５７が論理値を変化させて再度検査することを要求していれば、論理値を変化させて、再度スキャン・ラッチへの書き込み、読み出しを繰り返しても良い。 Next, the TAP controller 200 gives a signal having logical values “0” and “1” received from the control device 4 via the TDI to the scan cell 201 in the shift mode. The scan cell 201 captures this signal. Thereafter, the TAP controller 200 causes the data from the scan cell 201 to be output to the output terminal in the update mode. The control device 4 reads data with the probe 37 corresponding to the output terminal. Similarly to the above, if the test pattern 57 requires changing the logic value and inspecting again, the logic value may be changed, and writing to and reading from the scan latch may be repeated again.
上記実施例においては、熱衝撃室２で加熱を行ったが、熱衝撃室２において冷却しても良い。冷却温度は、−50℃程度である。熱衝撃室２により冷却されることにより、半田バンプの収縮が起こりクラックを内包する擬似的な接続状態の半田が分離状態となる。尚、この場合、冷却することにより、プリント基板表面１００を覆っているフラックスが硬化しており、プローブ３７による基板内配線への接触が困難であるため、検査室２の外側に配置された熱基板６０（図７）によりプローブ先端の温度を上昇させる。 In the above embodiment, the heating is performed in the thermal shock chamber 2, but the thermal shock chamber 2 may be cooled. The cooling temperature is about −50 ° C. By being cooled by the thermal shock chamber 2, the solder bumps shrink and the pseudo-connected solder containing the cracks is separated. In this case, by cooling, the flux covering the printed circuit board surface 100 is cured, and it is difficult for the probe 37 to contact the wiring inside the board. The temperature at the probe tip is raised by the substrate 60 (FIG. 7).
加熱基板６０は、金属コアを上に絶縁層を介して複数の平行配線を有する基板であり、金属コアとしてアルミコア６１を用い、アルミコア６１の上に絶縁層となる銅張プリプレグ６２を接着し、かつエッチングにより、図４Ｂに示す配線パターン６３を設けている。アルミコア６１には、ヒーター６５が取り付けられている。尚、図７Ａは、Ｘ−Ｘ断面を示している。図７Ｂにおいて、加熱基板６０の配線パターン６３は、上下コネクタ６２からの配線間距離を加熱基板６０の横方向に拡大している。金属コアとしたメタルコア基板は、専ら高発熱な電子部品を搭載する基板としてよく知られているが、本実施例の加熱基板６０ではアルミコア６１を介して、ヒータ６５の熱をケーブル４２（図２）内の導線に対して熱を供給する。ケーブル４２内の導線から、プローブ基板３６ｃ、３６ｄの配線パターンを通して熱が供給される。そして、プローブ３７を構成する材質が、プローブ基板３６ｃ、３６ｄ内の配線パターンを通してプローブ３７根元からプローブ３７先端へと加熱され、プリント基板１００表面のフラックスを突き破る。 The heating substrate 60 is a substrate having a plurality of parallel wirings with an insulating layer on top of a metal core, using an aluminum core 61 as the metal core, and bonding a copper-clad prepreg 62 serving as an insulating layer on the aluminum core 61, Further, the wiring pattern 63 shown in FIG. 4B is provided by etching. A heater 65 is attached to the aluminum core 61. FIG. 7A shows an XX cross section. In FIG. 7B, the wiring pattern 63 of the heating substrate 60 expands the distance between wirings from the upper and lower connectors 62 in the horizontal direction of the heating substrate 60. A metal core substrate that is a metal core is well known as a substrate on which electronic components with high heat generation are exclusively mounted. However, in the heating substrate 60 of this embodiment, the heat of the heater 65 is transferred via the aluminum core 61 to the cable 42 (FIG. 2). ) Heat is supplied to the lead wires inside. Heat is supplied from the conductive wire in the cable 42 through the wiring pattern of the probe boards 36c and 36d. The material constituting the probe 37 is heated from the base of the probe 37 to the tip of the probe 37 through the wiring patterns in the probe boards 36c and 36d, and breaks the flux on the surface of the printed board 100.
以降のテストは、先に示した実施例と同じであり、半導体集積回路１００の入力端子に論理値「０」「１」となる信号を設定し、シフトンモードでスキャンセル２０１のデータを読み出し、或いは、シフトンモードによりスキャンセル２０１にデータを設定して、アップデートモードにより出力端子にデータを出力してプローブ３７で読み取る。 The subsequent tests are the same as those in the above-described embodiment. A signal having logical values “0” and “1” is set to the input terminal of the semiconductor integrated circuit 100, and the data of the scan cell 201 is read in the shift-on mode. Alternatively, data is set in the scan cell 201 by the shift-on mode, data is output to the output terminal by the update mode, and is read by the probe 37.
以上のようにして、本実施例によれば、半導体集積回路の入出力端に熱のストレスを加えて、擬似的な導通状態にある接続は一時的に真の破壊状態となり検査を行うことができる。上記実施例においては、ＢＧＡパッケージの半導体集積回路を用いて例を示したが、他の表面実装パッケージの半導体についての接続検査も同様に行うことができる。 As described above, according to the present embodiment, a thermal stress is applied to the input / output terminals of the semiconductor integrated circuit, so that the connection in the pseudo conductive state temporarily becomes a true breakdown state and can be inspected. it can. In the above embodiment, an example is shown in which a semiconductor integrated circuit of a BGA package is used. However, connection inspections for semiconductors of other surface mount packages can be similarly performed.
１：検査装置
２：熱衝撃室
３：検査室
４：制御装置
３６ａ、ｂ：冶具
６０：加熱基板
１００：プリント基板
１０１：半導体集積回路
１０５：半田バンプ
２００：ＴＡＰコントローラ
２０１：スキャンセル
1: inspection device 2: thermal shock chamber 3: inspection chamber 4: control device 36a, b: jig 60: heating substrate 100: printed circuit board 101: semiconductor integrated circuit 105: solder bump 200: TAP controller 201: scan cell
Claims (4)
前記プリント基板に熱衝撃を与える熱衝撃室と、
前記半導体集積回路の入力端子及び出力端子に接続されるプリント基板内配線パターンが、前記プリント基板の表面に現れる位置を記憶する記憶装置と、
前記記憶装置が記憶している位置に押し当てられるプローブと、
熱衝撃を与えられた状態の入力端子に対応するプローブに対してテストデータを与えて、スキャンセルから前記シフト動作により読み出し、熱衝撃を与えられた状態の出力端子に対して前記シフト動作によりデータを与えてスキャンセルに記憶させ、当該出力端子から出力させてこれに対応するプローブから読み出し、半導体集積回路に与えたデータと、半導体集積回路から読み出したデータを比較して、半導体集積回路とプリント基板の接続を判定する制御装置とを有することを特徴とするプリント基板の検査装置。 A shift register is configured by linking scan cells connected to each of the input terminal and output terminal. Data is stored in the scan cell from the input terminal and read by the shift operation, or data is transferred to the scan cell by the shift operation. In a printed circuit board inspection device on which a boundary scan-compatible semiconductor integrated circuit capable of storing data and outputting data from an output terminal is mounted,
A thermal shock chamber for applying a thermal shock to the printed circuit board;
A storage device for storing a position where a wiring pattern in a printed circuit board connected to the input terminal and the output terminal of the semiconductor integrated circuit appears on the surface of the printed circuit board;
A probe pressed against a position stored in the storage device;
Test data is given to the probe corresponding to the input terminal in the state where the thermal shock is given, read out by the shift operation from the scan cell, and data is sent by the shift operation to the output terminal in the state where the thermal shock is given. The data is stored in the scan cell, output from the output terminal, read from the corresponding probe, the data supplied to the semiconductor integrated circuit is compared with the data read from the semiconductor integrated circuit, and the semiconductor integrated circuit is printed. A printed circuit board inspection device comprising: a control device that determines connection of the substrate.
前記プリント基板に熱衝撃を与え、
前記半導体集積回路の入力端子及び出力端子に接続されるプリント基板内配線パターンが、前記プリント基板の表面に現れる位置を記憶し、
前記記憶している位置にプローブを押し当て、
入力端子に対応するプローブに対してテストデータを与えて、スキャンセルから前記シフト動作により読み出し、
前記シフト動作によりデータを出力端子のスキャンセルに与えて、当該出力端子から出力させてこれに対応するプローブから読み出し、
半導体集積回路に与えたデータと、半導体集積回路から読み出したデータを比較して、半導体集積回路とプリント基板の接続を判定することを有することを特徴とするプリント基板の検査方法。
A shift register is configured by linking scan cells connected to each of the input terminal and output terminal. Data is stored in the scan cell from the input terminal and read by the shift operation, or data is transferred to the scan cell by the shift operation. In a method of a printed circuit board on which a boundary scan compatible semiconductor integrated circuit capable of storing data and outputting data from an output terminal is mounted,
Applying a thermal shock to the printed circuit board,
A printed circuit board wiring pattern connected to an input terminal and an output terminal of the semiconductor integrated circuit stores a position at which the printed circuit board appears on the surface,
Press the probe to the memorized position,
Give test data to the probe corresponding to the input terminal, read from the scan cell by the shift operation,
By giving data to the scan terminal of the output terminal by the shift operation, output from the output terminal and read from the corresponding probe,
A method for inspecting a printed circuit board, comprising: comparing data applied to a semiconductor integrated circuit and data read from the semiconductor integrated circuit to determine a connection between the semiconductor integrated circuit and the printed circuit board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010051322A JP2011185746A (en) | 2010-03-09 | 2010-03-09 | Method for inspecting printed circuit board, and inspection device used for it |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010051322A JP2011185746A (en) | 2010-03-09 | 2010-03-09 | Method for inspecting printed circuit board, and inspection device used for it |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011185746A true JP2011185746A (en) | 2011-09-22 |
Family
ID=44792223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010051322A Pending JP2011185746A (en) | 2010-03-09 | 2010-03-09 | Method for inspecting printed circuit board, and inspection device used for it |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011185746A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110673015A (en) * | 2019-09-28 | 2020-01-10 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | Test method for simulating heating power and surface temperature of chip |
| CN112798924A (en) * | 2019-11-14 | 2021-05-14 | 爱斯佩克株式会社 | Inspection apparatus, inspection system, and inspection method |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02242171A (en) * | 1989-03-15 | 1990-09-26 | Matsushita Electric Works Ltd | Conduction tester for printed wiring board |
| JPH0575667U (en) * | 1992-03-18 | 1993-10-15 | 富士通株式会社 | Test jig for in-circuit tester |
| JP2000124682A (en) * | 1998-10-19 | 2000-04-28 | Matsushita Electric Ind Co Ltd | Equipment and method for manufacturing electronic component mounting board |
| JP2001337134A (en) * | 2000-05-25 | 2001-12-07 | Hitachi Ltd | Semiconductor integrated circuit device |
| JP2007010688A (en) * | 1996-11-05 | 2007-01-18 | Fujitsu Ltd | Testing method for printed circuit board |
| JP2007059727A (en) * | 2005-08-25 | 2007-03-08 | Nidec-Read Corp | Substrate inspection device and substrate inspection method |
| JP2009135179A (en) * | 2007-11-29 | 2009-06-18 | Kyushu Nogeden:Kk | Inspection method of joint state of solder ball to semiconductor product board, and its inspection system |
| JP2009287943A (en) * | 2008-05-27 | 2009-12-10 | Mitsubishi Electric Corp | Board inspection method |
-
2010
- 2010-03-09 JP JP2010051322A patent/JP2011185746A/en active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02242171A (en) * | 1989-03-15 | 1990-09-26 | Matsushita Electric Works Ltd | Conduction tester for printed wiring board |
| JPH0575667U (en) * | 1992-03-18 | 1993-10-15 | 富士通株式会社 | Test jig for in-circuit tester |
| JP2007010688A (en) * | 1996-11-05 | 2007-01-18 | Fujitsu Ltd | Testing method for printed circuit board |
| JP2000124682A (en) * | 1998-10-19 | 2000-04-28 | Matsushita Electric Ind Co Ltd | Equipment and method for manufacturing electronic component mounting board |
| JP2001337134A (en) * | 2000-05-25 | 2001-12-07 | Hitachi Ltd | Semiconductor integrated circuit device |
| JP2007059727A (en) * | 2005-08-25 | 2007-03-08 | Nidec-Read Corp | Substrate inspection device and substrate inspection method |
| JP2009135179A (en) * | 2007-11-29 | 2009-06-18 | Kyushu Nogeden:Kk | Inspection method of joint state of solder ball to semiconductor product board, and its inspection system |
| JP2009287943A (en) * | 2008-05-27 | 2009-12-10 | Mitsubishi Electric Corp | Board inspection method |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110673015A (en) * | 2019-09-28 | 2020-01-10 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | Test method for simulating heating power and surface temperature of chip |
| CN110673015B (en) * | 2019-09-28 | 2021-09-03 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | Test method for simulating heating power and surface temperature of chip |
| CN112798924A (en) * | 2019-11-14 | 2021-05-14 | 爱斯佩克株式会社 | Inspection apparatus, inspection system, and inspection method |
| JP2021081199A (en) * | 2019-11-14 | 2021-05-27 | エスペック株式会社 | Inspection device, inspection system, and inspection method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9329227B2 (en) | Method and apparatus for testing interconnection reliability of a ball grid array on a testing printed circuit board | |
| US8669777B2 (en) | Assessing connection joint coverage between a device and a printed circuit board | |
| US6590409B1 (en) | Systems and methods for package defect detection | |
| US8574932B2 (en) | PCB-mounted integrated circuits | |
| JP2009020105A (en) | Socket, inspection equipment having socket, and testing method | |
| US20080158839A1 (en) | Printed Wiring Board, Printed Circuit Board, and Method of Inspecting Joint of Printed Circuit Board | |
| JP5465980B2 (en) | Printed circuit board inspection method and inspection apparatus | |
| TWI725146B (en) | Substrate inspection device | |
| JP2011185746A (en) | Method for inspecting printed circuit board, and inspection device used for it | |
| US7662647B2 (en) | Method for manufacturing semiconductor device | |
| JP2010243303A (en) | Low-thermal-expansion interposer | |
| JP2006165325A (en) | Wiring structure of board mounting ic package and method for inspecting defective electric connection | |
| JP4022698B2 (en) | Inspection circuit board | |
| JP2006005163A (en) | Semiconductor device, and mounting inspecting method thereof | |
| Albrecht et al. | Study on the effect of the warpage of electronic assemblies on their reliability | |
| US7449907B2 (en) | Test unit to test a board having an area array package mounted thereon | |
| Li et al. | Improving board assembly yield through PBGA warpage reduction | |
| US11906574B2 (en) | Hybrid socket warp indicator | |
| JP5342526B2 (en) | TDR type inspection device | |
| JP5495303B2 (en) | Semiconductor module and semiconductor module inspection method | |
| JP2010080770A (en) | Electronic circuit module and method of inspecting the same | |
| Williamson et al. | Impact of Lead Free Solder Joint Orientation on Multi-Terminal Passive Components during FCBGA Board Level Reliability | |
| McCurdy et al. | CGA trends and capabilities | |
| JPH10104301A (en) | Method for inspecting package substrate | |
| JP2011075498A (en) | Inspection apparatus, and inspection method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130813 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131004 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140701 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140821 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150310 |