JP2009287943A - Board inspection method - Google Patents
Board inspection method Download PDFInfo
- Publication number
- JP2009287943A JP2009287943A JP2008137826A JP2008137826A JP2009287943A JP 2009287943 A JP2009287943 A JP 2009287943A JP 2008137826 A JP2008137826 A JP 2008137826A JP 2008137826 A JP2008137826 A JP 2008137826A JP 2009287943 A JP2009287943 A JP 2009287943A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- substrate
- measured
- reflected
- standard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
本発明は、接続部の目視確認が困難なBGA(ball grid array)等の部品を実装する基板の部品実装状態等を検査する基板検査方法に関する。 The present invention relates to a substrate inspection method for inspecting a component mounting state or the like of a substrate on which a component such as a BGA (ball grid array) where it is difficult to visually check a connection portion.
BGAパッケージの集積回路(以下、BGA ICと記す。)が基板に搭載されている場合、基板との接続部がパッケージの下面に位置するため、基板とBGA ICとのはんだ接続の状態を目視で確認することはできない。このため、バウンダリスキャンやX線による基板検査が行われている。バウンダリスキャンはBGA IC内部にスキャン用の回路が必要であり、BGA ICの大型化、コストアップにつながる。また、バウンダリスキャンは高周波回路等では利用できない。一方、X線による検査はスキャン精度が低く、実際に確認したい微小な亀裂による接続不良は確認できない。 When an integrated circuit of a BGA package (hereinafter referred to as a BGA IC) is mounted on a substrate, the connecting portion with the substrate is located on the lower surface of the package, so the state of solder connection between the substrate and the BGA IC can be visually checked. It cannot be confirmed. For this reason, substrate inspection by boundary scan or X-ray is performed. Boundary scan requires a scanning circuit inside the BGA IC, leading to an increase in size and cost of the BGA IC. Further, the boundary scan cannot be used in a high frequency circuit or the like. On the other hand, X-ray inspection has low scanning accuracy, and connection failure due to minute cracks to be actually confirmed cannot be confirmed.
上記問題を解決するために、TDR(Time Domain Reflectometry)を利用した基板検査が行われている。TDRを利用した基板検査では、基板上に設けられたパッドにプローブを当接して電気パルスを入力し、その反射特性からBGA ICと基板との接続状態を検査している(特許文献1参照)。 In order to solve the above problem, substrate inspection using TDR (Time Domain Reflectometry) is performed. In the substrate inspection using TDR, a probe is brought into contact with a pad provided on the substrate and an electric pulse is input, and the connection state between the BGA IC and the substrate is inspected from the reflection characteristics (see Patent Document 1). .
TDRを利用した基板検査では、基板からの反射波形が、基板の良否判定に大きな影響を及ぼす。反射波形には温度依存性があるため、温度の影響により基板の良否判定を誤るという問題点があった。 In substrate inspection using TDR, the reflected waveform from the substrate greatly affects the quality determination of the substrate. Since the reflected waveform has temperature dependence, there is a problem that the substrate quality is erroneously determined due to the influence of temperature.
本発明は、上述のような問題を解決するためになされたもので、TDRを利用した基板検査において、温度に依存せずに正確に基板の良否判定ができる基板検査方法を提供することを目的とする。 The present invention has been made to solve the above-described problems, and it is an object of the present invention to provide a substrate inspection method capable of accurately determining the quality of a substrate without depending on temperature in substrate inspection using TDR. And
本発明の基板検査方法は、温度測定工程と標準波形選択工程とを備え、温度測定工程で測定した温度に応じた標準波形を標準波形選択工程において選択し、前記標準波形と基板からの反射波形とを比較して、基板の良否を判定するものである。 The substrate inspection method of the present invention includes a temperature measurement step and a standard waveform selection step, selects a standard waveform corresponding to the temperature measured in the temperature measurement step in the standard waveform selection step, and the standard waveform and the reflected waveform from the substrate. And the quality of the substrate is determined.
本発明は、温度別の標準波形を予め保持し、測定温度に応じた標準波形と基板からの反射波形とを比較するため、温度の影響を低減でき、基板の良否判定の精度を高めることができる。 In the present invention, a standard waveform for each temperature is stored in advance, and the standard waveform corresponding to the measured temperature is compared with the reflected waveform from the substrate. Therefore, the influence of temperature can be reduced, and the accuracy of the substrate quality determination can be improved. it can.
実施の形態1.
本発明の実施の形態1について図面を参照して説明する。図1は本発明の実施の形態1における基板検査装置を示すブロック図である。基板検査装置はTDR測定部1、制御演算部2、インタフェース基板3、温度測定部5から構成される。TDR測定部1は、高周波パルスを出力するパルス発振器11と、線路の波形を測定するオシロスコープ12とを備えており、インタフェース基板3を介して被測定基板に接続される。インタフェース基板3は、プローブ4を固定するためのレセクタブル31、スイッチ32、コネクタ33を実装している。スイッチ32は、制御演算部2からの制御信号sk(k=1〜n)により、複数のプローブ4を順次切り替えている。コネクタ33とTDR測定部1とは電気的に接続している。温度測定部5は、雰囲気温度または被測定基板もくしはTDR測定部1の温度を測定し、制御演算部2に測定した温度を送信する。
Embodiment 1 FIG.
Embodiment 1 of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a substrate inspection apparatus according to Embodiment 1 of the present invention. The substrate inspection apparatus includes a TDR measurement unit 1, a
図2は本発明の実施の形態1における基板200およびインタフェース基板3を示す断面図である。図3は図2のX部の拡大図である。BGA IC100はパッケージ下面に基板200との接続部であるはんだボール101を有している。はんだボール101は基板200のパッド212、パターン213を介してランド211と電気的に接続している。さらに、はんだボール101はスルーホール210を介してBGA IC100非実装面のランド214に電気的に接続している。
FIG. 2 is a cross-sectional
図4は本発明の実施の形態1における基板200のBGA IC100との接続部を示す平面図である。BGA IC100との接続部であるパッド212はパターン213を介してランド211に接続している。ランド211の中央にはスルーホール210が設けられている。
FIG. 4 is a plan view showing a connection portion between
プローブ4は、ランド214の電気的特性を測定するために用いられる。プローブ4は、インタフェース基板3上に実装されたコネクタ33とマイクロストリップライン34を通して電気的に接続している。TDRは高周波パルスを線路に通して測定するため、インタフェース基板3の線路は、マイクロストリップライン34やストリップラインなどの50Ω系の分布定数回路で構成することが望ましい。これにより、TDR測定部1と基板200との間の線路部分のインピーダンスが確定し、TDRの測定精度が向上する。
The
基板200の複数の測定箇所(すなわちランド214)の位置に合わせて複数のプローブ4が配置されるようにレセクタブル31は作られている。レセクタブル31に固定された複数のプローブ4は、それぞれ対応する測定箇所に物理的に接続するが、TDR測定部1と電気的に接続しているのは、スイッチ32により選択されたプローブ4のみである。このように、複数のプローブ4を一括して各測定箇所に物理的に接続するため、従来のようにプローブを上げ下げして所定の測定箇所にプローブを当接する時間が不要となる。その結果、基板の検査時間を大幅に短縮できる。
The
なお、プローブ4はレセクタブル31から取外し可能であり汎用性があるが、インタフェース基板3は、基板200のパターン等に合わせて製作する必要があるため、汎用性はない。
The
スイッチ32(図2、図3には図示せず)は、例えばリレー等で構成されている。スイッチ32は、制御演算部2からの制御信号sk(k=1〜n)により、TDR測定部1に接続するプローブ4を選択する。プローブ4をスイッチ32により切り替えることで、TDR測定部1は、BGA IC100のはんだボール101と基板200との全ての接続部からの反射波の波形を順次測定することができる。TDR測定部1で測定した測定波形は、制御演算部2へ送信される。制御演算部2は、TDR測定部1で測定した反射波形に基づき、BGA IC100と基板200との接続状態の良否を判定する。なお、TDRを利用した基板検査であるため、BGA IC100と基板200との接続状態だけではなく、基板200における回路の配線状態の良否についても判定できる。
The switch 32 (not shown in FIGS. 2 and 3) is constituted by, for example, a relay. The
次に基板200の検査方法について説明する。図5は本発明の実施の形態1における基板200の検査方法を説明する図である。図6は本発明の実施の形態1におけるTDRの測定を説明する波形図である。図6(a)は入射波形を、図6(b)はプローブ4を基板200に非接触時の反射波形を、図6(c)はプローブ4を基板200に接触時の反射波形を示している。
Next, an inspection method for the
まず、反射波形測定工程において、TDR測定部1のパルス発振器11から入射波を基板200に印加して、基板200からの反射波形をオシロスコープ12で測定する。図6(a)に示すようなステップ波形の入射波をパルス発振器11で発生し、マイクロストリップライン34を介してプローブ4に伝送する。ステップ波形の立ち上がりに相当する箇所をパルス立上り点と定義する(図6の時間A)。プロープ4を基板200に接触していない場合は、プローブ4に伝送された入射波はプローブ4の先端で全反射する。オシロスコープ12では、図6(a)に示す入射波とプローブ4の先端で全反射した波とが重畳した波が測定される(図6(b))。なお、パルス発振器11から基板200とプローブ4との接続点までは、マイクロストリップライン34によりインピーダンスが一定のため、電圧一定の波形となる(時間Aから時間Bまでの間)。図6(b)に示す時間T1は、入射波がプローブ4に到達し、反射波がオシロスコープへ戻ってくるまでの時間である。図6(b)に示す波形は、入射波の立ち上がりから時間T1後に、戻ってきた反射波が入射波と重畳するため、電圧が上昇している。
First, in the reflected waveform measurement step, an incident wave is applied to the
プローブ4を基板200に接続した場合の反射波形について説明する。基板200が正常である場合は、例えば、図6(c)に示す波形が反射波形としてオシロスコープ12で測定される。通常、TDRでは400mV程度のステップ波形の入射波を基板200に入力する。以下では400mVの電圧値を標準電圧と称する。プローブ4との接触点であるランド214には、はんだボール101だけではなく、容量成分や誘導成分を有する他の回路も電気的に接続している。このため、オシロスコープ12で測定する波形は、複素数負荷インピーダンスによって発生する反射波が重畳した複雑な形状となる(図6(c)の時間B以降の波形)。
A reflected waveform when the
図7および図8は本発明の実施の形態1における制御演算部2での波形解析の説明図である。図7および図8において、標準波形を実線で、基板200が異常基板である場合の反射波形を破線で示している。なお、図7および図8の時間Bは、図6の時間Bに相当するものである。以降の波形解析の説明図または波形図において、図6と同一記号の時間は、図6に示す時間に相当するものである。
7 and 8 are explanatory diagrams of waveform analysis in the
基板良否判定工程では、制御演算部2において波形解析を行い、解析結果に基づき基板200の良否を判定する。基板200の良否の判定方法について、以下、詳細に説明する。まず、波形解析の基準となる標準波形は、次の手法を用いて得ることができる。例えば、正常基板をTDR測定し、オシロスコープ12で測定した反射波形を標準波形として、制御演算部2に予め保持する。または、複数の正常基板をTDR測定し、取得した複数の反射波形を平均して標準波形としてもよい。
In the substrate quality determination step, the
標準波形は、BGA IC100の各ピンでそれぞれ異なる。制御演算部2は、BGA IC100の全ピンに対応する標準波形を記憶している。制御演算部2は、標準波形とオシロスコープ12から送信される反射波形とを比較して、基板200の良否を判定する。ここでは、オシロスコープ12から送信されてきた反射波形が図7に示す破線であった場合を例に、制御演算部2での波形解析の手法を説明する。予め保持する標準波形と反射波形との電位差ΔVが一瞬でも第1の閾値ΔVth1(例えば、50mV)以上となる場合は、基板200は異常基板であると制御演算部2は判定する。
The standard waveform is different for each pin of the BGA IC100. The
さらに、制御演算部2は解析対象であったBGA IC100のピンに接続する回路上に異常があると判断し、TDRの測定結果を利用して、基板200の異常箇所の特定もできる。例えば、図7においてΔVが最大となる時間Cと時間Bとの時間差であるTは、入射波がプローブ4を通過して異常箇所まで伝播し、異常箇所からプローブ4まで戻ってくる時間に相当するため、時間Tを用いて異常箇所の特定ができる。
Furthermore, the
また、図8に示すように、標準波形と反射波形との電位差ΔVが第1の閾値ΔVth1以上とならなくても、ΔVが第1の閾値ΔVth1より小さい第2の閾値ΔVth2以上となる時間TEが、所定の時間(数百pS、例えば、200〜400pS)以上継続する場合も、基板200は異常基板であると判定する。なお、量産時の判定においては、各基板においてTDRの測定結果に変動が見込まれる。予め複数の正常基板の反射波形について電圧の偏差を求め、その値に基づき、上述の第1の閾値ΔVth1、第2の閾値ΔVth2、所定の時間を求めることが望ましい。
Further, as shown in FIG. 8, even if the potential difference ΔV between the standard waveform and the reflected waveform is not equal to or greater than the first threshold value ΔV th1 , ΔV is equal to or greater than the second threshold value ΔV th2 that is smaller than the first threshold value ΔV th1 . The
次に、はんだボール101にクラックが生じている場合について説明する。図9は本発明の実施の形態1におけるはんだボール101にクラック102が生じている場合の基板200およびインタフェース基板3を示す断面図である。図10は本発明の実施の形態1におけるはんだボール101にクラック102が生じている場合のTDRの測定を説明する波形図である。標準波形を実線で、クラック102が生じている場合の反射波形を破線で示している。
Next, the case where the
はんだボール101にクラック102が生じている場合は、例えば、図10に示すような反射波形が測定される。パルス発振器11から基板200とプローブ4との接続点までは、マイクロストリップライン34によりインピーダンスが一定のため、時間Bまでは電圧一定の波形となる。パルス発振器11からインタフェース基板3を介した線路は、最終的にクラック102において開放している。クラック102まで伝播した入射波は、クラック102において反射する。このため、標準波形と比較すると、クラック102が生じている基板の反射波形は、図10に示すように、時間Dにおいて急激に電圧が上昇する。時間Bと時間Dとの時間差であるTCRは、入射波がプローブ4を通過してクラック102まで伝播し、クラック102からプローブ4まで戻ってくる時間に相当する。
When the
基板200の検査箇所がBGA IC100と基板200との接続部のみである場合は、基板200が異常基板である場合の反射波形は、単純な波形となる。このため、オシロスコープ12で測定した波形の電圧の変化を制御演算部2で解析することで基板200の良否判定が可能となる。上述した標準波形と反射波形との電位差を求めて行う複雑な波形解析が不要となり、短時間で基板200の良否判定を実現できる。
When the inspection location of the
TDR測定の誤差要因としては、温度による影響があげられる。温度変化に伴い、マイクロストリップライン34が伸縮し、基板200の回路の負荷インピーダンスが変化するため、同一基板を測定しても温度変化により反射波形が変化するためである。また、例えば連続稼動によりTDR測定部1の温度が上昇するなど、TDR測定部1の温度が変化した場合にも、TDR測定部1自身の温度依存性により、同一基板であっても得られる反射波形が異なってしまうことが考えられる。
As an error factor of TDR measurement, there is an influence by temperature. This is because, as the temperature changes, the
図11は本発明の実施の形態1におけるTDR測定の温度による影響を説明する波形図である。図11(a)は入射波形を、図11(b)はプローブ4を基板200に非接触時の反射波形を、図11(c)はプローブ4を基板200に接触時の反射波形を示している。図中、常温で正常基板を測定した測定波形を実線で、+50℃で同じ正常基板を測定した測定波形を破線で示す。なお、図11(a)の全体、図11(b)の時間0から時間Bまで、および時間B1以降、図11(c)の時間0から時間Bまでは、実線と破線が略重なっている。
FIG. 11 is a waveform diagram for explaining the influence of the temperature of the TDR measurement in Embodiment 1 of the present invention. 11A shows the incident waveform, FIG. 11B shows the reflected waveform when the
図11(a)に示すステップ波形の入射波をパルス発振器11で発生し、マイクロストリップライン34を介してプローブ4に伝送する。プロープ4を基板200に接触していない場合は、プローブ4に伝送された入射波は全反射する。常温では、図11(b)の実線で示すように、パルス発振器11でのパルス発生からT1後に電圧が上昇する波形の反射波がオシロスコープ11で測定される。T1は、常温において、入射波がプローブ4に到達し、反射波がオシロスコープ12へ戻ってくるまでの時間である。
An incident wave having a step waveform shown in FIG. 11A is generated by the
温度変化に伴いTDR測定部1からプローブ4までの線路は伸縮する。例えば、+50℃でTDR測定した場合は、入射波がプローブ4に到達し反射波がオシロスコープ12へ戻ってくるまでの線路が常温のときよりも延伸する。図10(b)に示すΔT1は、TDR測定部1からプローブ4までの線路上で延伸した部分を電波が往復するのに要する時間である。+50℃でプロープ4を基板200に接触していない場合は、図10(b)の破線で示すように、パルス発振器11でのパルス発生から(T1+ΔT1)後に電圧が上昇する波形の反射波がオシロスコープ12で測定される。
As the temperature changes, the line from the TDR measurement unit 1 to the
プローブ4を基板200に接触させると、常温では、例えば、図11(c)の実線で示す波形が測定される。時間Aから時間Bまでは、マイクロストリップライン34のインピーダンスが一定のため、一定電圧となる。時間B以降は、基板200の回路の負荷インピーダンスに依存した波形となる。
When the
一方、+50℃でTDR測定した場合は、時間Aから時間B1まで一定電圧となり、常温と比較すると一定電圧である時間がΔT1だけ長くなっている。時間B1以降、すなわち、パルス発振器11でのパルス発生から(T1+ΔT1)後から、基板200の回路の負荷インピーダンスに依存した波形となる。
On the other hand, when the TDR measurement is performed at + 50 ° C., the voltage is constant from time A to time B1, and the time at which the voltage is constant is longer by ΔT1 compared to room temperature. After time B1, that is, after (T1 + ΔT1) from the generation of the pulse by the
なお、常温での時間B以降の波形と+50℃での時間B1以降の波形とは、温度により基板200の回路の負荷インピーダンスが変化するため、異なる波形となる。
Note that the waveform after time B at room temperature and the waveform after time B1 at + 50 ° C. are different because the load impedance of the circuit of the
このように、同一の正常基板をTDR測定した場合でも、測定温度が異なるとオシロスコープ12で測定する反射波形は異なった形状となってしまう。そこで、本実施の形態1においては、測定温度に応じた標準波形を用いて波形解析を行い、基板200の良否を判定する。
As described above, even when the same normal substrate is measured by TDR, if the measurement temperature is different, the reflected waveform measured by the
まず、温度測定工程において、温度測定部5で温度を測定する。温度測定部5は、雰囲気温度、または基板200の温度もしくはTDR測定部1を測定する。例えば、温度測定部5において雰囲気温度を測定する場合は、環境条件を考慮して0℃〜80℃まで10℃ステップで温度別の標準波形を制御演算部2に予め保持する。
First, in the temperature measurement step, the temperature is measured by the temperature measurement unit 5. The temperature measurement unit 5 measures the ambient temperature, the temperature of the
次に、標準波形選択工程において、制御演算部2は、予め保持する温度別の標準波形の中から温度測定工程で測定した温度に最も近い温度別の標準波形を選択する。標準波形選択工程において選択した標準波形とオシロスコープ12から送信される測定波形とを比較して、上述の基板良否判定工程における波形解析を行い、基板200の良否を判定する。
Next, in the standard waveform selection step, the
本実施の形態1によれば、予め温度別の標準波形を保持し、温度測定工程で測定した温度に応じた標準波形を標準波形選択工程において選択し、この標準波形と測定した反射波形とを比較して波形解析している。このため、TDR測定における温度の影響が低減され、基板200の良否判定の精度を高めることができる。
According to the first embodiment, a standard waveform for each temperature is held in advance, a standard waveform corresponding to the temperature measured in the temperature measurement process is selected in the standard waveform selection process, and the standard waveform and the measured reflected waveform are obtained. Compare and analyze the waveform. For this reason, the influence of the temperature in TDR measurement is reduced, and the accuracy of the quality determination of the
また、複数のプローブ4を一括して各測定箇所に当接し、制御演算部2からスイッチングにより順次切り替えてTDR測定を行っている。このため、所定のランドに当接させるためにプローブ4を上げ下げする時間が不要となり、検査時間を大幅に短縮することができる。
Further, the plurality of
実施の形態2.
実施の形態1において、TDR測定の誤差要因として温度による影響を考慮したが、本実施の形態2においてはプローブ4の接触位置のずれについて考慮する。なお、実施の形態2の構成は、実施の形態1と同一であるため説明を省略し、基板200の検査方法についてのみ説明する。
In the first embodiment, the influence of temperature is considered as an error factor in TDR measurement. In the second embodiment, the displacement of the contact position of the
TDR測定の誤差要因としては、温度による影響の他に、プローブ4の接触位置のずれなどがある。図12は本発明の実施の形態2におけるプローブ4の接触位置のずれを説明する図である。図中、図3と同一符号は同一または相当の構成を示す。図12(a)はプローブ4とランド214との接触位置にずれが生じていない場合を、図12(b)は接触位置にずれが生じている場合を示している。図12(a)と図12(b)とを比較した場合、図12(b)の矢印で示すΔXだけ、プローブ先端41とランド214との接触位置にはずれが生じており、ランド214を伝播する距離がΔXだけ長くなっている。
As an error factor of the TDR measurement, there is a shift of the contact position of the
図13は本発明の実施の形態2におけるプローブ4とランド214との接続位置にずれが生じた場合のTDR測定を説明する波形図である。図13において、図12(a)に示す接続状態(接触位置ずれ無しの状態)の反射波形を実線で、図12(b)に示す接続状態(接触位置ずれ有りの状態)の反射波形を破線で示している。図中の黒丸は接触位置ずれ無しの状態のオシロスコープ12での測定データを示しており、白丸は接触位置ずれ有りの状態のオシロスコープ12での測定データを示している。同一基板を測定した反射波形にも関わらず、図13に示す実線の波形と破線の波形とは、時間B以降において大きく異なっている。これは、プローブ4の位置ずれΔXだけ線路が長くなったことに起因するものであり、この位置ずれを補正する必要がある。
FIG. 13 is a waveform diagram for explaining the TDR measurement when the connection position between the
図13を用いて、プローブ4の位置ずれΔXと反射波形との関係を説明する。時間Bまでについては、マイクロストリップライン34のインピーダンスが一定のため、上述したとおり、電圧は標準電圧(400mV)で略一定となる。時間B以降については、入射波が基板200の回路上を伝播するため、基板200の回路の負荷インピーダンスに依存して電圧値が決まる。例えば、図12(a)において、プローブ先端41を通過した入射波は、まず最初にランド214を伝播する。入射波がランド214を伝播する間は、反射波形はランド214のインピーダンスに依存した電圧値で略一定となる。使用する材質等からランド214のインピーダンスは予め判っているため、電圧値V1を算出することができる。図12(b)に示す状態の場合は、図12(a)に示す状態と比較すると、プローブ4の接触位置ずれΔXだけランド214を電波が伝播する距離が長くなる。このため、図13に示す破線は、実線と比較すると、電圧値がV1となる時間がΔT2だけ長くなっている。この時間差ΔT2に起因して、以降の波形が全てΔT2ずれることになる。
The relationship between the positional deviation ΔX of the
次に、ランド214を通過した入射波はスルーホール210を伝播する。入射波がスルーホール210を伝播する間は、反射波形はスルーホール210のインピーダンスに依存した電圧値で略一定となる。使用する材質等からスルーホール210のインピーダンスは予め判っているため、電圧値V2についても算出することができる。
Next, the incident wave that has passed through the
位置ずれの補正は制御演算部2において行い、誤差算出工程と波形補正工程とからなる。制御演算部2は、誤差算出工程において時間誤差ΔT2を算出し、波形補正工程において測定波形を時間誤差ΔT2だけシフトして補正波形を得る。制御演算部2は、この補正波形と標準波形とを比較して、実施の形態1において説明した基板良否判定工程と同様の処理を行い、基板200の良否を判定する。
The correction of the positional deviation is performed by the
誤差算出工程における、時間誤差ΔT2の算出方法を説明する。以下では、図13に示す接触位置ずれ無しの状態における反射波形(実線)を標準波形とし、接触位置ずれ有りの状態における反射波形(破線)を測定波形として説明する。 A method for calculating the time error ΔT2 in the error calculation step will be described. In the following, the reflection waveform (solid line) in the state without contact position deviation shown in FIG. 13 will be described as a standard waveform, and the reflection waveform (broken line) in the state with contact position deviation will be described as a measurement waveform.
制御演算部2において、まず、図13に示す電圧変化点(標準波形はP1点、測定波形はP2点)を抽出する。電圧変化点は、プローブ先端41を通過した入射波が最初に伝播する物質(ここでは、ランド214)を通過して、2番目に伝播する物質(ここでは、スルーホール210)へ進入する点である。電圧変化点の抽出方法としては、様々な方法が考えられるが、例えば、次のように電圧変化点を抽出することができる。
In the
パルス立上り点以降(図13には図示しない時間A以降)で、標準電圧に対する電圧の偏差の絶対値がαV以上となる最初の点を検出して、電圧変化点とする。αについては、少なくとも標準電圧に対する電圧値V1の偏差の絶対値よりも大きな値を設定する。また、標準電圧と電圧値V2との偏差に基づき決定する。制御演算部2において、標準波形の電圧変化点P1および測定波形の電圧変化点P2を抽出し、P1に対するP2の時間差ΔT2を求める。この時間差ΔT2は、プローブ4の接触の位置ずれに起因するもので、これを時間誤差と定義する。
After the pulse rising point (after time A not shown in FIG. 13), the first point where the absolute value of the voltage deviation with respect to the standard voltage becomes αV or more is detected and set as a voltage change point. The alpha, than the absolute value of the deviation of the voltage value V 1 for at least the standard voltage value larger. Further, it determined based on the deviation between the standard voltage and the voltage value V 2. In the
また、他の例としては、パルス立上り点以降(図13には図示しない時間A以降)で、電圧が(V1±β)Vを満たしていたところから、電圧の変化率の絶対値がγ%以上となる最初の点を検出して、電圧変化点としてもよい。βについては、標準電圧に対する電圧値V1の偏差、及び電圧値V1に対する電圧値V2の偏差に基づき決定する。また、γについては、電圧値V1とV2との比率に基づき決定する。制御演算部2において、標準波形の電圧変化点P1および測定波形の電圧変化点P2を抽出し、P1に対するP2の時間差ΔT2を求め、時間誤差と定義する。
As another example, since the voltage satisfies (V 1 ± β) V after the pulse rising point (after time A not shown in FIG. 13), the absolute value of the voltage change rate is γ. It is also possible to detect the first point that is at least% and use it as the voltage change point. β is determined based on the deviation of the voltage value V 1 from the standard voltage and the deviation of the voltage value V 2 from the voltage value V 1 . Γ is determined based on the ratio between the voltage values V 1 and V 2 . In the
波形補正工程は、制御演算部2において測定波形を補正する処理を行う。波形補正工程では、制御演算部2において、測定波形を時間軸方向に時間誤差ΔT2だけシフトして、補正波形を得る。誤差算出工程および波形補正工程において、測定波形の位置ずれを補正した後、基板良否判定工程において、補正波形と標準波形とを比較して波形解析を行い、基板200の良否を判定する。
In the waveform correction step, the
複数のプローブ4を一括して基板200に当接させる場合、各プローブ4の位置ずれには同様の傾向がある。そこで、全ての測定箇所のそれぞれについて位置ずれの補正を行うのではなく、特定の測定箇所の時間誤差を算出して、他の測定箇所の波形解析に用いてもよい。
When a plurality of
図14は本発明の実施の形態2における基板200を示す底面図である。例えば、図14に示す全てのランド214についてTDR測定する場合、制御演算部2において、BGA IC100の四隅のランド214a、214b、214cおよび214dを特定の測定箇所と定める。
FIG. 14 is a bottom view showing the
誤差算出工程において、制御演算部2は、特定の測定箇所であるランド214aとプローブ4との接触の位置ずれに起因する時間差を求める。同様に、制御演算部2は、ランド214b、214c、214dとプローブ4との接触の位置ずれに起因する時間差についても求める。算出した時間差の平均値を、全ての測定箇所に対する時間誤差ΔT2とする。ここでは、特定の測定箇所を複数としたが、1箇所としてもよく、その場合は時間差の平均値を求める必要はない。
In the error calculation step, the
波形補正工程では、反射波形測定工程で測定した全ての反射波形について、時間誤差ΔT2だけ時間軸方向にシフトして補正波形を得る。特定の測定箇所以外においてTDR測定する際に、位置ずれに起因する時間誤差ΔT2を算出する必要がなく、誤差算出工程の処理を省くことができるため、基板検査に要する時間を短縮できる。 In the waveform correction step, all the reflected waveforms measured in the reflected waveform measuring step are shifted in the time axis direction by a time error ΔT2 to obtain corrected waveforms. When TDR measurement is performed at a location other than a specific measurement location, it is not necessary to calculate the time error ΔT2 due to misalignment, and the error calculation process can be omitted, so that the time required for substrate inspection can be shortened.
本発明の実施の形態2によれば、プローブ4と基板200との接触の位置ずれを補正して波形解析するため、位置ずれによる測定波形への影響を低減し、TDR測定による基板200の良否判定の精度を高めることができる。
According to the second embodiment of the present invention, since the waveform analysis is performed by correcting the positional deviation of the contact between the
また、特定の測定箇所の時間誤差を用いて、全ての測定箇所の波形解析を行うため、特定の測定箇所以外での誤差算出工程を省くことができ、基板検査に要する時間を短縮することができる。 In addition, since the waveform analysis of all the measurement points is performed using the time error of the specific measurement point, the error calculation process other than the specific measurement point can be omitted, and the time required for the substrate inspection can be shortened. it can.
1 TDR測定部
2 制御演算部
5 温度測定部
200 基板
DESCRIPTION OF SYMBOLS 1
Claims (8)
温度を測定する温度測定工程と、
予め保持する温度別の標準波形の中から前記温度測定工程で測定した温度に応じた標準波形を選択する標準波形選択工程と、
前記反射波形測定工程で測定した反射波形と前記標準波形選択工程で選択した標準波形とを比較した結果に基づき、前記被測定基板の良否を判定する基板良否判定工程とを備えた基板検査方法。 A reflected waveform measuring step of applying a predetermined incident wave to the measured substrate and measuring a reflected waveform from the measured substrate;
A temperature measuring step for measuring temperature;
A standard waveform selection step for selecting a standard waveform corresponding to the temperature measured in the temperature measurement step from the standard waveforms for each temperature held in advance;
A substrate inspection method comprising: a substrate pass / fail judgment step for judging pass / fail of the substrate to be measured based on a result of comparing the reflected waveform measured in the reflected waveform measurement step and the standard waveform selected in the standard waveform selection step.
予め保持する標準波形に対する前記反射波形測定工程で測定した反射波形の時間誤差を算出する誤差算出工程と、
前記反射波形を前記時間誤差だけ時間軸方向にシフトする波形補正工程と、
前記波形補正工程でシフトした反射波形と前記標準波形とを比較した結果に基づき、前記被測定基板の良否を判定する基板良否判定工程とを備えた基板検査方法。 A reflected waveform measuring step of applying a predetermined incident wave to the measured substrate and measuring a reflected waveform from the measured substrate;
An error calculating step for calculating a time error of the reflected waveform measured in the reflected waveform measuring step with respect to the standard waveform held in advance;
A waveform correction step of shifting the reflected waveform in the time axis direction by the time error;
A substrate inspection method comprising: a substrate pass / fail judgment step for judging pass / fail of the substrate to be measured based on a result of comparing the reflected waveform shifted in the waveform correction step and the standard waveform.
誤差算出工程は、予め保持する特定の測定箇所に対応する標準波形に対する前記反射波形測定工程で測定した特定の測定箇所からの反射波形の時間誤差を算出し、
波形補正工程は、前記反射波形測定工程で測定した前記複数の測定箇所からの反射波形を各々前記時間誤差だけ時間軸方向にシフトし、
基板良否判定工程は、前記複数の測定箇所の各々について、前記波形補正工程でシフトした反射波形と予め保持する標準波形とを比較した結果に基づき、前記被測定基板の良否を判定することを特徴とする請求項4記載の基板検査方法。 In the reflected waveform measuring step, a predetermined incident wave is applied to a plurality of measurement locations of the substrate to be measured, and the reflected waveforms from the plurality of measurement locations are respectively measured,
The error calculation step calculates the time error of the reflected waveform from the specific measurement location measured in the reflected waveform measurement step with respect to the standard waveform corresponding to the specific measurement location held in advance,
In the waveform correction step, the reflected waveforms from the plurality of measurement points measured in the reflected waveform measurement step are each shifted in the time axis direction by the time error,
The substrate pass / fail determination step determines pass / fail of the measured substrate based on a result of comparing the reflected waveform shifted in the waveform correction step with a standard waveform held in advance for each of the plurality of measurement locations. The substrate inspection method according to claim 4.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008137826A JP2009287943A (en) | 2008-05-27 | 2008-05-27 | Board inspection method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008137826A JP2009287943A (en) | 2008-05-27 | 2008-05-27 | Board inspection method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009287943A true JP2009287943A (en) | 2009-12-10 |
Family
ID=41457316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008137826A Withdrawn JP2009287943A (en) | 2008-05-27 | 2008-05-27 | Board inspection method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009287943A (en) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011149790A (en) * | 2010-01-21 | 2011-08-04 | Mitsubishi Electric Corp | Substrate connection inspection apparatus |
JP2011185746A (en) * | 2010-03-09 | 2011-09-22 | Tatsumo Kk | Method for inspecting printed circuit board, and inspection device used for it |
JP2012149914A (en) * | 2011-01-17 | 2012-08-09 | Mitsubishi Electric Corp | Apparatus and method for inspecting degradation of printed wiring board |
JP2015118045A (en) * | 2013-12-19 | 2015-06-25 | 三菱電機株式会社 | Printed substrate inspection device |
JP2017129559A (en) * | 2016-01-20 | 2017-07-27 | 新特系統股▲ふん▼有限公司 | Testing circuit for switching over connection between single signal channel and multiple pads with switch |
JP2018116969A (en) * | 2017-01-16 | 2018-07-26 | 日本電気株式会社 | Control device, processing system, and control method |
EP3521769A1 (en) | 2018-01-31 | 2019-08-07 | Omron Corporation | Control apparatus and control method |
EP3521946A1 (en) | 2018-01-31 | 2019-08-07 | Omron Corporation | Control apparatus and control method |
WO2019155985A1 (en) | 2018-02-09 | 2019-08-15 | オムロン株式会社 | Recording device and recording method |
CN115014241A (en) * | 2022-08-04 | 2022-09-06 | 西安德普赛科计量设备有限责任公司 | System and method for detecting three-coordinate mapping contour |
-
2008
- 2008-05-27 JP JP2008137826A patent/JP2009287943A/en not_active Withdrawn
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011149790A (en) * | 2010-01-21 | 2011-08-04 | Mitsubishi Electric Corp | Substrate connection inspection apparatus |
JP2011185746A (en) * | 2010-03-09 | 2011-09-22 | Tatsumo Kk | Method for inspecting printed circuit board, and inspection device used for it |
JP2012149914A (en) * | 2011-01-17 | 2012-08-09 | Mitsubishi Electric Corp | Apparatus and method for inspecting degradation of printed wiring board |
JP2015118045A (en) * | 2013-12-19 | 2015-06-25 | 三菱電機株式会社 | Printed substrate inspection device |
JP2017129559A (en) * | 2016-01-20 | 2017-07-27 | 新特系統股▲ふん▼有限公司 | Testing circuit for switching over connection between single signal channel and multiple pads with switch |
JP2018116969A (en) * | 2017-01-16 | 2018-07-26 | 日本電気株式会社 | Control device, processing system, and control method |
EP3521769A1 (en) | 2018-01-31 | 2019-08-07 | Omron Corporation | Control apparatus and control method |
EP3521946A1 (en) | 2018-01-31 | 2019-08-07 | Omron Corporation | Control apparatus and control method |
WO2019155985A1 (en) | 2018-02-09 | 2019-08-15 | オムロン株式会社 | Recording device and recording method |
US11451238B2 (en) | 2018-02-09 | 2022-09-20 | Omron Corporation | Recording device and recording method |
CN115014241A (en) * | 2022-08-04 | 2022-09-06 | 西安德普赛科计量设备有限责任公司 | System and method for detecting three-coordinate mapping contour |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009287943A (en) | Board inspection method | |
JP2994259B2 (en) | Substrate inspection method and substrate inspection device | |
JP2008082734A (en) | Electric contact device, high frequency measuring system, and high frequency measuring method | |
JP2010237099A (en) | Method and system for noise evaluation | |
JP5105442B2 (en) | Printed circuit board inspection apparatus and inspection method | |
JP2009250761A (en) | Substrate connection inspection apparatus | |
US8269505B2 (en) | Locating short circuits in printed circuit boards | |
JP2008071999A (en) | Semiconductor device, inspection method therefor, and inspection method for inspecting apparatus of semiconductor device | |
JP5175311B2 (en) | Circuit pattern defect inspection apparatus and inspection method therefor | |
JP6109060B2 (en) | Printed circuit board inspection equipment | |
JP2010261769A (en) | Apparatus and method of inspecting printed circuit board | |
KR20090097855A (en) | A method for determining the current return path integrity in an electric device connected or connectable to a further device | |
JP2015007552A (en) | Method for inspecting printed circuit board | |
US8111389B2 (en) | Method of inspecting defects in circuit pattern of substrate | |
JP6618826B2 (en) | Circuit board inspection equipment | |
JP2005249548A (en) | Test method and test device of circuit board | |
JP2019056578A (en) | Circuit board inspection device | |
JP2006064551A (en) | Inspection apparatus, inspection method and sensor for inspection apparatus | |
JP6943648B2 (en) | Board inspection equipment and board inspection method | |
JP2010216847A (en) | Apparatus for inspecting board connection | |
Reverdy et al. | Electro Optical Terahertz Pulse Reflectometry, a non destructive technique to localize defects on various type of package | |
JP2011191185A (en) | Inspection apparatus and manufacturing method of electronic apparatus | |
JP5051548B2 (en) | Board connection inspection equipment | |
JP2000232141A (en) | Method for testing conduction of substrate for semiconductor package | |
JPH10170585A (en) | Inspection method for circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100908 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20111124 |