JP2009250761A - Substrate connection inspection apparatus - Google Patents
Substrate connection inspection apparatus Download PDFInfo
- Publication number
- JP2009250761A JP2009250761A JP2008098335A JP2008098335A JP2009250761A JP 2009250761 A JP2009250761 A JP 2009250761A JP 2008098335 A JP2008098335 A JP 2008098335A JP 2008098335 A JP2008098335 A JP 2008098335A JP 2009250761 A JP2009250761 A JP 2009250761A
- Authority
- JP
- Japan
- Prior art keywords
- reflected
- probe
- waveform
- inspection apparatus
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は基板接続検査装置に関し、特に、半導体装置を実装した実装基板と半導体装置との接続部を検査するための基板接続検査装置に関するものである。 The present invention relates to a substrate connection inspection apparatus, and more particularly to a substrate connection inspection apparatus for inspecting a connection portion between a mounting substrate on which a semiconductor device is mounted and a semiconductor device.
半導体装置のパッケージの一形態に、ボールグリッドアレイがある。ボールグリッドアレイでは、パッケージの底面にはんだボールがグリッド状に配設されており、このはんだボールを介してプリント基板等との接続が行われる。プリント基板(実装基板)に実装されたはんだボールの状態を目視では確認することはできず、たとえば、バウンダリスキャンやX線による検査が行われる。ここで、バウンダリスキャンとは、半導体装置の端子の状態を観察したり操作したりすることができる機能をいう。 One form of a semiconductor device package is a ball grid array. In the ball grid array, solder balls are arranged in a grid shape on the bottom surface of the package, and connection with a printed circuit board or the like is performed via the solder balls. The state of the solder ball mounted on the printed circuit board (mounting board) cannot be visually confirmed. For example, inspection by boundary scan or X-ray is performed. Here, the boundary scan refers to a function capable of observing and operating the terminal state of the semiconductor device.
そのバウンダリスキャンでは、半導体装置の内部にスキャン用の回路が必要とされるため、半導体装置の大型化や生産コストの上昇につながってしまう。また、高周波回路では、バウンダリスキャンを利用することができない。一方、X線では、スキャン精度が荒く、実際に検査したいはんだボールの微小な亀裂等による接続不良箇所を見つけるのは極めて困難である。 The boundary scan requires a scanning circuit inside the semiconductor device, which leads to an increase in the size of the semiconductor device and an increase in production cost. Further, boundary scan cannot be used in a high-frequency circuit. On the other hand, with X-rays, the scanning accuracy is rough, and it is extremely difficult to find a connection failure location due to a minute crack or the like of a solder ball to be actually inspected.
バウンダリスキャンやX線による検査の他に、たとえば、特許文献1では、TDR(Time Domain Reflectmetry:時間領域反射測定装置)を利用したはんだ付け検査装置が提案されている。この検査装置によれば、測定用の専用パッドをプリント基板に設けてこれに電気パルスを入力し、その反射特性によってはんだボールの接続信頼性が検査される。
しかしながら、上述した検査装置では、次のような問題点があった。従来の検査装置では、1箇所の測定に約数分を要する。そのため、多くのはんだボール等によって半導体装置が実装された実装基板の検査には長時間を要することになり、量産の検査には不向きであった。また、はんだボールに接続されている半導体装置の回路には、複雑な配線が形成されている。そのため、はんだボールに電気パルスを入力しその反射特性を測定しても、単純な断線による開放や短絡波形にはならず、はんだボールの異常を検知するのが困難であった。その結果、不良品を容易に検出することができないという問題があった。 However, the inspection apparatus described above has the following problems. In the conventional inspection apparatus, it takes about several minutes to measure at one place. Therefore, it takes a long time to inspect the mounting substrate on which the semiconductor device is mounted with many solder balls and the like, which is not suitable for mass production inspection. Further, complicated wiring is formed in the circuit of the semiconductor device connected to the solder balls. For this reason, even if an electric pulse is input to the solder ball and its reflection characteristics are measured, it is difficult to detect an abnormality of the solder ball because a simple disconnection does not cause an open or short circuit waveform. As a result, there is a problem that defective products cannot be easily detected.
本発明は上記問題点を解決するためになされたものであり、その目的は、半導体装置を実装した実装基板における半導体装置との接続部を短時間で検査して、不良品を検出することのできる基板接続検査装置を提供することである。 The present invention has been made to solve the above-mentioned problems, and its purpose is to detect a defective product by inspecting a connection portion of a mounting substrate on which a semiconductor device is mounted with a semiconductor device in a short time. It is providing the board | substrate connection inspection apparatus which can be performed.
本発明に係る基板接続検査装置は、複数のプローブと判定部とを備えている。複数のプローブは、半導体装置を実装した実装基板上の複数の接続部に同時に接続される。判定部は、複数のプローブの中から所定のプローブを選択し、選択した所定のプローブに対応する接続部へ所定のパルスを出力し、反射して戻ってきた反射波を測定し、反射波の反射波形とあらかじめ設定された基準波形とを比較して、測定に係る実装基板が良品であるか不良品であるかを判定する。なお、複数のプローブとして、特に、特性インピーダンスを50Ωに整合する必要はないが、50Ωに整合されたプローブを使用しても問題はない。
The board | substrate connection inspection apparatus which concerns on this invention is provided with the some probe and the determination part. The plurality of probes are simultaneously connected to the plurality of connection portions on the mounting substrate on which the semiconductor device is mounted. The determination unit selects a predetermined probe from the plurality of probes, outputs a predetermined pulse to the connection unit corresponding to the selected predetermined probe, measures the reflected wave that is reflected and returns, The reflected waveform is compared with a preset reference waveform to determine whether the mounting substrate for measurement is a good product or a defective product. It is not necessary to match the characteristic impedance to 50Ω as the plurality of probes, but there is no problem even if a probe matched to 50Ω is used.
本発明に係る基板接続検査装置によれば、半導体装置を実装した実装基板上の複数の接続部に対し、複数のプローブの中から選択された所定のプローブを同時に接続して反射波形を測定し、基準波形と比較することで、良品であるか不良品であるかの判断を容易に短時間で行うことができる。 According to the substrate connection inspection apparatus of the present invention, a reflected waveform is measured by simultaneously connecting a predetermined probe selected from a plurality of probes to a plurality of connection portions on a mounting substrate on which a semiconductor device is mounted. By comparing with the reference waveform, it can be easily determined in a short time whether it is a non-defective product or a defective product.
本発明の実施の形態に係る基板接続検査装置について説明する。図1に示すように、基板接続検査装置1は、プローブ8を配設したプローブ部7、インターフェース基板5、電気的特性を測定するTDR測定器10、波形を解析するパーソナルコンピュータ15を備えて構成される。基板接続検査装置1のプローブ8は、測定対象の半導体装置50を実装したプリント基板2に設けられたランド4に接触することになる。
A substrate connection inspection apparatus according to an embodiment of the present invention will be described. As shown in FIG. 1, the board
基板接続検査装置1等について、さらに詳しく説明する。図2に示すように、プローブ8はプローブ部7を貫通するように配設されている。プローブ8の一端がランド4の部分4bに接触し、プローブ8の他端はインターフェース基板5に接触する。プローブ部7とインターフェース基板5とは、分離可能とされる。
The board
ボールグリッドアレイを採用した半導体装置では、はんだボールのピッチには規則性がある。そのため、はんだボール51に接続されるブローブ8を配設したプローブ部7には汎用性があり、ボールグリッドアレイ型の種々の半導体装置50について適用が可能となる。これに対して、インターフェース基板5は半導体装置50の種類ごとに用意される。
In a semiconductor device employing a ball grid array, the pitch of solder balls has regularity. Therefore, the
一方、測定対象の半導体装置50が実装されるプリント基板2にはスルーホール3が設けられ、ランド4はそのスルーホール3に配設されている。ランド4の一方の部分4aに半導体装置50のはんだボール51が接続されている。プローブ8はランド4の他方の部分4bに接触することになる。
On the other hand, the through-
さらに、図3に示すように、インターフェース基板5には、プローブ8との接続を行うための、たとえば、リレーなどのスイッチ部9が設けられている。スイッチ部9は、パーソナルコンピュータ15によってオンオフが切り替えられる。また、各スイッチ部9は、配線コネクタ6を介してTDR測定器10に接続されている。TDR測定器10には、パルス発信器2とオシロスコープ11が内蔵されている(図6参照)。スイッチ部9を切り替えることによって、TDR測定器10と接続されるプローブ8が順次切り替えられて、すべてのはんだボール51について測定が行われることになる。パーソナルコンピュータ15には、測定結果が表示される。
Further, as shown in FIG. 3, the
図4に示すように、プローブ8として、両端がばねの弾性力によって伸縮する両端可動型プローブが適用されている。プローブ8の一端8aは、プリント基板2に配設されたランド4の部分4bに確実に接触するように、クラウンタイプとされる。プローブ8の他端8bはインターフェース基板5とのコンタクト部とされる。
As shown in FIG. 4, a double-end movable probe whose both ends are expanded and contracted by the elastic force of a spring is applied as the probe 8. One end 8a of the probe 8 is a crown type so as to surely contact the
一般に、高速パルスを印加するプローブとしては、特性インピーダンスが50Ωに整合されたプローブが使用されるが、この基板接続検査装置1では、プローブ8は、そのような高周波仕様にはなっておらず、特性インピーダンスの整合は必ず図る必要はない。これは、プローブの特性インピーダンスを整合させようとすると、プローブには形状の精度が要求されることになり、半導体装置を実装したプリント基板に設けられる複数のランド等に接触させる多ピン態様のプローブには適さない場合があるからであり、また、装置自体のコストの上昇に繋がるからである。
In general, as a probe for applying a high-speed pulse, a probe whose characteristic impedance is matched to 50Ω is used. However, in this board
インターフェース基板5に設けられる回路(線路)としては、高周波パルスが流れるため、マイクロストリップラインなどの50Ω系の分布乗数回路が望ましい。インターフェース基板5からTDR測定器10までの回路(線路)部分のインピーダンスが一定となって、測定精度を向上させることができる。
The circuit (line) provided on the
パーソナルコンピュータ15には、それぞれ半導体装置が実装された複数の良品のプリント基板を測定することによって得られた反射波形(正常反射波形)のデータが、あらかじめ記憶されている。そして、その複数の正常反射波形の形状のばらつき(偏差)に基づいて、良品であるか不良品であるかを判断する基準となる所定の閾値が設定されている。
The
次に、上述した基板接続検査装置1の動作(検査手順)について説明する。まず、たとえば図1に示すように、複数のはんだボール51のそれぞれに接続されたランド4に対して、複数のプローブ8のそれぞれを同時に接触させる。次に、図5に示すように、TDR測定器10において、たとえば400mV(=V1)程度のパルス(波形)20を約3μ秒〜60μ秒程度発生させる。発生したパルス20は、インターフェース基板5を介してプローブ8からランド4を経て、はんだボール51に入力される。
Next, the operation (inspection procedure) of the board
プローブ8では、はんだボール51に入力されたパルスが反射されて戻ってきた電圧(反射波形)が同時に検知される。検知された電圧に基づいて、反射波形24が求められることになる。この反射波形(波形全体)には、プローブ8も含め、はんだボール51から半導体装置50の内部にまで流れて反射されたすべての反射波を含んだ状態で示される。パーソナルコンピュータ15では、求められた反射波形24と記憶されている正常反射波形23との比較が行われる。
The probe 8 simultaneously detects the voltage (reflected waveform) from which the pulse input to the
この基板接続検査装置1では、測定された反射波形24と正常反射波形23との電圧乖離(電圧差V2)の値が所定の基準値(たとえば約50mV程度)を超える場合(条件A)と、電圧乖離の値が基準値に満たなくても、そのような電圧乖離が所定の基準時間T2(たとえば約200pS〜400pS)続くような場合(条件B)に、異常と判断されるよう設定されている。なお、基準値も測定する回路ごとに若干の変動が見込まれるため、量産時における複数の良品の反射波形のデータからその偏差を求め、その偏差に基づいて異常であると判断する閾値の基準値を求めるようにすることが望ましい。
In this board
測定された反射波形24と正常反射波形23とを比較した結果、条件Aおよび条件Bのいずれかに該当すれば、不良品と判断されることになる。一方、条件Aおよび条件Bのいずれにも該当しなければ、良品と判断されることになる。
As a result of comparing the measured
こうして、パルスの入力を開始してからパルスの入力を止めるまでの間に観測される反射波形(波形全体)を観測して、良品の反射波形と比較することで、プローブ8から半導体装置50の内部に至る部分において、不具合があるかないかの判断をすることができ、半導体装置50を実装したプリント基板2の良否を容易に判断することができる。なお、この良否の判断は、不具合が半導体装置を実装したプリント基板のどの箇所に存在するかというよりは、半導体装置を実装したプリント基板に不具合があるか否かという態様で判断される。
Thus, by observing the reflected waveform (whole waveform) observed between the start of pulse input and the stop of pulse input, and comparing it with a non-defective reflected waveform, the probe 8 to the
変形例
さて、実際に量産基板を想定した場合、基板上には数百ピン以上あるBGA(Ball Grid Array:ボールグリッドアレイ)が数個搭載されていることが少なくない。そうすると、基板上のBGAのピン数は千ピン以上になり、それらを量産適用可能な時間で検査するには、できるだけ短時間で検査する必要がある。その場合には、反射波が含む回路全体の特性を評価して良品と比較するのでは時間がかかりすぎるので、検査したい対象物のみから反射してくる波形や電圧に着目する必要がある。
Modifications Now, when a mass production board is actually assumed, it is not rare that several BGAs (Ball Grid Array) having several hundred pins or more are mounted on the board. Then, the number of pins of the BGA on the substrate becomes 1000 pins or more, and in order to inspect them in a time that can be applied for mass production, it is necessary to inspect in as short a time as possible. In that case, it takes too much time to evaluate the characteristics of the entire circuit including the reflected wave and compare it with a non-defective product, so it is necessary to pay attention to the waveform and voltage reflected only from the object to be inspected.
そこで、検査の対象として、はんだボールの部分だけを検査する場合について説明する。図6に示すように、はんだボールは、ランド4を介してプローブ8の近傍に位置している。そのため、図5に示すように、はんだボール51の部分で反射されて測定される反射波形は、波形全体のうち、入力パルスを印加してから決まった時間の範囲(時間T3)で測定される反射波形や電圧の部分に対応する。
Therefore, a case where only the solder ball portion is inspected as an inspection target will be described. As shown in FIG. 6, the solder ball is located in the vicinity of the probe 8 through the land 4. Therefore, as shown in FIG. 5, the reflected waveform measured by being reflected by the
したがって、多ピンを有するBGAを量産時に短時間で測定するには波形全体を比較するのではなく、はんだボールの部分だけの波形を確認すればよい。はんだボールの位置に対応した反射波形の部分だけを、良品の反射波形や電圧と比較することで、検査時間の大幅な短縮を図ることができる。 Therefore, in order to measure a BGA having a large number of pins in a short time during mass production, it is only necessary to confirm the waveform of only the solder ball portion rather than comparing the entire waveforms. By comparing only the portion of the reflected waveform corresponding to the position of the solder ball with a reflected waveform or voltage of a good product, the inspection time can be greatly shortened.
図6に示すように、はんだボール51にクラック61が存在する場合に、TDR測定器10において発生したパルス20(図7参照)がはんだボール51に入力されると、パルス20はクラック61において反射されてプローブ8にまで戻ってくる。はんだボールにクラック等の異常があれば、反射波形において電圧の変化が認められる。
As shown in FIG. 6, when a crack 61 exists in the
このとき、図7に示すように、はんだボールの位置に対応した反射波形の部分では、パルス20が入力されて戻ってくるまでの時間(時間T1)の経過後において、クラック61に起因して電圧が上昇する傾向が認められる。この電圧の変化を検知することで、はんだボール51に不具合があるかどうかを容易に判断することができる。しかも、反射波形全体のうちの、はんだボールの位置に対応した部分の反射波形だけを比較すればよく、短時間で判断することができる。
At this time, as shown in FIG. 7, in the portion of the reflected waveform corresponding to the position of the solder ball, due to the crack 61 after the elapse of time (time T1) until the
こうして、反射波形の全体のうち、ある時間の反射波形の部分を測定することで、はんだボールなどの特定箇所の検査を比較的短時間で行うことができる。 Thus, by measuring the portion of the reflected waveform for a certain period of time in the entire reflected waveform, it is possible to inspect a specific portion such as a solder ball in a relatively short time.
なお、上述した基板接続検査装置1の動作の説明において、図5に示される良品のプリント基板の反射波形23では、一旦電圧が下がりその後上昇する場合を例に挙げて説明したが、この傾向は一例であって、一旦電圧が上昇する場合も想定される。また、その良品のプリント基板の反射波形23に対して、不良のプリント基板の反射波形(電圧)24が電圧の高い方へ乖離する場合を例に挙げて説明したが、電圧が低い方へ乖離する場合も想定される。
In the description of the operation of the board
さらに、プローブのプリント基板との接触(接続)態様としては、1つのプローブ8に対して1つのはんだボール51等が接続される他に、1つのプローブ8に対して複数のはんだボール51等が接続されるようにして検査を行うようにしてもよい。
Further, as a manner of contact (connection) of the probe with the printed circuit board, one
そして、上述した基板接続検査装置1では、良品のプリント基板の反射波形と比較することで、実装された半導体装置以外の他の部品におけるはんだ付けの部分の不良、プリント基板の配線の断線等などのはんだボール以外の接続部についても、不具合を容易に検出することができる。
And in the board | substrate
また、反射波形はインピーダンスの変化にも影響を受ける。このことから、抵抗やコンデンサ等の部品が誤って実装された場合には反射波形の変化を捉えることで、その誤実装を検出することもできる。さらに、配線長、形状、ガラスエポキシ等の絶縁物の物性変化によっても反射波形が変化する。このことから、LSI(Large Scale Integratedcircuit)等において、ワイヤ長や基板材質が違うなどの物理的な変化を反射波形の変化として捉えることで、近年問題になりつつあるLSI等の模造品も検出することができる。 The reflected waveform is also affected by changes in impedance. From this, when a component such as a resistor or a capacitor is erroneously mounted, the erroneous mounting can be detected by capturing the change in the reflected waveform. Furthermore, the reflected waveform also changes due to changes in the physical properties of the insulation such as the wiring length, shape, and glass epoxy. For this reason, in LSI (Large Scale Integrated Circuit) and the like, it is possible to detect counterfeit products such as LSIs that are becoming a problem in recent years by capturing physical changes such as wire lengths and substrate materials as changes in reflected waveforms. be able to.
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。 The embodiment disclosed this time is an example, and the present invention is not limited to this. The present invention is defined by the terms of the claims, rather than the scope described above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
1 基板接続検査装置、2 プリント基板、3 スルーホール、4 ランド、4a ランドの部分、4b ランドの部分、5 インターフェース基板、6 配線コネクタ、7 プローブ部、8 プローブ、9 スイッチ部、10 TDR測定器、11 オシロスコープ、12 パルス発振器、15 パーソナルコンピュータ、20 パルス、21 パルス波形、22 測定波形、23 測定波形、24 測定波形、50 半導体装置、51 はんだボール、61 クラック。
DESCRIPTION OF
Claims (4)
複数の前記プローブの中から所定のプローブを選択し、選択した前記所定のプローブに対応する接続部へ所定のパルスを出力し、反射して戻ってきた反射波を測定し、前記反射波の反射波形とあらかじめ設定された基準波形とを比較して、測定に係る実装基板が良品であるか不良品であるかを判定する判定部と
を備えた、基板接続検査装置。 A plurality of probes simultaneously connected to a plurality of connecting portions on a mounting substrate on which a semiconductor device is mounted;
A predetermined probe is selected from the plurality of probes, a predetermined pulse is output to a connection portion corresponding to the selected predetermined probe, a reflected wave that is reflected and returned is measured, and the reflected wave is reflected. A board connection inspection apparatus comprising: a determination unit that compares a waveform with a preset reference waveform and determines whether a mounting board for measurement is a good product or a defective product.
複数の前記プローブのそれぞれと前記パルス発生部との接続の切り替えを行う信号切り替え部と
を備えた、請求項1または2に記載の基板接続検査装置。 A pulse generator for generating the predetermined pulse;
The board | substrate connection inspection apparatus of Claim 1 or 2 provided with the signal switching part which switches the connection of each of the said several probe and the said pulse generation part.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008098335A JP2009250761A (en) | 2008-04-04 | 2008-04-04 | Substrate connection inspection apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008098335A JP2009250761A (en) | 2008-04-04 | 2008-04-04 | Substrate connection inspection apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009250761A true JP2009250761A (en) | 2009-10-29 |
Family
ID=41311640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008098335A Withdrawn JP2009250761A (en) | 2008-04-04 | 2008-04-04 | Substrate connection inspection apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009250761A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011149790A (en) * | 2010-01-21 | 2011-08-04 | Mitsubishi Electric Corp | Substrate connection inspection apparatus |
JP2011191185A (en) * | 2010-03-15 | 2011-09-29 | Mitsubishi Electric Corp | Inspection apparatus and manufacturing method of electronic apparatus |
JP2013221823A (en) * | 2012-04-16 | 2013-10-28 | Hioki Ee Corp | Packaged state discrimination apparatus and packaged state discrimination method |
KR20190102759A (en) * | 2018-02-27 | 2019-09-04 | 삼성전자주식회사 | Crack detection chip and crack detection method using the same |
WO2023007628A1 (en) * | 2021-07-28 | 2023-02-02 | 株式会社新川 | Device for sensing abnormality in electrical circuit |
JP7417257B2 (en) | 2020-02-26 | 2024-01-18 | 株式会社新川 | Resistance wire abnormality detection device |
-
2008
- 2008-04-04 JP JP2008098335A patent/JP2009250761A/en not_active Withdrawn
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011149790A (en) * | 2010-01-21 | 2011-08-04 | Mitsubishi Electric Corp | Substrate connection inspection apparatus |
JP2011191185A (en) * | 2010-03-15 | 2011-09-29 | Mitsubishi Electric Corp | Inspection apparatus and manufacturing method of electronic apparatus |
JP2013221823A (en) * | 2012-04-16 | 2013-10-28 | Hioki Ee Corp | Packaged state discrimination apparatus and packaged state discrimination method |
KR20190102759A (en) * | 2018-02-27 | 2019-09-04 | 삼성전자주식회사 | Crack detection chip and crack detection method using the same |
KR102385105B1 (en) | 2018-02-27 | 2022-04-08 | 삼성전자주식회사 | Crack detection chip and crack detection method using the same |
US11740276B2 (en) | 2018-02-27 | 2023-08-29 | Samsung Electronics Co., Ltd. | Crack detection chip and crack detection method using the same |
JP7417257B2 (en) | 2020-02-26 | 2024-01-18 | 株式会社新川 | Resistance wire abnormality detection device |
WO2023007628A1 (en) * | 2021-07-28 | 2023-02-02 | 株式会社新川 | Device for sensing abnormality in electrical circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100383728B1 (en) | Semiconductor device testing apparatus and its calibration method | |
JP2009287943A (en) | Board inspection method | |
JP2009250761A (en) | Substrate connection inspection apparatus | |
KR20030014611A (en) | Printed circuit board test apparatus | |
JP5105442B2 (en) | Printed circuit board inspection apparatus and inspection method | |
US6798212B2 (en) | Time domain reflectometer probe having a built-in reference ground point | |
JP2008089536A (en) | Connection inspection apparatus for integrated circuit device | |
KR101109302B1 (en) | Inspection apparatus and method for circuit pattern of substrate | |
Kim et al. | Novel TDR test method for diagnosis of interconnect failures using automatic test equipment | |
US6867597B2 (en) | Method and apparatus for finding a fault in a signal path on a printed circuit board | |
JP2009294101A (en) | Apparatus and method of inspecting printed board | |
JP2012149914A (en) | Apparatus and method for inspecting degradation of printed wiring board | |
JP2010261769A (en) | Apparatus and method of inspecting printed circuit board | |
JP2015007552A (en) | Method for inspecting printed circuit board | |
JP6109060B2 (en) | Printed circuit board inspection equipment | |
JP2000199781A (en) | Semiconductor device tester and its calibration method | |
JP2010216847A (en) | Apparatus for inspecting board connection | |
JP6403395B2 (en) | Semiconductor chip measuring method and semiconductor chip | |
JP5051548B2 (en) | Board connection inspection equipment | |
JP2011191185A (en) | Inspection apparatus and manufacturing method of electronic apparatus | |
US20040004492A1 (en) | Method of determining disconnection location in a circuit | |
KR20110053756A (en) | Inspection method for circuit pattern of substrate | |
JP2005249548A (en) | Test method and test device of circuit board | |
JP6520127B2 (en) | Substrate inspection apparatus, substrate inspection method, and substrate inspection jig | |
JP5342526B2 (en) | TDR type inspection device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110607 |