JP2011171528A - Manufacturing method of multilayer wiring board - Google Patents

Manufacturing method of multilayer wiring board Download PDF

Info

Publication number
JP2011171528A
JP2011171528A JP2010034251A JP2010034251A JP2011171528A JP 2011171528 A JP2011171528 A JP 2011171528A JP 2010034251 A JP2010034251 A JP 2010034251A JP 2010034251 A JP2010034251 A JP 2010034251A JP 2011171528 A JP2011171528 A JP 2011171528A
Authority
JP
Japan
Prior art keywords
resin layer
insulating resin
layer
wiring
particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010034251A
Other languages
Japanese (ja)
Inventor
Shinya Sasaki
伸也 佐々木
Motoaki Tani
元昭 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010034251A priority Critical patent/JP2011171528A/en
Publication of JP2011171528A publication Critical patent/JP2011171528A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To firmly attach a plating metal layer on an insulating resin layer with a flat surface. <P>SOLUTION: The manufacturing method of multilayer wiring board includes (a) forming an insulating resin layer on a base structure equipped with base wiring, (b) arranging a particle which can form a hydroxyl group on an insulating resin layer surface and covering it with a protective resin film, (c) carrying out laser processing of a via hole penetrating through the protective resin film and insulating resin layer, and then reaching the base wiring, (d) removing smear by laser processing, (e) removing the protective resin film, (f) combining a coupling agent with a particle which can form the hydroxyl group, (g) carrying out electroless plating of a seed layer on the base wiring and insulating resin layer, and (h) carrying out electrolytic plating of a main wiring layer on the seed layer. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明の実施例は、ガラスエポキシ等の支持基板上に銅配線などの配線層とエポキシ樹脂等の絶縁樹脂層とを交互に積層した多層配線基板の製造方法に関する。   Embodiments of the present invention relate to a method for manufacturing a multilayer wiring board in which wiring layers such as copper wiring and insulating resin layers such as epoxy resin are alternately laminated on a supporting substrate such as glass epoxy.

近年、プリント配線基板の微細化、多層化、及び電子部品の高密度実装化が急速に進み、配線層を順次積み上げるビルドアップ多層配線構造の検討が活発に行なわれている。   In recent years, miniaturization of printed wiring boards, multilayering, and high-density mounting of electronic components have rapidly progressed, and a build-up multilayer wiring structure in which wiring layers are sequentially stacked has been actively studied.

ビルドアップ多層配線構造では、下層配線の上に絶縁層を形成し、下層配線と上層配線との接続をとるための微細な孔であるビアホールを絶縁層に形成する。ビアホールの形成方法としては、絶縁層上に感光性樹脂(フォトレジスト)層を形成し、露光現像してビアホールに対応する開口を形成し、開口部の絶縁層をエッチングする方法、絶縁層にレーザ光を照射してビアホールを形成する方法がある。フォトレジストを用いるフォトリソグラフィ技術はコストが高くなるので、レーザ光を用いてビアホールを形成する方法が一般的である。   In the build-up multilayer wiring structure, an insulating layer is formed on the lower layer wiring, and a via hole which is a fine hole for connecting the lower layer wiring and the upper layer wiring is formed in the insulating layer. As a method for forming a via hole, a photosensitive resin (photoresist) layer is formed on an insulating layer, exposed and developed to form an opening corresponding to the via hole, and the insulating layer in the opening is etched. There is a method of forming a via hole by irradiating light. Since the photolithography technique using a photoresist is expensive, a method of forming a via hole using a laser beam is generally used.

炭酸ガスレーザを用いると、絶縁樹脂層にビアホールを形成し、露出する銅配線は削ることなく、ほぼそのまま残すことができる。レーザ光を用いてビアホールを形成すると、少なくともビアホールの底にスミアと呼ばれる樹脂残渣が残存する。スミアを除去するために、過マンガン酸カリウム等の過マンガン酸塩溶液等を用いて、デスミア処理が行なわれる。スミアは絶縁樹脂層上にも形成され得るが、全表面に対するデスミア処理を行なうと、絶縁樹脂層上のスミアもビア孔底面のスミアと共に除去される。デスミア処理によって、絶縁樹脂層の表面を疎化することもできる。   When the carbon dioxide laser is used, a via hole is formed in the insulating resin layer, and the exposed copper wiring can be left as it is without being cut. When a via hole is formed using laser light, a resin residue called smear remains at least at the bottom of the via hole. In order to remove smear, desmear treatment is performed using a permanganate solution such as potassium permanganate. Although smear may be formed on the insulating resin layer, when the desmear treatment is performed on the entire surface, the smear on the insulating resin layer is also removed together with the smear on the bottom surface of the via hole. The surface of the insulating resin layer can be sparse by the desmear treatment.

パターン化された配線の形成方法としては、下地上に金属層を形成し、レジストマスクを用いて金属層の不要な箇所をエッチングで除去する方法(サブトラクト法)、下地表面を触媒処理し、不要部を覆うレジストマスクを形成し、無電解めっきにより配線を形成する方法(アディティブ法)、下地全面上に薄い金属層(シード層)を形成し、不要部を覆うレジストマスクを形成し、電解めっきにより配線を形成した後、レジストマスクを除去して薄い金属層をエッチングで除去する方法(セミアディティブ法)が知られている。微細配線形成にはセミアディティブ法が好適であり、レジストマスクはドライフィルムレジストを用いて形成される。   As a method for forming patterned wiring, a metal layer is formed on the base, and unnecessary portions of the metal layer are removed by etching using a resist mask (subtract method). Forming a resist mask that covers the part, forming a wiring by electroless plating (additive method), forming a thin metal layer (seed layer) on the entire underlying surface, forming a resist mask that covers the unnecessary part, and electroplating A method (semi-additive method) is known in which after a wiring is formed, a resist mask is removed and a thin metal layer is removed by etching. A semi-additive method is suitable for fine wiring formation, and the resist mask is formed using a dry film resist.

電気抵抗率が低く、配線として広く用いられるようになった銅は、絶縁樹脂として一般的に用いられるエポキシ樹脂との密着性が極めて低い。デスミア処理により樹脂表面に微細な凹凸を形成すると、凹凸と銅層の間に働くアンカー力により、銅配線を樹脂表面に固定することができる。樹脂中にシリカ等のフィラーを入れると、効果的に表面粗さを得ることができ、熱膨張係数を調整することもできる。   Copper having a low electrical resistivity and widely used as a wiring has extremely low adhesion to an epoxy resin generally used as an insulating resin. When fine irregularities are formed on the resin surface by desmear treatment, the copper wiring can be fixed to the resin surface by an anchoring force acting between the irregularities and the copper layer. When a filler such as silica is put in the resin, the surface roughness can be effectively obtained and the thermal expansion coefficient can be adjusted.

配線幅/配線間隔は、現在35μm/35μm程度であるが、微細化する傾向にあり、ライン/スペース(L/S)が10μm/10μm以下の配線も検討されている。デスミア処理により樹脂層表面に大きな粗さを形成すると、配線パターン形成用のレジスト層の露光の際、乱反射が生じ、微細配線は形成できないことにもなる。ライン/スペース(L/S)が15μm/15μm以下の配線を実現するには、樹脂層表面を平滑にし、且つ樹脂層とメッキ金属層との間の密着強度を高めることが望まれる。平坦な表面を有する絶縁樹脂層の表面に、絶縁樹脂層、メッキ金属層双方に対して密着性のよい密着層を形成し、密着層の上にメッキ金属層を形成することが考えられる。   The wiring width / interval is currently about 35 μm / 35 μm, but tends to be miniaturized, and wiring with a line / space (L / S) of 10 μm / 10 μm or less is also being studied. When a large roughness is formed on the surface of the resin layer by the desmear process, irregular reflection occurs during exposure of the resist layer for forming the wiring pattern, and fine wiring cannot be formed. In order to realize a wiring having a line / space (L / S) of 15 μm / 15 μm or less, it is desired to smooth the surface of the resin layer and increase the adhesion strength between the resin layer and the plated metal layer. It is conceivable that an adhesion layer having good adhesion to both the insulating resin layer and the plated metal layer is formed on the surface of the insulating resin layer having a flat surface, and the plated metal layer is formed on the adhesion layer.

特開2003−273509号は、絶縁層と配線層との間に、クロム酸化物膜、クロム酸化物を含む混合膜、シランカップリング剤膜から選択される密着膜を介在させることを提案する。   Japanese Patent Laid-Open No. 2003-273509 proposes that an adhesion film selected from a chromium oxide film, a mixed film containing chromium oxide, and a silane coupling agent film is interposed between an insulating layer and a wiring layer.

特開2003−234573号は、カップリング剤で表面処理した銅箔を絶縁樹脂層上に真空中でホットプレスし、その後銅箔をエッチング除去して、絶縁樹脂層上にカップリング剤を転写することを提案する。   Japanese Patent Laid-Open No. 2003-234573 discloses that a copper foil surface-treated with a coupling agent is hot-pressed on an insulating resin layer in a vacuum, and then the copper foil is etched away to transfer the coupling agent onto the insulating resin layer. Propose that.

特許第3277463号は、イミダゾール系化合物とエポキシシラン系化合物との反応により得られたシランカップリング剤で、無電解メッキ前の絶縁表面を処理することを提案する。   Japanese Patent No. 3277463 proposes treating an insulating surface before electroless plating with a silane coupling agent obtained by the reaction of an imidazole compound and an epoxy silane compound.

特開2003−273509号公報JP 2003-273509 A 特開2003−234573号公報JP 2003-234573 A 特許第3277463号公報Japanese Patent No. 3277463

平坦な表面を有する絶縁樹脂層上にメッキ金属層を強固に結合する。   A plated metal layer is firmly bonded onto an insulating resin layer having a flat surface.

本発明の1観点によれば、
(a)下地配線を備える下地構造上に、絶縁樹脂層を形成し、
(b)前記絶縁樹脂層表面に、水酸基を形成可能な粒子を配置すると共に、保護樹脂膜で覆い、
(c)前記保護樹脂膜、前記絶縁樹脂層を貫通して、前記下地配線に達するビアホールをレーザ加工し、
(d)前記レーザ加工によるスミアを除去し、
(e)前記保護樹脂膜を除去し、
(f)前記水酸基を形成可能な粒子にカップリング剤を結合し、
(g)前記下地配線、前記絶縁樹脂層の上に、シード層を無電解メッキし、
(h)前記シード層上に主配線層を電解メッキする、
多層配線基板の製造方法
が提供される。
According to one aspect of the present invention,
(A) forming an insulating resin layer on a base structure including a base wiring;
(B) Disposing particles capable of forming a hydroxyl group on the surface of the insulating resin layer and covering with a protective resin film;
(C) laser processing a via hole that penetrates the protective resin film and the insulating resin layer and reaches the base wiring;
(D) removing smear caused by the laser processing;
(E) removing the protective resin film;
(F) binding a coupling agent to the particles capable of forming the hydroxyl group,
(G) Electrolessly plating a seed layer on the underlying wiring and the insulating resin layer;
(H) electroplating a main wiring layer on the seed layer;
A method for manufacturing a multilayer wiring board is provided.

水酸気を形成可能な粒子が、カップリング剤を絶縁樹脂層表面に強固に結合する。   The particles capable of forming a hydroxyl group firmly bond the coupling agent to the surface of the insulating resin layer.

と、When, 図1A−1Lは、実施例1による多層配線基板の製造方法を示す断面図、図1Mは、作成される多層配線基板を示す断面図である。1A to 1L are cross-sectional views illustrating a method for manufacturing a multilayer wiring board according to Example 1, and FIG. 1M is a cross-sectional view illustrating the multilayer wiring board to be created. 図2A−2Bは、実施例2による多層配線基板の製造方法を示す断面図である。2A-2B are cross-sectional views illustrating the method for manufacturing a multilayer wiring board according to the second embodiment.

無機物と有機樹脂等の化学的密着性を向上するために、シランカップリング剤がよく用いられる。絶縁樹脂層の表面にシランカップリング剤を結合させることができれば、メッキ金属層を絶縁樹脂層に強固に結合することが可能であろう。ところが、シランカップリング剤を絶縁樹脂層に有効に結合させることは容易でない。   Silane coupling agents are often used to improve chemical adhesion between inorganic substances and organic resins. If the silane coupling agent can be bonded to the surface of the insulating resin layer, the plated metal layer may be firmly bonded to the insulating resin layer. However, it is not easy to effectively bond the silane coupling agent to the insulating resin layer.

本発明者らは、シランカップリング剤を絶縁樹脂層に結合させるため、絶縁樹脂層表面部に水酸基形成可能な粒子を結合することを検討した。水酸基とシランカップリング剤とは強固に結合することが期待できる。水酸基を形成可能な物質として、シリカ(酸化シリコン)がよく知られている。また、アルミナ(酸化アルミニウム)も水酸基を形成可能である。さらに、水酸基を形成可能なゴム粒子も知られている。   In order to bind the silane coupling agent to the insulating resin layer, the present inventors studied to bond particles capable of forming a hydroxyl group to the surface portion of the insulating resin layer. It can be expected that the hydroxyl group and the silane coupling agent are firmly bonded. Silica (silicon oxide) is well known as a substance capable of forming a hydroxyl group. Alumina (aluminum oxide) can also form a hydroxyl group. Furthermore, rubber particles capable of forming a hydroxyl group are also known.

これらの物質を含む粒子を、絶縁樹脂層表面に結合できれば、これらの粒子がカップリング剤を強く結合できるであろう。レーザ光によってビアホールを形成した後のデスミア処理等において、埋め込んだ粒子が除去されないように、絶縁樹脂層の上に保護樹脂層を配置することが考えられる。レーザ光を用いたビアホール形成、デスミア処理は保護樹脂層が絶縁樹脂層を覆った状態で行なうこととなる。保護樹脂層を除去した後も、水酸基は絶縁樹脂層表面部に残るであろう。例えば、硬化(キュア)前の半硬化状態(いわゆるBステージ)の絶縁樹脂層表面部に、粒子を埋め込み、その後、絶縁樹脂層を硬化させれば、埋め込まれた粒子と絶縁樹脂層とを強く結合することが可能であろう。   If particles containing these substances can be bound to the surface of the insulating resin layer, these particles will be able to bind the coupling agent strongly. In a desmear process or the like after forming a via hole with laser light, a protective resin layer may be disposed on the insulating resin layer so that the embedded particles are not removed. Via hole formation and desmear treatment using laser light are performed with the protective resin layer covering the insulating resin layer. Even after removing the protective resin layer, the hydroxyl group will remain on the surface of the insulating resin layer. For example, if particles are embedded in the surface of the insulating resin layer in a semi-cured state (so-called B stage) before curing (curing) and then the insulating resin layer is cured, the embedded particles and the insulating resin layer are strongly strengthened. It would be possible to combine.

図1A−1Lは、実施例1による配線形成工程を示す多層配線基板の断面図である。   1A to 1L are cross-sectional views of a multilayer wiring board illustrating a wiring forming process according to the first embodiment.

図1Aに示すように、配線12を形成した下地構造11上に、半硬化状態(Bステージ)の熱硬化性エポキシ樹脂層13pをラミネートする。下地構造11は、例えばガラスエポキシ基板である。なお、ガラスエポキシ基板上に銅配線と絶縁層とを交互に形成し、最表面に配線を有する構造を下地構造としてもよい。実際に実験した例においては、配線12は、例えばライン/スペースが10μm/10μmの銅配線とし、熱硬化状態のエポキシ樹脂層13pは、例えば、味の素ファインテクノ社より入手可能な、商品名ABF−GX−13,厚さ40μmのエポキシ樹脂シートとした。   As shown in FIG. 1A, a thermosetting epoxy resin layer 13p in a semi-cured state (B stage) is laminated on the base structure 11 on which the wiring 12 is formed. The foundation structure 11 is a glass epoxy substrate, for example. In addition, it is good also considering the structure which forms a copper wiring and an insulating layer alternately on a glass epoxy board | substrate, and has wiring on the outermost surface as a base structure. In an actually experimented example, the wiring 12 is, for example, a copper wiring having a line / space of 10 μm / 10 μm, and the epoxy resin layer 13p in a thermosetting state is, for example, a trade name ABF- available from Ajinomoto Fine Techno Co., Ltd. GX-13 was an epoxy resin sheet having a thickness of 40 μm.

図1Bに示すように、シリカ粒子の縣濁液15を作製し、熱硬化性エポキシ樹脂層13pを縣濁液15に浸漬する。熱硬化性エポキシ樹脂層13pの表面にシリカ粒子16が付着する。シリカ粒子は、表面に水酸基を形成可能な粒子である。例においては、例えば信越石英社から入手可能な、商品名アドマファインSO−C3,粒径0.9μmのシリカ粒子を用いた。水酸基を形成可能な粒子の粒径は、エポキシ樹脂層の表面平坦度を保つためにも、1μm以下であることが好ましい。   As shown in FIG. 1B, a suspension 15 of silica particles is prepared, and the thermosetting epoxy resin layer 13p is immersed in the suspension 15. Silica particles 16 adhere to the surface of the thermosetting epoxy resin layer 13p. Silica particles are particles capable of forming hydroxyl groups on the surface. In the example, for example, silica particles having a trade name of Admafine SO-C3 and a particle size of 0.9 μm, which are available from Shin-Etsu Quartz, were used. The particle diameter of the particles capable of forming a hydroxyl group is preferably 1 μm or less in order to maintain the surface flatness of the epoxy resin layer.

図1Cに示すように、シリカ粒子16を付着させた熱硬化性エポキシ樹脂層の上に、保護樹脂層として、ポリエチレンテレフタレート(PET)フィルム17を押し当ててラミネートする。粒径1μmのシリカ粒子は、半硬化状態のエポキシ樹脂層13pに容易に押し込まれると考えられる。180℃、1時間の加熱を行い、熱硬化性エポキシ樹脂層を硬化させる。硬化後のエポキシ樹脂層を13で示す。   As shown in FIG. 1C, a polyethylene terephthalate (PET) film 17 is pressed and laminated as a protective resin layer on the thermosetting epoxy resin layer to which the silica particles 16 are adhered. It is considered that silica particles having a particle diameter of 1 μm are easily pushed into the semi-cured epoxy resin layer 13p. The thermosetting epoxy resin layer is cured by heating at 180 ° C. for 1 hour. The cured epoxy resin layer is indicated by 13.

例においては、PETフィルムは、帝人デュポン社製、厚さ25μmの帝人テトロンフィルムを用いた。加熱処理は、クリーンオーブン(ヤマト化学、DT−41)を用い、180℃、1時間の加熱で行なった。エポキシ樹脂層13とPETフィルム17の合計厚さは、単純に和を取ると、65μmとなる。   In the example, a Teijin Tetron film made by Teijin DuPont and having a thickness of 25 μm was used as the PET film. The heat treatment was performed by heating at 180 ° C. for 1 hour using a clean oven (Yamato Chemical Co., DT-41). The total thickness of the epoxy resin layer 13 and the PET film 17 is 65 μm when the sum is simply taken.

図1Dに示すように、炭酸ガスレーザ光Lを照射し、PETフィルム17、エポキシ樹脂層13を貫通し、銅配線12を露出するビアホール18を形成する。炭酸ガスレーザで形成したビアホールは、深さと共に径が減少するテーパを形成する。なお、ビアホール18の底にはスミア19が生じる。炭酸ガスレーザを用いてビアホールを形成した場合、スミアはビアホール部分の樹脂と同等の成分である。エポキシとPETの混合は生じうるが、変質はほぼ生じないと考えられる。デスミア処理は、2種類の樹脂を除去できる処理とする。   As shown in FIG. 1D, a carbon dioxide laser beam L is irradiated to form a via hole 18 that penetrates the PET film 17 and the epoxy resin layer 13 and exposes the copper wiring 12. A via hole formed by a carbon dioxide laser forms a taper whose diameter decreases with depth. A smear 19 is generated at the bottom of the via hole 18. When a via hole is formed using a carbon dioxide laser, smear is a component equivalent to the resin in the via hole portion. Although mixing of epoxy and PET can occur, it is believed that almost no alteration occurs. The desmear process is a process capable of removing two types of resins.

例においては、厚さ40μmの樹脂層とPETフィルム25μmを貫通して幅10μmの配線に達するコンタクトホールを形成する為に、上端径70μmのビアホールを形成した。   In the example, a via hole with an upper end diameter of 70 μm was formed in order to form a contact hole that penetrates a resin layer with a thickness of 40 μm and a PET film with a thickness of 25 μm and reaches a wiring with a width of 10 μm.

図1Eに示すように、酸素:CF=95:5の混合ガスを用いたプラズマP1により、ビアホール底面等のデスミア処理を行なう。なお、CFに換え、またはCFに加え、SFを用いてもよい。過マンガン酸カリウム等、過マンガン酸塩溶液を用いたウェットのデスミア処理を行なうことも可能である。 As shown in FIG. 1E, a desmear process such as the bottom surface of the via hole is performed by plasma P1 using a mixed gas of oxygen: CF 4 = 95: 5. Incidentally, instead of the CF 4, or in addition to CF 4, it may be used SF 6. It is also possible to perform wet desmear treatment using a permanganate solution such as potassium permanganate.

図1Fに示すように、積層構造を150℃に加熱し、PETフィルム17を剥離する。   As shown in FIG. 1F, the laminated structure is heated to 150 ° C., and the PET film 17 is peeled off.

図1Gに示すように酸素ガスを用いたプラズマP2により、エポキシ樹脂層13の表面処理(ライトエッチング)を行い、水酸基を形成可能な粒子16を確実に表出させる。粒子16がエポキシ樹脂13に覆われている場合、粒子16上表面上のエポキシ樹脂13を除去し、粒子16が表出するようにする。   As shown in FIG. 1G, surface treatment (light etching) of the epoxy resin layer 13 is performed by plasma P2 using oxygen gas, and particles 16 capable of forming hydroxyl groups are reliably exposed. When the particles 16 are covered with the epoxy resin 13, the epoxy resin 13 on the surface of the particles 16 is removed so that the particles 16 are exposed.

水酸基を形成可能な粒子は、径1μm以下であることが好ましいと説明したが、大きな粒径の粒子を用いると、図1Gに示したライトエッチング工程で、絶縁樹脂層表面の表面粗さを大きくしてしまう。   It has been described that the particles capable of forming a hydroxyl group preferably have a diameter of 1 μm or less. However, when particles having a large particle diameter are used, the surface roughness of the surface of the insulating resin layer is increased in the light etching step shown in FIG. 1G. Resulting in.

図1Hに示すように、粒子16を露出した積層構造をシランカップリング剤19に浸漬し、表面処理をする。水酸基形成可能な粒子16を介して、エポキシ樹脂層13表面にシランカップリング剤20が結合する。例においては、アミノ系シランカップリング剤の1wt%水溶液を用いた。例えば、信越化学社から入手可能な、商品名KBM−903を用いた。   As shown in FIG. 1H, the laminated structure in which the particles 16 are exposed is immersed in a silane coupling agent 19 and surface-treated. The silane coupling agent 20 is bonded to the surface of the epoxy resin layer 13 through the particles 16 capable of forming a hydroxyl group. In the example, a 1 wt% aqueous solution of an amino silane coupling agent was used. For example, trade name KBM-903 available from Shin-Etsu Chemical Co., Ltd. was used.

図1Iに示すように、無電解銅メッキ液21に積層構造を浸漬し、シランカップリング剤を介してエポキシ樹脂層13上にシード層としての銅層22を無電解メッキする。なお図では、厚さを誇張して示している。例においては、無電解メッキ液として、例えば、ロームアンドハース社より入手可能な無電解銅メッキ液を用い、厚さ0.3μmの銅シード層を無電解メッキした。   As shown in FIG. 1I, the laminated structure is immersed in an electroless copper plating solution 21, and a copper layer 22 as a seed layer is electrolessly plated on the epoxy resin layer 13 via a silane coupling agent. In the figure, the thickness is exaggerated. In the example, for example, an electroless copper plating solution available from Rohm and Haas was used as the electroless plating solution, and a 0.3 μm thick copper seed layer was electrolessly plated.

図1Jに示すように、ドライフィルムレジストを用いて、シード層22の上にレジストマスク23を形成する。レジストマスク形成後、電解銅メッキ液24中に浸漬し、対向電極との間に電流を流して、主配線層である銅層25を電解メッキする。例においては、ドライフィルムレジストとして、日立化成社より入手可能な、商品名RY3215,厚さ15μmのドライフィルムレジストを用い、レジストマスクは、ライン/スペース=10μm/10μmのパターンとした。また、電解メッキ液として硫酸銅、硫酸、および光沢剤等を混合した硫酸銅メッキ液を用い、厚さ15μmの銅層を電解メッキした。   As shown in FIG. 1J, a resist mask 23 is formed on the seed layer 22 using a dry film resist. After forming the resist mask, it is immersed in an electrolytic copper plating solution 24, and a current is passed between the counter electrode and the copper layer 25, which is the main wiring layer, is electroplated. In the example, a dry film resist having a trade name of RY3215 and a thickness of 15 μm available from Hitachi Chemical Co., Ltd. was used as the dry film resist, and the resist mask had a pattern of line / space = 10 μm / 10 μm. In addition, a copper sulfate plating solution in which copper sulfate, sulfuric acid, a brightener and the like were mixed as an electrolytic plating solution was used, and a copper layer having a thickness of 15 μm was electrolytically plated.

図1Kに示すように、主配線層である電界メッキ層の輪郭を画定したドライフィルムレジストのレジストマスク23を除去する。   As shown in FIG. 1K, the resist mask 23 of the dry film resist that defines the contour of the electroplating layer that is the main wiring layer is removed.

図1Lに示すように、(硫酸+過酸化水素)溶液を用いたウェットエッチングにより、露出している、無電解銅メッキのシード層22を除去する。同じ銅で形成された主配線層25もエッチングされるが、厚さ0.3μmのシード層のエッチングであるため、主配線層の厚さの減少は許容範囲内に抑えることができる。このようにして、下層配線上に、ビアホールを有する絶縁樹脂層、下層配線に接続され、所望パターンを有する銅配線層を形成する。   As shown in FIG. 1L, the exposed electroless copper plating seed layer 22 is removed by wet etching using a (sulfuric acid + hydrogen peroxide) solution. Although the main wiring layer 25 formed of the same copper is also etched, since the seed layer is etched with a thickness of 0.3 μm, the reduction in the thickness of the main wiring layer can be suppressed within an allowable range. In this manner, an insulating resin layer having a via hole and a copper wiring layer having a desired pattern connected to the lower layer wiring are formed on the lower layer wiring.

例においては、厚さ15μm、ライン/スペース=10μm/10μmの銅配線が形成できた。なお、シード層のエッチングは、ドライで行なうことも可能である。   In the example, a copper wiring having a thickness of 15 μm and a line / space = 10 μm / 10 μm could be formed. Note that the seed layer can be etched dry.

比較のため、実施例1同様の条件で、下地構造上に半硬化状態のエポキシ樹脂層をラミネートし、シリカ粒子添加処理は行なわず、保護フィルムもラミネートせず、エポキシ樹脂の硬化、レーザ光によるビアホール形成、デスミア処理を行なった。デスミア処理後の絶縁樹脂層の表面粗さは約2μmになった。このエポキシ樹脂層上に無電解メッキ、レジストマスク形成、電解メッキの工程を行ったが、ライン/スペース=10μm/10μmの配線は形成できなかった。   For comparison, a semi-cured epoxy resin layer was laminated on the base structure under the same conditions as in Example 1, no silica particle addition treatment was performed, no protective film was laminated, epoxy resin was cured, and laser light was used. Via hole formation and desmear treatment were performed. The surface roughness of the insulating resin layer after the desmear treatment was about 2 μm. Electroless plating, resist mask formation, and electrolytic plating processes were performed on this epoxy resin layer, but wiring with a line / space = 10 μm / 10 μm could not be formed.

図1Mに示すように、複数の配線層を積層することにより、多層配線基板を形成する。図において、ガラスエポキシ基板10の上に、第1銅配線層W1,第1絶縁樹脂層R1,第2銅配線層W2,第2絶縁樹脂層R2,第3銅配線層W3,第3絶縁樹脂層R3,第4銅配線層W4,第4絶縁樹脂層R4、第5銅配線層W5が積層される。上層配線W2−W5は、実施例1に従って作成することができる。なお、積層数は任意に選択できる。   As shown in FIG. 1M, a multilayer wiring board is formed by stacking a plurality of wiring layers. In the figure, on a glass epoxy substrate 10, a first copper wiring layer W1, a first insulating resin layer R1, a second copper wiring layer W2, a second insulating resin layer R2, a third copper wiring layer W3, a third insulating resin. A layer R3, a fourth copper wiring layer W4, a fourth insulating resin layer R4, and a fifth copper wiring layer W5 are laminated. The upper layer wirings W2-W5 can be created according to the first embodiment. The number of stacked layers can be arbitrarily selected.

実施例1においては、絶縁樹脂層表面に水酸基を形成可能な粒子を付着させ、保護樹脂フィルムで覆って、絶縁樹脂層内に押し込んだ。保護樹脂フィルムに水酸基を形成可能な粒子を付着させ、絶縁樹脂層に押し当てて、保護樹脂フィルムに覆われた状態で水酸基を形成可能な粒子を絶縁樹脂層に押し込むこともできる。   In Example 1, particles capable of forming a hydroxyl group were adhered to the surface of the insulating resin layer, covered with a protective resin film, and pushed into the insulating resin layer. Particles capable of forming a hydroxyl group can be attached to the protective resin film, pressed against the insulating resin layer, and the particles capable of forming a hydroxyl group while being covered with the protective resin film can be pushed into the insulating resin layer.

図2A,2Bは、実施例2による配線形成工程を示す多層配線基板の断面図である。   2A and 2B are cross-sectional views of the multilayer wiring board showing the wiring forming process according to the second embodiment.

図2Aに示すように、保護樹脂フィルムであるPETフィルム14をシリカ粒子縣濁液15に浸漬し、表面にシリカ粒子16を分散させ、シリカ粒子を付着させたPETフィルムを形成する。例においては、まず、厚さ25μmの(硬化された)PETフィルム14表面を日放電子製プラズマ装置(型番NVC−103)に酸素ガスを供給し、電力500Wで3分間、プラズマ表面処理を行なった。表面をプラズマ処理で、清浄化、活性化したPETフィルム14をシリカ粒子縣濁液15に浸漬し、表面にシリカ粒子16を付着させた。なお、PETフィルム、シリカ粒子縣濁液等は実施例1と同様のものである。   As shown in FIG. 2A, a PET film 14 that is a protective resin film is immersed in a silica particle suspension 15 to disperse the silica particles 16 on the surface, thereby forming a PET film having silica particles attached thereto. In the example, first, the surface of a PET film 14 having a thickness of 25 μm (cured) is supplied with oxygen gas to a Nikketsu plasma device (model number NVC-103) and subjected to plasma surface treatment at a power of 500 W for 3 minutes. It was. The PET film 14 whose surface was cleaned and activated by plasma treatment was immersed in the silica particle suspension 15 to attach the silica particles 16 to the surface. The PET film, the silica particle suspension, and the like are the same as in Example 1.

図2Bに示すように、電極12を形成した下地構造11上に半硬化状態の熱硬化性エポキシ樹脂層13pをラミネートする。シリカ粒子16を付着させたPETフィルム14をエポキシ樹脂層13p上に押し当ててラミネートする。積層構造を加熱して、エポキシ樹脂層13pを硬化させる。その後、実施例1、図1D−1Lに示す工程同様の工程を行なう。   As shown in FIG. 2B, a semi-cured thermosetting epoxy resin layer 13p is laminated on the base structure 11 on which the electrode 12 is formed. The PET film 14 with the silica particles 16 attached is pressed onto the epoxy resin layer 13p and laminated. The laminated structure is heated to cure the epoxy resin layer 13p. Then, the same process as the process shown in Example 1 and FIGS. 1D-1L is performed.

例においては、180℃で1時間加熱して、エポキシ樹脂を硬化させた。ライン/スペース=10μm/10mμm、厚さ15μmの配線を形成できた。   In the example, the epoxy resin was cured by heating at 180 ° C. for 1 hour. A line / space = 10 μm / 10 mμm and a thickness of 15 μm could be formed.

上記実施例によれば、配線幅、配線間隔が15μm以下の配線を精度高く形成することができる。配線の底面を平坦にできる。   According to the above embodiment, it is possible to form a wiring with a wiring width and a wiring interval of 15 μm or less with high accuracy. The bottom surface of the wiring can be made flat.

絶縁樹脂層として、エポキシ樹脂層に換え、パナソニック電工から入手可能な半硬化状態のポリフェニルエーテル(PPE)樹脂層(商品名メグトロン6)も用いることができた。例においては、下地構造上に半硬化状態のPPE樹脂層、シリカ粒子処理済のPETフィルムを重ね合わせ、200℃、1時間、圧力1.5MPaの条件で真空中で熱プレスし、シリカ粒子をPPE樹脂層に押し込み、PPE樹脂を硬化させた。その後、実施例1、図1D−1Lに示す工程同様の工程を行なうことで、ライン/スペース=10μm/10mμm、厚さ15μmの配線を形成できた。   As the insulating resin layer, a semi-cured polyphenyl ether (PPE) resin layer (trade name: Megtron 6) available from Panasonic Electric Works could be used in place of the epoxy resin layer. In the example, a PPE resin layer in a semi-cured state and a PET film treated with silica particles are superposed on the base structure, and hot-pressed in vacuum at 200 ° C. for 1 hour under a pressure of 1.5 MPa to obtain silica particles. The PPE resin layer was pressed to cure the PPE resin. Thereafter, the same process as that shown in Example 1 and FIGS. 1D to 1L was performed, whereby a line / space = 10 μm / 10 mμm and a thickness of 15 μm could be formed.

なお、絶縁(有機)樹脂として、エポキシ、ポリフェニルエーテルを用いたが、絶縁樹脂はレーザ加工可能な絶縁樹脂であればよく、これらに限らない。絶縁性を考慮すると、エポキシ、ポリイミド、ポリフェニルエーテル、テフロン等が好ましい。   In addition, although epoxy and polyphenyl ether were used as the insulating (organic) resin, the insulating resin may be any insulating resin that can be laser processed, and is not limited thereto. In consideration of insulating properties, epoxy, polyimide, polyphenyl ether, Teflon and the like are preferable.

水酸基を形成できる粒子は、シリカ粒子のみでなく、アルミナ粒子でも同様の作用効果が期待できる。ゴム粒子を用い得る可能性もある。絶縁樹脂層との組み合わせによっては、絶縁樹脂層を硬化した後に、水酸基を形成できる粒子を結合できる可能性もある。   The particles that can form a hydroxyl group can be expected not only to be silica particles but also to alumina particles to achieve the same effect. There is also the possibility of using rubber particles. Depending on the combination with the insulating resin layer, there is a possibility that particles capable of forming a hydroxyl group can be bonded after the insulating resin layer is cured.

保護樹脂膜は除去され製品には残らない。保護樹脂膜をPETで形成する場合を説明したが、レーザ加工可能で、デスミア処理に耐えるものであればよい。 上記実施例においては、保護樹脂フィルムをラミネートした後、絶縁樹脂層を硬化させる加熱処理を行なうので、加熱温度の耐熱性が必要である。絶縁樹脂層を硬化した後に、水酸基を形成できる粒子を結合させる場合は、耐熱性の要件は緩和される。保護樹脂層は、PETフィルムやテフロンフィルムのように反応性のないフィルムでもよいし、ドライフィルムレジストのように反応性を有するフィルムでもよい。   The protective resin film is removed and does not remain in the product. Although the case where the protective resin film is formed of PET has been described, any film that can be laser-processed and can withstand desmear treatment may be used. In the said Example, since the heat processing which hardens an insulating resin layer are performed after laminating | stacking a protective resin film, the heat resistance of heating temperature is required. In the case where particles capable of forming a hydroxyl group are bonded after the insulating resin layer is cured, the heat resistance requirement is relaxed. The protective resin layer may be a non-reactive film such as a PET film or a Teflon film, or may be a reactive film such as a dry film resist.

カップリング剤として、分子中にアミノ基を有するアミノ系シランカップリング剤を用いたが、他のカップリング剤を用いることも可能である。分子中に、アミノ基、メルカプト基、エポキシ基,イミダゾール基、ビニル基、ジアルキルアミノ基、ピリジン基の少なくとも1つを含むシランカップリング剤を用いることが好ましい。   As the coupling agent, an amino silane coupling agent having an amino group in the molecule is used, but other coupling agents can also be used. It is preferable to use a silane coupling agent containing at least one of amino group, mercapto group, epoxy group, imidazole group, vinyl group, dialkylamino group and pyridine group in the molecule.

配線は、銅配線とすることが低電気抵抗とする上で好ましいが、電解メッキ層のシード層となる無電解メッキ層は薄くでき、電気抵抗に与える影響が小さいので、銅以外を用いることも可能である。例えば、ニッケル(Ni)やニッケル−銅(Ni−Cu)合金を用いることも可能である。シード層の厚さは0.5μm以下、主配線層の厚さは10μm以上とすることが好ましい。   The wiring is preferably a copper wiring for low electrical resistance, but the electroless plating layer that serves as a seed layer for the electrolytic plating layer can be made thin and has little effect on the electrical resistance. Is possible. For example, nickel (Ni) or nickel-copper (Ni-Cu) alloy can also be used. The thickness of the seed layer is preferably 0.5 μm or less, and the thickness of the main wiring layer is preferably 10 μm or more.

ビアホールを加工するレーザは、YAGレーザ等、炭酸ガスレーザ以外でも可能である。但し、銅配線にダメージを与えない点からは炭酸ガスレーザが好ましい。デスミア処理をドライで行なう場合は、CF,SFの少なくとも一方を含むガスを用いたドライエッチングを行なうことが好ましい。保護膜剥離後に、絶縁樹脂層を表面処理して、水酸基を形成可能な粒子を表出させる処理は、ライトエッチングであり、ドライエッチング又は紫外線照射で行なうことが好ましい。 The laser for processing the via hole can be other than a carbon dioxide laser such as a YAG laser. However, a carbon dioxide laser is preferable from the viewpoint of not damaging the copper wiring. When the desmear process is performed dry, it is preferable to perform dry etching using a gas containing at least one of CF 4 and SF 6 . After the protective film is peeled off, the treatment for surface-treating the insulating resin layer to expose the particles capable of forming a hydroxyl group is light etching, and is preferably performed by dry etching or ultraviolet irradiation.

以上実施例に沿って、本発明を説明したが、本発明はこれらに限るものではない。例えば、種々の変更、置換、組み合わせ、改良などが可能なことは、当業者に自明であろう。   Although the present invention has been described with reference to the embodiments, the present invention is not limited thereto. It will be apparent to those skilled in the art that various modifications, substitutions, combinations, improvements, and the like can be made.

以下、本発明の特徴を付記する。   The features of the present invention will be described below.

(付記1)
(a)下地配線を備える下地構造上に、絶縁樹脂層を形成し、
(b)前記絶縁樹脂層表面に、水酸基を形成可能な粒子を配置すると共に、保護樹脂膜で覆い、
(c)前記保護樹脂膜、前記絶縁樹脂層を貫通して、前記下地配線に達するビアホールをレーザ加工し、
(d)前記レーザ加工によるスミアを除去し、
(e)前記保護樹脂膜を除去し、
(f)前記水酸基を形成可能な粒子にカップリング剤を結合し、
(g)前記下地配線、前記絶縁樹脂層の上に、シード層を無電解メッキし、
(h)前記シード層上に主配線層を電解メッキする、
多層配線基板の製造方法。
(Appendix 1)
(A) forming an insulating resin layer on a base structure including a base wiring;
(B) Disposing particles capable of forming a hydroxyl group on the surface of the insulating resin layer and covering with a protective resin film;
(C) laser processing a via hole that penetrates the protective resin film and the insulating resin layer and reaches the base wiring;
(D) removing smear caused by the laser processing;
(E) removing the protective resin film;
(F) binding a coupling agent to the particles capable of forming the hydroxyl group,
(G) Electrolessly plating a seed layer on the underlying wiring and the insulating resin layer;
(H) electroplating a main wiring layer on the seed layer;
A method for manufacturing a multilayer wiring board.

(付記2)
前記絶縁樹脂層が、エポキシ樹脂、ポリイミド、ポリフェニルエーテル、のいずれか1種を含む付記1記載の多層配線基板の製造方法。
(Appendix 2)
The method for producing a multilayer wiring board according to appendix 1, wherein the insulating resin layer includes any one of epoxy resin, polyimide, and polyphenyl ether.

(付記3)
前記(b)が、半硬化状態の前記絶縁樹脂層を前記粒子の縣濁液に浸漬し、前記絶縁樹脂層上に前記保護樹脂層を押し当て、前記絶縁樹脂層の熱硬化処理を行なう、付記1または2記載の多層配線基板の製造方法。
(Appendix 3)
(B) immersing the insulating resin layer in a semi-cured state in a suspension of the particles, pressing the protective resin layer on the insulating resin layer, and performing a thermosetting treatment of the insulating resin layer; A method for manufacturing a multilayer wiring board according to appendix 1 or 2.

(付記4)
前記(b)が、前記保護樹脂層を前記粒子の縣濁液に浸漬し、前記絶縁樹脂層上に前記保護樹脂層を押し当て、前記絶縁樹脂層の熱硬化処理を行なう、付記1または2記載の多層配線基板の製造方法。
(Appendix 4)
Supplement (1) or (2), wherein (b) immerses the protective resin layer in a suspension of the particles, presses the protective resin layer on the insulating resin layer, and performs a thermosetting treatment on the insulating resin layer. The manufacturing method of the multilayer wiring board as described.

(付記5)
前記(b)が、前記保護樹脂層をプラズマ処理した後、前記粒子の縣濁液に浸漬する付記4記載の多層配線基板の製造方法。
(Appendix 5)
The manufacturing method of the multilayer wiring board of Additional remark 4 which said (b) immerses in the suspension liquid of the said particle | grain after carrying out plasma processing of the said protective resin layer.

(付記6)
前記保護樹脂層が、前記熱硬化処理において変質しない材料である付記1〜5のいずれか1項記載の多層配線基板の製造方法。
(Appendix 6)
The method for producing a multilayer wiring board according to any one of appendices 1 to 5, wherein the protective resin layer is a material that does not change in the thermosetting treatment.

(付記7)
前記(c)が炭酸ガスレーザ光を用い、前記(d)がCF,SFの少なくとも一方と酸素とを用いたドライエッチング、または過マンガン酸塩を用いたウェットエッチングを含む、付記1〜6のいずれか1項記載の多層配線基板の製造方法。
(Appendix 7)
Additional notes 1 to 6, wherein (c) includes carbon dioxide laser light, and (d) includes dry etching using at least one of CF 4 and SF 6 and oxygen, or wet etching using permanganate. The manufacturing method of the multilayer wiring board of any one of these.

(付記8)
前記(f)が、ドライエッチング又は紫外線照射により、前記絶縁樹脂層に対するライトエッチングを行なった後、カップリング剤溶液に前記絶縁樹脂層を浸漬する付記1〜7のいずれか1項記載の多層配線基板の製造方法。
(Appendix 8)
The multilayer wiring according to any one of appendices 1 to 7, wherein (f) performs light etching on the insulating resin layer by dry etching or ultraviolet irradiation, and then immerses the insulating resin layer in a coupling agent solution. A method for manufacturing a substrate.

(付記9)
前記水酸基を形成可能な粒子は、平均径が1μm以下である、シリカ粒子、アルミナ粒子、ゴム粒子のいずれかであり、前記カップリング剤はシランカップリング剤である、付記1〜8のいずれか1項記載の多層配線基板の製造方法。
(Appendix 9)
The particles capable of forming a hydroxyl group are any one of silica particles, alumina particles, and rubber particles having an average diameter of 1 μm or less, and the coupling agent is a silane coupling agent. A method for producing a multilayer wiring board according to claim 1.

(付記10)
前記(g)は、厚さ0.5μm以下の、銅、ニッケル、ニッケル合金のいずれかの層をシード層としてをメッキし、前記(h)は、前記シード層の上にレジストマスクを形成し、厚さ10μm以上の銅の主配線層を電解メッキする付記1〜9のいずれか1項記載の多層配線基板の製造方法。
(Appendix 10)
(G) is plated with a copper, nickel, or nickel alloy layer having a thickness of 0.5 μm or less as a seed layer, and (h) is a step of forming a resist mask on the seed layer. The method for producing a multilayer wiring board according to any one of appendices 1 to 9, wherein the main wiring layer of copper having a thickness of 10 μm or more is electrolytically plated.

11 下地構造、
12 配線、
13 絶縁樹脂層、
15 縣濁液、
16 水酸基を形成可能な粒子、
17 保護樹脂膜、
19 カップリング剤溶液、
20 カップリング剤層、
21 無電解メッキ液、
22 シード(無電解メッキ)層、
24 電解メッキ液、
25 主配線(電解メッキ)層、
L レーザ光、
P プラズマ。
11 Groundwork structure,
12 Wiring,
13 Insulating resin layer,
15 suspension,
16 particles capable of forming hydroxyl groups,
17 Protective resin film,
19 coupling agent solution,
20 coupling agent layer,
21 Electroless plating solution,
22 seed (electroless plating) layer,
24 Electrolytic plating solution,
25 Main wiring (electrolytic plating) layer,
L laser light,
P Plasma.

Claims (5)

(a)下地配線を備える下地構造上に、絶縁樹脂層を形成し、
(b)前記絶縁樹脂層表面に、水酸基を形成可能な粒子を配置すると共に、保護樹脂膜で覆い、
(c)前記保護樹脂膜、前記絶縁樹脂層を貫通して、前記下地配線に達するビアホールをレーザ加工し、
(d)前記レーザ加工によるスミアを除去し、
(e)前記保護樹脂膜を除去し、
(f)前記水酸基を形成可能な粒子にカップリング剤を結合し、
(g)前記下地配線、前記絶縁樹脂層の上に、シード層を無電解メッキし、
(h)前記シード層上に主配線層を電解メッキする、
多層配線基板の製造方法。
(A) forming an insulating resin layer on a base structure including a base wiring;
(B) Disposing particles capable of forming a hydroxyl group on the surface of the insulating resin layer and covering with a protective resin film;
(C) laser processing a via hole that penetrates the protective resin film and the insulating resin layer and reaches the base wiring;
(D) removing smear caused by the laser processing;
(E) removing the protective resin film;
(F) binding a coupling agent to the particles capable of forming the hydroxyl group,
(G) Electrolessly plating a seed layer on the underlying wiring and the insulating resin layer;
(H) electroplating a main wiring layer on the seed layer;
A method for manufacturing a multilayer wiring board.
前記(b)が、半硬化状態の前記絶縁樹脂層を前記粒子の縣濁液に浸漬し、前記絶縁樹脂層上に前記保護樹脂層を押し当て、前記絶縁樹脂層の熱硬化処理を行なう、請求項1記載の多層配線基板の製造方法。   (B) immersing the insulating resin layer in a semi-cured state in a suspension of the particles, pressing the protective resin layer on the insulating resin layer, and performing a thermosetting treatment of the insulating resin layer; The manufacturing method of the multilayer wiring board of Claim 1. 前記(b)が、前記保護樹脂層を前記粒子の縣濁液に浸漬し、前記絶縁樹脂層上に前記保護樹脂層を押し当て、前記絶縁樹脂層の熱硬化処理を行なう、請求項1記載の多層配線基板の製造方法。   The said (b) immerses the said protective resin layer in the suspension liquid of the said particle, presses the said protective resin layer on the said insulating resin layer, and performs the thermosetting process of the said insulating resin layer. Manufacturing method of multilayer wiring board. 前記(c)が炭酸ガスレーザ光を用い、前記(d)がCF,SFの少なくとも一方と酸素とを用いたドライエッチング、または過マンガン酸塩を用いたウェットエッチングを含む、請求項1〜3のいずれか1項記載の多層配線基板の製造方法。 The (c) includes carbon dioxide laser light, and (d) includes dry etching using at least one of CF 4 and SF 6 and oxygen, or wet etching using permanganate. 4. The method for producing a multilayer wiring board according to any one of 3 above. 前記水酸基を形成可能な粒子は、平均径が1μm以下である、シリカ粒子、アルミナ粒子、ゴム粒子のいずれかであり、前記カップリング剤はシランカップリング剤である、請求項1〜4のいずれか1項記載の多層配線基板の製造方法。   The particle capable of forming the hydroxyl group is any one of silica particles, alumina particles, and rubber particles having an average diameter of 1 µm or less, and the coupling agent is a silane coupling agent. A method for producing a multilayer wiring board according to claim 1.
JP2010034251A 2010-02-19 2010-02-19 Manufacturing method of multilayer wiring board Withdrawn JP2011171528A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010034251A JP2011171528A (en) 2010-02-19 2010-02-19 Manufacturing method of multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010034251A JP2011171528A (en) 2010-02-19 2010-02-19 Manufacturing method of multilayer wiring board

Publications (1)

Publication Number Publication Date
JP2011171528A true JP2011171528A (en) 2011-09-01

Family

ID=44685330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010034251A Withdrawn JP2011171528A (en) 2010-02-19 2010-02-19 Manufacturing method of multilayer wiring board

Country Status (1)

Country Link
JP (1) JP2011171528A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014093355A (en) * 2012-11-01 2014-05-19 Ajinomoto Co Inc Method for manufacturing printed-wiring board
JP2016115713A (en) * 2014-12-11 2016-06-23 日本ゼオン株式会社 Method of manufacturing multilayer printed wiring board
WO2016203682A1 (en) * 2015-06-18 2016-12-22 ウシオ電機株式会社 Wiring substrate manufacturing method, wiring substrate, and wiring substrate manufacturing device
WO2017051495A1 (en) * 2015-09-25 2017-03-30 ウシオ電機株式会社 Method for producing circuit board, circuit board, and apparatus for producing circuit board
JP2017228640A (en) * 2016-06-22 2017-12-28 イビデン株式会社 Method of manufacturing printed wiring board
KR20180117679A (en) 2016-03-03 2018-10-29 우시오덴키 가부시키가이샤 Method for manufacturing wiring board and wiring board
JP2020202344A (en) * 2019-06-13 2020-12-17 昭和電工マテリアルズ株式会社 Method of forming connection hole for multilayer wiring board and method of manufacturing multilayer wiring board using the same
US20220046805A1 (en) * 2020-08-06 2022-02-10 Shinko Electric Industries Co., Ltd. Method of making interconnect substrate and insulating sheet

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9516765B2 (en) 2012-11-01 2016-12-06 Ajinomoto Co., Inc. Method for producing printed wiring board
JP2014093355A (en) * 2012-11-01 2014-05-19 Ajinomoto Co Inc Method for manufacturing printed-wiring board
JP2016115713A (en) * 2014-12-11 2016-06-23 日本ゼオン株式会社 Method of manufacturing multilayer printed wiring board
WO2016203682A1 (en) * 2015-06-18 2016-12-22 ウシオ電機株式会社 Wiring substrate manufacturing method, wiring substrate, and wiring substrate manufacturing device
JP2017011010A (en) * 2015-06-18 2017-01-12 ウシオ電機株式会社 Method for manufacturing wiring board, wiring board, and wiring board manufacturing apparatus
TWI661754B (en) * 2015-06-18 2019-06-01 日商牛尾電機股份有限公司 Method for manufacturing wiring substrate, wiring substrate, wiring substrate manufacturing device, and sputtering device
TWI651025B (en) * 2015-09-25 2019-02-11 日商牛尾電機股份有限公司 Method for manufacturing wiring board and wiring board manufacturing apparatus
WO2017051495A1 (en) * 2015-09-25 2017-03-30 ウシオ電機株式会社 Method for producing circuit board, circuit board, and apparatus for producing circuit board
JP2017063159A (en) * 2015-09-25 2017-03-30 ウシオ電機株式会社 Method for manufacturing wiring board, wiring board and device for manufacturing wiring board
KR20180117679A (en) 2016-03-03 2018-10-29 우시오덴키 가부시키가이샤 Method for manufacturing wiring board and wiring board
US10905012B2 (en) * 2016-03-03 2021-01-26 Ushio Denki Kabushiki Kaisha Method for producing wiring board, and wiring board
JP2017228640A (en) * 2016-06-22 2017-12-28 イビデン株式会社 Method of manufacturing printed wiring board
JP2020202344A (en) * 2019-06-13 2020-12-17 昭和電工マテリアルズ株式会社 Method of forming connection hole for multilayer wiring board and method of manufacturing multilayer wiring board using the same
JP7430494B2 (en) 2019-06-13 2024-02-13 リンクステック株式会社 Connection hole forming method for multilayer wiring board and method for manufacturing multilayer wiring board using the same
US20220046805A1 (en) * 2020-08-06 2022-02-10 Shinko Electric Industries Co., Ltd. Method of making interconnect substrate and insulating sheet
US11612063B2 (en) * 2020-08-06 2023-03-21 Shinko Electric Industries Co., Ltd. Method of making interconnect substrate and insulating sheet

Similar Documents

Publication Publication Date Title
US7802361B2 (en) Method for manufacturing the BGA package board
JP2011171528A (en) Manufacturing method of multilayer wiring board
JP2006210866A (en) Method of manufacturing printed circuit board
TW201223353A (en) A printed wiring board
US20060060558A1 (en) Method of fabricating package substrate using electroless nickel plating
JP2009295949A (en) Printed circuit board with electronic component embedded therein and manufacturing method therefor
JP7044997B2 (en) Manufacturing method of package substrate for mounting semiconductor devices and manufacturing method of semiconductor device mounting board
JP5588683B2 (en) Manufacturing method of multilayer printed wiring board
JP5328281B2 (en) Manufacturing method of multilayer printed wiring board and multilayer printed wiring board obtained by using the method
US9497853B2 (en) Printed circuit board and method for manufacturing the same
JP2004356238A (en) Insulating sheet with metal foil, multilayer wiring board, and method for manufacturing the same
JP5165723B2 (en) Circuit board and manufacturing method thereof
JP4508140B2 (en) Built-in module
US9549465B2 (en) Printed circuit board and method of manufacturing the same
KR101167422B1 (en) Carrier member and method of manufacturing PCB using the same
JP2001068856A (en) Insulation resin sheet and its manufacture
JP5298740B2 (en) Multilayer circuit board manufacturing method
JP2009016518A (en) Multilayer wiring board
JP4508141B2 (en) Stainless steel transfer substrate, stainless steel transfer substrate with plating circuit layer
JP2005238520A (en) Prepreg and multilayered printed wiring board
JP2007043201A (en) Method for manufacturing multilayer wiring board
JP2010129997A (en) Printed-circuit board with embedded pattern, and its manufacturing method
JPWO2003032701A1 (en) Multilayer wiring board manufacturing method and multilayer wiring board manufactured thereby
JP2004327744A (en) Multilayer wiring board and manufacturing method therefor
KR101199112B1 (en) The printed circuit board and the method for manufacturing the same

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20130507