JP2011159968A - 化合物半導体素子収納用パッケージ及びその製造方法 - Google Patents

化合物半導体素子収納用パッケージ及びその製造方法 Download PDF

Info

Publication number
JP2011159968A
JP2011159968A JP2011008638A JP2011008638A JP2011159968A JP 2011159968 A JP2011159968 A JP 2011159968A JP 2011008638 A JP2011008638 A JP 2011008638A JP 2011008638 A JP2011008638 A JP 2011008638A JP 2011159968 A JP2011159968 A JP 2011159968A
Authority
JP
Japan
Prior art keywords
compound semiconductor
region
substrate
metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011008638A
Other languages
English (en)
Inventor
Shimei Chin
志明 陳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Optoelectronic Technology Inc
Original Assignee
Advanced Optoelectronic Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Optoelectronic Technology Inc filed Critical Advanced Optoelectronic Technology Inc
Publication of JP2011159968A publication Critical patent/JP2011159968A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】本発明は、化合物半導体素子収納用パッケージ及びその製造方法を提供する。
【解決手段】本発明の化合物半導体素子収納用パッケージは、互いに対向する第一表面及び第二表面を有する基板と、基板を貫いてその第一表面及び第二表面を導通する複数の金属柱と、基板の第一表面に被着形成される金属層と、金属層上に積層され、機能領域を画定し、前記機能領域の中央部に貫通穴を有する反射枠と、反射枠の内表面及び機能領域上に被着されて、金属柱に電気接続する前記金属層の第一電極領域及び第二電極領域を露出するガラス反射層と、機能領域のガラス反射層上に載置固定され且つ第一電極領域及び第二電極領域に電気接続する少なくとも１つの化合物半導体素子と、化合物半導体素子を封止する透明樹脂と、を備え、ガラス反射層の表面の孔の直径は、基板及び反射枠の表面の孔の直径より小さい。
【選択図】図５Ｉ

Description

本発明は、化合物半導体素子収納用パッケージ及びその製造方法に関するものである。
発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ，ＬＥＤ）は、低消費電力、高輝度、小型、長寿命である等の利点を有することから、次世代省エネランプの発光素子として、広く応用される。
発光装置の発光効率を高める従来の技術として、図１を参照すると、発光素子収納用パッケージ１００は、セラミック基体１０２と、このセラミック基体１０２上面に積層され、中央部に発光素子１１８を収容するための貫通穴１１６を有するセラミック窓枠１０４と、を備える。発光素子１１８の発する光を前記貫通穴１１６内で反射させて発光装置の発光効率を高めるために、貫通穴１１６の内壁にニッケルめっき層や金めっき層を表面に有するメタライズ金属層１１４を被着させている。セラミック基体１０２は、上面中央部に発光素子１１８を搭載するための搭載部１１２を有し、搭載部１１２から下面にかけて導出するメタライズ配線導体１０６及び前記搭載部１１２の周辺から下面にかけて導出するメタライズ配線導体１０８が被着形成されている。メタライズ配線導体１０６・１０８は、パッケージ内部に収容する発光素子１１８を外部に電気的に接続するための導電路として機能する。そして、メタライズ配線導体１０６の搭載部１１２部位には発光ダイオード等の前記発光素子１１８が導電性接合材により固着されるとともに、メタライズ配線導体１０８の搭載部１１２周辺部位には発光素子１１８の電極がボンディングワイヤ１１０を介して電気的に接続される（特許文献１を参照）。
メタライズ配線導体１０８の搭載部１１２周辺部位とメタライズ金属層１１４との電気的短絡を防止するために、メタライズ配線導体１０８の搭載部１１２周辺部位とメタライズ金属層１１４との間に隙間１２０を形成したが、隙間１２０の幅が狭いため、上記の電気的短絡を避け難く、従って発光装置の発光効率を低減する。
上記の電気的短絡を避けることができる従来の技術として、図２を参照すると、発光素子収納用パッケージ２００において、金属反射膜２０６を発光素子２０２を収容する凹部２０４の内壁面の全面に設けるのではなく、凹部２０４の底面から例えば０．０１〜０．３ｍｍ程度離間して被着させているとともに、凹部２０４の底面と金属反射膜２０６との間に凹部２０４内に突出する絶縁層２０８を配設させていることから、発光素子２０２の発する光を金属反射膜２０６により効率良く反射させることができるとともに、絶縁層２０８により金属反射膜２０６と凹部２０４の底面の配線層２１０との電気的短絡を有効に防止でき、その結果、配線層２１０を介して発光素子２０２に電力を正常に供給して発光素子２０２を正常に発光させることができる（特許文献２を参照）。
絶縁層２０８により金属反射膜２０６と凹部２０４の底面の配線層２１０との電気的短絡を有効に防止できるが、絶縁層２０８は反射作用を有しないため、発光装置の発光効率を低減する。又、金属材料を反射材料とする場合、光吸収問題が存在する。発光ダイオードの波長が４００ｎｍより小さいと、金（Ａｕ）及びニッケル（Ｎｉ）の反射率は５０％より小さい。発光ダイオードの波長が３５０ｎｍより小さいと、銀（Ａｇ）の反射率は５０％より小さく、且つ銀は波長が３００〜３５０ｎｍの光線を吸収する。なお、金属材料には酸化問題が存在し、長時間の使用により、金属材料は空気の中の酸素と深色の金属酸化物を形成して反射膜の表面を覆うので、反射効率を低減させる。
発光装置の発光効率を高める他の従来の技術として、図３を参照すると、発光素子収納用パッケージ３００の絶縁基体３０２は、白色の酸化アルミニウム質焼結体から成り、その上面側に発光素子としての発光ダイオード素子が収容される凹部３０４が多数マトリクス状に配列される。絶縁基体３０２が白色を呈することから、絶縁基体３０２の凹部３０４に収容された発光素子の発する光は凹部３０４内壁で効率良く反射することによって輝度が実質的に高くなり、凹部３０４の内壁面に金属反射膜を設ける必要がない（特許文献３を参照）。
しかし、焼結体表面の孔の直径が比較的大きいので、光線を反射する際、平坦ではない表面で散乱が発生して、光線の反射効率を低減する。
特開２００２−２３２０１７号公報 特開２００３−２７３４０５号公報 特開平０８−２７４３７８号公報
本発明の目的は、前記課題を解決し、発光効率が高く、優れた放熱性能を有し、反射層の黒化による反射効率の低減を改善することができる化合物半導体素子収納用パッケージ及びその製造方法を提供することである。
本発明に係る化合物半導体素子収納用パッケージは、互いに対向する第一表面及び第二表面を有する基板と、前記基板を貫いて前記第一表面及び前記第二表面を導通する複数の金属柱と、前記基板の第一表面に被着形成され、前記金属柱に電気接続する金属層と、前記金属層上に積層され、機能領域を画定し、前記機能領域の中央部に貫通穴を有する反射枠と、前記反射枠の内表面及び前記機能領域上に被着されて、前記金属層の第一電極領域及び第二電極領域を露出するガラス反射層と、前記機能領域のガラス反射層上に載置固定され且つ前記第一電極領域及び前記第二電極領域に電気接続する少なくとも１つの化合物半導体素子と、前記化合物半導体素子を封止する透明樹脂と、を備え、前記ガラス反射層の表面の孔の直径は、前記基板及び前記反射枠の表面の孔の直径より小さい。
本発明に係る化合物半導体素子収納用パッケージの製造方法は、互いに対向する第一表面及び第二表面を有する基板を提供するステップと、前記基板に複数の貫通孔を形成して前記第一表面及び前記第二表面を導通するステップと、複数の前記貫通孔に金属材料を充填して複数の金属柱を形成するステップと、前記基板の第一表面に前記金属柱に電気接続する金属層を形成するステップと、中央部に貫通穴を有する反射枠を前記金属層上に積層して機能領域を形成するステップと、前記反射枠の内表面及び前記機能領域上にガラス反射層を被着し、且つ前記金属層の第一電極領域及び第二電極領域を露出するステップと、前記機能領域のガラス反射層上に少なくとも１つの化合物半導体素子を載置固定し、少なくとも１つの前記化合物半導体素子を前記第一電極領域及び前記第二電極領域に電気接続するステップと、透明樹脂で前記化合物半導体素子を封止するステップと、を備え、前記ガラス反射層の表面の孔の直径は、前記基板及び前記反射枠の表面の孔の直径より小さい。
本発明に係わる化合物半導体素子収納用パッケージは、以下の利点を有する。基板を貫く複数の金属柱は、化合物半導体素子を外部に電気的に接続するための導電路として機能するとともに、化合物半導体素子の熱を外部に放熱するための熱伝導路として機能する。ガラス反射層の表面の孔の直径は、基板及び反射枠の表面の孔の直径より小さいので、化合物半導体素子の発する光は、前記ガラス反射層で効率良く反射することによって輝度が実質的に高くなる。ガラス反射層は温度を均一にする効果を有するから、ガラス反射層上に載置固定された化合物半導体素子が生じる熱を機能領域の表面に均一に伝導されてから基板によって放熱されて、化合物半導体素子の寿命を延長する。ガラス反射層で金属反射層を替えるため、金属反射層の黒化による反射効率の低減を改善することができ、且つ金属反射層と電極との間の電気的短絡も発生しない。
本発明の従来の技術に係る発光素子収納用パッケージの構造を示す図である。 本発明の従来の技術に係る発光素子収納用パッケージの構造を示す図である。 本発明の従来の技術に係る発光素子収納用パッケージの構造を示す図である。 本発明の実施形態に係る化合物半導体素子収納用パッケージのハウジングの製造方法を示すフローチャートである。 本発明の実施形態に係る化合物半導体素子収納用パッケージの製造過程における各ステップの構造を示す図である。 本発明の実施形態に係る化合物半導体素子収納用パッケージの製造過程における各ステップの構造を示す図である。 本発明の実施形態に係る化合物半導体素子収納用パッケージの製造過程における各ステップの構造を示す図である。 本発明の実施形態に係る化合物半導体素子収納用パッケージの製造過程における各ステップの構造を示す図である。 本発明の実施形態に係る化合物半導体素子収納用パッケージの製造過程における各ステップの構造を示す図である。 本発明の実施形態に係る化合物半導体素子収納用パッケージの製造過程における各ステップの構造を示す図である。 本発明の実施形態に係る化合物半導体素子収納用パッケージの製造過程における各ステップの構造を示す図である。 本発明の実施形態に係る化合物半導体素子収納用パッケージの製造過程における各ステップの構造を示す図である。 本発明の実施形態に係る化合物半導体素子収納用パッケージの製造過程における各ステップの構造を示す図である。 本発明の実施形態に係る化合物半導体素子収納用パッケージの製造過程における各ステップの構造を示す図である。
以下、図面を参照して、本発明の実施形態について説明する。
図５Ｉに示されたように、本発明の実施形態に係わる化合物半導体素子収納用パッケージは、基板５０６と、前記基板５０６の片側に位置する少なくとも１つの化合物半導体素子５３４と、前記基板５０６の上面で前記化合物半導体素子５３４を囲んで機能領域５３２を形成し且つ中央部に前記化合物半導体素子５３４を収容するための貫通穴を有する反射枠５２４と、前記反射枠５２４の内表面及び前記機能領域５３２上に被着されて第一電極領域５２８及び第二電極領域５３０を露出する反射層５２６と、を備え、前記反射枠５２４の貫通穴内に透明な封止樹脂５３８を充填して前記化合物半導体素子５３４を封止することによって発光装置となる。前記基板５０６は、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体又はセラミックグリーンシートを多層積層してなる積層体であり、互いに対向する第一表面５１０及び第二表面５１２を有する（図５Ｃを参照）。前記基板５０６には、前記第一表面５１０及び前記第二表面５１２を貫く複数の貫通孔５０８が設けられ、前記貫通孔５０８を充填する金属材料５１４は、銀（Ａｇ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、錫（Ｓｎ）、アルミニウム（Ａｌ）又はこれらの合金である。前記反射層５２６は、二酸化珪素(ＳｉＯ２)、酸化ホウ素(Ｂ２Ｏ３)及び酸化マグネシウム(ＭｇＯ)の混合物であることができる。前記反射層５２６は、ガラス反射層である。前記化合物半導体素子５３４は、エポキシ樹脂を介して前記機能領域５３２のガラス反射層上に載置固定されており、前記化合物半導体素子５３４の電極と前記第一電極領域５２８及び前記第二電極領域５３０とを金線のような金属導線５３６を介して電気的に接続する。前記化合物半導体素子５３４は、発光ダイオード、レーザーダイオード又は光感知チップであることができる。前記透明な封止樹脂５３８は、エポキシ（Ｅｐｏｘｙ）樹脂又はシリコーン（Ｓｉｌｉｃｏｎｅ）樹脂であることができ、前記透明な封止樹脂５３８に蛍光材料５４０を混ぜることで、前記発光装置が白光又は他の必要とする色の光を発することができる。前記蛍光材料５４０は、ＹＡＧ（イットリウム・アルミニウム・ガーネット）系蛍光体材料、ＴＡＧ（テルビウム・アルミニウム・ガーネット）系蛍光体材料、硫化物（Ｓｕｌｆｉｄｅ）、リン化物（Ｐｈｏｓｐｈａｔｅ）、酸窒化物（Ｏｘｙｎｉｔｒｉｄｅ）又はシリケイト（Ｓｉｌｉｃａｔｅ）であることができる。
本発明に係わる化合物半導体素子収納用パッケージにおいて、前記反射枠５２４の表面に特別なガラス反射層が被着されているため、従来の技術のように金属酸化による反射層の黒化によって反射機能が低減することを避けることができる。
図４は、本発明の実施形態に係る化合物半導体素子収納用パッケージのハウジングの製造方法を示すフローチャートである。
ステップ４０２：互いに対向する第一表面及び第二表面を有する基板を提供する。前記基板は、酸化アルミニウム質焼結体又は窒化アルミニウム質焼結体である。前記基板は、絶縁基板に属する。
ステップ４０４：レーザー処理又は打ち抜き機械加工を施すことにより、前記基板に複数の貫通孔を形成して前記第一表面及び前記第二表面を導通する。
ステップ４０６：複数の前記貫通孔に金属材料を充填する。複数の前記貫通孔に金属材料を充填することにより複数の金属柱を形成して、前記基板の第一表面及び第二表面を電気的に接続することができ、且つ熱を伝導することもできる。前記金属材料は、銀（Ａｇ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、錫（Ｓｎ）、アルミニウム（Ａｌ）又はこれらの合金である。
ステップ４０８：前記基板の第一表面に金属層を形成し、前記基板の第二表面に第一金属パッド及び第二金属パッドを形成する。前記金属層は、互いに離間して形成される第一導電領域及び第二導電領域を含む。
ステップ４１０：前記金属層上に反射枠を積層して形成する。前記反射枠は、その中央部に化合物半導体素子を収容するための貫通穴を有する。前記反射枠は、前記基板と実質的に同一組成の材料からなる。焼成することによって製作された前記基板及び前記反射枠の表面は粗面であるので、前記化合物半導体素子の発する光を反射する際、散乱現象が発生し易く、従って光線の反射効率が低減する。又、前記基板は熱伝導特性を有するが、前記化合物半導体素子が生じる熱は、前記化合物半導体素子の下方に集中するので、熱伝導が均一ではない。
ステップ４１２：前記反射枠の内表面及び前記金属層上にガラス反射層を形成する。モールディング方式によって、前記反射枠の内表面、前記第一導電領域上及び前記第二導電領域上にガラス反射層を形成し且つ第一電極領域及び第二電極領域を露出してから、低温焼成セラミックス（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｆｉｒｅｄ Ｃｅｒａｍｉｃｓ，ＬＴＣＣ）技術を利用して９００度程度の温度で焼成することによって、ガラス反射層を有する化合物半導体素子収納用パッケージのハウジングが製作された。前記ガラス反射層は、二酸化珪素(ＳｉＯ２)、酸化ホウ素(Ｂ２Ｏ３)及び酸化マグネシウム(ＭｇＯ)の混合物であることができる。前記ガラス反射層は、優れた光沢、透明性、耐熱性、絶縁性、化学安定性及び強い力学性能を有する。前記ガラス反射層の表面の孔の直径は、前記基板及び前記反射枠の表面の孔の直径より小さいので、前記化合物半導体素子の発する光は、前記ガラス反射層で効率良く反射することによって輝度が実質的に高くなる。前記ガラス反射層は温度を均一にするので、前記化合物半導体素子を前記反射枠の貫通穴内のガラス反射層上に固定すると、前記化合物半導体素子が生じる熱は前記ガラス反射層に均一に分散されてから、前記基板によって放熱される。
他の実施形態において、前記基板は、セラミックグリーンシートを多層積層してなる積層体であることができる。具体的に説明すると、低温セラミックス粉末に適当な有機バインダ、溶剤、可塑剤、分散剤等を添加混合して得たセラミックスラリーを従来周知のドクターブレード法を採用してシート状に成形して複数枚のセラミックグリーンシートを得てから、それらのセラミックグリーンシートに貫通孔を形成するための打ち抜き加工を施すとともにそれらのセラミックグリーンシートを積層し、最後にその積層体を焼成することによって所定の厚さ及び複数の貫通孔を有する基板が製作される。
図５Ａ〜図５Ｉは、本発明の実施形態に係る化合物半導体素子収納用パッケージの製造過程における各ステップの構造を示す図である。図５Ａに示されたように、貫通孔５０４を有する複数枚のセラミックグリーンシート５０２を提供してから、図５Ｂに示されたように、複数の前記セラミックグリーンシート５０２を積層し且つその積層体を焼成することによって所定の厚さ及び複数の貫通孔５０８を有する基板５０６が製作される。図５Ｃは、図５Ｂに示す基板のＡ―Ａ’線に沿う断面図であり、前記基板５０６は、互いに対向する第一表面５１０及び第二表面５１２を有し、複数の貫通孔５０８が前記基板５０６の第一表面５１０及び第二表面５１２を貫く。
図５Ｄに示すように、前記基板５０６の複数の貫通孔５０８に金属材料５１４を充填することにより、複数の金属柱を形成して、前記基板５０６の第一表面５１０及び第二表面５１２を電気的に接続することができ、且つ熱を伝導することもできる。
図５Ｅに示すように、前記基板５０６の第一表面５１０に金属層を形成し前記基板５０６の第二表面５１２に第一金属パッド５２０及び第二金属パッド５２２を形成する。前記金属層は、互いに離間して形成される第一導電領域５１６及び第二導電領域５１８を含む。前記金属層の材料は、銀であることができる。
図５Ｆに示すように、前記第一導電領域５１６上及び第二導電領域５１８上に反射枠５２４を積層して形成する。前記反射枠５２４は、その中央部に化合物半導体素子を収容するための貫通穴を有する。前記反射枠５２４は、前記基板５０６と実質的に同一組成の材料からなる。
図５Ｇ−１に示すように、前記反射枠５２４の内表面全体、一部分の前記第一導電領域５１６上及び一部分の前記第二導電領域５１８上に反射層５２６を形成する。前記第一導電領域５１６及び前記第二導電領域５１８における前記反射枠５２４に囲まれる領域を機能領域５３２とする。前記第一導電領域５１６の前記反射層５２６に被着されない領域は第一電極領域５２８であり、前記第二導電領域５１８の前記反射層５２６に被着されない領域は第二電極領域５３０である。図５Ｇ−２に示されたように、前記反射枠５２４は、前記機能領域５３２を囲み、前記反射層５２６は、前記反射枠５２４の内表面全体及び前記機能領域５３２の表面を覆い、且つ前記第一電極領域５２８及び前記第二電極領域５３０を露出する。
図５Ｈに示すように、エポキシ樹脂を介して少なくとも１つの化合物半導体素子５３４を前記機能領域５３２内の前記反射層５２６上に固定してから、前記化合物半導体素子５３４の電極と前記第一電極領域５２８及び前記第二電極領域５３０とを金属導線５３６を介して電気的に接続する。前記金属導線５３６は、金線であることができ、前記化合物半導体素子５３４は、発光ダイオード、レーザーダイオード又は光感知チップであることができる。
図５Ｉに示すように、エポキシ（Ｅｐｏｘｙ）樹脂又はシリコーン（Ｓｉｌｉｃｏｎｅ）樹脂のような透明な封止樹脂５３８で前記化合物半導体素子５３４を封入することによって最終製品としての発光装置となる。前記封止樹脂５３８は、前記化合物半導体素子５３４が外界の汚染を受けないように保護し、且つ湿気が滲みこんで前記化合物半導体素子５３４が損害されるか又はその寿命が短縮することを免れる。前記透明な封止樹脂５３８に蛍光材料５４０を混ぜることで、前記発光装置が白光又は他の必要とする色の光を発することができる。前記蛍光材料５４０は、ＹＡＧ（イットリウム・アルミニウム・ガーネット）系蛍光体材料、ＴＡＧ（テルビウム・アルミニウム・ガーネット）系蛍光体材料、硫化物（Ｓｕｌｆｉｄｅ）、リン化物（Ｐｈｏｓｐｈａｔｅ）、酸窒化物（Ｏｘｙｎｉｔｒｉｄｅ）又はシリケイト（Ｓｉｌｉｃａｔｅ）であることができる。
本発明に係る化合物半導体素子収納用パッケージは、以下の利点を有する。基板の複数の貫通孔に金属材料を充填してなる複数の金属柱は、化合物半導体素子を外部に電気的に接続するための導電路として機能するとともに、化合物半導体素子の熱を外部に放熱するための熱伝導路として機能する。ガラス反射層の表面の孔の直径は、基板及び反射枠の表面の孔の直径より小さいので、化合物半導体素子の発する光は、前記ガラス反射層で効率良く反射することによって輝度が実質的に高くなる。ガラス反射層は温度を均一にする効果を有するから、ガラス反射層上に載置固定された化合物半導体素子が生じる熱は機能領域の表面に均一に分散されてから基板によって放熱されて、化合物半導体素子の寿命を延長する。ガラス反射層で金属反射層を替えるため、金属反射層の黒化による反射効率の低減を改善することができ、且つ金属反射層と電極との間の電気的短絡も発生しない。
以上、本発明を実施例に基づいて具体的に説明したが、本発明は、上述の実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種種変更可能であることは勿論であって、本発明の保護範囲は、以下の特許請求の範囲から決まる。
１００，２００，３００ 発光素子収納用パッケージ
１０２ セラミック基体
１０４ セラミック窓枠
１０６，１０８ メタライズ配線導体
１１０ ボンディングワイヤ
１１２ 搭載部
１１４ メタライズ金属層
１１６ 貫通穴
１１８，２０２ 発光素子
１２０ 隙間
２０４，３０４ 凹部
２０６ 金属反射膜
２０８ 絶縁層
２１０ 配線層
３０２ 絶縁基体
５０６ 基板
５０８ 貫通孔
５１０ 第一表面
５１２ 第二表面
５１４ 金属材料
５１６ 第一導電領域
５１８ 第二導電領域
５２０ 第一金属パッド
５２２ 第二金属パッド
５２４ 反射枠
５２６ 反射層
５２８ 第一電極領域
５３０ 第二電極領域
５３２ 機能領域
５３４ 化合物半導体素子
５３６ 金属導線
５３８ 封止樹脂
５４０ 蛍光材料

Claims (5)

  1. 互いに対向する第一表面及び第二表面を有する基板と、
    前記基板を貫いて前記第一表面及び前記第二表面を導通する複数の金属柱と、
    前記基板の第一表面に被着形成される金属層と、
    前記金属層上に積層され、機能領域を画定し、前記機能領域の中央部に貫通穴を有する反射枠と、
    前記反射枠の内表面及び前記機能領域上に被着されて、前記金属柱に電気接続する前記金属層の第一電極領域及び第二電極領域を露出するガラス反射層と、
    前記機能領域のガラス反射層上に載置固定され且つ前記第一電極領域及び前記第二電極領域に電気接続する少なくとも１つの化合物半導体素子と、
    前記化合物半導体素子を封止する透明樹脂と、
    を備えてなる化合物半導体素子収納用パッケージであって、
    前記ガラス反射層の表面の孔の直径は、前記基板及び前記反射枠の表面の孔の直径より小さいことを特徴とする化合物半導体素子収納用パッケージ。
  2. 前記ガラス反射層は、二酸化珪素、酸化ホウ素及び酸化マグネシウムの混合物であることを特徴とする請求項１に記載の化合物半導体素子収納用パッケージ。
  3. 前記金属層は、互いに離間して形成される第一導電領域及び第二導電領域を含むことを特徴とする請求項２に記載の化合物半導体素子収納用パッケージ。
  4. 前記第一導電領域の前記ガラス反射層に被着されない領域が第一電極領域であり、前記第二導電領域の前記ガラス反射層に被着されない領域が第二電極領域であることを特徴とする請求項３に記載の化合物半導体素子収納用パッケージ。
  5. 互いに対向する第一表面及び第二表面を有する基板を提供するステップと、
    前記基板に複数の貫通孔を形成して前記第一表面及び前記第二表面を導通するステップと、
    複数の前記貫通孔に金属材料を充填して複数の金属柱を形成するステップと、
    前記基板の第一表面に金属層を形成するステップと、
    中央部に貫通穴を有する反射枠を前記金属層上に積層して機能領域を形成するステップと、
    前記反射枠の内表面及び前記機能領域上にガラス反射層を被着し、且つ前記金属柱に電気接続する前記金属層の第一電極領域及び第二電極領域を露出するステップと、
    前記機能領域のガラス反射層上に少なくとも１つの化合物半導体素子を載置固定し、少なくとも１つの前記化合物半導体素子を前記第一電極領域及び前記第二電極領域に電気接続するステップと、
    透明樹脂で前記化合物半導体素子を封止するステップと、
    を備えてなる化合物半導体素子収納用パッケージの製造方法であって、
    前記ガラス反射層の表面の孔の直径は、前記基板及び前記反射枠の表面の孔の直径より小さいことを特徴とする化合物半導体素子収納用パッケージの製造方法。
JP2011008638A 2010-01-29 2011-01-19 化合物半導体素子収納用パッケージ及びその製造方法 Pending JP2011159968A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW099102578 2010-01-29
TW099102578A TW201126765A (en) 2010-01-29 2010-01-29 Package structure of compound semiconductor and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2011159968A true JP2011159968A (ja) 2011-08-18

Family

ID=44340884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011008638A Pending JP2011159968A (ja) 2010-01-29 2011-01-19 化合物半導体素子収納用パッケージ及びその製造方法

Country Status (4)

Country Link
US (1) US20110186975A1 (ja)
JP (1) JP2011159968A (ja)
KR (1) KR20110089068A (ja)
TW (1) TW201126765A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9355977B2 (en) 2012-08-31 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM428490U (en) * 2011-09-27 2012-05-01 Lingsen Precision Ind Ltd Optical module packaging unit
US8937298B2 (en) 2011-10-24 2015-01-20 Rosestreet Labs, Llc Structure and method for forming integral nitride light sensors on silicon substrates
US20140301069A1 (en) * 2013-04-08 2014-10-09 GEM Weltronics TWN Corporation Light emitting diode light tube
US20140321109A1 (en) * 2013-04-27 2014-10-30 GEM Weltronics TWN Corporation Light emitting diode (led) light tube
CN106299077B (zh) * 2015-05-26 2019-01-25 碁鼎科技秦皇岛有限公司 Led封装结构的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019609A (ja) * 2003-06-25 2005-01-20 Matsushita Electric Works Ltd 発光ダイオード用パッケージおよびそれを用いた発光装置
JP2006100364A (ja) * 2004-09-28 2006-04-13 Kyocera Corp 発光素子用配線基板および発光装置ならびに発光素子用配線基板の製造方法
JP2009231440A (ja) * 2008-03-21 2009-10-08 Nippon Carbide Ind Co Inc 発光素子搭載用配線基板及び発光装置
JP2010034487A (ja) * 2008-06-24 2010-02-12 Sharp Corp 発光装置、面光源、および発光装置用パッケージの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4001169B2 (ja) * 2003-03-14 2007-10-31 住友電気工業株式会社 半導体装置
KR101045507B1 (ko) * 2003-03-18 2011-06-30 스미토모 덴키 고교 가부시키가이샤 발광 소자 탑재용 부재 및 그것을 사용한 반도체 장치
US7719099B2 (en) * 2005-10-21 2010-05-18 Advanced Optoelectronic Technology Inc. Package structure for solid-state lighting devices and method of fabricating the same
JP5271258B2 (ja) * 2006-08-09 2013-08-21 パナソニック株式会社 発光装置
KR101235489B1 (ko) * 2008-08-21 2013-02-20 아사히 가라스 가부시키가이샤 발광 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019609A (ja) * 2003-06-25 2005-01-20 Matsushita Electric Works Ltd 発光ダイオード用パッケージおよびそれを用いた発光装置
JP2006100364A (ja) * 2004-09-28 2006-04-13 Kyocera Corp 発光素子用配線基板および発光装置ならびに発光素子用配線基板の製造方法
JP2009231440A (ja) * 2008-03-21 2009-10-08 Nippon Carbide Ind Co Inc 発光素子搭載用配線基板及び発光装置
JP2010034487A (ja) * 2008-06-24 2010-02-12 Sharp Corp 発光装置、面光源、および発光装置用パッケージの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9355977B2 (en) 2012-08-31 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package

Also Published As

Publication number Publication date
TW201126765A (en) 2011-08-01
US20110186975A1 (en) 2011-08-04
KR20110089068A (ko) 2011-08-04

Similar Documents

Publication Publication Date Title
US8314346B2 (en) Wiring board for light-emitting element
JP4808550B2 (ja) 発光ダイオード光源装置、照明装置、表示装置及び交通信号機
JP2008109079A (ja) 表面実装型発光素子用配線基板および発光装置
JP2008071954A (ja) 光源装置
JP2009267039A (ja) 発光装置
JP2011159968A (ja) 化合物半導体素子収納用パッケージ及びその製造方法
JP2009283653A (ja) 発光装置およびその製造方法
JP2011035264A (ja) 発光素子用パッケージ及び発光素子の製造方法
JP2013038215A (ja) 波長変換部材
JP2007258620A (ja) 発光装置
KR100613490B1 (ko) 발광소자와 그 패키지 구조체 및 제조방법
JP2009141219A (ja) 発光装置
CN102194964A (zh) 化合物半导体封装结构及其制造方法
KR101173398B1 (ko) 발광다이오드 수납용 패키지 및 그 제조방법
JP2008244468A (ja) 発光装置
JP2006156447A (ja) 発光素子用配線基板ならびに発光装置およびその製造方法
EP2713411B1 (en) Luminescence device
JP2008252129A (ja) 発光装置
JP6224449B2 (ja) 発光素子搭載用基板およびそれを備えた発光装置
JP2008135526A (ja) 発光素子用連結基板および発光装置連結基板
JP2007116107A (ja) 発光装置
JP2008084908A (ja) 発光装置
JP2011071554A (ja) 発光素子用配線基板ならびに発光装置
US9887179B2 (en) Light emitting diode device and light emitting device using the same
JP2006066630A (ja) 配線基板および電気装置並びに発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140519

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141104