JP2011155497A - Level shift circuit - Google Patents

Level shift circuit Download PDF

Info

Publication number
JP2011155497A
JP2011155497A JP2010015788A JP2010015788A JP2011155497A JP 2011155497 A JP2011155497 A JP 2011155497A JP 2010015788 A JP2010015788 A JP 2010015788A JP 2010015788 A JP2010015788 A JP 2010015788A JP 2011155497 A JP2011155497 A JP 2011155497A
Authority
JP
Japan
Prior art keywords
level shift
level
input
transistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010015788A
Other languages
Japanese (ja)
Other versions
JP5465548B2 (en
Inventor
Junichi Matsubara
淳一 松原
Toshiki Uruno
聡規 宇留野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokai Rika Co Ltd
Original Assignee
Tokai Rika Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokai Rika Co Ltd filed Critical Tokai Rika Co Ltd
Priority to JP2010015788A priority Critical patent/JP5465548B2/en
Publication of JP2011155497A publication Critical patent/JP2011155497A/en
Application granted granted Critical
Publication of JP5465548B2 publication Critical patent/JP5465548B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a level shift circuit for improving resistance against rapid overshooting of power voltage when power of a battery is supplied. <P>SOLUTION: This level shift circuit 1 is equipped with: a level shift part 10 for inputting an input signal V<SB>IN</SB>at a high voltage level from a battery; a clamp part 20 for limiting a medium signal Vm of the level shift part 10 equal to or below a certain value; and an output buffer part 30 for outputting the medium signal at a lower voltage CMOS level. By using a resistor 32 as a load of a pMOS transistor 31 at the initial stage of the output buffer part 30, a resistance against overshooting of power voltage is improved. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、レベルシフト回路に関し、特にバッテリによる高電圧レベルの信号をより低電圧レベルの信号に変換するレベルシフト回路に関する。   The present invention relates to a level shift circuit, and more particularly to a level shift circuit that converts a high voltage level signal from a battery into a lower voltage level signal.

近年、車両においては、エンジン制御、自動変速制御を始め空調、電装品に至るまで様々な箇所で電子制御化が高度に進んでいる。一般にエンジンや電装品等の制御対象機器に用いられるスイッチやセンサは、車両に搭載されるバッテリからの１２Ｖ（又は２４Ｖ）の電源により駆動される。その一方でＥＣＵ（エンジンコントロールユニット）その他の電子制御装置はＣＭＯＳやＴＴＬ等のロジックレベルで動作し、例えば５Ｖの電源により駆動される。このような電源電圧の異なる機器間で信号の入出力を確実に行うには、信号レベルを変換するレベルシフト回路が必要となる。   In recent years, in vehicles, electronic control has been advanced at various points from engine control and automatic transmission control to air conditioning and electrical components. Generally, switches and sensors used for controlled devices such as engines and electrical components are driven by a 12V (or 24V) power source from a battery mounted on the vehicle. On the other hand, ECUs (engine control units) and other electronic control devices operate at a logic level such as CMOS or TTL, and are driven by, for example, a 5V power source. In order to reliably input and output signals between devices having different power supply voltages, a level shift circuit for converting the signal level is required.

図５は、１２Ｖのバッテリで駆動される高電圧レベルの信号をより低電圧レベルに変換するレベルシフト回路の従来例である。この従来のレベルシフト回路は、高電圧レベルの信号を入力するレベルシフト部５１と、このレベルシフト部５１が出力する信号の電圧を一定以下にクランプするクランプダイオード５２と、前記信号を５Ｖレベルの信号として出力する出力バッファ部５３とを備えている。従来の出力バッファ部５３は、例えばＣＭＯＳレベルの信号を出力するために，単段又は多段のＣＭＯＳインバータ回路により構成される（例えば特許文献１及び２参照）。   FIG. 5 is a conventional example of a level shift circuit that converts a high voltage level signal driven by a 12V battery to a lower voltage level. This conventional level shift circuit includes a level shift unit 51 for inputting a signal at a high voltage level, a clamp diode 52 for clamping the voltage of the signal output from the level shift unit 51 to a certain level, and the signal at a level of 5V. And an output buffer unit 53 that outputs the signal. The conventional output buffer unit 53 is configured by a single-stage or multi-stage CMOS inverter circuit in order to output, for example, a CMOS level signal (see, for example, Patent Documents 1 and 2).

特開平０９−２０００３０号公報JP 09-200030 A 特開２００５−２６９２１６号公報JP 2005-269216 A

図５に示される従来のレベルシフト回路は、レベルシフト部５１が変換した信号の電圧をクランプダイオード５２が最大で５．６Ｖにクランプすることにより、出力バッファ部５３にバッテリ系の高電圧が直接印加しないよう保護が図られている。しかし、車両内においてバッテリ系の電源ラインＶＢＢ（１２Ｖ）とロジック系の電源ラインＶＣＣ（５Ｖ）とが接近して配線されることにより、これらのライン間に浮遊容量が存在し、また車体フレームを介して電気的に導通するグランド間にもインダクタ成分が少なからず存在する。 In the conventional level shift circuit shown in FIG. 5, the voltage of the signal converted by the level shift unit 51 is clamped to a maximum of 5.6 V by the clamp diode 52, so that the high voltage of the battery system is directly applied to the output buffer unit 53. Protection is applied to prevent application. However, when the battery power line V BB (12V) and the logic power line V CC (5V) are wired close to each other in the vehicle, there is a stray capacitance between these lines. There are not a few inductor components between the grounds that are electrically conducted through the frame.

バッテリの電源投入時や接続時において１２Ｖの電源ラインＶＢＢの電圧が急激に変化すると、上述の浮遊容量やインダクタ成分の存在により電源ラインＶＣＣの電圧が誘導されて一時的に５Ｖ以上にオーバーシュートする場合がある。その結果、クランプダイオード５２によるクランプ電圧が５．６Ｖ以上となり、出力バッファ部５３のうち特にグランドに接続する初段のｎＭＯＳトランジスタＱのゲートに耐圧以上の電圧が印加されて素子破壊を招くおそれがあった。 When the voltage of the power supply line V BB of 12V during the time and connected power-on of the battery is abruptly changed, the above-mentioned stray capacitance and the voltage of the power supply line V CC by the presence of the inductor component is induced temporarily over more than 5V May shoot. As a result, the clamp voltage by the clamp diode 52 becomes 5.6 V or more, and a voltage higher than the breakdown voltage may be applied to the gate of the first-stage nMOS transistor Q connected to the ground in the output buffer unit 53, which may cause element destruction. It was.

そこで、本発明の目的は、バッテリの電源投入時等の電源電圧の急激なオーバーシュートに対する耐性を向上させるレベルシフト回路を提供することにある。   SUMMARY OF THE INVENTION An object of the present invention is to provide a level shift circuit that improves resistance to a sudden overshoot of a power supply voltage when a battery is turned on.

（１）かかる目的を達成するために本発明のレベルシフト回路は、第１の電圧電源で駆動され入力信号を入力してレベルシフトした中間信号を出力するレベルシフト部と、レベルシフトされた前記中間信号の振幅を制限するクランプ部と、前記第１の電源電圧よりも低電圧である第２の電圧電源にソースが接続され、前記中間信号をゲート入力するｐＭＯＳトランジスタと、前記ｐＭＯＳトランジスタのドレインとグランドとの間に接続される抵抗と、を備える。 (1) In order to achieve the above object, a level shift circuit according to the present invention is driven by a first voltage power source, inputs an input signal and outputs a level-shifted intermediate signal, and the level-shifted circuit A clamp unit that limits the amplitude of the intermediate signal, a pMOS transistor that has a source connected to the second voltage power supply that is lower than the first power supply voltage, and inputs the intermediate signal to the gate, and a drain of the pMOS transistor And a resistor connected between the ground and the ground.

（２）また、本発明のレベルシフト回路は、前記第２の電圧電源で駆動され、前記ｐＭＯＳトランジスタのドレイン出力を反転させて出力するＣＭＯＳインバータ回路を更に備える。 (2) The level shift circuit according to the present invention further includes a CMOS inverter circuit that is driven by the second voltage power source and outputs the inverted output of the drain of the pMOS transistor.

本発明のレベルシフト回路は、簡素な構成により、バッテリの電源投入時等の電圧の急激なオーバーシュートに対する耐性を向上させることができる。   The level shift circuit of the present invention can improve the resistance against a sudden overshoot of the voltage when the battery is turned on, etc., with a simple configuration.

図１は、第１の実施の形態によるレベルシフト回路の回路図である。FIG. 1 is a circuit diagram of a level shift circuit according to the first embodiment. 図２は、第１の実施の形態によるレベルシフト回路の直流特性をグラフで示す図である。FIG. 2 is a graph showing the DC characteristics of the level shift circuit according to the first embodiment. 図３は、第２の実施の形態によるレベルシフト回路の回路図である。FIG. 3 is a circuit diagram of a level shift circuit according to the second embodiment. 図４は、第２の実施の形態によるレベルシフト回路の直流特性をグラフで示す図である。FIG. 4 is a graph showing the DC characteristics of the level shift circuit according to the second embodiment. 図５は、従来技術によるレベルシフト回路の回路図である。FIG. 5 is a circuit diagram of a level shift circuit according to the prior art.

[第１の実施の形態]
図１は、本発明の第１の実施の形態によるレベルシフト回路１の回路図である。このレベルシフト回路１は、レベルシフト部１０と、クランプ部２０と、出力バッファ部３０とを備えている。 [First embodiment]
FIG. 1 is a circuit diagram of a level shift circuit 1 according to a first embodiment of the present invention. The level shift circuit 1 includes a level shift unit 10, a clamp unit 20, and an output buffer unit 30.

レベルシフト部１０は、１２Ｖレンジの振幅を有するバッテリ系の入力信号ＶＩＮが入力される入力バッファであり、例えば定電流源１１と、ｐｎｐバイポーラトランジスタである入力トランジスタ１２と、トランジスタ１２のベースに接続された入力抵抗１４と、同じくｐｎｐバイポーラトランジスタである入力トランジスタ１３と、入力トランジスタ１３のコレクタに接続されたｎＭＯＳトランジスタ１６とからなる差動増幅回路を入力段に備えている。 The level shift unit 10 is an input buffer to which a battery-type input signal VIN having an amplitude of 12 V range is input. For example, the constant shift source 11, an input transistor 12 that is a pnp bipolar transistor, and a base of the transistor 12 A differential amplifier circuit comprising an input resistor 14 connected, an input transistor 13 which is also a pnp bipolar transistor, and an nMOS transistor 16 connected to the collector of the input transistor 13 is provided in the input stage.

２つの入力トランジスタ１２，１３は、互いに同一特性を有し、逆耐圧特性を確保する上ではラテラル型ｐｎｐトランジスタであることが望ましい。また、入力トランジスタ１２，１３は、互いにエミッタ結合され、１２Ｖの電源ラインＶＢＢに接続した定電流源１１からの一定のバイアス電流が各エミッタに供給される。入力信号ＶＩＮがベースに入力される側の入力トランジスタ１２のコレクタは、直接、フレームグランド（以下、単に「グランド」という。）に接続され、他方、ｎＭＯＳトランジスタ１６をコレクタ負荷とする側の入力トランジスタ１３のベースとコレクタとは短絡している。つまり、レベルシフト部１０が出力する信号（これを「中間信号Ｖｍ」という）のグランドに対する電位が、入力信号ＶＩＮの同相成分に相当する電位となるように回路構成されている。また、入力段をバイポーラトランジスタによる差動増幅回路で構成することにより、スイッチングの高速化が図られている。 The two input transistors 12 and 13 have the same characteristics as each other, and are preferably lateral pnp transistors in order to ensure reverse breakdown voltage characteristics. The input transistors 12 and 13, an emitter coupled to one another, a constant bias current from the constant current source 11 connected to a power supply line V BB of 12V is supplied to each emitter. The collector of the input transistor 12 on the side where the input signal VIN is input to the base is directly connected to the frame ground (hereinafter simply referred to as “ground”), while the input on the side where the nMOS transistor 16 is used as the collector load. The base and collector of the transistor 13 are short-circuited. In other words, the circuit is configured such that the potential of the signal output from the level shift unit 10 (referred to as “intermediate signal Vm”) with respect to the ground becomes a potential corresponding to the in-phase component of the input signal VIN . Further, switching is speeded up by configuring the input stage with a differential amplifier circuit using bipolar transistors.

入力トランジスタ１３のコレクタ負荷であるｎＭＯＳトランジスタ１６は、同じくｎＭＯＳトランジスタ１７とともにカレントミラー回路を構成している。ゲートドレイン間が短絡する側のｎＭＯＳトランジスタ１７のドレインには定電流源１５が接続され、常時一定のドレイン電流が供給される。このように入力トランジスタ１３の負荷をアクティブ負荷で構成することにより、入力信号ＶＩＮに対する電力増幅率を向上させている。 The nMOS transistor 16 that is the collector load of the input transistor 13 forms a current mirror circuit together with the nMOS transistor 17. A constant current source 15 is connected to the drain of the nMOS transistor 17 on the side where the gate and drain are short-circuited, and a constant drain current is always supplied. Thus, by configuring the load of the input transistor 13 as an active load, the power amplification factor for the input signal VIN is improved.

クランプ部２０は、ｎｐｎバイポーラトランジスタ２１のベースとエミッタとを短絡したダイオード接続により構成される。ｎｐｎバイポーラトランジスタ２１のコレクタ（カソード）は５Ｖの電源ラインＶＣＣに接続し、エミッタ（アノード）はレベルシフト部１０の出力（中間信号Ｖｍ）のノードに接続している。すなわち、クランプ部２０は、レベルシフト部１０が出力する中間信号Ｖｍの振幅を電源ラインＶＣＣの５Ｖにダイオード順方向電圧降下分０．６Ｖを加えた約５．６Ｖにクランプしてそれ以下に制限するように構成されている。 Clamp unit 20 is configured by a diode connection in which the base and emitter of npn bipolar transistor 21 are short-circuited. The collector (cathode) of the npn bipolar transistor 21 is connected to the 5 V power supply line VCC , and the emitter (anode) is connected to the output (intermediate signal Vm) node of the level shift unit 10. That is, the clamp unit 20 clamps the approximately 5.6V to the level shift unit 10 plus 5V to the diode forward voltage drop of 0.6V amplitude power line V CC of the intermediate signal Vm to output it to the following Configured to restrict.

出力バッファ部３０は、その初段にｐＭＯＳトランジスタ３１と、ｐＭＯＳトランジスタ３１のドレインとグランドとの間に接続された抵抗３２とを備えている。ｐＭＯＳトランジスタ３１のゲートには、レベルシフト部１０からの中間信号Ｖｍが入力される。ｐＭＯＳトランジスタ３１のソースには、５Ｖの電源ラインＶＣＣが接続される。抵抗３２の一端が接続されたｐＭＯＳトランジスタ３１のドレイン出力は、５Ｖ系の信号レベルに変換された反転出力ＶＮＯＵＴとして外部に出力される。 The output buffer unit 30 includes a pMOS transistor 31 and a resistor 32 connected between the drain of the pMOS transistor 31 and the ground at the first stage. The intermediate signal Vm from the level shift unit 10 is input to the gate of the pMOS transistor 31. The source of the pMOS transistor 31, the power supply line V CC of 5V is connected. The drain output of the pMOS transistor 31 to which one end of the resistor 32 is connected is output to the outside as an inverted output V NOUT converted to a 5V signal level.

出力バッファ部３０の後段は、それぞれのドレインが結合したｐＭＯＳトランジスタ３３とｎＭＯＳトランジスタ３４とを備えている。ｐＭＯＳトランジスタ３３のソースは５Ｖの電源ラインＶＣＣに接続し、ｎＭＯＳトランジスタ３４のソースはグランドに接続している。このように、出力バッファ部３０の後段はＣＭＯＳインバータ回路として構成され、ｐＭＯＳトランジスタ３３及びｎＭＯＳトランジスタ３４の各ゲートに入力される反転出力ＶＮＯＵＴを反転して５ＶのＣＭＯＳレベルの信号に変換した非反転出力ＶＰＯＵＴを各ドレインを介して外部出力するよう構成されている。 The subsequent stage of the output buffer unit 30 includes a pMOS transistor 33 and an nMOS transistor 34 to which the respective drains are coupled. The source of the pMOS transistor 33 is connected to the 5V power supply line VCC, and the source of the nMOS transistor 34 is connected to the ground. In this way, the subsequent stage of the output buffer unit 30 is configured as a CMOS inverter circuit, and the inverted output V NOUT input to the gates of the pMOS transistor 33 and the nMOS transistor 34 is inverted and converted into a 5V CMOS level signal. The inverted output V POUT is externally output via each drain.

[第１の実施の形態によるレベルシフト回路の動作]
図２は、第１の実施の形態によるレベルシフト回路１の直流特性をグラフで示す図である。レベルシフト部１０に低電位（Ｌ）の入力信号ＶＩＮが入力されると、入力トランジスタ１２を流れる電流のほうが入力トランジスタ１３を流れるよりも大きくなる。したがって、入力トランジスタ１３のコレクタ出力である中間信号Ｖｍの電位が下がる。入力トランジスタ１３のベースとコレクタとは短絡しているので、中間信号Ｖｍの電位は、入力トランジスタ１２のベース電流による入力抵抗１４の電圧降下分を無視すれば、入力信号ＶＩＮとほぼ同電位となる。 [Operation of Level Shift Circuit According to First Embodiment]
FIG. 2 is a graph showing the DC characteristics of the level shift circuit 1 according to the first embodiment. When the low potential (L) input signal VIN is input to the level shift unit 10, the current flowing through the input transistor 12 becomes larger than the current flowing through the input transistor 13. Accordingly, the potential of the intermediate signal Vm that is the collector output of the input transistor 13 is lowered. Since the base and collector of the input transistor 13 are short-circuited, the potential of the intermediate signal Vm is almost the same as the input signal VIN if the voltage drop of the input resistor 14 due to the base current of the input transistor 12 is ignored. Become.

入力信号ＶＩＮが低電位（Ｌ）のときには、出力バッファ部３０のｐＭＯＳトランジスタ３１はオンし、抵抗３２にドレイン電流が多く流れるので反転出力ＶＮＯＵＴは高電位（Ｈ）となる。また、ｐＭＯＳトランジスタ３３はオフし、ｎＭＯＳトランジスタ３４はオンするため、非反転出力ＶＰＯＵＴは低電位（Ｌ）となる。 When the input signal VIN is at a low potential (L), the pMOS transistor 31 of the output buffer unit 30 is turned on, and a large drain current flows through the resistor 32. Therefore, the inverted output V NOUT becomes a high potential (H). Further, since the pMOS transistor 33 is turned off and the nMOS transistor 34 is turned on, the non-inverted output V POUT becomes a low potential (L).

入力信号ＶＩＮが０〜５．６Ｖの範囲では、図２に示すようにレベルシフト部１０が出力する中間信号Ｖｍは、入力信号のＶＩＮとほぼ同電位で変化する。入力信号ＶＩＮが５．６Ｖ以上になると、入力トランジスタ１３のコレクタ電流がクランプ部２０を介して電源ラインＶＣＣに流れるため、中間信号Ｖｍの振幅が５．６Ｖに保持される。 When the input signal VIN is in the range of 0 to 5.6V, as shown in FIG. 2, the intermediate signal Vm output from the level shift unit 10 changes at substantially the same potential as the input signal VIN . When the input signal VIN becomes 5.6V or more, the collector current of the input transistor 13 flows to the power supply line VCC via the clamp unit 20, so that the amplitude of the intermediate signal Vm is held at 5.6V.

また、入力信号ＶＩＮが高電位（Ｈ）のときには、入力トランジスタ１３を流れる電流のほうが入力トランジスタ１２を流れるよりも大きくなる。したがって、中間信号Ｖｍの電位が上がる。このとき、出力バッファ部３０のｐＭＯＳトランジスタ３１はオフし、抵抗３２へのドレイン電流が少なくなるので反転出力ＶＮＯＵＴは低電位（Ｌ）となる。さらに、ｐＭＯＳトランジスタ３３はオンし、ｎＭＯＳトランジスタ３４はオフするため、非反転出力ＶＰＯＵＴは高電位（Ｈ）となる。 When the input signal VIN is at a high potential (H), the current flowing through the input transistor 13 is larger than that flowing through the input transistor 12. Therefore, the potential of the intermediate signal Vm increases. At this time, the pMOS transistor 31 of the output buffer unit 30 is turned off, and the drain current to the resistor 32 is reduced, so that the inverted output V NOUT becomes a low potential (L). Further, since the pMOS transistor 33 is turned on and the nMOS transistor 34 is turned off, the non-inverted output V POUT becomes a high potential (H).

このように、本実施の形態のレベルシフト回路１は、１２Ｖのバッテリ系の入力信号ＶＩＮをより低い５Ｖの信号レベルに変換して反転出力ＶＮＯＵＴ及び非反転出力ＶＰＯＵＴを出力する。 Thus, the level shift circuit 1 of the present embodiment converts the 12V battery system input signal VIN into a lower 5V signal level and outputs the inverted output V NOUT and the non-inverted output V POUT .

また、出力バッファ部３０の初段を従来のｎＭＯＳトランジスタに換えて抵抗３２をｐＭＯＳトランジスタ３１の負荷抵抗とした。これにより、バッテリの電源投入時や接続時において電源ラインＶＣＣの電圧がオーバーシュートし、同時に中間信号Ｖｍの電位が５．６Ｖ以上となっても、ｐＭＯＳトランジスタ３１のゲートソース間電圧は０．６Ｖに保たれ、ｐＭＯＳトランジスタ３１及び抵抗３２等に対する過電圧の印加や過電流が流れるのを防止する。したがって、回路の耐性及び信頼性を向上させることができる。 The first stage of the output buffer unit 30 is replaced with a conventional nMOS transistor, and the resistor 32 is used as the load resistance of the pMOS transistor 31. Accordingly, the voltage of the power supply line V CC overshoots during or when connecting the power-on of the battery, even if at the same time the potential of the intermediate signal Vm is equal to or greater than 5.6 V, the gate-source voltage of the pMOS transistor 31 is 0. The voltage is maintained at 6 V, and application of overvoltage to the pMOS transistor 31 and the resistor 32 and the overcurrent are prevented from flowing. Therefore, the tolerance and reliability of the circuit can be improved.

[第２の実施の形態]
図３は、本発明の第２の実施の形態によるレベルシフト回路２の回路図である。なお、図３において、上述の第１の実施の形態と共通又は対応する構成要素に対し共通の符号を使用している。また、ここでは、第１の実施の形態と相違し又は追加した構成についてのみ説明し、その他共通する構成要素については第１の実施の形態における説明により参照される。 [Second Embodiment]
FIG. 3 is a circuit diagram of the level shift circuit 2 according to the second embodiment of the present invention. In FIG. 3, common reference numerals are used for components that are common to or correspond to those of the first embodiment. Here, only the configuration that is different from or added to the first embodiment will be described, and other common components will be referred to in the description of the first embodiment.

この第２の実施の形態によるレベルシフト回路２は、レベルシフト部１０と、クランプ部２０と、出力バッファ部４０とを備えている。出力バッファ部４０は、初段にｎＭＯＳトランジスタ４１と、ｎＭＯＳトランジスタ４１のソースとグランドとの間に接続された抵抗４２とを備えている。ｎＭＯＳトランジスタ４１のゲートには、レベルシフト部１０からの中間信号Ｖｍが入力される。ｎＭＯＳトランジスタ４１のドレインには、５Ｖの電源ラインＶＣＣが接続される。また、抵抗４２の一端が接続されたｎＭＯＳトランジスタ４１のソース出力は、５Ｖ系の信号レベルに変換された非反転出力ＶＰＯＵＴとして外部に出力される。なお、出力バッファ部４０の初段を上述のｎＭＯＳトランジスタ４１に換えてｎｐｎバイポーラトランジスタ（不図示）を用いて構成してもよい。 The level shift circuit 2 according to the second embodiment includes a level shift unit 10, a clamp unit 20, and an output buffer unit 40. The output buffer unit 40 includes an nMOS transistor 41 and a resistor 42 connected between the source of the nMOS transistor 41 and the ground in the first stage. The intermediate signal Vm from the level shift unit 10 is input to the gate of the nMOS transistor 41. The drain of the nMOS transistor 41, the power supply line V CC of 5V is connected. The source output of the nMOS transistor 41 to which one end of the resistor 42 is connected is output to the outside as a non-inverted output V POUT converted to a 5V signal level. Note that the first stage of the output buffer unit 40 may be configured using an npn bipolar transistor (not shown) instead of the nMOS transistor 41 described above.

出力バッファ部４０の後段は、それぞれのドレインが結合したｐＭＯＳトランジスタ４３とｎＭＯＳトランジスタ４４とを備えている。ｐＭＯＳトランジスタ４３のソースは５Ｖの電源ラインＶＣＣに接続し、ｎＭＯＳトランジスタ４４のソースはグランドに接続している。このように、出力バッファ部４０の後段はＣＭＯＳインバータ回路として構成され、ｐＭＯＳトランジスタ４３及びｎＭＯＳトランジスタ４４の各ゲートに入力される非反転出力ＶＰＯＵＴを反転して５ＶのＣＭＯＳレベルの信号に変換した反転出力ＶＮＯＵＴを各ドレインを介して外部出力するよう構成されている。 The subsequent stage of the output buffer unit 40 includes a pMOS transistor 43 and an nMOS transistor 44 to which the respective drains are coupled. The source of the pMOS transistor 43 is connected to the 5V power supply line VCC, and the source of the nMOS transistor 44 is connected to the ground. As described above, the subsequent stage of the output buffer unit 40 is configured as a CMOS inverter circuit, and the non-inverted output V POUT input to the gates of the pMOS transistor 43 and the nMOS transistor 44 is inverted and converted to a 5V CMOS level signal. The inverted output V NOUT is output to the outside through each drain.

[第２の実施の形態によるレベルシフト回路の動作]
図４は、第２の実施の形態によるレベルシフト回路２の直流特性をグラフで示す図である。入力信号ＶＩＮが０〜５．６Ｖの範囲では、レベルシフト部１０で変換される中間信号Ｖｍの電位は、入力信号のＶＩＮに従ってほぼ同一電位で変動する。入力信号ＶＩＮが５．６Ｖ以上になると、入力トランジスタ１３のコレクタ電流がクランプ部２０を介して電源ラインＶＣＣに流れ、これにより中間信号Ｖｍが５．６Ｖにクランプされる。 [Operation of Level Shift Circuit According to Second Embodiment]
FIG. 4 is a graph showing the DC characteristics of the level shift circuit 2 according to the second embodiment. When the input signal VIN is in the range of 0 to 5.6 V, the potential of the intermediate signal Vm converted by the level shift unit 10 varies at substantially the same potential according to the VIN of the input signal. When the input signal VIN becomes 5.6 V or more, the collector current of the input transistor 13 flows to the power supply line VCC via the clamp unit 20, whereby the intermediate signal Vm is clamped to 5.6 V.

レベルシフト部１０に低電位（Ｌ）の入力信号ＶＩＮが入力されると、出力バッファ部４０のｎＭＯＳトランジスタ４１がオフし、抵抗４２に電流が流れないので非反転出力ＶＰＯＵＴは低電位（Ｌ）となる。また、ｐＭＯＳトランジスタ４３はオンし、ｎＭＯＳトランジスタ４４はオフするため、反転出力ＶＮＯＵＴは高電位（Ｈ）となる。 When the low potential (L) input signal VIN is input to the level shift unit 10, the nMOS transistor 41 of the output buffer unit 40 is turned off, and no current flows through the resistor 42, so that the non-inverted output V POUT has a low potential ( L). Further, since the pMOS transistor 43 is turned on and the nMOS transistor 44 is turned off, the inverted output V NOUT becomes a high potential (H).

入力信号ＶＩＮが低電位から高電位に変化するに従って、出力バッファ部４０の非反転出力ＶＰＯＵＴの電位は、中間信号Ｖｍの電位（＝入力信号ＶＩＮの電位、但し５．６Ｖ以下の範囲）からｎＭＯＳトランジスタ４１のゲートソース間電圧だけ降下した電位で変化する。すなわち、レベルシフト部１０に高電位（Ｈ）の入力信号ＶＩＮが入力されると、出力バッファ部４０のｎＭＯＳトランジスタ４１がオンし、非反転出力ＶＰＯＵＴは高電位（Ｈ）となる。同時に、ｐＭＯＳトランジスタ４３はオフし、ｎＭＯＳトランジスタ４４はオンするため、反転出力ＶＮＯＵＴは低電位（Ｌ）となる。 As the input signal VIN changes from a low potential to a high potential, the potential of the non-inverted output V POUT of the output buffer unit 40 is equal to the potential of the intermediate signal Vm (= the potential of the input signal VIN , but in the range of 5.6 V or less. ) To the potential dropped by the gate-source voltage of the nMOS transistor 41. That is, when the high potential (H) input signal VIN is input to the level shift unit 10, the nMOS transistor 41 of the output buffer unit 40 is turned on, and the non-inverted output V POUT becomes the high potential (H). At the same time, the pMOS transistor 43 is turned off and the nMOS transistor 44 is turned on, so that the inverted output V NOUT becomes a low potential (L).

このように、本実施の形態のレベルシフト回路２は、１２Ｖのバッテリ系の入力信号ＶＩＮをより低い５Ｖの信号レベルに変換して非反転出力ＶＰＯＵＴ及び反転出力ＶＮＯＵＴを出力する。特に入力信号ＶＩＮが０〜５．６Ｖの範囲では、線形性を有して非反転出力ＶＰＯＵＴを入力信号ＶＩＮに追従させて変化させることができる。 Thus, the level shift circuit 2 of the present embodiment converts the 12V battery system input signal VIN into a lower 5V signal level and outputs the non-inverted output V POUT and the inverted output V NOUT . In particular, when the input signal VIN is in the range of 0 to 5.6 V, the non-inverted output V POUT can be changed following the input signal VIN with linearity.

さらに、出力バッファ部４０の初段をｎＭＯＳトランジスタ４１によるソースフォロアとしたので、バッテリの電源投入時や接続時において電源ラインＶＣＣの電圧がオーバーシュートしてもｎＭＯＳトランジスタ４１のゲートソース間電圧だけレベルダウンした電圧が抵抗４２に印加されるだけであり、回路の耐性が確保される。 Further, since the first stage of the output buffer unit 40 and the source follower by the nMOS transistor 41, the voltage of the power supply line V CC at the time or when connecting the power-on of the battery only gate-source voltage of the nMOS transistor 41 also overshoot level Only the down voltage is applied to the resistor 42, and the tolerance of the circuit is ensured.

以上、本発明に好適な実施の形態を説明したが、本発明はこれらの実施の形態に限定されるものではなく、その要旨を変更しない範囲内で種々の変形が可能である。   The preferred embodiments of the present invention have been described above, but the present invention is not limited to these embodiments, and various modifications can be made without departing from the scope of the present invention.

１…レベルシフト回路、１０…レベルシフト部、１１…定電流源、１２，１３…入力トランジスタ、１４…入力抵抗、１５…定電流源、１６，１７…ｎＭＯＳトランジスタ
２０…クランプ部、２１…ｎｐｎバイポーラトランジスタ
３０…出力バッファ部、３１…ｐＭＯＳトランジスタ、３２…抵抗、３３…ｐＭＯＳトランジスタ、３４…ｎＭＯＳトランジスタ
４０…出力バッファ部、４１…ｎＭＯＳトランジスタ、４２…抵抗、４３…ｐＭＯＳトランジスタ、４４…ｎＭＯＳトランジスタ
５１…レベルシフト部、５２…クランプダイオード、５３…出力バッファ部
Ｑ…ｎＭＯＳトランジスタ、ＶＢＢ…電源ライン（１２Ｖ）、ＶＣＣ…電源ライン（５Ｖ）、ＶＩＮ…入力信号、Ｖｍ…中間信号、ＶＮＯＵＴ…反転出力、ＶＰＯＵＴ…非反転出力 DESCRIPTION OF SYMBOLS 1 ... Level shift circuit, 10 ... Level shift part, 11 ... Constant current source, 12, 13 ... Input transistor, 14 ... Input resistance, 15 ... Constant current source, 16, 17 ... NMOS transistor 20 ... Clamp part, 21 ... npn Bipolar transistor 30 ... output buffer unit, 31 ... pMOS transistor, 32 ... resistor, 33 ... pMOS transistor, 34 ... nMOS transistor 40 ... output buffer unit, 41 ... nMOS transistor, 42 ... resistor, 43 ... pMOS transistor, 44 ... nMOS transistor DESCRIPTION OF SYMBOLS 51 ... Level shift part, 52 ... Clamp diode, 53 ... Output buffer part Q ... nMOS transistor, VBB ... Power supply line (12V), Vcc ... Power supply line (5V), VIN ... Input signal, Vm ... Intermediate signal, V NOUT ... Inverted output, V POUT ... Non Inverted output

Claims (2)

第１の電圧電源で駆動され入力信号を入力してレベルシフトした中間信号を出力するレベルシフト部と、
レベルシフトされた前記中間信号の振幅を制限するクランプ部と、
前記第１の電源電圧よりも低電圧である第２の電圧電源にソースが接続され、前記中間信号をゲート入力するｐＭＯＳトランジスタと、
前記ｐＭＯＳトランジスタのドレインとグランドとの間に接続される抵抗と、を備えるレベルシフト回路。 A level shift unit that is driven by a first voltage power source and that receives an input signal and outputs a level-shifted intermediate signal;
A clamp unit that limits the amplitude of the intermediate signal that has been level-shifted;
A pMOS transistor having a source connected to a second voltage power supply having a voltage lower than the first power supply voltage and gate-inputting the intermediate signal;
And a resistor connected between the drain of the pMOS transistor and the ground. 前記第２の電圧電源で駆動され、前記ｐＭＯＳトランジスタのドレイン出力を反転させて出力するＣＭＯＳインバータ回路を更に備える請求項１に記載のレベルシフト回路。   2. The level shift circuit according to claim 1, further comprising a CMOS inverter circuit that is driven by the second voltage power source and outputs the inverted output of the drain of the pMOS transistor.
JP2010015788A 2010-01-27 2010-01-27 Level shift circuit Active JP5465548B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010015788A JP5465548B2 (en) 2010-01-27 2010-01-27 Level shift circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010015788A JP5465548B2 (en) 2010-01-27 2010-01-27 Level shift circuit

Publications (2)

Publication Number Publication Date
JP2011155497A true JP2011155497A (en) 2011-08-11
JP5465548B2 JP5465548B2 (en) 2014-04-09

Family

ID=44541131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010015788A Active JP5465548B2 (en) 2010-01-27 2010-01-27 Level shift circuit

Country Status (1)

Country Link
JP (1) JP5465548B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103856207A (en) * 2012-12-06 2014-06-11 艾尔瓦特集成电路科技（天津）有限公司 Electrical level switching circuit and electrical level switching method
EP3309963A1 (en) * 2016-10-17 2018-04-18 Kabushiki Kaisha Tokai-Rika-Denki-Seisakusho Level shifter

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108347243B (en) 2017-01-25 2022-04-01 株式会社东海理化电机制作所 Level shifter

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4917161A (en) * 1972-06-01 1974-02-15
JPS5711536A (en) * 1980-06-24 1982-01-21 Nec Corp High-voltage mos inverter and its driving method
JPH03175727A (en) * 1989-12-04 1991-07-30 Nec Corp High voltage signal input circuit
JPH04213713A (en) * 1990-12-11 1992-08-04 Nec Ic Microcomput Syst Ltd Reference voltage circuit
JPH0590946A (en) * 1991-09-27 1993-04-09 Nec Kansai Ltd Input level shift circuit
JPH11136850A (en) * 1997-10-28 1999-05-21 Nec Corp Overcurent preventing circuit
JP2003037493A (en) * 2001-07-23 2003-02-07 Denso Corp Interface circuit
JP2005064952A (en) * 2003-08-14 2005-03-10 Fujitsu Ltd Level down converter

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4917161A (en) * 1972-06-01 1974-02-15
JPS5711536A (en) * 1980-06-24 1982-01-21 Nec Corp High-voltage mos inverter and its driving method
JPH03175727A (en) * 1989-12-04 1991-07-30 Nec Corp High voltage signal input circuit
JPH04213713A (en) * 1990-12-11 1992-08-04 Nec Ic Microcomput Syst Ltd Reference voltage circuit
JPH0590946A (en) * 1991-09-27 1993-04-09 Nec Kansai Ltd Input level shift circuit
JPH11136850A (en) * 1997-10-28 1999-05-21 Nec Corp Overcurent preventing circuit
JP2003037493A (en) * 2001-07-23 2003-02-07 Denso Corp Interface circuit
JP2005064952A (en) * 2003-08-14 2005-03-10 Fujitsu Ltd Level down converter

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103856207A (en) * 2012-12-06 2014-06-11 艾尔瓦特集成电路科技（天津）有限公司 Electrical level switching circuit and electrical level switching method
EP3309963A1 (en) * 2016-10-17 2018-04-18 Kabushiki Kaisha Tokai-Rika-Denki-Seisakusho Level shifter
JP2018067756A (en) * 2016-10-17 2018-04-26 株式会社東海理化電機製作所 Level shifter

Also Published As

Publication number Publication date
JP5465548B2 (en) 2014-04-09

Similar Documents

Publication Publication Date Title
KR101606400B1 (en) High Speed Differential Level Shifter and the Boot Strap Driver including the same
US7764123B2 (en) Rail to rail buffer amplifier
JP3666383B2 (en) Voltage regulator
JP2012070333A (en) Level shift circuit and switching regulator using the same
JP3922129B2 (en) Class D amplifier
JP2008079276A (en) Voltage level conversion circuit and display device having the same
JP5465548B2 (en) Level shift circuit
JP4800688B2 (en) Semiconductor integrated circuit provided with a muting circuit
US8129671B2 (en) Power supply dependent optical receiver and amplifier and photocoupler using the same
JP4768476B2 (en) Drive device for self-extinguishing semiconductor element
JP5977092B2 (en) Method and apparatus for biasing the output stage of a rail-to-rail DMOS amplifier
JP4827858B2 (en) Negative output regulator circuit and electrical equipment using the same
JP2017005609A (en) Overvoltage detection circuit
CN112350676B (en) Semiconductor amplifying circuit and semiconductor circuit
JP2010232767A (en) Differential driving circuit
JP2017168986A (en) Semiconductor device
JP2017011391A (en) Current-voltage conversion circuit with surge protection function
JP4360267B2 (en) Amplifier circuit
JP2006025085A (en) Cmos driving circuit
EP1638205A1 (en) Driver circuit
JP4903494B2 (en) Method and apparatus for reducing oscillation of driver output current provided with circuitry for detecting and responding to excessive current draw in driver output stage
JP4887180B2 (en) Semiconductor device with short-circuit protection function
JP6447164B2 (en) Pulse signal transmission circuit
JP3870906B2 (en) Hysteresis circuit
JP2014026390A (en) Semiconductor integrated circuit device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140122

R150 Certificate of patent or registration of utility model

Ref document number: 5465548

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150